JP2002203814A

JP2002203814A - 成膜方法及び装置

Info

Publication number: JP2002203814A
Application number: JP2000389239A
Authority: JP
Inventors: Kazuo Inaba; 和雄稲葉
Original assignee: Applied Materials Inc
Current assignee: Applied Materials Inc
Priority date: 2000-12-21
Filing date: 2000-12-21
Publication date: 2002-07-19

Abstract

(57)【要約】【課題】ＰＶＤ法によって形成したＴｉ薄膜上に生じ
る微小隆起を十分に消滅でき、これによりデバイス特性
への影響を防止できる成膜方法及び装置を提供する。【解決手段】成膜システム１は、半導体ウェハＷ上に
ＰＶＤ法によりＴｉ薄膜を成膜し且つそのＴｉ薄膜を加
熱処理するためのチャンバ１０と、加熱処理されたＴｉ
薄膜上に、順次バリア層及び金属配線層を形成するため
のチャンバ２０，３０を備えるものである。本発明の成
膜方法においては、半導体ウェハＷをチャンバ１０のサ
セプタ１５上に載置してＴｉ薄膜を形成した後、そのウ
ェハをヒーター２により所定温度で所定時間加熱する。
これにより、Ｔｉ薄膜上に生じ得る微小隆起を十分に消
滅させることができ、Ｔｉ薄膜の平坦化及び均質化が図
られる。その結果、Ｔｉ薄膜上に形成された金属配線層
に屈曲等が生じることを防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、成膜方法及び装置
に関し、詳しくは、基体上に成膜したチタン薄膜等のチ
タン原子を含む膜を改質できる成膜方法及び装置に関す
る。

【０００２】

【従来の技術】従来より、メモリ素子、論理素子等の半
導体装置を製造する際の配線形成方法としては、半導体
ウェハ等の基体上に設けられた各素子間の導電経路とな
るトレンチ、コンタクトホール、スルーホール、ヴィア
ホール、等の凹部に、例えばアルミニウム（Ａｌ）等の
金属材料を成膜する方法が広く用いられている。一般
に、金属材料としてＡｌを用いる場合には、配線として
のＡｌ層の下地膜として、窒化チタン（ＴｉＮ）等から
成るバリア膜、及び、そのバリア膜の成膜時の濡れ性を
改善するためのチタン（Ｔｉ）膜等が形成される。この
ような下地膜としてのＴｉ膜の形成方法としては、物理
気相堆積（ＰＶＤ）法が広く用いられている。

【０００３】

【発明が解決しようとする課題】ところで、本発明者
は、上記ＰＶＤ法で形成したＴｉ薄膜の性状について詳
細に検討したところ、Ｔｉ薄膜上に微小な隆起が出現す
る場合があることを見出した。図１０は、ＰＶＤ法によ
ってＴｉ薄膜を形成したＳｉウェハ表面のＳＥＭ写真の
一例を示す。このウェハは、Applied Materials 社製Ｐ
ＶＤチャンバ（製品名；DURA Coherent、8インチDuraso
urce、Coherentタイプ、Co-Tiターゲット）を用い、８
インチ径のシリコン（Ｓｉ）ベアウェハ上に、チャンバ
内圧５ｍＴｏｒｒ（Ａｒ）、成膜温度１５０℃、及び成
膜時間１２０秒でＴｉ薄膜（厚さ：約０．１μｍ（１０
００Å））を成膜したものである。また、図１１は、そ
のウェハ表面上に認められた微小隆起の一つを更に拡大
して示すＳＥＭ写真の一例である。

【０００４】このときの微小隆起の形状は、幅が数百ｎ
ｍ〜約１μｍ程度、高さが概ね数ｎｍ〜数十ｎｍである
ことが確認された。また、本発明者は、チャンバ、ター
ゲットの形状等を種々変えて更に成膜試験を行い、得ら
れたＳｉウェハ上のＴｉ薄膜について観察を行った結
果、チャンバ等の種類によらず、図１１に示すのと同様
の形状を成す微小隆起が生じることが判明した。

【０００５】さらに、図１２（Ａ）〜（Ｃ）及び図１３
（Ａ）〜（Ｃ）は、上記のＰＶＤチャンバを用い、成膜
温度をそれぞれ５０、１００、１５０、２００、３０
０、５００℃（チャンバ内圧１ｍＴｏｒｒ）としてＴｉ
薄膜を成膜したときのウェハ表面を示す顕微鏡暗視野写
真である。図中、白点状に示されるものが微小隆起であ
り、このケースでは、成膜温度が２００℃以上のとき
（図１３（Ａ）〜（Ｃ）参照）に微小隆起が有意に発生
することが確認された。また、このような微小隆起が生
じたＴｉ薄膜の膜特性を試験したところ、特に不都合な
点は認められなかった。

【０００６】これらの知見に基づいて判断すれば、ＰＶ
Ｄ法によって形成したＴｉ薄膜における微小隆起は、プ
ロセス装置やチャンバ、或いは成膜条件等の影響が多少
はあるものの、通常の殆どの成膜装置及び条件において
発生していると推定される。ただし、上述の如く、膜特
性上は特に問題がないため、Ｔｉ薄膜上に金属配線が形
成されて成る半導体素子等のデバイス特性には、現状、
悪影響を与えるものではないと考えられる。また、Ｔｉ
薄膜形成後の何らかの工程において、微小隆起が消滅す
る現象が引き起こされ、これによりデバイス特性上の問
題が生じていない可能性も想到される。

【０００７】しかし、近年、半導体装置の微細化や多層
化は益々加速されており、このような状況下では、将来
的に、上記Ｔｉ薄膜における微小隆起がデバイス特性に
影響を及ぼすおそれも考えられる。このような微小隆起
によって引き起こされるであろう具体的な問題点の詳細
については、未だ不明であるが、例えば、以下に示すよ
うな事象が考えられる。

【０００８】すなわち、Ｔｉ薄膜上に形成された配線
が、微小隆起の上方部においてその形状に沿って多少屈
曲叉は彎曲し、この状態で後工程において微小隆起が消
滅するとその部位がへこんで配線層と下層との界面部に
空隙（隙間）が生じるおそれがある。こうなると、その
空隙内に不純物等が集積し、その結果、エレクトロマイ
グレーションが引き起こされるおそれがある。なお、現
状ではこのような現象は顕在化していない。

【０００９】そこで、本発明はこのような事情に鑑みて
なされたものであり、ＰＶＤ法によって形成したＴｉ薄
膜上に生じる微小隆起を十分に消滅でき、これにより、
将来的に引き起こされる可能性のあるデバイス特性への
影響を未然に防止できる成膜方法及び装置を提供するこ
とを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、本発明者は、種々の改良プロセスを発案し、それら
の効用に関して鋭意研究評価を実施した結果、Ｔｉ薄膜
形成後のウェハを熱処理するといった簡便で操作性に優
れる処理工程が、微小隆起を消滅させるのに極めて有効
であることを見出し、本発明に到達した。

【００１１】すなわち、本発明による成膜方法は、
（１）基体上に物理気相堆積（ＰＶＤ）法によりチタン
（Ｔｉ）原子を含む膜を形成する第１の膜形成工程と、
（２）そのチタン原子を含む膜を所定温度で加熱する熱
処理工程と、（３）加熱処理された膜上に金属から成る
膜を形成する第２の膜形成工程とを備えることを特徴と
する。

【００１２】このような構成を有する成膜方法では、第
１の膜形成工程において、通常のＰＶＤ法により基体上
にＴｉ薄膜といったＴｉ原子を含む膜（以下、「Ｔｉ薄
膜等」という）が形成され、この基体が熱処理工程で加
熱処理される。この処理により、Ｔｉ薄膜等に生じた微
小隆起が有意に軽減され、温度等の条件を適宜調整する
ことにより、微小隆起を略完全に消滅させ得ることが確
認された。このような微小隆起の組成、結晶構造、内部
形状等の詳細は未解明であり、その消滅メカニズムも明
らかになっていないが、加熱処理により、言わば焼きな
まし（アニーリンング）と同様の効果が奏され、これに
より結晶構造等の性状に何らかの変化が生じることが一
因と考えられる。

【００１３】この場合、‘完全焼きなまし’のような再
結晶化が生じているか否かも不明ではあるが、例えば、
微小隆起部の転移密度が増減することにより、隆起部と
それ以外の平坦部の回復状態が同等になるといった応力
（ストレス）緩和がなされ、或いは、適度な熱拡散によ
り微小隆起周辺との均質化が図られるのではないかと推
定される。ただし、作用機序はこれらに限定されるもの
ではない。

【００１４】そして、このように微小隆起を実質的に消
滅させた後に、第２の膜形成工程において、金属配線層
となる金属膜が形成される。このとき、熱処理工程と第
２の膜形成工程と間に、例えばＴｉＮ膜の成膜といった
他の工程を実施してももちろんよい。いずれにしても、
上述したような微小隆起に起因して生じるおそれがある
金属配線の屈曲等を十分に抑制できる。

【００１５】また、従来は、Ａｌ等の金属膜を形成させ
た後、Ａｌ原子の局所移動による配線断線（エレクトロ
マイグレーション）を防止すべく加熱処理を実施するこ
とが一般に行われている。もし、このＡｌ原子の局所移
動が、上記の微小隆起に起因しているとすれば、本発明
の実施により、従来の金属膜成膜後の加熱処理を省略叉
は軽減し得ると考えられる。

【００１６】また、熱処理工程においては、Ｔｉ原子を
含む膜を、好ましくは３００〜５００℃、より好ましく
は３５０〜４５０℃の範囲内の温度で加熱すると有用で
ある。この温度が３００℃未満であってもＴｉ薄膜上の
微小隆起の改善が見られるものの、その効果を必ずしも
十分に得難い傾向にある。その一方でこの温度が５００
℃を超えると、成膜したＴｉ薄膜等がその下層の物質と
反応してそれらの共晶が生じるおそれがある。こうなる
と、Ｔｉ薄膜上に形成した金属配線層の導電特性に悪影
響を及ぼすおそれがある。具体的には、トレンチ部にお
ける下地のＳｉ、多層構造のヴィアホール部等における
下地のＡｌ等とＴｉとの反応が挙げられ、特に、Ａｌの
場合には、そのダメージ、例えばストレスマイグレーシ
ョンが有意となるおそれがある。

【００１７】さらに、熱処理工程においては、チタン原
子を含む膜を、好ましくは５〜１５０秒間、より好まし
くは３０〜１５０秒間、特に好ましくは６０〜１５０秒
の範囲内の時間加熱すると一層好適である。この加熱時
間が５秒未満であると、加熱温度が低い場合（３００℃
近傍叉はそれ以下の温度）に、微小隆起の消滅効果が十
分に得られない傾向ある。これに対し、加熱時間が１５
０秒を超えると、加熱温度が高い場合（５００℃近傍叉
はそれ以上）に、上述した下地物質との反応や金属配線
へのダメージが顕著となる傾向にあり、また、スループ
ットが不都合な程に低下してしまう。なお、本発明にお
ける上記の加熱時間は、チタン原子を含む膜を有する基
体が前述の所定温度となってからの加熱時間、換言すれ
ば実質的な加熱時間を示す。

【００１８】また、本発明による成膜装置は、本発明の
成膜方法を有効に実施するための装置であり、（１）基
体が収容され、この基体上に物理気相堆積法によりＴｉ
原子を含む膜が形成される第１のチャンバと、（２）こ
のチャンバに設けられており、Ｔｉ原子を含む膜が形成
された基体を加熱処理する熱処理部と、（３）加熱処理
された基体が収容され、この基体上に金属から成る膜が
形成される第２のチャンバとを備えるものである。

【００１９】さらに、（４）熱処理部に接続されてお
り、Ｔｉ原子を含む膜が形成された基体の温度が３００
〜５００℃の範囲内の温度となるように、該熱処理部の
出力を調節する第１の制御部を更に備えると好適であ
る。またさらに、（５）熱処理部に接続されており、Ｔ
ｉ原子を含む膜が形成された基体が５〜１５０秒間加熱
されるように、熱処理部の出力時間叉は作動時間を調節
する第２の制御部を更に備えることが望ましい。

【００２０】

【発明の実施の形態】以下、本発明の実施形態について
詳細に説明する。なお、同一の要素には同一の符号を付
し、重複する説明を省略する。また、上下左右等の位置
関係は、特に断らない限り、図面に示す位置関係に基づ
くものとする。また、図面の寸法比率は、図示の比率に
限られるものではない。

【００２１】図１は、本発明による成膜装置の好適な一
実施形態を模式的に示す構成図（一部断面図）である。
成膜システム１（成膜装置）は、基体としての半導体ウ
ェハＷ上にＰＶＤ法によりＴｉ薄膜が成膜されるチャン
バ１０（第１のチャンバ）と、このチャンバ１０の後段
に、それぞれ搬送系２１，３１を介して順次接続された
チャンバ２０及びチャンバ３０（第２のチャンバ）とを
備えるものである。これらのチャンバ２０，３０は、半
導体ウェハＷ上にそれぞれＰＶＤ法によりＴｉＮ膜及び
Ａｌ膜を成膜するためのものである。

【００２２】また、チャンバ１０は、筐体１１の上端部
に、マグネット１２に固定されたターゲット１３がイン
シュレータ１４を介して結合されたものであり、内部に
半導体ウェハＷを支持するサセプタ１５が配置されてい
る。また、サセプタ１５に対向するターゲット１３は、
接地された直流電源Ｄに接続されている。

【００２３】さらに、サセプタ１５の周囲には、半導体
ウェハＷを固定するためのクランプ１６が設置されてお
り、その周囲には更にシールド１７が設けられている。
このシールド１７は、高周波電源Ｒ及び直流電源Ｄの接
地電位と同電位に接地されている。これらのターゲット
１３、サセプタ１５、シールド１７等によりチャンバ１
０内部に反応室１０ａが画成されている

【００２４】また、サセプタ１５にはヒーター２（熱処
理部）が内臓されており、これにより、サセプタ１５上
に載置された半導体ウェハＷが加熱されるようになって
いる。このヒーター２は図示しない電源に接続されてい
る。さらに、サセプタ１５の内部には、半導体ウェハＷ
の温度を測定する複数の温度センサ３が設けられてい
る。なお、図示の便宜上、一つの温度センサ３のみ図示
した。

【００２５】またさらに、成膜システム１は、ＣＰＵ４
１と、これに接続された出力インターフェイス４２及び
入力インターフェイス４３を有する制御部４を備えてお
り、ヒーター２が出力インターフェイス４２を介して、
且つ、温度センサ３が入力インターフェイス４３を介し
て制御部４のＣＰＵ４１に接続されている。この制御部
４は、ヒーター２の出力（熱出力）及び出力時間叉は作
動時間を調節するものである。すなわち、制御部４は、
本発明における第１の制御部及び第２の制御部を兼ねる
ものである。また、温度センサ３からの温度出力値に基
づくフィードバック制御も可能であり、この場合には、
温度センサ３も第１の制御部及び第２の制御部の構成要
素となる。

【００２６】さらにまた、チャンバ１０には、配管５１
を介してプロセスガス供給系５が接続されており、配管
６１を介して真空ポンプ（図示せず）等を有する排気系
６が接続されている。この排気系６によりチャンバ１０
内が減圧されて、反応室１０ａ内が所定の減圧雰囲気と
され、プロセスガス供給系５からアルゴン（Ａｒ）ガス
等のプロセスガスがチャンバ１０内に供給される。

【００２７】このように構成された成膜システム１を用
いた本発明による成膜方法の一例について、図１及び図
２を参照して以下に説明する。図２（Ａ）〜（Ｅ）は、
本発明による成膜方法の好適な一実施形態によって基体
としての半導体ウェハＷａ上にＡｌ等の金属配線層を形
成している状態を示す工程図である。この半導体ウェハ
Ｗａは、基層１００上に、トレンチやホール等の凹部Ｈ
が形成された単層叉は多層のＳｉＯ₂等から成る絶縁層
１０１が設けられたものである。基層１００としては、
ケイ素（Ｓｉ）から成る層、叉は、多層配線の場合には
Ａｌ等の金属膜から成る層、等が挙げられる。

【００２８】まず、図２（Ａ）に示す半導体ウェハＷａ
を、チャンバ１０内のサセプタ１５上の所定位置に載置
し、クランプ１６を用いて固定する。なお、半導体ウェ
ハＷａは、予め脱ガスがされ、且つ、オリエーションフ
ラットの調整が行われ、更に表面に形成された自然酸化
膜等の不要な膜が取り除かれたものである。次いで、こ
の状態で、チャンバ１０内を排気し所定の圧力とした
後、プロセスガス供給系５から例えばＡｒガスをチャン
バ１０内に供給する。

【００２９】さらに、ヒーター２を運転して半導体ウェ
ハＷａを所定の温度に加熱する。このとき、制御部４か
らの制御信号により、半導体ウェハＷａの温度が所望の
温度（設定値）となるように調節する。また、ターゲッ
ト１２（ここでは、少なくともサセプタ１５に対向する
部分がＴｉから成るものを用いる）に所定の直流電圧を
印加して例えば正の所定電位とし、反応室１０ａ内にプ
ラズマを形成させる。これと共に、サセプタにバイアス
用の高周波電力を印加する。これにより、Ｔｉが半導体
ウェハＷａ上にスパッタされ、凹部Ｈを含む表面にＴｉ
膜から成るＴｉ層１０２が形成された半導体ウェハＷｂ
を得る（図２（Ｂ）参照；第１の膜形成工程）。

【００３０】この工程におけるＴｉ層１０２の成膜条件
としては、例えば以下の条件が挙げられる。〈第１の膜形成工程（ＰＶＤ−Ｔｉプロセス）における
Ｔｉ成膜条件〉・チャンバ内圧力：０．１３〜１．３Pa(１〜１０mTor
r) ・成膜温度：２０〜４００℃ ・プロセスガス：Ａｒ、流量５〜１００ml/分（sccm）・Ｔｉ層厚：３００〜１５００Å

【００３１】次に、ターゲット１３への電圧印加及びサ
セプタ１５への高周波電力の印加を停止する。その後、
制御部４からヒーター２へ出力制御信号及び出力時間叉
は作動時間の制御信号を出力し、半導体ウェハＷｂを所
定の温度に所定時間加熱する（熱処理工程）。前述の如
く、ＰＶＤ−Ｔｉプロセスである第１の膜形成工程で成
膜したＴｉ層１０２上には微小隆起が生じる傾向にある
が、この熱処理工程を施すことにより、そのような微小
隆起が十分に軽減され、実質的に消滅する。こうして、
Ｔｉ層１０２の平坦化及び均質化を達成でき、言わばＴ
ｉ層１０２が改質されて成る改質Ｔｉ層１０２ａが成膜
された半導体ウェハＷｃ（図２（Ｃ）参照）を得ること
ができる。

【００３２】このような微小隆起の消滅現象における詳
細な作用機構は未だ解明されていないが、アニーリンン
グ効果によって、Ｔｉ層１０２の結晶構造等の性状に何
らかの変化が生じたことが要因の一つと考えられる。推
定するに、局所的なＴｉ層１０２の再結晶化等による相
転移のような劇的な性状変化の有無は不明であるが、例
えば、微小隆起部の転移密度が変化し、これにより、隆
起部とそれ以外の平坦部の回復状態が同等になるように
ストレスが解放されたり、或いは、適度な熱拡散により
Ｔｉ層１０２内の全体的な均質化が図られるといった現
象が関与しているのではないかと考えられる。ただし、
作用はこれらに限定されない。

【００３３】このときの処理条件としては、好ましくは
以下の条件が挙げられる。〈熱処理工程における処理条件〉・チャンバ内圧力：０．０１３〜１３．３Pa(０．１〜
１００mTorr) ・成膜温度：３００〜５００℃、更に好ましくは３５０
〜４５０℃ ・成膜時間：５〜１５０秒、更に好ましくは３０〜１５
０秒、特に好ましくは６０〜１５０秒・プロセスガス：Ａｒ、流量５〜１００ml/分（sccm）

【００３４】ここで、この温度が３００℃未満である
と、Ｔｉ層１０２上の微小隆起を十分に消滅させ難い場
合がある。一方、この温度が５００℃を超えると、Ｔｉ
層１０２が基層１００を構成する物質と反応してそれら
との共晶が生じるおそれがある。こうなると、Ｔｉ層１
０２上に形成される金属配線層１０４（後述）が所望の
導電特性を発現し難くなるおそれがある。特に、基層１
００が多層配線におけるＡｌ層の場合には、そのダメー
ジ、例えばストレスマイグレーションが引き起こされる
ことがある。

【００３５】また、半導体ウェハＷｂの加熱時間が５秒
未満であると、加熱温度が低い場合（３００℃近傍叉は
それ以下）に、Ｔｉ層１０２の微小隆起の消滅効果が十
分に得られない傾向ある。これに対し、加熱時間が１５
０秒を超えると、加熱温度が高い場合（５００℃近傍叉
はそれ以上）に、基層１００との反応や後述する金属配
線層１０４へのダメージが顕著となる傾向にある。

【００３６】次いで、加熱処理を停止した後、搬送系２
１を経由して半導体ウェハＷｃをチャンバ２０内のサセ
プタ（図示せず）に移載する。そして、半導体ウェハＷ
ｃ上に通常用いられる条件でＰＶＤ法によってＴｉＮ膜
から成るバリア層１０３を形成し、半導体ウェハＷｄ
（図２（Ｄ）参照）を得る。

【００３７】所定時間、バリア層１０３の成膜を実施し
た後、搬送系３１を経由して半導体ウェハＷｄをチャン
バ３０内のサセプタ（図示せず）に移載する。そして、
半導体ウェハＷｃ上に通常用いられる条件でＰＶＤ法に
よってＡｌ膜から成る金属配線層１０４を形成し、半導
体ウェハＷｅ（図２（Ｅ）参照）を得る（第２の膜形成
工程）。

【００３８】このように構成された成膜システム１及び
それを用いた本発明の成膜方法によれば、Ｔｉ層１０２
上に生じた微小隆起が加熱処理によるアニーリング効果
によって十分に軽減されて実質的に消滅し、凹凸がない
均質化された改質Ｔｉ層１０２ａ上にバリア層１０３及
び金属配線層１０４を順次形成せしめるので、金属配線
層が微小隆起の凹凸形状に沿って屈曲してしまうことを
十分に防止できる。

【００３９】先に述べたように、従来の成膜方法では、
微小隆起が残留した状態で金属配線が形成され、その後
の処理プロセスにおいて何らかの作用によって微小隆起
が消滅してしまうことが考えられ、この場合には、金属
配線層と下層との界面部に空隙が発生する可能性があっ
た。これに対し、本発明によれば、微小隆起を十分に消
滅させことができるので、金属配線層１０４と、その下
層であるバリア層１０３、改質Ｔｉ層１０２ａ、基層１
００との間に空隙が生じることを抑制できる。よって、
不純物がそのような空隙内に集積することがなくなり、
したがって、エレクトロマイグレーションの発生を十分
に抑止できる。

【００４０】また、Ａｌ等の金属配線層で認めれらる構
成原子の局所移動に起因するエレクトロマイグレーショ
ンが、このような空隙の発生に多少なりとも由来するも
のであれば、従来、Ａｌ等の金属配線層を形成させた後
に実施されるアニーリング処理プロセスそのものを省略
できる可能性がある。こうすれば、改質Ｔｉ層１０２
ａ、バリア層１０３、金属配線層１０４への熱負荷を軽
減できる。さらに、本発明の熱処理工程はＴｉ層１０２
形成後に成膜と同じチャンバ１０内で簡便に行えるの
で、半導体デバイスの製造工程を簡略化し得る利点もあ
る。

【００４１】また、金属配線層に屈曲が残った状態叉は
空隙が生じて屈曲形状が残存した状態で、金属配線層の
エッチングを行うような場合には、エッチ残滓が発生す
るおそれも懸念されるが、これに対し、本発明によれ
ば、金属配線層１０４の屈曲を十分に抑止できるので、
このようなエッチ残滓の発生を十分に防止できる。或い
は、金属配線層を、例えば化学的機械研磨等によって研
磨するような場合にも、研磨の均一性を改善できる可能
性がある。

【００４２】さらに、Ｔｉ層１０２が形成された半導体
ウェハＷｂの加熱温度を、好ましくは３００〜５００
℃、より好ましくは３５０〜４５０℃とするので、微小
隆起をより一層良好に消滅させることができる。よっ
て、エレクトロマイグレーションを更に防止できる。ま
た、これとともに、ＴｉとＳｉやＡｌ等の下層の構成物
質との反応を十分に抑制できる。したがって、ストレス
マイグレーション等の発生といった金属配線層１０４へ
のダメージを防止し、ひいては金属配線層１０４の導電
特性の悪化を防ぐことができる。。

【００４３】またさらに、半導体ウェハＷｂの加熱時間
を、好ましくは５〜１５０秒、より好ましくは３０〜１
５０秒、特に好ましくは６０〜１５０秒の範囲内の時間
とするので、これによっても、Ｔｉ層１０２上の微小隆
起の消滅効果を十分に高めることができるとともに、基
層１００との反応や金属配線層１０４へのダメージを更
に抑えることができる。また、スループットの低下を抑
え、生産性を良好に維持できる。

【００４４】なお、上述した実施形態において、チャン
バ１０，２０，３０を結ぶ搬送系２１，３１としては、
成膜された半導体ウェハＷｃ，Ｗｄが大気開放されない
ように所定の真空度を発現できるものであればよく、半
導体ウェハＷｃ、Ｗｄの移載機構（装置）も特に限定さ
れない。また、各チャンバ１０，２０，３０が連通する
ように設置される共通のメインフレーム、例えばApplie
d Material 社製のCenturaやEndura（共に登録商標）等
を用いてもよい。さらに、チャンバ１０内の反応室１０
ａ内にコヒーレントプレート（Coherent Plate）を配置
してもよい。

【００４５】またさらに、チャンバ３０としては、ＣＶ
Ｄ法によってＡｌのシード層を形成した後、ＰＶＤ法に
よるＡｌの埋め込みを行うＣＶＤ／ＰＶＤメタルインテ
グレーションチャンバ等を用いてもよい。さらにまた、
金属配線層１０４として、Ａｌ合金膜を形成させてもよ
い。この場合のスパッタターゲットとしては、例えば、
Ａｌを９０％以上、好ましくは９５％以上含み、残部と
して、Ａｌ以外の金属、例えばＣｕ（銅）、ケイ素（Ｓ
ｉ）等、及び、不可避不純物を含有する合金が例示され
る。

【００４６】

【実施例】以下、本発明に係る具体的な実施例について
説明するが、本発明はこれらに限定されるものではな
い。

【００４７】〈実施例１〉図１に示すチャンバ１０とし
てApplied Materials 社製ＰＶＤチャンバ（製品名；DU
RA Coherent）に8インチDurasource （Co-Tiターゲッ
ト）を装荷したのものを準備し、このチャンバ１０内に
８インチ径のシリコン（Ｓｉ）ベアウェハを載置して、
Ｔｉ薄膜を成膜した。このときのＴｉ薄膜の成膜条件を
以下に示す。

【００４８】[Ｔｉ薄膜の成膜条件] ・ターゲット形状：１２．９インチφ×０．４６インチ・フィルターサイズ：０．５インチhex A＝１．２５・出力（ＤＣ電源出力）：８ｋＷ・チャンバ内圧：１ｍＴｏｒｒ・プロセスガス：Ａｒガス、流量２０ｍｌ／分・成膜温度：２００℃ ・成膜時間：１２０秒・Ｔｉ薄膜厚さ：１０００Å ・デガス条件：３５０℃、３０秒

【００４９】次に、このＴｉ薄膜が形成されたＳｉウェ
ハを同一チャンバ１０内で、処理温度（Ｓｉウェハの温
度）３００℃、加熱時間１５０秒、チャンバ内圧１ｍＴ
ｏｒｒ（Ａｒガスフロー有り）の条件で加熱処理した。
次いで、このように加熱処理したＳｉウェハに対し、チ
ャンバ２０としてのＰＶＤ−ＴｉＮチャンバ内及びチャ
ンバ３０としてのＰＶＤ−Ａｌチャンバ内で順次成膜を
行い、バリア層及び金属層を形成した。

【００５０】〈実施例２〉Ｔｉ薄膜成膜時のＡｒガス流
量を１５ｍｌ／分とし、その後の加熱処理における温度
を４００℃としたこと以外は、実施例１と同様にして、
Ｓｉウェハ上にＴｉ薄膜、バリア層、及び金属層を順次
形成した。

【００５１】〈実施例３〉Ｔｉ薄膜成膜後のデガスを実
施しなかったこと以外は、実施例２と同様にして、Ｓｉ
ウェハ上にＴｉ薄膜、バリア層、及び金属層を順次形成
した。

【００５２】〈表面観察試験〉実施例１〜３において、
Ｔｉ薄膜成膜後及び加熱処理後のＳｉウェハの表面観察
を光学式顕微鏡により実施した。図３は、実施例１にお
けるＴｉ薄膜成膜後のＳｉウェハ表面の略中心部を示す
顕微鏡暗視野写真である。図中、白点状に示されるもの
が微小隆起であり、これより、その存在が確認された。
また、図４及び５は、実施例１における加熱処理後のＳ
ｉウェハ表面（それぞれウェハの略中心部及びエッジ
部）を示す顕微鏡暗視野写真である。ウェハのエッジ部
では微小隆起が残存しているものの（図５参照）、中心
部では微小隆起が略完全に消滅したことが確認された
（図４参照）。

【００５３】また、図６及び図７は、それぞれ実施例２
におけるＴｉ薄膜成膜後及び加熱処理後のＳｉウェハ表
面の略中心部を示す顕微鏡暗視野写真である。実施例２
においても、Ｔｉ薄膜上に複数の微小隆起が確認され、
加熱処理によりそれらが略完全に消滅することが確認さ
れた。さらに、図８及び図９は、それぞれ実施例３にお
けるＴｉ薄膜成膜後及び加熱処理後のＳｉウェハ表面の
略中心部を示す顕微鏡暗視野写真である。実施例３にお
いても、Ｔｉ薄膜成膜後に複数の微小隆起が確認された
が、加熱処理によりそれらが略完全に消滅することが判
明した。

【００５４】なお、図示を省略するが、実施例２及び３
では、Ｓｉウェハのエッジ部においても、中心部と同様
に、Ｔｉの微小隆起が加熱処理により略完全に消滅して
いた。これらより、熱処理工程における４００℃近傍の
温度条件の更なる優位性が確認された。

【００５５】

【発明の効果】以上説明したように、本発明の成膜方法
及び装置によれば、ＰＶＤ法によってＴｉ薄膜等のＴｉ
原子を含む膜を形成し、その膜を加熱処理することによ
り、膜上に出現する微小隆起を十分に消滅させることが
できる。そして、このように処理して均質化した膜上に
金属から成る膜（金属配線層）を形成するので、微小隆
起に由来する金属配線層の屈曲等、ひいては金属配線層
とその下層との界面部に生じるおそれがある空隙の発生
を十分に防止できる。したがって、将来的に引き起こさ
れる可能性のあるデバイス特性への影響、例えば更なる
微細化に伴って発生する可能性があるエレクトロマイグ
レーション等を未然に防止できる。

【図面の簡単な説明】

【図１】本発明による成膜装置の好適な一実施形態を模
式的に示す構成図（一部断面図）である。

【図２】図２（Ａ）〜（Ｅ）は、本発明による成膜方法
の好適な一実施形態によって基体としての半導体ウェハ
上にＡｌ配線層を形成している状態を示す工程図であ
る。

【図３】実施例１におけるＴｉ薄膜成膜後のＳｉウェハ
表面の略中心部を示す顕微鏡暗視野写真である。

【図４】実施例１における加熱処理後のＳｉウェハ表面
の略中心部を示す顕微鏡暗視野写真である。

【図５】実施例１における加熱処理後のＳｉウェハ表面
のエッジ部を示す顕微鏡暗視野写真である。

【図６】実施例２におけるＴｉ薄膜成膜後のＳｉウェハ
表面の略中心部を示す顕微鏡暗視野写真である。

【図７】実施例２における加熱処理後のＳｉウェハ表面
の略中心部を示す顕微鏡暗視野写真である。

【図８】実施例３におけるＴｉ薄膜成膜後のＳｉウェハ
表面の略中心部を示す顕微鏡暗視野写真である。

【図９】実施例３における加熱処理後のＳｉウェハ表面
の略中心部を示す顕微鏡暗視野写真である。

【図１０】ＰＶＤ法によってＴｉ薄膜を形成したＳｉウ
ェハ表面のＳＥＭ写真である。

【図１１】ＰＶＤ法によってＴｉ薄膜を形成したＳｉウ
ェハ表面上に認められた微小隆起の一つを拡大して示す
ＳＥＭ写真である。

【図１２】図１２（Ａ）〜（Ｃ）は、成膜温度をそれぞ
れ５０、１００、１５０℃（チャンバ内圧１ｍＴｏｒ
ｒ）としてＴｉ薄膜を成膜したときのウェハ表面を示す
顕微鏡暗視野写真である。

【図１３】図１３（Ａ）〜（Ｃ）は、成膜温度をそれぞ
れ２００、３００、５００℃（チャンバ内圧１ｍＴｏｒ
ｒ）としてＴｉ薄膜を成膜したときのウェハ表面を示す
顕微鏡暗視野写真である。

【符号の説明】

１…成膜システム（成膜装置）、２…ヒーター（熱処理
部）、４…制御部（第１の制御部、第２の制御部）、１
０…チャンバ（第１のチャンバ）、３０…チャンバ（第
２のチャンバ）、１０２…Ｔｉ層（Ｔｉ原子を含む
膜）、１０２ａ…改質Ｔｉ層（加熱処理された膜）、１
０４…金属配線層（金属から成る膜）、Ｗ，Ｗａ…半導
体ウェハ（基体）。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｒ (72)発明者稲葉和雄千葉県成田市新泉14−３野毛平工業団地内アプライドマテリアルズジャパン株式会社内Ｆターム(参考） 4K029 AA06 AA24 BA03 BA17 BA60 BB02 BD01 CA05 GA01 4M104 AA01 BB14 CC01 DD37 DD43 DD79 FF16 FF22 HH01 HH02 5F033 HH09 HH18 HH33 JJ09 JJ18 JJ33 KK01 KK08 MM08 NN06 NN07 PP06 PP15 QQ73 QQ85 QQ98 WW00 WW03 XX05 XX06 XX33

Claims

【特許請求の範囲】

【請求項１】基体上に物理気相堆積法によりチタン原
子を含む膜を形成する第１の膜形成工程と、前記チタン原子を含む膜を所定温度で加熱する熱処理工
程と、前記加熱処理された膜上に金属から成る膜を形成する第
２の膜形成工程と、を備えることを特徴とする成膜方
法。
【請求項２】前記熱処理工程においては、前記所定温
度として３００〜５００℃の範囲内の温度で前記チタン
原子を含む膜を加熱する、ことを特徴とする請求項１記
載の成膜方法。
【請求項３】前記熱処理工程においては、前記チタン
原子を含む膜を５〜１５０秒の範囲内の時間加熱する、
ことを特徴とする請求項１叉は２に記載の成膜方法。
【請求項４】基体が収容され、該基体上に物理気相堆
積法によりチタン原子を含む膜が形成される第１のチャ
ンバと、前記チャンバに設けられており、前記チタン原子を含む
膜が形成された基体を所定温度で加熱する熱処理部と、前記加熱処理された基体が収容され、該基体上に金属か
ら成る膜が形成される第２のチャンバと、を備えること
を特徴とする成膜装置。
【請求項５】前記熱処理部に接続されており、前記所
定温度が３００〜５００℃の範囲内の温度となるように
該熱処理部の出力を調節する第１の制御部を更に備え
る、ことを特徴とする請求項４記載の成膜装置。
【請求項６】前記熱処理部に接続されており、前記チ
タン原子を含む膜が形成された基体が５〜１５０秒の範
囲内の時間加熱されるように、該熱処理部の出力時間叉
は作動時間を調節する第２の制御部を更に備える、こと
を特徴とする請求項４叉は５に記載の成膜装置。