KR20010034151A - 금속화 방법 및 장치 - Google Patents

금속화 방법 및 장치 Download PDF

Info

Publication number
KR20010034151A
KR20010034151A KR1020007007771A KR20007007771A KR20010034151A KR 20010034151 A KR20010034151 A KR 20010034151A KR 1020007007771 A KR1020007007771 A KR 1020007007771A KR 20007007771 A KR20007007771 A KR 20007007771A KR 20010034151 A KR20010034151 A KR 20010034151A
Authority
KR
South Korea
Prior art keywords
plasma power
pvd
metal layer
separated
substrate
Prior art date
Application number
KR1020007007771A
Other languages
English (en)
Inventor
메훌 비. 네이크
테드 구오
리앙-유 첸
로드릭 크래이그 모슬리
이스라엘 벵글라스
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010034151A publication Critical patent/KR20010034151A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/32—Vacuum evaporation by explosion; by evaporation and subsequent ionisation of the vapours, e.g. ion-plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C23C14/025—Metallic sublayers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

일반적으로, 본 발명은 고종횡비의 서브-하프 미크론 분야에서 연속적인 무공극 상호접속부를 형성하는 금속층의 평탄화와 기판상에 스텝 커버리지를 제공하는 개선된 방법을 제공한다. 본 발명은 양호한 반사성, 표면 형태 및 수율 뿐만 아니라 적합한 충진특성을 얻도록, 플라즈마 전력이 각 단계에 대해 변화하는 다단계 PVD 방법을 제공한다. 초기 플라즈마 전력은 개구의 양호한 무공극 충진을 보장하도록 비교적 낮게 하고, 이 후, 원하는 반사성 및 표면 형태 특성을 얻도록 증가된다. 본 발명은 기판 위에 금속을 물리 기상 증착하는 단계 및 물리 기상 증착하는 동안 플라즈마 전력을 변화시키는 단계를 포함하는 개구 충진 방법을 제공한다. 바람직하게, 이 플라즈마 전력은 제1 분리된 저플라즈마 전력에서 제2 분리된 고플라즈마 전력으로 변화한다. 더 바람직하게, 상기 플라즈마 전력은 제1 분리된 저플라즈마 전력에서 제2 분리된 저플라즈마 전력으로, 그리고 제3 분리된 고플라즈마 전력으로 변화한다.

Description

금속화 방법 및 장치{METALLIZATION PROCESS AND APPARATUS}
집적회로와 같은 반도체 장치에 있어서, 상호접속부(interconnection)는 장치의 여러 성분을 접속시켜서 일체화하는데 이용된다. 종래의 장치는, 신호 경로를 최소화하고, 장치를 소형화시키기 위해, 절연재료에 의해 분리된 다수의 도전층으로 이루어진다. 층 사이에 연속성을 달성하기 위하여, 도전성의 상호접속부(콘택 또는 비아)를 절연층 사이에 연장시켜서 도전층에 접속한다. 따라서, 상호접속부는 장치의 여러 층 상의 구성요소를 서로 연결시키고, 또한 이들 구성요소들을 반도체 기판에 접속하는데 이용되는 도전성 재료로 충진된 수직 개구이다.
반도체 장치의 집적도가 증가함에 따라, 상호접속부의 크기는 줄어든 반면에, 그 종횡비(즉, 상호접속부의 폭에 대한 높이비)는 증가해 왔다. 그 결과, 상호접속부를 충분히 충진할 수 있었던 종래의 방법은 더 작은 상호접속부를 충진하기에는 불충분한 것으로 판명되었다. 일반적으로, 상호접속부 개구를 화학 기상 증착(CVD), 물리 기상 증착(PVD), 전기도금 또는 그들의 조합에 의해 개구 내부에 증착된 텅스텐, 알루미늄 및 최근의 구리와 같은 금속재료를 이용하여 충진한다. 작은 상호접속부의 충진과 관련된 주요 문제는 상호접속부 내에 공극이 형성되기 쉽다는 것이다.
개구의 층모서리 위에 두 인접한 첨단(cusps)이 "브릿지(bridge)"를 형성하도록 수직한 미세구조문에 인접한 공간과 교차하는 경우에 전형적으로 형성되는 증착재료가 없는 폐쇄 영역이 공극이다. 전형적으로 스퍼터링 원자(sputtering atom)(PVD에서)는 가시선 궤도를 따르기 때문에, 개구에 음영효과가 발생하여, 개구 내에 증착된 금속이 더 얇게 성장하고, 개구의 상단 모서리에서의 성장속도가 가속화된다. 개구의 상단 모서리에서의 재료의 축적은 모서리에 돌출 또는 첨단을 형성시킨다. 개구의 내부가 충진되기 전에 첨단이 합쳐지면, 첨단은 브릿지를 형성하고 개구의 정부를 밀폐하고, 이에 의해 공극이 형성된다. 이 현상을 일반적으로 "브릿징(bridging)"이라고 한다. 도 1은 개구의 상단 모서리에서 첨단의 형성을 나타내는 상호접속부의 측단면도이다. 도 2는 상호접속부에 있어서 브릿징과 공극의 형성을 나타내는 상호접속부의 측단면도이다.
상호접속부에 형성된 공극으로 인해 회로에 결함이 발생하게 되며, 이로 인해 결함있는 장치가 제조된다. 예컨대, 전류가 상호접속부를 통과할 때, 상호접속부의 공극에 인접하는 재료의 얇은 내층은 저항 및 전류밀도가 증가할 수 있고, 이로 인해 상호접속부 내의 회로가 중단 또는 노출된다. 결과적으로, 상호접속부의 결함으로 인해 이 장치는 작동하지 않게 된다. 따라서, 개구의 완전한 충진 및 공극형성의 방지는 장치의 신뢰성을 보장하는데 매우 중요하다.
공극 형성을 방지하는 한 방법은 개구의 측벽 상에 증착된 재료를 개구의 저면 아래까지 재스퍼터링하도록 기판 바이어스 스퍼터링을 이용한다. 그러나, 기판 바이어스 스퍼터링은 순수 증착속도를 감소시키는 높은 재스퍼터링 속도를 이용한다. 또한, 과도한 재스퍼터링은 박막 내에서 현저한 아르곤 결합을 유도하는데, 이는 전자 이동 저항을 감소시키는 것으로 알려져 있다.
공극 형성을 방지하는 다른 시도는 CVD를 이용하여 낮은 온도에서 고종횡비 콘택 및 비아에서 정각의 알루미늄(Al)의 박막층을 증착하는 것이다. 그러나, 투과형 전자 현미경(TEM) 데이타에 의하면, 상호접속부의 충진을 완성하기 위한 연속된 CVD 증착은 여전히 브릿징을 일으키고, 그 결과 공극을 형성하는 것으로 판명되었다.
고종횡비 개구를 금속화하는 다른 기술은, (1) 핫(hot) PVD Al층이 증착되거나 (2) 웜(warm) PVD Al층이 증착되고, 이 후, 핫 PVD Al층이 증착되는 습윤층을 형성하도록 패턴화된 웨이퍼(wafer) 상에 티타늄(Ti)과 같은 내화 재료의 박층을 증착하는 핫평탄화 PVD이다. 그러나, 핫PVD Al 방법은 습윤층의 재질, 웨이퍼 상태 및 기타 공정변수에 매우 민감하다. 방법조건의 작은 변화 또는 PVD Ti 습윤층의 불량한 커버리지(coverage)로 인해 개구가 불완전하게 충진되어, 공극이 형성될 수 있다. 따라서, 높은 온도에서도, 핫 PVD Al방법은 브릿지 현상 및 공극형성이 발생된다. 또한, 비아 및 콘택을 신뢰성있게 충진하기 위해, 핫 PVD Al 방법은 장치의 일부 요소에 손상을 입힐 수도 있는 약 450℃ 이상의 온도에서 수행해야만 한다.
PVD방법에 앞서, CVD 방법을 이용하는 상호접속부 충진 방법은 1보다 큰 종횡비의 서브-하프 미크론 상호접속부에 대해 가장 효과적인 상호접속부 형성의 방법으로서 발전되어 왔다. 종래에, 상호접속부를 형성하도록 개구를 완전히 채우는 AlCu와 같은 PVD 금속박막을 증착하기 전에, 부분적으로 개구에 충진하는 습윤층으로서 Al과 같은 CVD 금속의 얇은 정각층을 증착한다. 이러한 CVD/PVD 방법이 5:1의 종횡비를 갖는 서브-하프 미크론 개구가 있는 상호접속부 구조물의 금속화를 위해 성공적으로 사용되어 왔다.
그러나, 이러한 CVD/PVD 방법을 이용할 때에도, 상호접속부의 크기가 축소되기 때문에, 개구 내에 금속의 표면확산이 정지하게 되고, 이 후, 상당한 열적 활성 방법인 고체 확산, 또는 부피 확산에 의해 개구 충진 방법이 제어된다. 그러므로, CVD/PVD 방법을 이용하여 상호접속부 충진을 달성하는 데에는 큰 열적 버짓(budget)을 필요로 한다. 따라서, PVD 금속은 200mm 기판 당 2kW 보다 낮은 저플라즈마 전력에서 증착되어야만 하고, 종래의 저플라즈마 전력은 증착방법 내내 일정하게 유지된다. 그러나, 저전력 PVD 금속 증착은 허용할 수 없는 저반사성 및 거칠고, 비평탄화 형태의 집적된 CVD/PVD 스택(stack)을 제공한다. 또한, 저플라즈마 전력의 이용은 상호접속부를 충진하는데 필요한 시간을 증가시키고, 따라서, 챔버에서의 처리시간도 증가한다. 이러한 챔버 내에서의 처리 시간의 증가는 시스템의 수율을 감소시킨다.
상호접속부 내의 공극형성을 방지하는 것에 부가하여, 금속화 방법은 또한 고반사성의 표면을 제조하는 요구된다. 표면으로부터 반사된 빛의 양으로 결정되는 반사성은, 표면거칠기 또는 평탄함의 척도이다. 전형적으로, 반사성은 100퍼센트의 반사성을 가지는 것으로 정의되는 순수 실리콘과 같은 공지된 표준 표면의 분율(퍼센트)로서 나타낸다. 연속하는 사진인쇄 및 금속 에칭단계에 성공적인 공정의 수행을 제공하는 데에는, 약 170 퍼센트보다 큰 반사성이 바람직하다.
도 3은 저플라즈마 전력 PVD를 이용하여 증착된 반도체 기판 콘택의 단면을 나타내는 투과형 전자현미경(TEM) 사진이다. 400℃에서 단일 단계 PVD AlCu방법으로, 약 1kW의 저플라즈마 전력(200mm 기판 위)을 이용하여 3:1의 종횡비를 가지는 0.35 미크론 콘택을 제조했다. 이 방법에서 어떠한 공극도 발생하지 않았지만, 표면이 매우 거칠며, 반사성은 약 60퍼센트였다. 또한, 증착을 완성하는데 필요한 시간은 약 233초였다. 따라서, 저플라즈마 전력을 이용한 증착(200mm 기판에 대해 약 5kW 이하)은, 약 60퍼센트이하의 만족스럽지 못한 박막 반사성과, 거친 비평탄화 형태를 초래한다.
고플라즈마 전력(200mm 기판에 대해 약 5kW 이상) PVD증착은 반사성을 증가시키고, 보다 더 바람직한 형태를 제공할 수 있지만, 고플라즈마 전력은 종종 공극을 형성시키며, 완전한 충진을 위해 장시간의 후속 증착을 요구한다. 이러한 후속증착 어닐링은 수율을 감소시키므로, 고플라즈마 전력 PVD는 상업적으로 관심을 끌지 못하였다.
도 4는 고플라즈마 전력 PVD를 이용하여 증착된 기판 콘택의 단면을 나타내는 TEM 사진이다. 400℃에서 단일 단계 PVD AlCu 방법으로, 약 5kW의 고플라즈마 전력(200mm 기판 위)를 이용하여 3:1의 종횡비를 가지는 0.35 미크론 콘택을 제조했다. 고플라즈마 전력 PVD AlCu 방법의 결과, 콘택에 공극이 형성되었지만, 평탄한 표면형태 및 180 퍼센트의 반사성을 얻었다. 따라서, 비록 고플라즈마 전력 PVD AlCu는 고반사성 및 양호한 표면 형태를 제공하지만, 제조된 콘택 또는 비아에 종종 공극을 형성하게 하는 불량한 충진을 초래한다.
결과적으로, 충진된 개구에 공극을 형성시키지 않고, 수율을 감소시키지 않으며, 특히 고종횡비, 서브-하프 미크론 상호접속부에서의 양호한 반사성 및 표면형태를 제공할 수 있는, 개구를 충진하는 금속화 방법을 필요로 하게 되었다.
본 발명은 반도체 장치를 제조하는 금속화 방법에 관한 것이다. 더 구체적으로, 본 발명은 고종횡비의 콘택(contacts) 또는 비아(vias), 서브-하프 미크론 설계 적용 분야에서, 도전층 사이에 무공극 상호접속부를 형성하기 위한 개구의 금속화에 관한 것이다.
도 1은 개구의 상단 모서리에 첨단의 형성을 나타내는 상호접속부의 측단면도이다.
도 2는 상호접속부의 브릿지 및 공극의 형성을 나타내는 상호접속부의 측단면도이다.
도 3은 저플라즈마 전력 PVD를 이용하여 증착된 반도체 기판 콘택의 단면을 보여주는 투과형 전자 현미경(TEM) 사진이다.
도 4는 고플라즈마 전력 PVD를 이용하여 증착된 기판 콘택의 단면을 나타내는 TEM사진이다.
도 5는 본 발명의 금속화 방법에 관하여 형성된 상호접속부의 측단면도이다.
도 6은 제1 및 제2 증착단계에 대해 다른 플라즈마 전력을 이용하는 두 단계 PVD AlCu를 이용하여, 수행된 반사성 최적화 실험을 나타낸 그래프이다.
도 7은 제1 및 제2 증착단계의 최적의 상대두께를 결정하기 위해 수행된 실험을 나타낸 그래프이다.
도 8은 본 발명에 따른 연속적인 금속화에 위해 구성된 통합 CVD/PVD시스템의 개략도이다.
일반적으로, 본 발명은 고종횡비의 서브-하프 미크론 설계 적용 분야에서 연속적인 무공극 상호접속부를 형성하도록 기판상에 일정한 스텝 커버리지와 금속층의 평탄화를 제공하기 위한 개선된 방법을 제공한다. 본 발명은 양호한 반사성, 표면 형태 및 수율 뿐만 아니라 적합한 충진특성을 얻도록, 플라즈마 전력이 각 단계에 대해 변화하는 다단계 PVD 방법을 제공한다. 개구의 양호한 무공극 충진을 보장하도록 초기 플라즈마 전력은 비교적 낮게 유지하고, 이 후 원하는 반사성 및 표면 형태 특성을 얻도록 증가된다.
본 발명은 기판 위에 금속을 물리 기상 증착하는 단계 및 물리 기상 증착 방법 중에 플라즈마 전력을 변화하는 단계를 포함하는 개구 충진 방법을 제공한다. 바람직하게, 플라즈마 전력은 제1 분리된 저플라즈마 전력에서 제2 분리된 고플라즈마 전력으로 변화된다. 더 바람직하게, 상기 플라즈마 전력은 제1 분리된 저플라즈마 전력에서 제2 분리된 저플라즈마 전력으로, 그리고 제3 분리된 고플라즈마 전력으로 변화된다. PVD증착 시, 플라즈마 전력은 초기 저전력에서 상대적으로 높은 전력으로 증가된다. 저전력 PVD 방법은 개구 충진을 양호하게 하고, 고전력 PVD 방법은 반사성 및 표면 형태를 양호하게 하기 때문에, 이러한 PVD 방법은 고종횡비의 서브-하프 미크론 개구일지라도 양호한 충진, 반사성 및 표면 형태를 보이는 개구 충진을 제공한다.
바람직하게, 상기 PVD 방법 단계는 개구의 표면 위에 금속 라이너 및 습윤층의 화학 기상 증착(CVD) 방법에 후속한다. 일반적으로, 알루미늄 증착 방법에서의 CVD TiN층에 앞서, 개구의 표면 위에 CVD Ti층이 증착된다. 다음에, PVD AlCu 증착에 앞서, TiN층 위에 CVD Al층이 증착된다. 구리에 있어서, 탄탈(tantalum) 및/또는 질화탄탈의 배리어층(barrier layer)이 구리증착에 앞서 개구 위에 정각으로 증착된다.
바람직하게, 상기 PVD 금속층 증착은 상이한 분리된 플라즈마 전력을 이용하는 2 이상의 별도의 증착 단계로 이루어진다. 선택적으로, 본 발명은 플라즈마 전력이 비분리 방식, 또는 분리 및 비분리 플라즈마 전력의 조합으로 변화하는 상호접속부 금속화 방법을 제공한다. 2-단계 금속 증착 방법에 있어서, 양호한 충진 특성을 제공하도록 선택된 상대적으로 낮은 전력을 이용하여 제1 금속층을 증착하고, 양호한 표면 형태 및 반사 특성을 제공하도록 선택된 상대적으로 높은 전력을 이용하여 제1 금속층 상에 제2 금속층을 증착한다.
3-단계 PVD 금속 증착 방법에 있어서, 양호한 충진 특성을 제공하도록 선택된 상대적으로 낮은 전력을 이용하여 제1 PVD 금속층을 증착한다. 또한, 양호한 충진 특성을 제공하도록 상대적으로 낮은 전력을 이용하여 제2 PVD 금속층을 증착한다. 그러나, 제2 PVD 금속층의 증착에 이용된 이 플라즈마 전력은 제1 PVD 금속층의 증착에 이용된 플라즈마 전력과 다르며, 바람직하게는 더 낮다. 이 때, 양호한 표면 형태 및 반사 특성을 제공하도록 선택된 상대적으로 높은 플라즈마 전력은 제3 PVD 금속층을 증착하는데 이용된다.
상기한 본 발명의 특성, 장점 및 목적을 달성하고, 상세히 이해할 수 있도록, 첨부도면에 도시된 실시예를 참조하여 상기 간단히 요약한 본 발명을 더 상세히 설명한다.
그러나, 본 발명은 다른 동일 효과의 실시예를 수용할 수 있으므로, 첨부도면은 본 발명의 전형적인 실시예에 불과하고, 본 발명의 범위는 여기에 한정되지 않음에 유념해야 한다.
본 발명은 콘택 또는 비아를 포함하는 고종횡비의 서브-하프 미크론 분야에서의 도전층 사이에 무공극 상호접속부를 형성하도록 개구를 금속화하는 방법을 제공한다. 일반적으로, 이러한 금속화 방법은 초기 저전력(＜2kW)에서 상대적으로 고전력(＞5kW)까지 증가하는 가변형 플라즈마 전력을 이용하여 개구의 표면 위에 물리 기상 증착을 하는 단계를 포함한다. 저전력 PVD는 개구 충진을 양호하게 하고, 고전력 PVD는 반사성과 표면 형태를 양호하게 하기 때문에, 상기 방법은 공극이 없고 우수한 반사성과 표면 형태를 가지는 개구 금속화를 제공한다. 바람직하게, PVD층은 양호한 습윤층을 제공하는 개구 표면상의 CVD 층에 후속한다.
본 발명이 금속을 화학 기상 증착을 한 후 물리 기상 증착을 하는 방법에 초점을 맞추고 있지만, 본 발명은 예컨대 연질 금속층의 습도를 향상시키도록 유전체와 연질 금속층사이에 습윤층을 증착하는 것과 같은 기초 방법의 변형을 포함한다. 또한, 본 명세서는 알루미늄 방법에 대해 기술하고 있지만, 구리와 같은 기타 다른 금속도 본 발명의 방법을 이용하여 유리하게 증착될 수도 있다.
도 5는 본 발명의 금속화 방법에 따라 형성된 상호접속부의 측단면도이다. 반도체 기판(10) 상에 금속층(12)이 증착되고, 이러한 금속층(12) 상에 유전층(14)이 증착되며, 이러한 유전층(14)을 통하여 연장되고 금속층(12)과 연통하는 개구(16)을 형성하도록 에칭되는 유전체층(14)으로 증착된다. 바람직하게, 예컨대, 알루미늄(Al)과 같은 CVD 금속층(24)은 개구(16)의 상부를 밀봉하지 않으면서, 개구(16)의 측벽과 저면을 연결하는 정각층을 형성하도록 개구(16) 위에 증착된다. CVD Al층(24)은 개구 표면 위에, AlCu와 같은 PVD 금속을 수용하기 위한 정각 습윤층을 제공한다. 다양한 조건 하에서 CVD Al이 증착될 수도 있지만, 표준 방법은 약 180℃ 내지 약 265℃의 웨이퍼 온도와, 약 20Å/초 내지 약 130Å/초의 증착율을 수반한다. CVD Al 증착은 약 1토르(torr)에서 약 80토르 사이의 챔버 압력에서 수행될 수 있고, 바람직한 챔버 압력은 약 25토르이다. CVD Al에 있어서, 한 바람직한 증착 반응은 수소와 디메틸알루미늄 하이드라이드(DMAH) 반응을 수반한다. 더 바람직하게, 도 5에 나타낸 바와같이, CVD Ti 시이드층(seed layer)(20) 및 CVD TiN 배리어층(22)은 CVD Al층에 앞서 개구(16)에 정각으로 증착된다.
이 후, 개구를 완전히 채우고 평탄한 상부면을 제공하는 AlCu 금속층(26)을 증착하도록, 기판(10)은 PVD 챔버로 이송된다. 바람직한 실시예에 있어서 플리즈마 전력은, PVD AlCu가 증착되는 동안 초기 저플라즈마 전력(＜2kW)에서 고플라즈마 전력(5＞kW)까지 변화한다. 따라서, 본 발명은 양호한 충진특성을 제공하는 저플라즈마 전력 PVD AlCu 방법, 고반사성, 양호한 표면 형태, 및 처리시간을 단축하여 수율을 증가시키는 고플라즈마 전력 PVD AlCu 방법의 바람직한 장점을 제공한다. 증착시간 주기는 다양한 개구의 크기와 종횡비에 대한 실험을 통하여 최적화될 수 있다.
도 6은 제1 및 제2 증착단계에 있어서 다른 플라즈마 전력을 이용한 두 단계 PVD AlCu 방법을 이용하는 반사성 최적화 실험의 그래프이다. 이 최적화 실험에서, 생성된 상호접속부의 반사성에 미치는 영향을 결정하기 위하여, 0.35 미크론 개구와 약 3:1 종횡비의 상호접속부를 갖춘 200mm 기판은 물리 기상 증착을 통해 두 연속하는 층이 증착되었고, 각 PVD층은 상이한 플라즈마 전력레벨을 이용하여 증착되었다.
한 일련의 반사성 최적화 실험에서, 약 1kW에서 증착된 약 1000Å의 PVD AlCu의 초기층을 증착하고, 각각 약 5kW, 7kW 및 10kW 플라즈마 전력에서 증착된 약 4000Å의 PVD AlCu의 제2 층을 증착하여 상호접속부를 형성하였다. 이러한 실험을 통해 생성된 상호접속부는 그 안에 공극이 형성되지 않았으며, 제2 단계의 플라즈마가 증가되면서 함께 증가하는 약 80 내지 110 퍼센트의 반사성(480nm 파장의 표준 반사성으로서 순수 실리콘)을 나타내었는데, 이는 제2 단계에 있어서 전력이 높을 수록 더 바람직하였고, 재료가 더 많을 수록 상대적으로 고플라즈마 전력을 이용하여 증착될 필요가 있음을 알려주었다.
다른 쌍의 반사성 최적화 실험에 있어서, 각각 약 1kW, 2kW 및 3kW 플라즈마 전력에서 약 500Å의 PVD AlCu의 제1 층을 증착하고, 약 10kW 플라즈마 전력에서 약 4500Å의 PVD AlCu의 제2 층을 증착하여 상기 상호접속부를 형성하였다. 주어진 층 두께에서, 1kW/10kW 조합에 대해 150퍼센트에서 3kW/10kW 혼합에 대해 약 190퍼센트까지 반사성이 증가했다. 따라서, 약 3kW에서 약 5000Å의 제1 층의 PVD AlCu를 증착하고, 약 10kW에서 약 4500Å의 제2 층의 PVD AlCu를 증착하는 2-단계 방법은 개구 및 무공극의 상호접속부를 완전히 충진함으로써 약 190퍼센트의 우수한 반사성을 제공하였다.
상기 실험에서 제작된 각 금속화 상호접속부를 완전히 채웠다(즉, 상호접속부는 그 속에 공극이 형성되지 않았다). 전체적으로 약 500Å(두께)의 AlCu가 약 180초(저전력, 단일 단계 PVD 증착에 요구되는 233초 보다 상당히 적다) 이내에, 약 400℃의 챔버 내에서 기판 표면 상에 증착되었다. 반사성 최적화 실험은 만족스러운 반사성 및 수율을 달성하기 위해 필요한 증착두께, 개구의 깊이, 및 종횡비의 다른 조합에 대해 수행될 수 있다.
도 7은 제1 및 제2 단계의 최적의 상대두께를 결정하는데 이용된 실험의 그래프이다. 이 일련의 실험에서, 두 단계의 PVD AlCu방법을 이용하여 전체적으로 약 5000Å(두께)의 층이 증착되었다. 제1 단계는 1kW 플라즈마 전력을 이용하였고, 제2 단계는 10kW 플라즈마 전력을 이용했다. 3개의 증착 두께 혼합이 이루어졌고, 제1 및 제2 PVD 단계의 상대두께는 약 500Å/4500Å, 1000Å/4000Å 및 2000Å/3000Å이였다. 각각의 시험 과정은 무공극의 상호접속부를 제조하였다. 그러나, 도 7에 나타내는 바와 같이, 단계 1에서는 보다 작은 두께(보다 낮은 플라즈마 전력에서 단계 1에 소비된 시간 보다 적은)가 최고의 반사성을 제공한다.
따라서, 본 발명의 한 바람직한 실시예는 제1 단계는 비교적 낮은 전력을 이용하고 제2 단계는 비교적 높은 전력을 이용하는 두 단계 PVD AlCu 방법을 제공하는 것이다. 한 바람직한 방법은 약 3kW의 플라즈마 전력을 이용하여 약 500Å(두께)의 AlCu를 증착하는 초기 PVD AlCu 단계와, 약 10kW의 플라즈마 전력을 이용하여 약 4500Å(두께)의 AlCu를 증착하는 제2 PVD AlCu 단계를 이용한다. 그 결과 생성된 증착은 개구의 무공극 금속화 및 약 190 퍼센트의 고반사성을 달성한다.
본 발명의 다른 실시예는 3단계 PVD AlCu 방법을 이용한다. 표 1은 3단계 PVD AlCu 방법을 이용하는 실험의 결과를 나타낸다:
단계 1(두께/플라즈마 전력) 단계 2(두께/플라즈마 전력) 단계 3(두께/플라즈마 전력) 반사성
500Å/3kW 1000Å/1kW 3500Å/10kW 100%
500Å/3kW 500Å/1kW 4000Å/10kW 190%
300Å/3kW 700Å/1kW 4000Å/10kW 160%
상기 3단계 PVD방법을 이용하여 제작된 각 상호접속부는 공극이 없다. 표 1에 나타낸 바와 같이, 약 3kW에서 약 500Å의 PVD AlCu를 증착하고, 약 1kW에서 약 500Å의 PVD AlCu를 증착하며, 10kW 플라즈마 전력에서 4000Å의 PVD AlCu를 증착하는, 이들 세 층을 혼합하는 3단계 방법으로 완전한 충진(무공극) 및 약 190퍼센트의 반사성을 얻었다. 그러므로, 3단계 방법을 이용함으로써, 2-단계 방법과 동일한 결과의 반사성을 얻으면서, 더 많은 양의 재료를 저플라즈마 전력에서 증착시킬 수 있다. 따라서, 저플라즈마 전력을 이용하여 더 많은 재료를 증착함으로써 개구에 공극을 형성하게 하는 브릿지가 발생할 가능성을 감소시키기 때문에, 상기 3단계를 이용하여 방법의 신뢰성이 증가된다(2단계 방법과 비교하여).
따라서, 본 발명은 양호한 반사성, 표면 형태 및 수율 뿐만 아니라 적합한 충진특성을 얻도록 각각의 단계에서 플라즈마 전력이 다양한 다단계 PVD 방법을 제공한다. 양호한 개구의 무공극 충진을 달성하도록 초기 플라즈마 전력을 상대적으로 낮게 하고, 다음으로 원하는 반사성 및 표면 형태 특성을 얻도록 플라즈마 전력을 증가시킨다. 다단계 PVD방법은 각 단계 내에서 플라즈마 전력이 일정하게 유지되는 다수의 분리단계로 나뉘어 질 수도 있다. 선택적으로, 증착하는 동안, 초기 저플라즈마 전력에서 고플라즈마 전력까지 플라즈마 전력이 점진적으로 증가하는 것처럼, PVD단계 내에서 플라즈마 전력은 비분리 방식으로 변화할 수도 있다. 또한, PVD 방법은 플라즈마 전력의 분리단계와 비분리 변화의 조합을 포함할 수도 있다. 예컨대, PVD방법의 한 분리단계에서, 플라즈마 전력은 비분리 방법으로 다른 상대적으로 낮은 플라즈마 전력 사이에서 변화할 수도 있고(점진적으로 증가하거나, 또는 감소하거나), PVD 방법의 제2 분리 단계에서, 플라즈마 전력은 분리방법으로 상대적으로 높은 플라즈마 전력을 유지할 수도 있다. 따라서, 본질적으로, 본 발명은 개구의 무공극 금속화 및 고반사성을 달성하기 위해 PVD방법 동안 특정주기의 시간에 대해서 플라즈마 전력을 변화시키는 것이다.
도 8은 본 발명에 따라서 연속적인 금속화를 위해 구성된 일체화된 CVD/PVD의 개략도이다. 일반적으로, 종래 챔버는 엔클로저(enclosure), 상기 엔클로저 내에 위치한 기판지지 부재, 기판 상에 증착되도록 증착재료를 제공하는 수단, 및 아르곤(Ar)과 같은 주입가스를 플라즈마 상태로 여기하여 목표를 향해 스퍼터링함으로써, 챔버(PVD 챔버) 내에 전기적 바이어스(bias)를 제공하는 전력수단을 포함한다. 또한, 클러스터 툴(cluster tool)은 일반적으로 기판 위에 박막층을 형성하기 위한 필요한 방법 단계 동안, 기판을 이송하는 두 로봇을 포함한다.
마이크로프로세서(32)는 필요한 박막층의 연속 형성을 제어하고, 또한 PVD방법의 플라즈마 전력을 제어하도록 제공된다. 클러스터 툴(30)은 일반적으로 기판이 탈가스 오염물질로 도입되는 탈가스 챔버(34)를 포함한다. 이 때, 기판은 그 표면을 세척하는 예비세정 챔버(36)로 이송된다. 특별한 적용 분야에 따라, 기판은 응집성 Ti챔버(38), CVD TiN 챔버(40) 중 어느 한 챔버, 또는 응집성 Ti챔버(38), CVD TiN 챔버(40) 모두로 차례로 이동한다. 기판이 Ti의 응집성층의 증착을 우선하여 수용하는 경우는 기판은 이 후 CVD Ti 챔버(38)에서 처리된다. 응집성 Ti층이 증착된 후, 이 기판은 CVD TiN 챔버(40)로 이동된다. 이 후, 기판을 그 위에 정각의 CVD층 증착을 위해 CVD Al 챔버(42)로 이동된다. 최종적으로, 이 기판은 상이한 플라즈마 전력에서 PVD층의 증착을 위해 PVD AlCu 챔버(44)로 도입된다.
통합 시스템이 단일 방법 장비 내에서 연속하여 기판을 처리하기 때문에, 본 발명에 의해 Al층을 통한 Cu의 분산이 향상된다. 본 발명은 제1 증착(즉, CVD Al)층 상에 산화층을 형성하게 할 수 있는 외부환경으로 처리된 기판이 노출되는 것을 방지한다. 따라서, CVD Al층 상에 산화층의 형성됨으로써 PVD AlCu 방법에 제공된 Cu가 전체 Al층에 걸쳐서 일정한 분포를 억제한다.
이상의 설명은 본 발명의 바람직한 실시예에 해당하는 것이지만, 본 발명의 기타 다른 실시예가 본 발명의 범위 내에서 구현될 수 있고, 그 범위는 다음의 청구범위에 의해 결정된다.

Claims (20)

  1. 기판 상에 상호접속부를 형성하는 방법으로서,
    기판 위에 금속을 물리 기상 증착하는 단계; 및
    상기 물리 기상 증착 단계 동안 플라즈마 전력을 변화시키는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 물리 기상 증착 단계를 수행하기 이전에, 상기 기판 위에 금속 습윤층을 화학 기상 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 플라즈마 전력을 변화시키는 단계는 상기 물리 기상 증착 단계 동안 초기의 저플라즈마 전력으로부터 고플라즈마 전력으로 상기 플라즈마 전력을 증가시키는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 플라즈마 전력을 변화시키는 단계는 제1 분리된 저플라즈마 전력을 제공하고, 이 후 제2 분리된 고플라즈마 전력을 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 상기 제1 분리된 저플라즈마 전력은 약 3kW이고, 상기 제2 분리된 고플라즈마 전력은 약 10kW인 것을 특징으로 하는 방법.
  6. 제 5 항에 있어서, 상기 제1 분리된 저플라즈마 전력을 제공하는 동안 형성된 증착두께는 상기 제2 분리된 고플라즈마 전력을 제공하는 동안 형성된 증착두께 보다 작은 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서, 상기 제1 분리된 저플라즈마 전력을 제공하는 동안 형성된 증착두께는 약 500Å이고, 상기 제2 분리된 고플라즈마 전력을 제공하는 동안 형성된 증착두께는 약 4500Å인 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 플라즈마 전력을 변화하는 단계는 제1 분리된 저플라즈마 전력, 상기 제1 분리된 저플라즈마 전력과 상이한 제2 분리된 저플라즈마 전력 및 제3 분리된 고플라즈마 전력을 연속하여 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 7 항에 있어서, 상기 제2 분리된 저플라즈마 전력은 상기 제1 분리된 저플라즈마 전력보다 낮은 것을 특징으로 하는 방법.
  10. 제 8 항에 있어서, 상기 제1 분리된 저플라즈마 전력과 상기 제2 분리된 저플라즈마 전력을 제공하는 동안 혼합된 증착두께는 상기 제3 분리된 고플라즈마 전력을 제공하는 동안 형성된 증착두께 보다 작은 것을 특징으로 하는 방법.
  11. 제 8 항에 있어서, 상기 제1 분리된 저플라즈마 전력은 약 3kW, 상기 제2 분리된 저플라즈마 전력은 약 1kW, 그리고, 상기 제3 분리된 고플라즈마 전력은 약 10kW인 것을 특징으로 하는 방법.
  12. 제 10 항에 있어서, 제1 분리된 저플라즈마 전력을 제공하는 동안 형성된 증착두께는 약 500Å, 제2 분리된 저플라즈마 전력을 제공하는 동안 형성된 증착두께는 약 500Å, 그리고, 제3 분리된 고플라즈마 전력을 제공하는 동안 형성된 증착두께는 약 4000Å인 것을 특징으로 하는 방법.
  13. 기판 상에 상호접점부를 형성하는 방법으로서,
    기판 위에 라이너를 화학 기상 증착하는 단계;
    상기 라이너 위에 금속 습윤층을 화학 기상 증착하는 단계;
    제1 플라즈마 전력을 이용하여 상기 금속 습윤층 위에 제1 금속층을 물리 기상 증착하는 단계; 및
    제2 플라즈마 전력을 이용하여 상기 제1 금속층 위에 제2 금속층을 물리 기상 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제 12 항에 있어서, 상기 제2 플라즈마 전력은 상기 제1 플라즈마 전력보다 높은 것을 특징으로 하는 방법.
  15. 제 12 항에 있어서, 제3 플라즈마 전력을 이용하여 상기 제2 금속층 위에 제3 금속층을 물리 기상 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  16. 제 14 항에 있어서, 상기 제2 플라즈마 전력은 상기 제1 플라즈마 전력보다 낮고, 상기 제3 플라즈마 전력은 상기 제1 플라즈마 전력보다 높은 것을 특징으로 하는 방법.
  17. 기판 상에 균일한 스탭 커버리지를 제공하는 방법으로서,
    기판 상에 얇은 정각의 CVD 금속층을 형성하는 단계;
    상기 CVD 금속층 위에 PVD 금속층을 형성하는 단계; 및
    상기 PVD 금속층을 형성하는 동안 상기 플라즈마 전력을 변화시키는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 제 16 항에 있어서, 상기 PVD 금속층을 형성하는 단계는,
    양호한 충진특성을 제공하도록 선택된 제1 저플라즈마 전력을 이용하여 상기 CVD 금속층 위에 제1 PVD 금속층을 형성하는 단계; 및
    양호한 표면 형태 및 반사 특성을 제공하도록 선택된 제2 고플라즈마 전력을 이용하여 상기 제1 PVD 금속층 위에 제2 PVD 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제 16 항에 있어서, 상기 PVD 금속층을 형성하는 단계는,
    양호한 충진특성을 제공하도록 선택된 제1 저플라즈마 전력을 이용하여 상기 CVD금속층 위에 제1 PVD 금속층을 형성하는 단계;
    양호한 충진특성을 제공하도록 선택된 제2 저플라즈마 전력을 이용하여 상기 제1 PVD 금속층 위에 제2 PVD 금속층을 형성하는 단계; 및
    양호한 형태 및 반사 특성을 제공하도록 선택된 제3 고플라즈마 전력을 이용하여 상기 제2 PVD 금속층 위에 제3 PVD 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  20. 기판 상에 상호접속부를 형성하는 장치로서,
    CVD 챔버;
    PVD 챔버;
    상기 CVD 챔버 및 상기 PVD 챔버에 접속되어 있고, 기판 이송 로봇을 갖는 이송 챔버;
    상기 PVD 챔버에 접속된 가변식 플라즈마 전력 공급기; 및
    증착하는 동안 PVD 챔버로 인가되는 플라즈마 전력을 변화시키기 위해 상기 가변식 플라즈마 전력 공급기에 접속된 제어기로 이루어지는 것을 특징으로 하는 장치.
KR1020007007771A 1998-01-14 1998-12-07 금속화 방법 및 장치 KR20010034151A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/007,233 US6169030B1 (en) 1998-01-14 1998-01-14 Metallization process and method
US09/007,233 1998-01-14
PCT/US1998/025881 WO1999036952A1 (en) 1998-01-14 1998-12-07 Metallization process and apparatus

Publications (1)

Publication Number Publication Date
KR20010034151A true KR20010034151A (ko) 2001-04-25

Family

ID=21724982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007007771A KR20010034151A (ko) 1998-01-14 1998-12-07 금속화 방법 및 장치

Country Status (6)

Country Link
US (1) US6169030B1 (ko)
EP (1) EP1048062A1 (ko)
JP (1) JP2002510144A (ko)
KR (1) KR20010034151A (ko)
TW (1) TW393752B (ko)
WO (1) WO1999036952A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108643B1 (ko) * 2011-07-29 2012-01-31 (주) 대호아이앤티 패류 양식을 위한 연승수하식 채묘기

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605531B1 (en) * 1997-11-26 2003-08-12 Applied Materials, Inc. Hole-filling technique using CVD aluminum and PVD aluminum integration
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6924226B2 (en) * 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US7105434B2 (en) 1999-10-02 2006-09-12 Uri Cohen Advanced seed layery for metallic interconnects
US6448173B1 (en) * 2000-06-07 2002-09-10 International Business Machines Corporation Aluminum-based metallization exhibiting reduced electromigration and method therefor
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6794282B2 (en) 2002-11-27 2004-09-21 Infineon Technologies Ag Three layer aluminum deposition process for high aspect ratio CL contacts
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
US7550055B2 (en) * 2005-05-31 2009-06-23 Applied Materials, Inc. Elastomer bonding of large area sputtering target
CN1901161B (zh) * 2005-07-22 2010-10-27 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
JP4728153B2 (ja) * 2006-03-20 2011-07-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US20090050471A1 (en) * 2007-08-24 2009-02-26 Spansion Llc Process of forming an electronic device including depositing layers within openings
US10128188B2 (en) 2016-03-28 2018-11-13 International Business Machines Corporation High aspect ratio contact metallization without seams
US11158788B2 (en) 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
CN113506768A (zh) * 2021-06-22 2021-10-15 华虹半导体(无锡)有限公司 后端结构的形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278252A (ja) 1987-05-08 1988-11-15 Seiko Instr & Electronics Ltd 半導体装置の製造方法
US4994162A (en) 1989-09-29 1991-02-19 Materials Research Corporation Planarization method
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5635036A (en) 1990-01-26 1997-06-03 Varian Associates, Inc. Collimated deposition apparatus and method
US5108570A (en) 1990-03-30 1992-04-28 Applied Materials, Inc. Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer
JPH07109030B2 (ja) 1991-02-12 1995-11-22 アプライド マテリアルズ インコーポレイテッド 半導体ウェーハ上にアルミニウム層をスパッタする方法
US5171412A (en) 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing
JPH08264487A (ja) * 1994-12-14 1996-10-11 Applied Materials Inc リエントリー形状コンタクト・ホールをコーティングまたは埋めるための堆積プロセス
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5981382A (en) * 1998-03-13 1999-11-09 Texas Instruments Incorporated PVD deposition process for CVD aluminum liner processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108643B1 (ko) * 2011-07-29 2012-01-31 (주) 대호아이앤티 패류 양식을 위한 연승수하식 채묘기

Also Published As

Publication number Publication date
WO1999036952A1 (en) 1999-07-22
EP1048062A1 (en) 2000-11-02
US6169030B1 (en) 2001-01-02
TW393752B (en) 2000-06-11
JP2002510144A (ja) 2002-04-02

Similar Documents

Publication Publication Date Title
KR20010034151A (ko) 금속화 방법 및 장치
KR100440832B1 (ko) 저온집적화된금속화방법및장치
US6077781A (en) Single step process for blanket-selective CVD aluminum deposition
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
JP4615707B2 (ja) デュアルダマシン金属化方法
US6120844A (en) Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
EP0954015B1 (en) High throughput Al-Cu thin film sputtering process on small contact via
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
US6066358A (en) Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US6713407B1 (en) Method of forming a metal nitride layer over exposed copper
US6541371B1 (en) Apparatus and method for depositing superior Ta(N)/copper thin films for barrier and seed applications in semiconductor processing
KR19990063873A (ko) 집적 회로용 금속 스택의 티타늄과 알루미늄 합금사이의 개선된 인터페이스
US20070243708A1 (en) Manufacturing method for an integrated semiconductor contact structure having an improved aluminum fill
US6716733B2 (en) CVD-PVD deposition process
JPH1074707A (ja) アルミニウム接触用チタニウム・アルミナイド湿潤層
US7063091B2 (en) Method for cleaning the surface of a substrate
WO2003034481A1 (en) Selective tungsten stud as copper diffusion barrier to silicon contact
US6605531B1 (en) Hole-filling technique using CVD aluminum and PVD aluminum integration
US20030042133A1 (en) Method for depositing a metal barrier layer
US5989633A (en) Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum
US6726776B1 (en) Low temperature integrated metallization process and apparatus
KR19980083837A (ko) 반도체장치의 콘택홀 매몰방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid