KR19980083837A - 반도체장치의 콘택홀 매몰방법 - Google Patents

반도체장치의 콘택홀 매몰방법 Download PDF

Info

Publication number
KR19980083837A
KR19980083837A KR1019970019311A KR19970019311A KR19980083837A KR 19980083837 A KR19980083837 A KR 19980083837A KR 1019970019311 A KR1019970019311 A KR 1019970019311A KR 19970019311 A KR19970019311 A KR 19970019311A KR 19980083837 A KR19980083837 A KR 19980083837A
Authority
KR
South Korea
Prior art keywords
contact hole
metal wiring
wiring layer
embedding
semiconductor device
Prior art date
Application number
KR1019970019311A
Other languages
English (en)
Inventor
조영주
이두환
임영진
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970019311A priority Critical patent/KR19980083837A/ko
Publication of KR19980083837A publication Critical patent/KR19980083837A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속배선 공정에서 콘택홀의 매몰특성을 향상시킬 수 있는 반도체 장치의 콘택홀 매몰 방법에 관하여 개시한다. 본 발명은 콘택홀에 금속배선층인 알루미늄층을 스퍼터링 방식으로 증착할 때, 규정된 두께를 한번에 증착하는 것이 아니라 두 번에 걸쳐서 두 개층으로 나누어서 증착하고, 증착 중간에 냉각단계를 새로이 설정하여 웨이퍼의 이면에서 아르곤 가스를 흘려 웨이퍼를 냉각시킴으로서 제1 및 제2 금속배선층이 엉성하게 콘택홀을 매몰하는 것을 방지할 수 있다. 따라서, 콘택홀을 매몰하는 제1, 제2 금속배선층의 막질이 연속적이고 매끄러워져서 보이드(void)나 접촉불량을 억제하고 콘택홀의 매몰 특성이 향상된 반도체 장치의 콘택홀 매몰 방법을 구현할 수 있다.

Description

반도체 장치의 콘택홀 매몰 방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 금속배선 공정에서 콘택홀의 매몰특성을 향상시킬 수 있는 반도체 장치의 콘택홀 매몰 방법에 관한 것이다.
반도체 장치의 다층의 금속배선 형성방법은 소자의 동작속도, 수율 및 신뢰성을 결정하는 주요한 요인이 되기 때문에, 반도체 제조공정 중에서 가장 중요한 위치를 점유하고 있다. 최근, 반도체 소자의 집적화 기술이 발전함에 따라 초고집적 회로(ULSI)급의 소자에서는 콘택홀의 디자인 룰(design rule)이 0.4㎛ 이하이고, 콘택홀의 어스팩드 비(aspect ratio)가 1.4를 상회하고 있다. 따라서, 반도체 소자의 높은 수율, 빠른 동작속도 및 높은 신뢰성을 달성하기 위해서는 어스팩드 비가 높고 사이즈가 작은 콘택홀을 금속이나 다른 도전물질로 평탄하게 매몰할 수 있는 기술이 절실히 요구된다.
따라서, 기존의 알루미늄(Al) 스퍼터링만으로 이에 부응하기가 어렵고, ① 하부에 확산장벽층(barrier layer)으로 티타늄이나 질화티타늄을 증착한 후, 텅스텐 플러그(W-plug)를 형성하는 방법이나, ② 알루미늄을 스퍼터링한 후, 리플로우(reflow) 공정을 진행하여 콘택홀의 매몰 특성을 향상시키는 방법이 시도되고 있다. 하지만, 텅스텐 플러그를 사용하는 방법은 확산장벽층 목적으로 형성된 티타늄 또는 질화티타늄층의 단차도포성(step coverage)이 나쁘기 때문에 콘택홀을 완전히 매몰하기가 어렵고, 이에 따라 콘택홀 내부에서 도전성이 저하되거나 단락결함이 방생하여 소자의 전기적인 특성을 떨어뜨린다. 또한, 알루미늄을 리플로우(reflow) 시키는 방법은, 알루미늄 스퍼터링 시에 콘택홀 매몰 특성을 향상시키기 위하여 콜리메이터( collimator)나 롱. 쓰루(long throw) 스퍼터링 방법을 사용하고 있는데 증착되는 속도가 늦어서 공정의 생산성이 저하되는 문제가 발생한다.
도 1 및 도 2는 종래의 콘택홀 매몰 방법에 따라서 반도체 장치의 콘택홀 매몰 방법을 진행하였을 때의 주사 전자 현미경(SEM: scanning electron microscope) 사진이다.
도 1을 참조하면, 절연막이 형성된 반도체 기판에 콘택홀을 형성한다. 이어서, 상기 콘택홀을 매몰하는 금속배선층, 예컨대 알루미늄층(Al layer)을 콜리메이터(collimator)나 롱. 쓰루(long throw) 스퍼터링 방식으로 전력(power)을 10㎾ 이상으로 올려서 형성하였을 때의 웨이퍼 단면을 찍은 SEM사진이다. 여기서, 스퍼터링 장비의 전력을 10㎾ 이상으로 올리는 이유는, 증착 속도를 향상시켜 생산성을 향상시키기 위함이다. 하지만, 콘택홀의 측벽에는 알루미늄층의 증착시에 발생한 열에 의해 알루미늄층이 조밀하게 형성되지 않고 엉성하게(rough) 형성된 것을 볼 수 있다.
도 2는 상기 콘택홀을 매몰하는 알루미늄층이 형성된 결과물에 리플로우(reflow) 공정을 진행하여 콘택홀 매몰하는 특성을 향상시켰을 때에 웨이퍼 단면을 SEM으로 찍은 사진이다. 상기 엉성하게 형성된 알루미늄층이 열처리 공정(reflow) 공정을 통하여 조밀한 밀도로 재배치는 되었으나, 콘택홀 하부에는 보이드(void)가 형성된 모습을 보여준다.
본 발명이 이루고자 하는 기술적 과제는 금속배선 공정에서 콘택홀을 매몰할 때, 보이드(void)나 콘택 불량과 같은 전기적인 결함을 억제할 수 있는 반도체 장치의 콘택홀 매몰 방법을 제공하는데 있다.
도 1 및 도 2는 종래의 콘택홀 매몰 방법에 따라서 반도체 장치의 콘택홀 매몰 방법을 진행하였을 때에 웨이퍼 단면을 찍은 주사 전자 현미경(SEM: scanning electron microscope) 사진이다.
도 3 및 도 4는 본 발명에 실시예에 따라서 반도체 장치의 콘택홀 매몰 방법을 진행하였을 때에 웨이퍼 단면을 찍은 SEM 사진이다.
상기의 기술적 과제를 달성하기 위하여 본 발명은, 절연층이 형성된 반도체 기판에 콘택홀을 형성하는 제1 단계와, 상기 콘택홀이 형성된 반도체 기판에 확산 장벽층(barrier layer)을 형성하는 제2 단계와, 상기 확산 장벽층 상에 제1 금속배선층을 형성하는 제3 단계와, 상기 제1 금속배선층이 형성된 반도체 기판을 냉각하는 제4 단계와, 상기 냉각된 반도체 기판에 제1 금속배선층과 동일한 위치에 제2 금속배선층을 형성하는 제5 단계 및 상기 제2 금속배선층이 형성된 반도체 기판을 리플로우(Reflow)하여 상기 콘택홀의 매몰 특성을 향상시키는 것을 특징으로 하는 반도체 장치의 콘택홀 매몰 방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1 금속배선층 및 제2 금속배선층을 형성하는 방법은 콜리메이터(collimator) 또는 롱. 쓰루(long throw) 스퍼터링 방법을 사용하여 스퍼터링 장비의 전력을 10㎾이상의 범위에서 수행하는 것이 적합하다.
상기 제1 및 제2 금속배선층은 한 개의 금속배선층을 2회로 나누어서 형성하는 금속배선이고, 상기 반도체 기판을 냉각시키는 방법은 스퍼터링 장비의 챔버에서 웨이퍼 이면(backside)에 아르곤 가스를 25 ±10 sccm의 범위로 흘러 주어서 수행하는 것이 바람직하다. 이때, 상기 스퍼터링 장비의 챔버는 상온의 상태로 유지시키는 것이 적합하다.
바람직하게는, 상기 리플로우(reflow)를 진행하는 온도는 500℃ 이상으로 진행하는 것이 적합하다.
본 발명에 따르면, 금속배선층인 알루미늄층을 스퍼터링 방식으로 증착할 때, 규정된 두께를 한번에 증착하는 것이 아니라 두 번에 걸쳐서 두 개층으로 나누어서 증착하고, 증착 중간에 냉각단계를 새로이 설정하여 웨이퍼의 이면에서 아르곤 가스를 흘려 웨이퍼를 냉각시킴으로서 제1 및 제2 금속배선층이 엉성하게 콘택홀을 매몰하는 것을 방지할 수 있다. 따라서, 콘택홀을 매몰하는 제1, 제2 금속배선층의 막질이 매끄러워 진다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 3 및 도 4는 본 발명에 실시예에 따라서 반도체 장치의 콘택홀 매몰 방법을 진행하였을 때에 웨이퍼 단면을 찍은 SEM 사진이다.
도 1은 절연막 상에 콘택홀이 형성된 반도체 기판에 확산장벽층과 제1 금속배선층을 형성하고 냉각 단계를 거친 후, 제2 금속배선층을 형성하였을 때의 웨이퍼의 단면을 찍은 SEM 사진이다. 이를 상세히 설명하면, 절연층이 형성된 반도체 기판에 콘택홀을 형성하고, 티타늄(Ti)이나 질화티타늄(TiN)을 이용하여 확산장벽층을 형성한다. 이어서, 제1 금속배선층인 알루미늄층을 콜리메이터(collimator)나 롱. 쓰루(long Throw) 스퍼터링 방식으로 장비의 전력(power) 10㎾ 이상의 상태로 설정하고 형성한다. 여기서, 제1 및 제2 금속배선층은 한 개의 알루미늄층의 두께를 2회에 걸쳐서 나누어서 형성하기 위하여 본 발명에서 사용하고 있는 박막의 명칭이다. 상기 제1 금속배선층을 종래와 같이 한번에 스퍼터링 증착을 하게 되면, 스퍼터링 시에 발생하는 열에 의하여 콘택홀의 측벽에 엉성한 알루미늄 막질이 형성되므로 이를 방지하기 위하여 반도체 기판을 냉각한다. 상기 반도체 기판을 냉각시키는 방법은 통상 스퍼터링 장비에서 챔버를 히팅(heating)시키고, 플라즈마를 발생시키기 위하여 캐리어(carrier) 가스로 사용하는 아르곤 가스(Ar gas)를 사용한다. 즉, 챔버를 상온으로 유지시키고 25 ±10sccm의 범위로 아르곤 가스를 웨이퍼의 이면에 흘려줌으로서 냉각을 진행한다. 이어서, 상기 제1 금속배선층을 형성하는 방법과 동일하게 남은 두께에 해당하는 제2 금속배선층을 형성한다. 상술한 금속배선층을 2회로 나누어서 제1, 제2 금속배선층으로 형성하고, 중간 단계에서 냉각 단계를 설정하여 금속배선층인 알루미늄층의 막질이 조밀하고 매끄럽게 만드는 것은 본 발명의 가장 특징적인 요소이고, 본 발명의 목적을 달성하는 도구라 할 수 있다.
도 4는 상기 제1, 제2 금속배선층이 중간에 냉각단계를 두고서 형성된 반도체 기판을 500℃ 이상 온도에서 리플로우(reflow)를 수행하였을 때, 콘택홀 내부를 볼 수 있도록 반도체 기판의 단면을 찍은 SEM 사진이다.
도 4를 참조하면, 상술한 공정에서 금속배선층의 막질이 조밀하고 매끄럽게 형성되었으므로 리플로우 공정을 수행한 후에, 콘택홀 내부의 금속배선층, 예컨대 알루미늄층의 막질이 연속적이 된다. 따라서, 보이드(Void)나 기타 접촉불량이 감소되고 매몰 특성(contact fill)이 향상된 것을 보여준다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
따라서, 상술한 본 발명에 따르면, 금속배선층인 알루미늄층을 스퍼터링 방식으로 증착할 때, 규정된 두께를 한번에 증착하는 것이 아니라 두 번에 걸쳐서 두 개층으로 나누어서 증착하고, 증착 중간에 냉각단계를 새로이 설정하여 웨이퍼의 이면에서 아르곤 가스를 흘려 웨이퍼를 냉각시킴으로서 제1 및 제2 금속배선층이 엉성하게 콘택홀을 매몰하는 것을 방지할 수 있다. 따라서, 콘택홀을 매몰하는 제1, 제2 금속배선층의 막질이 연속적이고 매끄러워져서 보이드(void)나 접촉불량을 억제하고 콘택홀의 매몰 특성이 향상된 반도체 장치의 콘택홀 매몰 방법을 구현할 수 있다.

Claims (8)

  1. 절연층이 형성된 반도체 기판에 콘택홀을 형성하는 제1 단계;
    상기 콘택홀이 형성된 반도체 기판에 확산 장벽층(barrier layer)을 형성하는 제2 단계;
    상기 확산 장벽층 상에 제1 금속배선층을 형성하는 제3 단계;
    상기 제1 금속배선층이 형성된 반도체 기판을 냉각하는 제4 단계;
    상기 냉각된 반도체 기판에 제1 금속배선층과 동일한 위치에 제2 금속배선층을 형성하는 제5 단계; 및
    상기 제2 금속배선층이 형성된 반도체 기판을 리플로우(Reflow)하여 상기 콘택홀의 매몰 특성을 향상시키는 것을 특징으로 하는 반도체 장치의 콘택홀 매몰 방법.
  2. 제1항에 있어서, 상기 제1 금속배선층 및 제2 금속배선층을 형성하는 방법은 콜리메이터(collimator) 또는 롱. 쓰루(long throw) 스퍼터링 방법을 사용하는 것을 특징으로 하는 반도체 장치의 콘택홀 매몰 방법.
  3. 제2항에 있어서, 상기 콜리메이터(collimator) 또는 롱. 쓰루(long throw) 스퍼터링 방법은 스퍼터링 장비의 전력을 10㎾이상의 범위에서 수행하는 것을 특징으로 하는 반도체 장치의 콘택홀 매몰 방법.
  4. 제1항에 있어서, 상기 제1 및 제2 금속배선층은 한 개의 금속배선층을 2회로 나누어서 형성하는 금속배선인 것을 특징으로 하는 반도체 장치의 콘택홀 매몰 방법.
  5. 제1항에 있어서, 상기 반도체 기판을 냉각시키는 방법은 스퍼터링 장비의 챔버에서 웨이퍼 이면(backside)에 아르곤 가스를 흘러 주어서 수행하는 것을 특징으로 하는 반도체 장치의 콘택홀 매몰 방법.
  6. 제5항에 있어서, 상기 아르곤 가스를 흘러주는 정도는 25 ±10 sccm의 범위로 흘러주는 것을 특징으로 하는 반도체 장치의 콘택홀 매몰 방법.
  7. 제5항에 있어서, 상기 스퍼터링 장비의 챔버는 상온의 상태로 유지시키는 것을 특징으로 하는 반도체 장치의 콘택홀 매몰 방법.
  8. 제1항에 있어서, 상기 리플로우(reflow)를 진행하는 온도는 500℃ 이상으로 진행하는 것을 특징으로 하는 반도체 장치의 콘택홀 매몰 방법.
KR1019970019311A 1997-05-19 1997-05-19 반도체장치의 콘택홀 매몰방법 KR19980083837A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970019311A KR19980083837A (ko) 1997-05-19 1997-05-19 반도체장치의 콘택홀 매몰방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970019311A KR19980083837A (ko) 1997-05-19 1997-05-19 반도체장치의 콘택홀 매몰방법

Publications (1)

Publication Number Publication Date
KR19980083837A true KR19980083837A (ko) 1998-12-05

Family

ID=65991020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970019311A KR19980083837A (ko) 1997-05-19 1997-05-19 반도체장치의 콘택홀 매몰방법

Country Status (1)

Country Link
KR (1) KR19980083837A (ko)

Similar Documents

Publication Publication Date Title
US5918149A (en) Deposition of a conductor in a via hole or trench
TWI236099B (en) A method for depositing a metal layer on a semiconductor interconnect structure
KR100365643B1 (ko) 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
US5250465A (en) Method of manufacturing semiconductor devices
EP1570517B1 (en) A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US20090169760A1 (en) Copper metallization utilizing reflow on noble metal liners
JP2004063556A (ja) 半導体装置の製造方法
KR100302215B1 (ko) 반도체장치의배선
JPH09172085A (ja) 低温で基板のステップカバレージを改良する方法及び装置
JP3353727B2 (ja) 半導体装置の配線構造の形成方法
JP2002075994A (ja) 半導体装置及びその製造方法
US6303498B1 (en) Method for preventing seed layer oxidation for high aspect gap fill
US6905959B1 (en) Apparatus and method for depositing superior Ta (N) copper thin films for barrier and seed applications in semiconductor processing
US7714440B2 (en) Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same
US5911857A (en) Method for forming metal wiring of semiconductor devices
US20070077755A1 (en) Method of forming metal wiring in a semiconductor device
JP4169950B2 (ja) 半導体装置の製造方法
KR20000012027A (ko) 반도체장치의제조방법
KR100457843B1 (ko) 반도체 장치에서 콘택 형성 방법
US20070243708A1 (en) Manufacturing method for an integrated semiconductor contact structure having an improved aluminum fill
JP2000332106A (ja) 半導体装置およびその製造方法
US20020187624A1 (en) Method for forming metal line of semiconductor device
KR19980083837A (ko) 반도체장치의 콘택홀 매몰방법
KR100373357B1 (ko) 다단계 알루미늄 스퍼터링을 이용한 반도체 소자의 금속배선형성방법
JP3087692B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination