CN114937610A - 芯片的制备方法及芯片 - Google Patents
芯片的制备方法及芯片 Download PDFInfo
- Publication number
- CN114937610A CN114937610A CN202210587397.3A CN202210587397A CN114937610A CN 114937610 A CN114937610 A CN 114937610A CN 202210587397 A CN202210587397 A CN 202210587397A CN 114937610 A CN114937610 A CN 114937610A
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- adhesive layer
- chip assembly
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 239000003292 glue Substances 0.000 claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000012790 adhesive layer Substances 0.000 claims description 84
- 239000010410 layer Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 27
- 239000000853 adhesive Substances 0.000 claims description 25
- 230000001070 adhesive effect Effects 0.000 claims description 25
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 claims description 8
- 239000004831 Hot glue Substances 0.000 claims description 8
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 claims description 6
- 229910052753 mercury Inorganic materials 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 15
- 239000004020 conductor Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 229920001651 Cyanoacrylate Polymers 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 239000004830 Super Glue Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001125 extrusion Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052705 radium Inorganic materials 0.000 description 1
- HCWPIIXVSYCSAN-UHFFFAOYSA-N radium atom Chemical compound [Ra] HCWPIIXVSYCSAN-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Die Bonding (AREA)
Abstract
本发明公开了一种芯片的制备方法及芯片，该制备方法是提供基底和芯片组件，该芯片组件包括衬底和设于衬底上的至少一个芯片，接着在基底的表面上形成胶层，然后将芯片组件从插入胶层内，使得芯片嵌入胶层，以及使得衬底上设有芯片的表面粘接在胶层上，由于胶层对衬底的粘接力能够使得衬底上设有芯片的表面趋于平整，从而改善芯片组件翘曲的问题，最后将芯片组件剥离胶层。由于采用本发明提供的芯片的制备方法无需破坏芯片组件的结构即可改善芯片组件翘曲的问题，且该制备方法步骤简单，有利于降低芯片的生产成本。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片的制备方法及芯片。
背景技术
由于芯片组件趋向于轻薄化发展，导致了加工后的芯片组件的翘曲现象越来越严重。相关技术中常常通过在芯片组件的表面或者背面开缝刻槽，或者通过机械夹具夹取芯片组件从而实现防止芯片组件翘曲的目的。然而开缝刻槽虽然能够达到释放应力目的，但这样会破环芯片组件以及产生的碎屑可能残留在芯片组件的芯片上，从而影响芯片的使用性能，而采用机械夹具的方式需在芯片组件的加工机台上增设机械夹具且不同尺寸的芯片组件需采用不同的机械夹具，这将会大大增加芯片的生产成本。
发明内容
本发明实施例公开了一种芯片的制备方法及芯片，能够在不破坏芯片组件的基础上，改善芯片组件翘曲的问题以及降低芯片的生产成本。
为了实现上述目的，第一方面，本发明公开了一种芯片的制备方法，所述制备方法包括如下步骤：
提供芯片组件，所述芯片组件包括衬底和设于所述衬底上的至少一个芯片；
提供基底；
在所述基底的表面上形成胶层；
将所述芯片组件插入所述胶层内，以使得所述芯片嵌入所述胶层，以及使得所述衬底上设有所述芯片的表面粘接在所述胶层上；
将所述芯片组件剥离所述胶层。
作为一种可选的实施方式，在本发明的实施例中，在将所述芯片组件插入所述胶层内之后，以及在将所述芯片组件剥离所述胶层之前，所述制备方法还包括：
对插有所述芯片组件的所述胶层进行加热。
作为一种可选的实施方式，在本发明的实施例中，所述胶层包括光敏胶、丙烯酸酯结构胶、热熔胶和强力胶中的至少一种。
作为一种可选的实施方式，在本发明的实施例中，当所述胶层为光敏胶层时，在将所述芯片组件插入所述胶层内之后，以及在将所述芯片组件剥离所述胶层之前，所述制备方法还包括：
采用紫外汞灯照射所述胶层，所述采用紫外汞灯照射所述胶层用于使所述胶层与所述芯片组件分离。
作为一种可选的实施方式，在本发明的实施例中，在将所述芯片组件插入所述胶层内之后，以及在将所述芯片组件剥离所述胶层之前，或者，在将所述芯片组件剥离所述胶层之后，所述制备方法还包括：
去除所述衬底。
作为一种可选的实施方式，在本发明的实施例中，所述胶层通过旋涂或者贴附的方式形成于所述基底的表面上。
作为一种可选的实施方式，在本发明的实施例中，所述胶层的厚度大于所述芯片的厚度。
作为一种可选的实施方式，在本发明的实施例中，所述胶层的膨胀系数大于所述基底和所述芯片组件的膨胀系数。
作为一种可选的实施方式，在本发明的实施例中，所述基底的厚度大于或等于所述芯片组件的厚度。
第二方面，本发明还公开了一种芯片，该芯片采用第一方面所述的制备方法制备而成。
与现有技术相比，本发明的有益效果在于：
本发明实施例提供了一种芯片的制备方法及芯片，该制备方法通过在基材的表面上形成胶层，然后将芯片组件插入胶层内，使得芯片组件的芯片能够嵌入胶层，以及使得衬底上设有芯片的表面粘接在胶层上，由于胶层对衬底的粘接力能够使得衬底上设有芯片的表面趋于平整，从而改善芯片组件翘曲的问题。此外，由于采用本实施例提供的芯片的制备方法无需破坏芯片组件的结构即可改善芯片翘曲的问题，且该制备方法步骤简单，有利于降低芯片的生产成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例公开的芯片的制备方法的流程图；
图2是本发明实施例公开的芯片在制备过程中的结构示意图；
图3是本发明实施例公开的芯片的结构示意图。
主要附图标记说明：10、芯片组件；11、衬底；12、芯片；20、基底；30、胶层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本发明及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本发明中的具体含义。
此外，术语“安装”、“设置”、“设有”、“连接”、“相连”应做广义理解。例如，可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
此外，术语“第一”、“第二”等主要是用于区分不同的装置、元件或组成部分(具体的种类和构造可能相同也可能不同)，并非用于表明或暗示所指示装置、元件或组成部分的相对重要性和数量。除非另有说明，“多个”的含义为两个或两个以上。
相关技术中，芯片的生产步骤通常是在半导体材料上蚀刻形成包括芯片和承载芯片的衬底的芯片组件，然后再在芯片的正极和负极分别形成导电材料，最后去除衬底，即将芯片与衬底分离，从而完成芯片的生产工作。然而，由于导电材料的膨胀系数和半导体材料的膨胀系数差异较大，且设有芯片的位置处的芯片组件的厚度与未设有芯片的位置处的芯片组件的厚度不同，因此，在生产芯片的过程中，容易造成半导体材料和导电材料热失配的问题，从而导致芯片组件出现翘曲的问题，进而影响芯片和衬底的分离以及分离后芯片的使用性能。加之随着芯片趋于轻薄化发展，即芯片组件趋于轻薄化发展，这将导致在生产芯片的过程中，芯片组件翘曲的问题愈发严重。
基于此，本申请公开了一种芯片的制备方法，该制备方法能够有效地解决芯片组件翘曲的问题。下面将结合实施例和附图对本发明的技术方案作进一步的说明。
请一并参阅图1和图2，本申请公开了一种芯片的制备方法，该制备方法能够在不破坏芯片组件10的基础上，改善芯片组件10翘曲的问题以及降低芯片12的生产成本。具体地，该制备方法包括以下步骤：
步骤1：提供芯片组件。(具体可参阅图2中的(A))
其中，该芯片组件10包括衬底11和设于衬底11上的至少一个芯片12。该芯片组件10的制备方法可通过对提供的半导体基材进行处理，从而在半导体基材上形成衬底11和设于衬底11上的至少一个芯片12。可以理解的是，可通过蚀刻或镭刻等方式在半导体基材上形成衬底11和设于衬底11上的至少一个芯片12。
值得注意的是，在半导体基材上形成衬底11和芯片12的过程中，需同时形成芯片12的正极和负极。然后，在芯片12的正极和负极上分别形成导电材料，使得芯片12应用于电路板或电子设备时，能够实现导电的作用。其中，可通过电镀、化学镀或喷溅等方式在芯片的正极和负极上分别形成导电材料。
可选地，半导体基材的材料可为硅或蓝宝石等，采用硅或半导体材料制备芯片组件10能够使得生产得到的芯片12能够发挥其相应的功能。此外，生产人员还可通过对对半导体基材的材料选择或者对半导体基材进行处理，使得生产得到的芯片12应用于电路板或电子设备时，芯片12能够发出蓝光、红光或绿光等。而导电材料可为金、银或铜等，具体可根据实际情况选择，此处不做具体限定。
可以理解的是，当衬底11上设有多个芯片12时，有利于批量改善芯片12翘曲的问题和节约材料。换言之，在提供的半导体材料上形成有尽可能多的芯片12，能够提高半导体材料的利用率，从而实现节约材料的目的。其次，当一个衬底11上形成有多个芯片12时，对芯片组件10进行一次改善翘曲的操作即可完成改善多个芯片12翘曲问题的目的，有利于提高改善芯片12翘曲问题的效率。
其中，芯片12可以为数字芯片或模拟芯片等。当芯片12为数字芯片时，芯片12可用于计算机或逻辑控制领域；当芯片12为模拟芯片时，芯片12可用于小信号放大处理领域。
步骤2：提供基底。(具体可参阅图2中的(B))
具体地，该基底20可为玻璃块、铁块或铜块等，具体可根据实际情况选择。本实施例优选基底20采用玻璃块，一方面是因为玻璃块较轻且成本低，有利于降低制备芯片12所需的成本，另一方面是玻璃块是透明的，有利于透射光线，以便于观察芯片组件10翘曲的改善程度。
步骤3：在基底的表面上形成胶层。(具体可参阅图2中的(C))
可选地，该胶层30可通过旋涂或贴附的方式形成于基底20的表面上。其中，旋涂的方式是指旋转涂抹法，是有机发光二极管中常用的制备方法，主要包括配料、高速旋转和挥发成膜三个步骤，即通过匀胶机控制匀胶的时间、转速和滴液量以及所用溶液的浓度和粘度，从而控制胶层30涂覆在基底20的表面上以及胶层30的厚度。而贴附的方式是将做好的胶层30直接贴附在基底20的表面上即可。
值得注意的是，为保证胶层30能够便捷且稳定地形成于基底20的表面上，需保证用于形成胶层30的基底20的表面为平面，从而使得胶层30能够较为容易的形成于基底20的表面上，且使得胶层30不易脱离基底20。
一些实施例中，胶层30的厚度大于芯片12的厚度，这样能够保证芯片12能够全部插入胶层30中，且衬底11上设有芯片12的表面能够粘接在胶层30上，从而有利于改善芯片组件10翘曲的问题。也即是说，如果胶层30的厚度小于芯片12的厚度，可能会导致衬底11上设有芯片12的表面无法完全粘接在胶层30上，从而使得胶层30无法对衬底11施加作用力，进而不利于改善芯片组件10翘曲的问题。
可选地，胶层30包括光敏胶、丙烯酸酯结构胶、热熔胶以及强力胶等中的至少一种，例如胶层30可由光敏胶、丙烯酸酯结构胶、热熔胶以及强力胶等中的一种、两种或更多种制备得到，如胶层30可由光敏胶制备得到，或者胶层30可由光敏胶和丙烯酸酯结构胶制备得到，或者胶层30可由光敏胶、热熔胶和强力胶制备得到等，具体可根据实际需求选择，本实施例不做具体限定。
值得注意的是，当芯片组件10在各个部位的翘曲程度不同时，胶层30可采用由光敏胶、丙烯酸酯结构胶、热熔胶以及强力胶等中的至少两种制备得到的方式，这样，可以在芯片组件10的翘曲程度较大的位置对应的胶层30处，胶层30采用膨胀系数较小的胶制备得到，而在芯片组件10的翘曲程度较小的位置对应的胶层30处，胶层30采用膨胀系数较大的胶制备得到，从而有利于提高胶层30对芯片组件10翘曲的问题的改善效果。
步骤4：将芯片组件插入胶层内。(具体可参阅图2中的(D))
将芯片组件10插入胶层30内，能够使得芯片12嵌入胶层30，以及使得衬底11上设有芯片12的表面粘接在胶层30上。由于胶层30对芯片12和衬底11上设有芯片12的表面的粘接力的方向与芯片组件10的翘曲方向相反，使得胶层30对芯片12和衬底11上设有芯片12的表面的粘接力能够将衬底11上设有芯片12的表面拉至趋于平整的位置，从而改善芯片组件10翘曲的问题。此外，由于采用胶层30对芯片组件10的粘接力来改善芯片组件10翘曲的问题，无需在芯片组件10上开缝刻槽或者额外在芯片组件10的加工机台上设置机械夹具，且改善芯片组件10翘曲的问题的步骤简单，能够减少对芯片组件10结构的破坏以及降低芯片组件10的生产成本，即有利于减少对芯片12结构的破坏以及降低芯片12的生产成本。
步骤5：对插有芯片组件的胶层进行加热。(具体可参阅图2中的(E))
由于芯片组件10朝向背离胶层30的方向翘曲，即芯片组件10发生翘曲后形成一个凹凸型的弯月型结构，且芯片组件10的凸侧插入胶层30，这样，当芯片组件10插入胶层30后，胶层30的中部受到的挤压力度大于胶层30的侧边受到的挤压力度，当对插有芯片组件10的胶层30进行加热时，胶层30会发生膨胀，且胶层30的中部的膨胀程度大于胶层30的侧边的膨胀程度，从而使得芯片组件10的中部的形变程度大于芯片组件10的侧边的形变程度，进而有利于进一步地矫正芯片组件10翘曲的问题。
值得注意的是，为保证对插有芯片组件10的胶层30进行加热能够有效地解决芯片组件10翘曲的问题，需满足胶层30的膨胀系数大于基底20和芯片组件10的膨胀系数，即满足胶层30的膨胀系数大于基底20、半导体材料和导电材料的膨胀系数，这样能够保证胶层30加热后的形变程度大于基底20和芯片组件10的形变程度，能够更好地改善芯片组件10翘曲的问题。如果胶层30加热后的形变程度小于基底20和芯片组件10的形变程度，可能导致胶层30的形变程度赶不上芯片组件10的翘曲程度，最终导致无法很好解决芯片组件10翘曲的问题。
一些实施例中，基底20的厚度大于或等于芯片组件10的厚度，这样能够使得基底20的结构强度大于芯片组件10的结构强度，从而有益于改善芯片组件10翘曲的问题。如果基底20的厚度小于芯片组件10的厚度，那么基底20的结构强度可能小于芯片12的结构强度，当对插有芯片组件10的胶层30进行加热时，胶层30发生形变，从而对芯片组件10和基底20产生作用力，而由于基底20的结构强度小于芯片12的结构强度，那么可能造成胶层30对基底20产生的作用力使得基底20发生形变，而胶层30对芯片组件10产生的作用力无法良好的改善芯片组件10翘曲的问题。
进一步地，基底20的厚度一般可为0.8mm～1.2mm，例如基底20的厚度可为0.8mm、0.9mm、1.0mm、1.1mm或1.2mm等。而芯片12的厚度一般可为0.55mm～0.75mm，例如芯片12的厚度可为0.55mm、0.60mm、0.65mm、0.70mm或0.75mm等，基底20的厚度和芯片12的厚度具体可根据实际情况确定，本实施例不做具体限定。
为了进一步提高对芯片组件10的翘曲问题的改善效果，一些实施例中，在将芯片组件10插入胶层30内之后，且在对插有芯片组件10的胶层进行加热之前，可在衬底11背离胶层30一侧的表面上压一个重物，从而使得重物的重力能够对芯片组件10施加一个与芯片组件10翘曲方向相反的压力，进而提高对芯片组件10翘曲问题的改善效果。
值得注意的是，压在衬底11背离胶层30一侧的表面上的重物与衬底11的接触面需为平整的表面，从而保证重物能够将衬底11的形状压至平整状态，从而改善芯片组件10翘曲的问题。
可选地，前述重物可为玻璃块、铁块或者铜块等，具体可根据实际情况选择，本实施例不做具体限定。
步骤6：将芯片组件剥离胶层。(具体可参阅图2中的(F))
由于将芯片组件10插入胶层30后以及对插有芯片组件10的胶层30进行加热后，已经能够解决芯片组件10翘曲的问题了，也即，此时的芯片组件10为平整的芯片组件10了，可直接应用于电路板或电子设备上了。因此，可将芯片组件10剥离胶层30，以进行下一步操作。
由前述可知，胶层30包括光敏胶、丙烯酸酯结构胶、热熔胶以及强力胶等中的至少一种。当胶层30为丙烯酸酯结构胶、热熔胶或强力胶等时，将芯片组件10剥离胶层30的方法是直接手动将芯片组件10剥离胶层30，然后去除芯片组件10上残留的胶层30。而当胶层30为光敏胶时，可以直接手动将芯片组件10剥离胶层30，然后去除芯片组件10上残留的胶层30，或者可以采用紫外汞灯照射胶层30，使得胶层30失去粘性，从而使得胶层30与芯片组件10分离，也即使得胶层30与芯片12和衬底11分离，进而生产人员直接将芯片组件10取走即可。采用光敏胶层作为胶层30，且采用紫外汞灯照射胶层30，能够快速地将胶层30与芯片组件10分离，有利于提高芯片12的生产效率。
步骤7：去除衬底。(具体可参阅图2中的(G))
当芯片12应用于电路板或电子设备时，需去除衬底11，防止衬底11对芯片12的使用性能造成影响。以下将以芯片12应用于电路板上进行举例说明，当芯片12能够批量地焊接于电路板上时，可以将芯片12焊接于电路板上后再去除衬底11，也即在芯片组件10剥离胶层30之后再去除衬底11，从而得到一个个单独的芯片12；当芯片12需一个个单独地焊接于电路板上时，可以在对插有芯片组件10的胶层30进行加热之后，以及在将芯片组件10剥离胶层30之前去除衬底11，也可以在芯片组件10剥离胶层30之后再去除衬底11，从而得到一个个单独的芯片，再将一个个单独的芯片焊接于电路板上，具体什么时候去除衬底可根据实际情况确定。值得注意的时，去除衬底11的方法可以是采用刀具将芯片12从衬底11上切割下来，也可以是采用其它能够使得芯片12与衬底11分离的方法，本实施例不做具体限定。
请参阅图3，本申请还公开了一种芯片，该芯片12采用上述的制备方法制备而成。采用前述制备方法制备而成的芯片12，能够在不破坏芯片12的基础上，解决芯片12翘曲的问题以及降低芯片12的生产成本。
可选地，该芯片12可为数字芯片或模拟芯片等，当芯片12为数字芯片时，芯片12可用于计算机或逻辑控制领域；当芯片12为模拟芯片时，芯片12可用于小信号放大处理领域。
以上对本发明实施例公开的芯片的制备方法及芯片进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的芯片的制备方法及芯片及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种芯片的制备方法，其特征在于，所述制备方法包括如下步骤：
提供芯片组件，所述芯片组件包括衬底和设于所述衬底上的至少一个芯片；
提供基底；
在所述基底的表面上形成胶层；
将所述芯片组件插入所述胶层内，以使得所述芯片嵌入所述胶层，以及使得所述衬底上设有所述芯片的表面粘接在所述胶层上；
将所述芯片组件剥离所述胶层。
2.根据权利要求1所述的芯片的制备方法，其特征在于，在将所述芯片组件插入所述胶层内之后，以及在将所述芯片组件剥离所述胶层之前，所述制备方法还包括：
对插有所述芯片组件的所述胶层进行加热。
3.根据权利要求1所述的芯片的制备方法，其特征在于，所述胶层包括光敏胶、丙烯酸酯结构胶、热熔胶以及强力胶中的至少一种。
4.根据权利要求3所述的芯片的制备方法，其特征在于，当所述胶层为光敏胶层时，在将所述芯片组件插入所述胶层内之后，以及在将所述芯片组件剥离所述胶层之前，所述制备方法还包括：
采用紫外汞灯照射所述胶层，所述采用紫外汞灯照射所述胶层用于使所述胶层与所述芯片组件分离。
5.根据权利要求1所述的芯片的制备方法，其特征在于，在将所述芯片组件插入所述胶层内之后，以及在将所述芯片组件剥离所述胶层之前，或者，在将所述芯片组件剥离所述胶层之后，所述制备方法还包括：
去除所述衬底。
6.根据权利要求1-5任一项所述的芯片的制备方法，其特征在于，所述胶层通过旋涂或者贴附的方式形成于所述基底的表面上。
7.根据权利要求1-5任一项所述的芯片的制备方法，其特征在于，所述胶层的厚度大于所述芯片的厚度。
8.根据权利要求1-5任一项所述的芯片的制备方法，其特征在于，所述胶层的膨胀系数大于所述基底和所述芯片组件的膨胀系数。
9.根据权利要求1-5任一项所述的芯片的制备方法，其特征在于，所述基底的厚度大于或等于所述芯片组件的厚度。
10.一种芯片，其特征在于，所述芯片采用权利要求1-9任一项所述的制备方法制备而成。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210587397.3A CN114937610A (zh) | 2022-05-25 | 2022-05-25 | 芯片的制备方法及芯片 |
| PCT/CN2022/141060 WO2023226416A1 (zh) | 2022-05-25 | 2022-12-22 | 芯片的制备方法及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210587397.3A CN114937610A (zh) | 2022-05-25 | 2022-05-25 | 芯片的制备方法及芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114937610A true CN114937610A (zh) | 2022-08-23 |
Family
ID=82867194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210587397.3A Pending CN114937610A (zh) | 2022-05-25 | 2022-05-25 | 芯片的制备方法及芯片 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114937610A (zh) |
| WO (1) | WO2023226416A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023226416A1 (zh) * | 2022-05-25 | 2023-11-30 | 上海闻泰电子科技有限公司 | 芯片的制备方法及芯片 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201017779A (en) * | 2008-10-16 | 2010-05-01 | Chun-Ming Huang | Manufacturing process for improvement on warpage of molded packaging parts in fields of semiconductors and photo-electrics |
| CN112967971B (zh) * | 2020-05-27 | 2023-04-18 | 重庆康佳光电技术研究院有限公司 | 一种Micro-LED的转移基板及其制备方法 |
| CN114937610A (zh) * | 2022-05-25 | 2022-08-23 | 西安闻泰信息技术有限公司 | 芯片的制备方法及芯片 |
-
2022
- 2022-05-25 CN CN202210587397.3A patent/CN114937610A/zh active Pending
- 2022-12-22 WO PCT/CN2022/141060 patent/WO2023226416A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023226416A1 (zh) * | 2022-05-25 | 2023-11-30 | 上海闻泰电子科技有限公司 | 芯片的制备方法及芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023226416A1 (zh) | 2023-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100569051C (zh) | 电路基板制造方法 | |
| JP2001185519A5 (zh) | ||
| US10283376B2 (en) | Chip encapsulating method and chip encapsulating structure | |
| CN114937610A (zh) | 芯片的制备方法及芯片 | |
| US20230137800A1 (en) | Semiconductor package and formation method thereof | |
| CN101442040B (zh) | 发光二极管封装结构及其制造方法 | |
| CN111599743B (zh) | 复合式胶膜结合通孔玻璃载板结构生产晶圆的方法 | |
| EP2639841B1 (en) | Light-emitting device, and method for manufacturing circuit board | |
| KR20180007662A (ko) | 회로 모듈의 제조 방법 및 성막 장치 | |
| CN1747154B (zh) | 晶片支持板、薄膜晶片的保持方法和半导体器件的制造方法 | |
| JP3963923B2 (ja) | リフレクタ付き実装基板の製造方法 | |
| KR20090065642A (ko) | 코어리스 기판 가공을 위한 캐리어 및 코어리스 기판 가공방법 | |
| US20110216515A1 (en) | Electro device embedded printed circuit board and manufacturing method thereof | |
| US8455303B2 (en) | Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method | |
| US20200105736A1 (en) | 3D Stacked and Encapsulated LED Display Screen Module and Its Encapsulation Method | |
| CN112530884A (zh) | 半导体装置以及半导体装置的制造方法 | |
| US11440310B2 (en) | Method for producing a substrate adapter and substrate adapter for connecting to an electronic component | |
| CN111106015B (zh) | 方便csp焊接的侧壁电极增大制作工艺 | |
| CN112185803A (zh) | 一种功率器件衬底背面处理方法及功率器件制备方法 | |
| CN216413077U (zh) | 一种叠层基板的大尺寸封装 | |
| CN220290830U (zh) | 一种led陶瓷支架、led封装结构及led模组 | |
| JP2002151531A (ja) | 半導体装置の製造方法 | |
| JP2012182210A (ja) | Ｌｅｄ素子用リードフレーム基板の製造方法 | |
| JP2000101141A (ja) | 半導体発光素子及びその製造方法 | |
| TW200529383A (en) | Electrode package for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |