CN114930533A - 存储器装置及形成存储器装置的方法 - Google Patents

存储器装置及形成存储器装置的方法 Download PDF

Info

Publication number
CN114930533A
CN114930533A CN202080092395.6A CN202080092395A CN114930533A CN 114930533 A CN114930533 A CN 114930533A CN 202080092395 A CN202080092395 A CN 202080092395A CN 114930533 A CN114930533 A CN 114930533A
Authority
CN
China
Prior art keywords
insulating material
bottom electrode
source
region
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080092395.6A
Other languages
English (en)
Inventor
G·塞尔瓦利
M·马里亚尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114930533A publication Critical patent/CN114930533A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例包含具有第一及第二支柱的组合件。所述支柱中的每一者具有内边缘及外边缘。第一栅极靠近所述第一支柱的沟道区。第二栅极靠近所述第二支柱的沟道区。屏蔽线介于所述第一支柱与所述第二支柱之间。第一及第二底部电极分别在所述第一及第二支柱上方；并且经配置为第一及第二角板。绝缘材料在所述第一及第二底部电极上方。所述绝缘材料可为铁电的或非铁电的。顶部电极在所述绝缘材料上方。一些实施例包含形成组合件的方法。

Description

存储器装置及形成存储器装置的方法
相关专利数据
本申请案涉及2020年1月8日申请的标题为“存储器装置及形成存储器装置的方法(Memory Devices and Methods of Forming Memory Devices)”的序列号为16/737,171的美国专利申请案，所述申请案的全部内容以引用的方式并入本文中。
技术领域
存储器装置(例如，包括随机存取存储器的存储器阵列)及形成存储器装置的方法。
背景技术
存储器可利用个别地包括与电容器组合的存取晶体管的存储器单元。如果存储器是铁电随机存取存储器(FeRAM)，那么电容器可为铁电电容器，或者如果存储器是传统动态随机存取存储器(DRAM)，那么电容器可为非铁电电容器。
希望开发经改进存储器架构及形成存储器架构的经改进方法。还希望此类方法适用于FeRAM及DRAM的制造。
附图说明
图1-1B是用于形成实例集成组合件的实例方法的实例过程阶段处的实例构造的区的示意图。图1是俯视图。图1A及1B是分别沿图1的线A-A及B-B的横截面侧视图。
图1A-1及1B-1是分别沿图1的线A-A及B-B的示意性横截面侧视图，并展示可与图1A及1B中所展示的间隙相关联的材料。
图2-2B是在图1-1B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图2是俯视图。图2A及2B是分别沿图2的线A-A及B-B的横截面侧视图。
图3-3B是在图2-2B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图3是俯视图。图3A及3B是分别沿图3的线A-A及B-B的横截面侧视图。
图4-4B是在图3-3B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图4是俯视图。图4A及4B是分别沿图4的线A-A及B-B的横截面侧视图。
图5-5B是在图4-4B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图5是俯视图。图5A及5B是分别沿图5的线A-A及B-B的横截面侧视图。
图6-6B是在图5-5B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图6是俯视图。图6A及6B是分别沿图6的线A-A及B-B的横截面侧视图。
图7-7B是在图6-6B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图7是俯视图。图7A及7B是分别沿图7的线A-A及B-B的横截面侧视图。
图8-8B是在图7-7B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图8是俯视图。图8A及8B是分别沿图8的线A-A及B-B的横截面侧视图。
图9-9B是在图8-8B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图9是俯视图。图9A及9B是分别沿图9的线A-A及B-B的横截面侧视图。
图10-10C是在图9-9B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图10是俯视图。图10A及10B是分别沿图10的线A-A及B-B的横截面侧视图。图10C是三维视图。
图11-11B是在图10-10C的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图11是俯视图。图11A及11B是分别沿图11的线A-A及B-B的横截面侧视图。图11-11B的构造可被视为实例集成组合件的区或实例存储器装置的区。
图12-12C是在图6-6B的实例过程阶段之后的另一实例过程阶段处的图1-1B的区的示意图。图12是俯视图。图12A及12B是分别沿图12的线A-A及B-B的横截面侧视图。图12C是三维视图。
图13-13B是在图12-12C的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图13是俯视图。图13A及11B是分别沿图13的线A-A及B-B的横截面侧视图。图13-13B的构造可被视为实例集成组合件的区或实例存储器装置的区。
图14-14B是在图2-2B的实例过程阶段之后的另一实例过程阶段处的图1-1B的区的示意图。图14是俯视图。图14A及14B是分别沿图14的线A-A及B-B的横截面侧视图。
图15-15B是在图14-14B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图15是俯视图。图15A及15B是分别沿图15的线A-A及B-B的横截面侧视图。
图16-16B是在图15-15B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图16是俯视图。图16A及16B是分别沿图16的线A-A及B-B的横截面侧视图。
图17-17B是在图16-16B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图17是俯视图。图17A及17B是分别沿图17的线A-A及B-B的横截面侧视图。
图18-18B是在图17-17B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图18是俯视图。图18A及18B是分别沿图18的线A-A及B-B的横截面侧视图。
图19-19B是在图18-18B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图19是俯视图。图19A及19B是分别沿图19的线A-A及B-B的横截面侧视图。
图20-20B是在图19-19B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图20是俯视图。图20A及20B是分别沿图20的线A-A及B-B的横截面侧视图。
图21-21B是在图20-20B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图21是俯视图。图21A及21B是分别沿图21的线A-A及B-B的横截面侧视图。
图22-22B是在图21-21B的实例过程阶段之后的实例过程阶段处的图1-1B的区的示意图。图22是俯视图。图22A及22B是分别沿图22的线A-A及B-B的横截面侧视图。
图23是包括铁电电容器的实例存储器阵列的示意图。
图24是另一实例存储器阵列的示意图。
具体实施方式
一些实施例包含形成存储器架构(例如，DRAM、FeRAM等)的新方法，其中底部电极经配置为角板(例如，“L形”板)，其具有接合到水平延伸支腿的竖直延伸支腿。角板可由沿竖直延伸支腿的全范围提供的绝缘团块支撑，或由沿角板延伸且是竖直延伸支腿的邻近上区的绝缘结构(轨道)支撑。一些实施例包含存储器架构(例如，DRAM、FeRAM等)，其包含经配置为角板的底部电极。参考图1-24描述实例实施例。
参考图1-1B，构造10包含竖直延伸支柱12。支柱12包括半导体材料14。支柱12全部都彼此大体上等同，其中术语“大体上等同”意指在制造及测量的合理公差内等同。
半导体材料14可包括任何合适成分，且在一些实施例中可包括以下中的一或多者、基本上由其组成或由其组成：硅、锗、III/V族半导体材料(例如磷化镓)、半导体氧化物等等，其中术语“III/V族半导体材料”是指包括选自周期表的III及V族的元素的半导体材料(其中III及V族是旧命名，且现称为13及15族)。在一些实施例中，半导体材料14可包括适当掺杂的硅，大体上由其组成或由其组成。硅可呈任何合适形式，并且在一些实施例中可为单晶、多晶及/或非晶。
支柱12中的每一者包含介于上源极/漏极区16与下源极/漏极区18之间的沟道区20。在图式中利用点画来指示源极/漏极区16及18是重掺杂的。在一些实施例中，源极/漏极区16及18可通过将磷及砷中的一或两者并入支柱12的半导体材料(例如，硅)14中而为n型掺杂。在一些实施例中，源极/漏极区16及18中的一或两者可除导电掺杂半导体材料14之外还包括额外导电材料。例如，源极/漏极区16及18中的一或两者可包含金属硅化物(例如，硅化钛、硅化钨等)及/或其它合适导电材料(例如，钛、钨等)。在一些实施例中，支柱12可被视为由上源极/漏极区16罩盖，其中术语“罩盖”指示上源极/漏极区可或可不包含支柱12的半导体材料14。
在所展示实施例中，支柱中的四者被标记为12a、12b、12c及12d，使得它们可彼此区分开，且与其它支柱区分开。支柱12a、12b、12c及12d可分别称为第一、第二、第三及第四支柱；并且沿图1A的横截面按横向顺序延伸。此外，与支柱12a到d相关联的上源极/漏极区16被标记为16a到d；及可分别称为第一、第二、第三及第四源极/漏极区。
绝缘材料22在上源极/漏极区16之间延伸。绝缘材料22可包括任何合适成分；并且在一些实施例中可包括氮化硅、基本上由其组成或由其组成。
经平坦化上表面23跨越绝缘材料22及源极/漏极区16延伸。经平坦化表面23可利用化学机械抛光(CMP)及/或任何其它合适工艺形成。在一些实施例中，表面23可称为构造10的上表面。
构造包含支柱12下方的数字线24。数字线与支柱的下源极/漏极区18电耦合。数字线中的一者被标记为24a，使得其可与其它数字线区分开。数字线可包括任何合适的导电成分；例如(举例来说)，各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属成分(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。
在所说明实施例中，数字线物理上抵靠下源极/漏极区18。在一些实施例中，数字线可包括金属(例如，钛、钨等)，源极/漏极区18可包括导电掺杂的硅，并且在源极/漏极区18的硅与数字线24介接处存在金属硅化物。
字线在支柱12的旁边并且包括栅极26。栅极26通过电介质材料(也称为栅极电介质材料)28与支柱间隔。
栅极可包括任何合适的导电成分；例如(举例来说)，各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属成分(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。
电介质材料28可包括任何合适成分；并且在一些实施例中可包括氮化硅、二氧化硅、氧化铝、氧化铪等中的一或多者，基本上由其组成或由其组成。
电介质材料28提供在栅极26与沟道区20之间，并且可延伸到任何合适竖直尺寸。在所展示实施例中，电介质材料28向上延伸超出栅极26的最上表面。在其它实施例中，电介质材料28可或可不竖直延伸超出栅极26的竖直边缘。
栅极中的四者分别标记为26a、26b、26c及26d，使得它们可相对于彼此及相对于其它栅极来区分开。栅极26a、26b、26c及26d沿图1A的横截面按横向顺序，并且可分别称为第一、第二、第三及第四栅极。
第一栅极26a及第二栅极26b介于第一支柱12a与二支柱12b之间。第三及第四栅极26c及26d介于第三及第四支柱12c及12d之间。
栅极(晶体管栅极)可被视为在操作上邻近于(在操作上靠近)沟道区20，使得施加到个别栅极(例如，栅极26a)的足够电压将感应出电场，所述电场使电流能够流过相关联沟道区(例如，支柱12a内的沟道区20)以使沟道区的相对侧上的源极/漏极区彼此电耦合。如果到栅极的电压低于阈值水平，那么电流将不流过沟道区，并且沟道区的相对侧上的源极/漏极区将不彼此电耦合。通过施加到栅极的电压的电平对源极/漏极区的耦合/去耦进行的选择性控制可称为源极/漏极区的门控耦合。
屏蔽线30在支柱12旁边，并通过电介质材料32与支柱间隔。屏蔽线可与接地或任何其它合适参考电压电耦合。
电介质材料32可包括任何合适的成分；并且在一些实施例中可包括二氧化硅、氮化硅、氧化铝、氧化铪等中的一或多者，基本上由其组成或由其组成。在所展示实施例中，电介质材料32竖直延伸超出屏蔽线30的竖直边缘。在其它实施例中，电介质材料32可或可不竖直延伸超出屏蔽线30的竖直边缘。
屏蔽线30可包括任何合适的导电成分；例如(举例来说)，各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属成分(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。
屏蔽线30中的一者被标记为30a，使得其可与其它屏蔽线区分开。屏蔽线30a介于第二支柱12b与第三支柱12c之间。
在所展示实施例中，沿图1A的横截面展示的支柱12中的每一者具有邻近栅极26的一侧(例如，支柱12b的第一侧27)，且具有邻近屏蔽线30的相对侧(例如，支柱12b的第二侧29)。
在所展示实施例中，绝缘材料34在栅极26及屏蔽线30上方。绝缘材料34可包括任何合适成分；并且可例如包括二氧化硅。在一些实施例中，材料34可包括与电介质材料28及32中的一或两者相同的成分，并且在其它实施例中，材料34可包括与电介质材料28及32中的至少一者不同的成分。
支柱12中的每一者唯一地耦合到栅极26中的一者及数字线24中的一者；且相应地支柱12中的每一者可被视为由栅极中的一者及数字线中的一者唯一寻址。例如，支柱12a可被视为由数字线24a及栅极26a唯一寻址，支柱12b可被视为由栅极26b及数字线24a唯一寻址，等等。
数字线24沿所说明y轴方向延伸，且屏蔽线30及栅极26沿所说明x轴方向延伸。在一些实施例中，x轴及y轴方向中的一者可称为第一方向且另一者可称为第二方向。
在一些实施例中，支柱12中的每一者可被视为具有内边缘15及与内边缘相对的外边缘17，如沿图1A的横截面展示。栅极26邻近外边缘17，而屏蔽线30邻近内边缘15。在一些实施例中，屏蔽线可被视为在介于邻近支柱的内边缘15之间的区内。例如，屏蔽线30a在介于邻近支柱12b及12c的内边缘15之间的区内。在一些实施例中，支柱12b及12c可分别称为第一及第二支柱；并且屏蔽线30a可被视为在介于此类第一与第二支柱之间的区中。
构造10可由半导体基底(未展示)支撑。基底可包括半导体材料；并且可例如包括单晶硅，基本上由其组成或由其组成。基底可被称为半导体衬底。术语“半导体衬底”意指包括半导电材料的任何构造，其包含但不限于例如半导电晶片的块状半导电材料(单独或在包括其它材料的组合件中)及半导电材料层(单独或在包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，其包含但不限于上述半导体衬底。在一些应用中，基底可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、势垒材料、扩散材料、绝缘体材料等中的一或多者。
在一些实施例中，图1A及1B的构造10可被视为代表集成组合件36的一部分。
在图1A及1B的实施例中，在构造10内提供间隙以截断支柱12在下源极/漏极区18之上的区。所述间隙可使构造10的视图塌缩到较小区域，其为在后续过程阶段在构造10上方形成的额外材料留出更多空间。可理解，支柱12跨越所说明间隙延伸。图1A-1及1B-1展示与图1A及1B相同的横截面视图，并展示不具有图1A及1B的间隙的构造10。图1A-1及1B-1经提供以辅助读者理解构造10的布置。图1A及1B的视图(即构造10中具有间隙的视图)将用于本公开的其余图式。
参考图2-2B，展示在图1-1B的过程阶段之后的过程阶段处的组合件36。掩模结构(梁)38形成在构造10的上表面23上方。掩模结构38可包括任何合适成分；并且在一些实施例中可包括二氧化硅及氮化硅中的一种或两者，基本上由其组成或由其组成。
所说明掩模结构38被标记为38a、38b及38c，使得它们可相对彼此区分开。掩模结构38a、38b及38c可分别称为第一、第二及第三掩模结构。第一掩模结构38a在第一栅极26a及第二栅极26b正上方，且第二掩模结构38b在第三栅极26c及第四栅极26d正上方。
掩模结构38可用任何合适处理来形成。例如，可跨越上表面23形成掩模结构38的材料的阔区，并且可利用经图案化掩模(未展示)及一或多种合适蚀刻来图案化此阔区。
在一些实施例中，掩模结构38最终被移除，且因此可包括牺牲材料。在此类实施例中，掩模结构可包括任何合适成分，其可随后用一或多次蚀刻来移除；并且可包括绝缘材料、导电材料、半导体材料等。在其它实施例中，掩模结构38可保留为绝缘结构。在此类实施例中，掩模结构可包括一或多种电绝缘材料(例如，二氧化硅、氮化硅等)。
掩模结构38沿x轴的方向延伸。掩模结构38位于绝缘材料22上方，并且不覆盖源极/漏极区16。
掩模结构38中的每一者具有一对相对侧壁表面(或简单地一对相对侧壁)39及41，并且具有顶部表面(或简单地顶部)43。在所说明实施例中，侧壁表面39及41大体上竖直，并且相对于大体上水平上表面23大体上正交地延伸。术语“大体上竖直”意指在制造及测量的合理公差内竖直，术语“大体上正交”意指在制造及测量的合理公差内正交，且术语“大体上水平”意指在制造及测量的合理公差内水平。
参考图3-3B，底部电极材料40经形成以沿掩模结构38的表面39、41及43以及沿上表面23共形地延伸。底部电极材料40跨越上源极/漏极区16延伸，并与此类源极/漏极区电耦合。在所说明实施例中，底部电极材料40直接抵靠源极/漏极区16的上表面。底部电极材料40可具有任何合适厚度；并且在一些实施例中可具有在从约1纳米(nm)到约5纳米的范围内的厚度。
底部电极材料40可包括任何合适的导电成分；例如(举例来说)，各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属成分(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，底部电极材料40可包括氮化钛，基本上由其组成或由其组成。
图案化材料42形成在在底部电极材料40上方。图案化材料42具有起伏形貌，其包含在掩模结构38上方的峰44及介于峰之间的谷46。材料42可形成为任何合适厚度(例如，介于约10nm到约30nm之间的厚度)；并且可包括任何合适成分。在一些实施例中，材料42可包括二氧化硅、氮化硅及氮氧化硅中的一或多者，基本上尤其组成或由其组成。在图3-3B的实施例中，材料42可包括二氧化硅。
在图3中的虚线(虚幻)视图展示支柱12以指示其在其它材料下方。
参考图4-4B，对组合件36进行一或多次蚀刻，并且可能还进行平坦化，以从掩模结构38上方移除材料40及42；并且使谷46延伸穿过材料40及42及到绝缘材料22。谷46因此变成开口46，其延伸穿过材料42及40到材料22。在所说明实施例中，开口46停止在材料22的上表面处。在其它实施例中，开口46可穿透到材料22中(或甚至可穿透材料22并且停止在底层材料34处)。
所说明实施例展示掩模结构38、材料40及材料42的上表面大体上共面。在其它实施例中，此类上表面中的至少一者可相对于此类上表面中的其它者中的一或多者处于不同竖向水平。
举例来说，所说明开口46沿图4A的横截面可具有在从约10nm到约30nm的范围内的宽度W。
参考图5-5B，填充材料48形成在开口46内。随后，利用CMP及/或其它合适平坦化来形成跨越掩模结构38及材料40、42及48延伸的平坦表面47。
填充材料48可包括任何合适成分；并且在一些实施例中可包括二氧化硅、氮化硅及氮氧化硅中的一或多者，基本上由其组成或由其组成。因此，填充材料48可或可不与图案化材料42成分相同。
参考图6-6B，额外掩模结构(额外梁)50形成在平坦表面47上，并沿y轴方向延伸。在一些实施例中，掩模结构50可被称为第二掩模结构以将其与第一掩模结构38区分开。掩模结构50可包括任何合适的成分；并且在一些实施例中可包括含碳材料(例如，非晶碳、抗蚀剂等)，基本上由其组成或由其组成。
掩模结构50可用任何合适处理来形成。例如，可跨越上表面47形成掩模结构50的材料的阔区，并且可利用经图案化掩模(未展示)及一或多种合适蚀刻来图案化此阔区。
掩模结构50通过中介间隙52彼此间隔。
参考图7-7B，间隙52延伸穿过材料40、42及48及到绝缘材料22的上表面。在其它实施例(未展示)中，间隙52可冲孔进入材料22，或甚至穿过材料22并进入底层绝缘材料34。
间隙52延伸穿过掩模结构38，并将掩模结构的剩余部分图案化为块(或团块)53。图7A展示分别从掩模结构38a、38b及38c的剩余部分图案化的块(团块)53a、53b及53c。
举例来说，间隙52可具有在从约10nm到约30nm的范围内的宽度W1。间隙52的宽度W1可或可不与图4A的开口46的宽度W相同。
间隙52可用任何合适处理(包含例如干式蚀刻)延伸穿过材料42及40以各向异性蚀刻穿过材料42及40。替代地，可利用干式蚀刻来各向异性地蚀刻穿过材料42，且接着可利用湿式蚀刻来使开口52延伸穿过对应于底部电极材料40的薄层。
图4的过程阶段(其将底部电极材料40形成为沿x轴延伸的条带，如在图4的俯视图中所展示)及图7的后续过程阶段(其利用沿y轴方向延伸的沟槽52细分条带)处的底部电极材料40的图案化可被视为将底部电极材料40图案化为底部电极结构(底部电极)54。底部电极结构中的每一者在源极/漏极区16中的一者上方。沿图7A的横截面上的底部电极结构中的四者标记为54a到d，使得其可与其它底部电极结构区分开。底部电极结构54a到d中的每一者与上源极/漏极区16a到d中的对应者相关联，并且可视为与竖直延伸支柱12a到d中的对应者相关联。底部电极结构54a到d可分别称为第一、第二、第三及第四底部电极结构。
底部电极结构54中的每一者具有沿掩模结构38的侧壁(39、41)中的一者的竖直区段56，并且具有沿源极/漏极区16的水平区段58。水平区段58在拐角60处接合到竖直区段56。拐角60可能约为90°(即，可为大约直角)，其中术语“约90°”意指在制造及测量的合理公差内为90°。
在所说明实施例中，竖直区段56比水平区段58更长。在其它实施例中，区段56及58可彼此具有约相同长度，或水平区段58可比竖直区段56更长。
图7A的一些竖直区段标记为区段56a到d，使得它们可彼此区分开，并与竖直区段中的其它者区分开。竖直区段56a到d可分别称为第一、第二、第三及第四竖直区段。
图7A的一些水平区段标记为区段58a到d，使得它们可彼此区分开，并与水平区段中的其它者区分开。水平区段58a到d可分别称为第一、第二、第三及第四水平区段。
图7A的一些拐角标记为拐角60a到d，使得它们可彼此区分开，并与拐角中的其它者区分开。拐角60a到d可分别称为第一、第二、第三及第四拐角。
底部电极结构可被视为经配置为角板。在一些实施例中，底部电极结构54a到d可分别称为第一、第二、第三及第四角板。在一些实施例中，支柱12b及12c可分别称为第一及第二支柱；且结构54b及54c可分别称为第一及第二底部电极。
参考图8-8B，移除掩模结构50(图7-7B)，并在开口52内提供材料62以部分填充此类开口。材料62可包括任何合适成分；并且在一些实施例中可包括碳(例如，旋涂碳、非晶形碳等)。材料62可为牺牲材料。在一些实施例中，材料62可称为台阶材料。
参考图9-9B，材料64(其可称为轨道材料或绝缘材料)形成在开口52(图8-8B)内。材料64最初可形成在开口52内及邻近开口52的材料的上表面上方，接着可利用平坦化(例如，CMP)移除多余的材料64，同时将材料64的剩余部分留在开口52内。在图9-9B的过程阶段处展示的材料64可被视为经图案化为绝缘结构(绝缘轨道)66。结构66的底部表面的竖向位置由台阶材料62的上表面的高度确定。
绝缘材料64可包括任何合适成分；并且在一些实施例中可包括氮化硅，基本上由其组成或由其组成。
在一些实施例中，底部电极结构54并入存储器阵列的存储器单元中(例如下面参考图23及24描述的存储器阵列中的一者)。阵列的边缘可打开以在阵列周围形成沟槽，并且此沟槽可用氮化硅填充。材料64可与在阵列周围形成的氮化硅连续。
结构66直接抵靠角板54的竖直延伸区段56上，如在图10C(下面论述)中更好说明。
参考图10-10C，移除块53及材料42、48及62。间隙68保留在结构66下方。结构66为底部电极结构54的竖直延伸区段56提供支撑，如在图10C的三维视图中展示。由于材料64与在环绕存储器阵列的沟槽中形成的氮化硅连续，因此可至少部分地支撑结构66。结构66沿y轴方向延伸。
图10C的竖直区段56中的两者标记为第一竖直区段56a及第二竖直区段56b。区段具有彼此面向的内表面55，以及与内表面相对的外表面57。侧壁表面59从竖直区段的内表面延伸到竖直区段的外表面。结构66直接邻近侧壁表面59的上区。
参考图11-11B，绝缘材料70形成在底部电极结构54上方，并直接抵靠底部电极结构54。在所展示实施例中，绝缘材料70延伸到结构66下方的间隙68中。
绝缘材料70可为非铁电的(例如，可包括二氧化硅、氮化硅、氧化铝等，基本上由其组成或由其组成)，或可为铁电的。如果材料70是铁电的，那么铁电绝缘材料70可包括任何合适成分或成分的组合；并且在一些实例实施例中可包含过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、钛酸锆铅及钛酸锶钡中的一或多者。此外，在一些实例实施例中，铁电绝缘材料可在其中具有掺杂剂，所述掺杂剂包括硅、铝、镧、钇、铒、钙、镁、锶及稀土元素中的一或多者。
绝缘材料70可形成为任何合适的厚度；并且在一些实施例中可形成为在从约
Figure BDA0003734296700000101
到约
Figure BDA0003734296700000102
的范围内的厚度。
顶部电极材料72形成在绝缘材料70上方。顶部电极材料72可包括任何合适导电成分；例如(举例来说)各种金属(例如，钛、钨、钴、镍、铂、钌等)中的一或多者、含金属成分(例如，金属硅化物、金属氮化物、金属碳化物等)及/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)。在一些实施例中，顶部电极材料72可包括硅化钼、氮化钛、氮化钛硅、硅化钌、钌、钼、氮化钽、氮化钽硅及钨中的一或多者，基本上由其组成或由其组成。
顶部电极材料72可具有任何合适厚度，并且在一些实施例中可具有至少约
Figure BDA0003734296700000111
的厚度。
在一些实施例中，电极材料40及72可包括彼此相同的成分，或可包括相对于彼此不同的成分。在一些实施例中，电极材料40及72两者都可包括氮化钛，基本上由其组成或由其组成。
沿图11A的横截面的一对竖直区段56被指示为第一竖直区段56a及第二竖直区段56b。区段中的每一者在第一竖直区段56a与第二竖直区段56b之间的区中具有内表面55；并且具有与内表面相对的外表面57。在所展示实施例中，绝缘材料70沿着并且直接抵靠竖直区段56a及56b的内表面55及外表面57。
图11-11B的集成组合件36可被视为对应于存储器阵列(存储器装置)78的一部分。此存储器阵列包含存储器单元80，其各自包含电容器82(相对于与上源极/漏极区16a接合的电容器示意性地说明)。电容器包含底部电极54；并且包含绝缘材料70及顶部电极材料72的区。
个别存储器单元80各自包含与电容器82耦合的存取晶体管84。每一存取晶体管84包含支柱12及邻近此支柱的栅极26的区。栅极的区包含晶体管栅极，其可通过沟道区20将源极/漏极区16及18门控地耦合到另一者。
存储器单元80中的每一者用栅极26中的一者及数字线24中的一者唯一寻址。在一些实施例中，存储器单元80可被视为彼此大体上等同，并代表可跨越存储器阵列78形成的大量大体上等同存储器单元。例如，存储器阵列可包括数百、数千、数十万、数百万、数亿等的存储器单元。所说明栅极26可代表可沿存储器阵列的行延伸的大量大体上等同栅极，并且所说明数字线24可代表可沿存储器阵列的列延伸的大量大体上等同数字线。术语“大体上等同”意指在制造及测量的合理公差内等同。
在一些实施例中，材料70可为铁电绝缘材料，并且电容器82可为铁电电容器。在其它实施例中，绝缘材料70可为非铁电的(例如，可包括二氧化硅、氮化硅、氧氮化硅、氧化锆、氧化铪等中的一或多者，基本上由其组成或由其组成)，并且电容器可为动态随机存取存储器(DRAM)的非铁电电容器。在一些实施例中，绝缘材料70可被称为第二绝缘材料以将其与第一绝缘材料22区分开。
图7-11的实施例展示在形成绝缘材料70之前移除的团块(块)53。在其它实施例中，团块53可保留以为竖直延伸区段56提供支撑，如参考图12及13的实例实施例描述。
参考图12-12C，展示在图6-6B的过程阶段之后的过程阶段处的组合件36。用于产生图12-12C的组合件的材料42及48可包括氮化硅及氧氮化硅中的一或两者。开口52延伸穿过材料40以暴露底层材料22并将掩模结构38图案化成块(团块)53。随后移除掩模结构50以及材料42及48。此还暴露在已形成材料48的区下方的材料22。可移除材料22(如所展示)以留下在底部电极结构54的区下方延伸的间隙74。替代地，可不移除材料22，且可不形成间隙74。材料22是否被移除可取决于材料48(图6-6B)是否包括与材料22相同的成分。如果材料48及22彼此成分相同，那么可通过用于移除材料48的蚀刻来移除材料22。否则，可相对于材料22选择性地移除材料48，且因此材料22可在移除材料48之后保留。
底部电极结构54的竖直延伸区段56具有上文描述的内表面55及外表面57。团块53沿着且直接抵靠竖直延伸区段56的外表面57保留。在一些实施例中，团块53可包括绝缘材料(例如，二氧化硅及氮化硅中的一或两者)，并且可称为绝缘团块。
参考图13-13C，绝缘材料70形成在底部电极结构54上方，并且顶部电极材料72形成在绝缘材料70上方。在所说明实施例中，绝缘材料70从底部电极54中的一者水平延伸到另一者，且因此在底部电极54下方的间隙74中留下空隙76。在其它实施例中，绝缘材料70可延伸到底部电极54之间及下方以填充间隙74。
图13-13B的实施例展示在底部电极54的相邻竖直延伸区段56之间保留的绝缘团块53。因此，绝缘材料70沿竖直延伸区段56的表面55，且绝缘团块53沿竖直延伸区段56的相对表面57。在一些实施例中，表面55及57可分别称为第一及第二表面。在所说明实施例中，绝缘材料70及顶部电极材料72在绝缘团块53上方。
图13-13B的实施例可包括类似于上文参考图11-11B描述的存储器阵列的存储器阵列78。
一些实施例包含认识到，与FeRAM相关联的公共存储器单元干扰机制可归因于底部电极处的电势积聚。此类实施例可将泄漏装置并入铁电电容器中以减少沿底部电极的电荷积聚。泄漏装置可将底部电极耦合到导电板。泄漏装置可具有定制的导电性(或替代地，电阻)以使多余电荷能够从底部电极排放到导电板，同时不会使底部电极与导电板之间出现成问题的短路。参考图14-22描述实例实施例。
参考图14-14B，展示可在图2-2B的过程阶段之后的过程阶段处的集成组合件36。底部电极材料40经形成以跨越上表面23及在掩模结构38上方延伸。电极材料40具有起伏形貌，其包含在掩模结构38上方的峰86及介于峰之间的谷88。
参考图15-15B，在谷88内形成填充材料90以部分填充此类谷。绝缘材料90可包括任何合适成分；并且在一些实施例中可包括光致抗蚀剂，基本上由其组成或由其组成。
参考图16-16B，从掩模结构38上方移除底部电极材料40的经暴露区以暴露掩模结构的上区94。此可被视为是相对于掩模结构38的上区使角板54的竖直区段凹入，即使角板54尚未被从底部电极材料40完全图案化。
参考图17-17B，移除填充材料90，并且在掩模结构38及底部电极材料40上方形成泄漏装置材料92。值得注意的是，泄漏装置材料92沿着并且直接抵靠掩模结构38的上区94形成。
泄漏装置材料92可包括任何合适成分或成分的组合。在一些实施例中，泄漏装置材料92可包括钛、镍及铌中的一或多者结合锗、硅、氧、氮及碳中的一或多者，基本上由其组成或由其组成。在一些实施例中，泄漏装置材料可包括Si、Ge、SiN、TiSiN、TiO、TiN、NiO、NiON及TiON中的一或多者，基本上由其组成或由其组成；其中化学式指示主要组分而不是特定化学计量。在一些实施例中，泄漏装置材料可包括钛、氧及氮，基本上由其组成或由其组成。在一些实施例中，泄漏装置材料可包括非晶硅、一氧化铌、富硅氮化硅等；单独或任何合适组合。
泄漏装置材料92经形成为任何合适厚度。在一些实施例中，泄漏装置材料可为具有在从约
Figure BDA0003734296700000131
到约
Figure BDA0003734296700000132
的范围内的厚度的连续层。
参考图18-18B，对组合件36进行类似于上文参考图12-12B描述的处理以形成开口52，开口52将底部电极材料40细分为底部电极结构(底部电极)54，并且形成在此类底部电极结构的区下方延伸的间隙74。掩模结构38(图17-17B)经图案化为绝缘团块53。
参考图19-19B，铁电绝缘材料70形成在集成组合件36的上表面上方。在所说明实施例中，材料70跨越相邻底部电极54之间的区延伸以留下空隙76，并留下在底部电极54的部分下方延伸的间隙74。在其它实施例中，铁电绝缘材料70可延伸到间隙74中。
参考图20-20B，用填充材料96填充掩模结构38之间的区，且随后对集成组合件36进行平坦化(CMP)以形成跨越材料96、70及92以及沿绝缘团块53延伸的经平坦化上表面97。泄漏装置材料92的其余部分经配置为沿绝缘团块53的侧壁延伸的竖直延伸区段98。
图20-20B的平坦化可被视为移除铁电绝缘材料70的一些部分，同时使其它部分保留在角板54的水平区段58上方。
填充材料96可包括任何合适成分；并且在一些实施例中可包括光致抗蚀剂，基本上由其组成或由其组成。
参考图21-21B，移除填充材料96(图20-20B)。
参考图22-22B，顶部电极材料72形成在铁电绝缘材料70上方，并直接抵靠泄漏装置材料92的区100。泄漏装置材料92的竖直延伸区段98可被视为泄漏装置102，其将底部电极54与包括顶部电极材料72的顶部电极(板电极)104耦合。在所说明实施例中，泄漏装置102中的两者被标记为第一泄漏装置102a及第二泄漏装置102b。泄漏装置通过中介绝缘团块53彼此间隔。在一些实施例中，第一泄漏装置102a可被视为将第一底部电极54a与顶部电极104耦合，并且第二泄漏装置102b可被视为将第二底部电极54b与顶部电极104耦合。
图22-22B的集成组合件36可被视为包括类似于上文参考图11-11B描述的存储器阵列的存储器阵列78。
上文描述的存储器阵列(例如，图11、13及22的存储器阵列78)可具有任何合适配置，并且可为FeRAM阵列或DRAM阵列。
参考图23示意性地描述实例FeRAM阵列78。存储器阵列包含多个大体上等同铁电电容器82。字线沿存储器阵列的行延伸并且包括栅极26(字线被标记为26，并且在一些实施例中可被视为是栅极的延伸部)；且数字线24沿存储器阵列的列延伸。电容器82中的每一者在利用栅极及数字线的组合唯一寻址的存储器单元80内。字线延伸到驱动器电路系统110，且数字线24延伸到检测(感测)电路系统112。在所说明实施例中，展示电容器38的顶部电极与延伸到适当参考源极116的板线114耦合。
在一些实施例中，电路系统110、112及116中的至少一些可在存储器阵列78正下方。电路系统110、112及116中的一或多者可包含CMOS，且因此一些实施例可包含阵列下CMOS架构。
在图24中示意性地展示实例DRAM阵列78。图24的DRAM阵列类似于图23的FeRAM阵列，但包括具有非铁电电容器82的存储器单元80。
上文论述的组合件及结构可用于集成电路内(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；并且可并入电子系统中。此类电子系统可用在例如存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块中，并且可包含多层、多芯片模块。电子系统可为广泛范围的系统中的任一者，例如(举例来说)照相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视机、手机、个人计算机、汽车、工业控制系统、飞机等。
除非另有说明，否则本文描述的各种材料、物质、组合物等可通过现在已知或尚待开发任何合适方法形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“电介质”及“绝缘”可用来描述具有绝缘电性质的材料。术语在本公开中被视为是同义词。在一些例子中利用术语“电介质”以及在其它例子中利用术语“绝缘”(或“电绝缘”)可在本公开内提供语言变化，以简化所附权利要求书内的前置基础，并且不用于指示任何显著化学或电差异。
术语“电连接”及“电耦合”两者都可在本公开中利用。这些术语被视为同义词。在一些情况中利用一个术语以及在其它情况中利用另一术语可为为了在本公开内提供语言变化，以简化所附权利要求书内的前置基础。
图式中各个实施例的特定定向仅用于说明目的，并且在一些应用中，实施例可相对于所展示定向旋转。本文提供的描述以及所附权利要求涉及具有各种特征之间的所描述关系的任何结构，而不管结构是处于图式的特定定向还是相对于此定向旋转。
为简化附图，除非另外指示，否则附图的横截面图仅展示横截面的平面内的特征，并且未展示横截面的平面后面的材料。
当一结构被称为在另一结构之上，如在另一结构“上”、“邻近”或“抵靠”另一结构时，其可直接在其它结构上或也可存在中间结构。相比之下，当一结构被称为如“直接在另一结构上”、“直接邻近”或“直接抵靠”另一结构时，不存在中间结构。术语“直接在...下方”、“直接在...上方”等不指示直接物理接触(除非另有明确说明)，而是指示直立对准。
结构(例如，层、材料等)可称为“竖直延伸”以指示从下伏基底(例如，衬底)大体上向上延伸的结构。竖直延伸结构可相对于基底的上表面基本上正交地延伸，或不相对于基底的上表面基本上正交地延伸。
一些实施例包含一种集成组合件，其具有第一及第二支柱。所述支柱中的每一者沿横截面具有面向介于所述支柱之间的区的内边缘及与所述内边缘相对的外边缘。所述第一支柱具有第一上源极/漏极区、第一下源极/漏极区及介于所述第一上源极/漏极区与所述第一下源极/漏极区之间的第一沟道区。所述第二支柱具有第二上源极/漏极区、第二下源极/漏极区及介于所述第二上源极/漏极区与所述第二下源极/漏极区之间的第二沟道区。屏蔽线在介于所述第一支柱与所述第二支柱之间的所述区中。第一栅极靠近所述第一沟道区。第二栅极靠近所述第二沟道区。数字线在所述第一及第二支柱下面并且与所述第一及第二下源极/漏极区电耦合。第一底部电极与所述第一上源极/漏极区电耦合。所述第一底部电极经配置为第一角板。所述第一角板具有邻近所述第一上源极/漏极区的第一水平区段并且具有从所述第一水平区段向上延伸的第一竖直区段。第二底部电极与所述第二上源极/漏极区电耦合。所述第二底部电极经配置为第二角板。所述第二角板具有邻近所述第二上源极/漏极区的第二水平区段并且具有从所述第二水平区段向上延伸的第二竖直区段。绝缘材料在所述第一及第二底部电极上方。顶部电极在所述绝缘材料上方。
一些实施例包含一种形成集成组合件的方法。构造经提供以具有半导体材料的第一及第二支柱，并且沿横截面具有介于所述第一支柱与所述第二支柱之间的第一及第二栅极。所述第一栅极邻近于所述第一支柱，且所述第二栅极邻近于所述第二支柱。所述第一及第二支柱分别用第一及第二源极/漏极区罩盖。所述构造包含在所述栅极上方及介于所述第一源极/漏极区与所述第二源极/漏极区之间的第一绝缘材料。所述构造的上表面跨越所述第一绝缘材料及所述第一及第二源极/漏极区延伸。掩模结构形成在所述上表面上方。所述掩模结构沿所述横截面具有一对侧壁。所述掩模结构在所述第一绝缘材料正上方且不覆盖所述第一及第二源极/漏极区。沿所述掩模结构及沿所述第一及第二源极/漏极区共形地形成底部电极材料。所述底部电极材料经图案化为在所述第一源极/漏极区上方的第一底部电极结构及在所述第二源极/漏极区上方的第二底部电极结构。所述第一底部电极结构具有沿所述掩模结构的所述侧壁中的一者的第一竖直区段、沿所述第一源极/漏极区的第一水平区段及将所述第一竖直区段接合到所述第一水平区段的第一拐角。所述第二底部电极结构具有沿所述掩模结构的所述侧壁中的另一者的第二竖直区段、沿所述第二源极/漏极区的第二水平区段及将所述第二竖直区段接合到所述第二水平区段的第二拐角。在所述第一及第二底部电极结构上方形成第二绝缘材料。在所述第二绝缘材料上方形成顶部电极材料。
一些实施例包含一种形成集成组合件的方法。构造经提供以具有半导体材料的支柱。所述支柱中的每一者竖直延伸并且具有上源极/漏极区、下源极/漏极区及介于所述上源极/漏极区与所述下源极/漏极区之间的沟道区。所述构造包含介于所述上源极/漏极区之间的绝缘材料。所述构造的上表面跨越所述绝缘材料及所述上源极/漏极区延伸。所述构造包含在所述支柱下方并且与所述底部源极/漏极区耦合的数字线。所述数字线在第一方向上延伸。所述构造包含在所述支柱旁边并且在第二方向上延伸的栅极。所述支柱中的每一者由所述栅极中的一者及所述数字线中的一者唯一寻址。所述构造包含在所述支柱旁边并且沿与所述栅极相同的方向延伸的屏蔽线。所述支柱中的每一者具有邻近于所述屏蔽线中的一者的一侧及邻近于所述栅极的一者的与所述一侧成相对关系的另一侧。所述构造沿横截面包含所述支柱中的四者、所述栅极中的四者及所述屏蔽线中的一者的布置。所述支柱中的所述四者按横向顺序为所述支柱中的第一者、第二者、第三者及第四者。栅极中的所述四者按横向顺序为所述栅极中的第一者、第二者、第三者及第四者。所述第一及第二栅极介于所述第一支柱与所述第二支柱之间。所述第三及第四栅极介于所述第三与第四支柱之间。所述屏蔽线中的所述一者介于所述第二支柱与所述第三支柱之间。掩模结构形成在所述构造的所述上表面上方并且沿所述第二方向延伸。所述掩模结构中的第一者在所述第一及第二栅极上方，且所述掩模结构中的第二者在所述第三及第四栅极上方。沿所述掩模结构及沿未被所述掩模结构覆盖的所述构造的所述上表面的区共形地形成底部电极材料。所述底部电极材料经图案化为具有沿所述掩模结构的竖直区段及具有沿所述上表面的水平区段的角板。沿所述横截面的所述角板中的四者为所述角板中的第一者、第二者、第三者及第四者。所述第一、第二、第三及第四角板的水平区段分别直接抵靠所述第一、第二、第三及第四支柱的所述上源极/漏极区。在所述角板上方且直接抵靠所述角板形成绝缘材料。顶部电极材料形成在所述铁电绝缘材料上方且跨越所述角板延伸。
根据法规，本文公开的标的物已经用或多或少特定关于结构及方法特征的语言描述。然而，应理解，权利要求书不限于所展示及描述的特定特征，因为本文公开的构件包括实例实施例。因此，权利要求书应按照字面上的措辞提供全部范围，并根据等效物原则进行适当解释。

Claims (43)

1.一种集成组合件，其包括：
第一及第二支柱；所述支柱中的每一者沿横截面具有面向介于所述支柱之间的区的内边缘及与所述内边缘相对的外边缘；所述第一支柱具有第一上源极/漏极区、第一下源极/漏极区及介于所述第一上源极/漏极区与所述第一下源极/漏极区之间的第一沟道区；所述第二支柱具有第二上源极/漏极区、第二下源极/漏极区及介于所述第二上源极/漏极区与所述第二下源极/漏极区之间的第二沟道区；
屏蔽线，其在介于所述第一支柱与所述第二支柱之间的所述区中；
第一栅极，其靠近所述第一沟道区；
第二栅极，其靠近所述第二沟道区；
数字线，其在所述第一及第二支柱下面并且与所述第一及第二下源极/漏极区电耦合；
第一底部电极，其与所述第一上源极/漏极区电耦合；所述第一底部电极经配置为第一角板；所述第一角板具有邻近所述第一上源极/漏极区的第一水平区段并且具有从所述第一水平区段向上延伸的第一竖直区段；
第二底部电极，其与所述第二上源极/漏极区电耦合；所述第二底部电极经配置为第二角板；所述第二角板具有邻近所述第二上源极/漏极区的第二水平区段并且具有从所述第二水平区段向上延伸的第二竖直区段；
绝缘材料，其在所述第一及第二底部电极上方；及
顶部电极，其在所述绝缘材料上方。
2.根据权利要求0所述的集成组合件，其中所述第一竖直区段比所述第一水平区段更长，且其中所述第二竖直区段比所述第二水平区段更长。
3.根据权利要求0所述的集成组合件，其中所述绝缘材料为非铁电的。
4.根据权利要求0所述的集成组合件，其中所述绝缘材料为铁电绝缘材料。
5.根据权利要求4所述的集成组合件，其中：
所述第一底部电极、所述顶部电极的第一区及所述铁电绝缘材料的第一区经配置为第一铁电电容器；
所述第二底部电极、所述顶部电极的第二区及所述铁电绝缘材料的第二区经配置为第二铁电电容器；
第一存取晶体管包括所述第一支柱及邻近所述第一支柱的所述第一栅极的区，并且将所述第一铁电电容器与所述数字线门控地耦合；
第二存取晶体管包括所述第二支柱及邻近所述第二支柱的所述第二栅极的区，并且将所述第二铁电电容器与所述数字线门控地耦合；
所述第一存取晶体管及所述第一铁电电容器经配置为第一存储器单元；
所述第二存取晶体管及所述第二铁电电容器经配置为第二存储器单元；
所述第一及第二存储器单元是存储器阵列的许多大体上等同存储器单元中的两者；
所述第一及第二栅极是跨越所述存储器阵列延伸的许多大体上等同栅极中的两者；
所述数字线是跨越所述存储器阵列延伸的许多大体上等同数字线中的一者；且
所述存储器单元中的每一者由所述栅极中的一者结合所述数字线中的一者唯一寻址。
6.根据权利要求4所述的集成组合件，其中所述铁电绝缘材料直接抵靠所述第一及第二底部电极。
7.根据权利要求4所述的集成组合件，其中：
所述第一及第二竖直区段中的每一者沿所述横截面具有面向所述第一竖直区段与所述第二竖直区段之间的区的内表面，及与所述内表面相对的外表面；且
所述铁电绝缘材料沿所述第一及第二竖直区段的所述内及外表面两者。
8.根据权利要求7所述的集成组合件，其中所述第一竖直区段具有从所述第一竖直区段的所述内表面延伸到所述第一竖直区段的所述外表面的第一侧壁表面；其中所述第二竖直区段具有从所述第二竖直区段的所述内表面延伸到所述第二竖直区段的所述外表面的第二侧壁表面；其中所述数字线沿第一方向延伸；且进一步包括沿所述第一方向延伸并且直接邻近所述第一及第二侧壁表面的上区的绝缘结构。
9.根据权利要求8所述的集成组合件，其中间隙在所述绝缘结构下方，且其中所述铁电绝缘材料延伸到所述间隙中。
10.根据权利要求8所述的集成组合件，其中所述绝缘结构包含氮化硅。
11.根据权利要求4所述的集成组合件，其中：
所述第一及第二竖直区段中的每一者沿所述横截面具有面向所述第一竖直区段与所述第二竖直区段之间的区的内表面，及与所述内表面相对的外表面；且
所述铁电绝缘材料是沿所述第一及第二竖直区段的所述内表面，而不是沿所述第一及第二竖直区段的所述外表面。
12.根据权利要求11所述的集成组合件，其进一步包括介于所述第一竖直区段与所述第二竖直区段之间并且直接抵靠所述第一及第二竖直区段的所述内表面的绝缘团块。
13.根据权利要求12所述的集成组合件，其中所述绝缘团块包括二氧化硅及氮化硅中的一或两者。
14.根据权利要求12所述的集成组合件，其进一步包括：
第一泄漏装置，其将所述第一底部电极与所述顶部电极耦合；及
第二泄漏装置，其将所述第二底部电极与所述顶部电极耦合。
15.根据权利要求14所述的集成组合件，其中所述泄漏装置包括Ti、Ni及Nb中的一或多者结合Ge、Si、O、N及C中的一或多者。
16.根据权利要求14所述的集成组合件，其中所述泄漏装置包括Si、Ge、SiN、TiSiN、TiO、TiN、NiO、NiON及TiON中的一或多者；其中所述化学式指示主要组分而不是特定的化学计量。
17.根据权利要求14所述的集成组合件，其中所述泄漏装置包括钛、氧及氮。
18.根据权利要求14所述的集成组合件，其中所述泄漏装置包括沿所述绝缘团块的竖直延伸区段。
19.根据权利要求18所述的集成组合件，其中所述竖直延伸区段具有在从约
Figure FDA0003734296690000041
到约
Figure FDA0003734296690000042
的范围内的水平厚度。
20.一种形成集成组合件的方法，其包括：
形成构造，其具有半导体材料的第一及第二支柱，并且沿横截面具有介于所述第一支柱与所述第二支柱之间的第一及第二栅极；所述第一栅极邻近所述第一支柱，且所述第二栅极邻近所述第二支柱；所述第一及第二支柱分别具有第一及第二源极/漏极区；所述构造包含在所述栅极上方及介于所述第一源极/漏极区与所述第二源极/漏极区之间的第一绝缘材料；所述构造的上表面跨越所述第一绝缘材料及所述第一及第二源极/漏极区延伸；
在所述上表面上方形成掩模结构；所述掩模结构沿所述横截面具有一对侧壁；所述掩模结构在所述绝缘材料正上方且不覆盖所述第一及第二源极/漏极区；
沿所述掩模结构及沿所述第一及第二源极/漏极区共形地形成底部电极材料；
将所述底部电极材料图案化为在所述第一源极/漏极区上方的第一底部电极结构及在所述第二源极/漏极区上方的第二底部电极结构；所述第一底部电极结构具有沿所述掩模结构的所述侧壁中的一者的第一竖直区段、沿所述第一源极/漏极区的第一水平区段及将所述第一竖直区段接合到所述第一水平区段的第一拐角；所述第二底部电极结构具有沿所述掩模结构的所述侧壁中的另一者的第二竖直区段、沿所述第二源极/漏极区的第二水平区段及将所述第二竖直区段接合到所述第二水平区段的第二拐角；
在所述第一及第二底部电极结构上方形成第二绝缘材料；及
在所述第二绝缘材料上方形成顶部电极材料。
21.根据权利要求20所述的方法，其中所述第一及第二拐角各自为约90°。
22.根据权利要求20所述的方法，其中所述第二绝缘材料为非铁电的。
23.根据权利要求20所述的方法，其中所述第二绝缘材料是铁电绝缘材料。
24.根据权利要求23所述的方法，其进一步包括在形成所述铁电绝缘材料之前移除所述掩模结构。
25.根据权利要求24所述的方法，其包括在移除所述绝缘掩模结构之前，沿着并且直接抵靠所述第一及第二竖直区段的上区形成绝缘结构。
26.根据权利要求25所述的方法，其中所述绝缘结构包括氮化硅。
27.根据权利要求25所述的方法，其中间隙在所述绝缘结构下方，且其中所述铁电绝缘材料延伸到所述间隙中。
28.根据权利要求23所述的方法，其中所述掩模结构经图案化为绝缘块，并且进一步包括在所述绝缘块上方形成所述铁电绝缘材料。
29.根据权利要求28所述的方法，其中所述掩模结构包括二氧化硅及氮化硅中的一或两者。
30.根据权利要求23所述的方法，其中所述铁电绝缘材料包括锆、氧化锆、铌、氧化铌、铪、氧化铪、钛酸锆铅及钛酸锶钡中的一或多者。
31.根据权利要求30所述的方法，其中所述铁电绝缘材料进一步包含包括硅、铝、镧、钇、铒、钙、镁及锶中的一或多者的掺杂剂。
32.根据权利要求20所述的方法，其进一步包括在对所述底部电极材料进行图案化之前在所述底部电极材料上方形成氮化硅。
33.根据权利要求20所述的方法，其进一步包括在对所述底部电极材料进行图案化之前在所述底部电极材料上方形成氧化物。
34.根据权利要求20所述的方法，其进一步包括在对所述底部电极材料进行图案化之前在所述底部电极材料上方形成抗蚀剂。
35.根据权利要求34所述的方法，其进一步包括形成与所述底部电极材料耦合的泄漏装置材料。
36.根据权利要求35所述的方法，其中所述泄漏装置材料包括Si、Ge、SiN、TiSiN、TiO、TiN、NiO、NiON及TiON中的一或多者；其中所述化学式指示主要组分而不是特定的化学计量。
37.一种形成集成组合件的方法，其包括：
形成具有半导体材料的支柱的构造；所述支柱中的每一者竖直延伸并且具有上源极/漏极区、下源极/漏极区及介于所述上源极/漏极区与所述下源极/漏极区之间的沟道区；所述构造包含介于所述上源极/漏极区之间的绝缘材料；所述构造的上表面跨越所述绝缘材料及所述上源极/漏极区延伸；所述构造包含在所述支柱下方并且与所述底部源极/漏极区耦合的数字线，所述数字线在第一方向上延伸；所述构造包含在所述支柱旁边并且在第二方向上延伸的栅极；所述支柱中的每一者由所述栅极中的一者及所述数字线中的一者唯一寻址；所述构造包含在所述支柱旁边并且沿与所述栅极相同的方向延伸的屏蔽线；所述支柱中的每一者具有邻近于所述屏蔽线中的一者的一侧及邻近于所述栅极的一者的与所述一侧成相对关系的另一侧；所述构造沿横截面包含所述支柱中的四者、所述栅极中的四者及所述屏蔽线中的一者的布置；所述支柱中的所述四者按横向顺序为所述支柱中的第一者、第二者、第三者及第四者；栅极中的所述四者按横向顺序为所述栅极中的第一者、第二者、第三者及第四者；所述第一及第二栅极介于所述第一支柱与所述第二支柱之间；所述第三及第四栅极介于所述第三与第四支柱之间；所述屏蔽线中的所述一者介于所述第二支柱与所述第三支柱之间；
形成在所述构造的所述上表面上方并且沿所述第二方向延伸的掩模结构；所述掩模结构中的第一者在所述第一及第二栅极上方，且所述掩模结构中的第二者在所述第三及第四栅极上方；
沿所述掩模结构及沿未被所述掩模结构覆盖的所述构造的所述上表面的区共形地形成底部电极材料；
将所述底部电极材料图案化为具有沿所述掩模结构的竖直区段及具有沿所述上表面的水平区段的角板；沿所述横截面的所述角板中的四者为所述角板中的第一者、第二者、第三者及第四者；所述第一、第二、第三及第四角板的水平区段分别直接抵靠所述第一、第二、第三及第四支柱的所述上源极/漏极区；
在所述角板上方且直接抵靠所述角板形成绝缘材料；及
形成在所述绝缘材料上方且跨越所述角板延伸的顶部电极材料。
38.根据权利要求37所述的方法，其中所述绝缘材料是铁电绝缘材料。
39.根据权利要求38所述的方法，其进一步包括在形成所述铁电绝缘材料之前移除所述掩模结构。
40.根据权利要求39所述的方法，其包括在移除所述掩模结构之前，沿着并且直接抵靠所述角板的所述竖直区段的上区形成绝缘结构。
41.根据权利要求40所述的方法，其中所述绝缘结构沿所述第二方向延伸。
42.根据权利要求38所述的方法，其中掩模结构经图案化为绝缘团块，且其中所述铁电绝缘材料形成在所述绝缘团块上方。
43.根据权利要求38所述的方法，其中：
所述角板的所述竖直区段相对于所述掩模结构的上区凹入；
沿所述掩模结构的所述上区形成泄漏装置材料；
所述铁电绝缘材料形成在所述泄漏装置材料上方及所述掩模结构上方，以及在所述角板的所述水平区段上方；
平坦化以移除所述铁电绝缘材料的部分并且暴露邻近所述掩模结构的所述泄漏装置材料的区，同时将所述铁电绝缘材料的其它区留在所述角板的所述水平区段上方；且
所述顶部电极材料直接抵靠所述泄漏装置材料的所述经暴露区及所述铁电绝缘材料的所述其它区而形成。
CN202080092395.6A 2020-01-08 2020-12-20 存储器装置及形成存储器装置的方法 Pending CN114930533A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/737,171 2020-01-08
US16/737,171 US11127744B2 (en) 2020-01-08 2020-01-08 Memory devices and methods of forming memory devices
PCT/US2020/066285 WO2021141763A1 (en) 2020-01-08 2020-12-20 Memory devices and methods of forming memory devices

Publications (1)

Publication Number Publication Date
CN114930533A true CN114930533A (zh) 2022-08-19

Family

ID=76654966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080092395.6A Pending CN114930533A (zh) 2020-01-08 2020-12-20 存储器装置及形成存储器装置的方法

Country Status (4)

Country Link
US (2) US11127744B2 (zh)
KR (1) KR20220112836A (zh)
CN (1) CN114930533A (zh)
WO (1) WO2021141763A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11672128B2 (en) 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
US11476262B2 (en) * 2020-07-28 2022-10-18 Micron Technology, Inc. Methods of forming an array of capacitors
US11545205B2 (en) 2020-08-20 2023-01-03 Micron Technology, Inc. Apparatuses, systems, and methods for ferroelectric memory cell operations
US11335626B2 (en) * 2020-09-15 2022-05-17 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11706927B2 (en) 2021-03-02 2023-07-18 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11695072B2 (en) 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US20230014289A1 (en) * 2021-07-19 2023-01-19 Micron Technology, Inc. Integrated Assemblies and Methods of Forming Integrated Assemblies
US11917834B2 (en) * 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372091B2 (en) * 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7355230B2 (en) 2004-11-30 2008-04-08 Infineon Technologies Ag Transistor array for semiconductor memory devices and method for fabricating a vertical channel transistor array
US7326611B2 (en) 2005-02-03 2008-02-05 Micron Technology, Inc. DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays
JP2007266494A (ja) 2006-03-29 2007-10-11 Toshiba Corp 半導体記憶装置
TWI368315B (en) 2008-08-27 2012-07-11 Nanya Technology Corp Transistor structure, dynamic random access memory containing the transistor structure, and method of making the same
TWI415247B (zh) 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
US20120161215A1 (en) * 2010-12-22 2012-06-28 Nick Lindert Rectangular capacitors for dynamic random access memory (dram) and dual-pass lithography methods to form the same
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US11211384B2 (en) * 2017-01-12 2021-12-28 Micron Technology, Inc. Memory cells, arrays of two transistor-one capacitor memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
US10650978B2 (en) 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb

Also Published As

Publication number Publication date
US11127744B2 (en) 2021-09-21
US20210210491A1 (en) 2021-07-08
US20210391334A1 (en) 2021-12-16
WO2021141763A1 (en) 2021-07-15
KR20220112836A (ko) 2022-08-11

Similar Documents

Publication Publication Date Title
US11127744B2 (en) Memory devices and methods of forming memory devices
US11417661B2 (en) Integrated assemblies comprising stud-type capacitors
US11508734B2 (en) Integrated assemblies, and methods of forming integrated assemblies
KR20030080234A (ko) 트렌치 커패시터 및 그 제조 방법
EP3762966A1 (en) Integrated assemblies which include non-conductive-semiconductor-material and conductive-semiconductor-material, and methods of forming integrated assemblies
US20230301112A1 (en) Memory Devices and Methods of Forming Memory Devices
CN112913011A (zh) 包含到有源区支柱的含金属互连件的集成式组合件以及形成集成式组合件的方法
CN114188481A (zh) 集成组合件和形成集成组合件的方法
CN114245938A (zh) 具有穿过半导体材料立柱的栅极材料的集成晶体管，及形成集成晶体管的方法
CN112951826A (zh) 集成组合件及形成集成组合件的方法
US11917834B2 (en) Integrated assemblies and methods of forming integrated assemblies
US20230014289A1 (en) Integrated Assemblies and Methods of Forming Integrated Assemblies
US11695072B2 (en) Integrated assemblies and methods of forming integrated assemblies
US20220344450A1 (en) Integrated Assemblies and Methods Forming Integrated Assemblies
US20210351087A1 (en) Integrated Assemblies having Conductive Material Along Three of Four Sides Around Active Regions, and Methods of Forming Integrated Assemblies
US20220344341A1 (en) Semiconductor devices having air gaps
CN117412588A (zh) 半导体器件
CN117615582A (zh) 数据存储结构、制造其的方法和包括其的半导体器件
CN114784004A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination