CN114188481A - 集成组合件和形成集成组合件的方法 - Google Patents

集成组合件和形成集成组合件的方法 Download PDF

Info

Publication number
CN114188481A
CN114188481A CN202111073577.1A CN202111073577A CN114188481A CN 114188481 A CN114188481 A CN 114188481A CN 202111073577 A CN202111073577 A CN 202111073577A CN 114188481 A CN114188481 A CN 114188481A
Authority
CN
China
Prior art keywords
gap
conductive
structures
sidewall
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111073577.1A
Other languages
English (en)
Inventor
陈卓
I·V·瓦西里耶沃
D·F·范
K·K·穆图克里希南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114188481A publication Critical patent/CN114188481A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及集成组合件和形成集成组合件的方法。一些实施例包含一种形成集成组合件的方法。将半导体材料图案化为一种配置，所述配置包含通过第一间隙彼此间隔开的第一向上突出结构的集合和通过第二间隙与所述集合间隔开的第二向上突出结构。所述第二间隙大于所述第一间隙。沿着所述第一向上突出结构和所述第二向上突出结构且在所述第一间隙和所述第二间隙内形成导电材料。在所述第二间隙内的所述导电材料的区域上方形成保护材料的第一片段和第二片段，且接着利用蚀刻将所述导电材料图案化为所述第一间隙内的第一导电结构且图案化为所述第二间隙内的第二导电结构。一些实施例包含集成组合件。

Description

集成组合件和形成集成组合件的方法
技术领域
集成组合件(例如，集成存储器)。形成集成组合件的方法。
背景技术
存储器可使用存储器单元，所述存储器单元个别地包括与存储元件(例如，电容器、电阻性存储器装置、相变存储器装置等)组合的存取装置(例如，存取晶体管)。
在一些应用中，需要形成穿过存储器架构的层次的导电互连件。在形成此类导电互连件同时还维持存储器架构的结构组件的完整性(例如，同时还维持字线的完整性)时遇到困难。将合乎希望的是开发用于制造存储器架构的改进方法和形成穿过存储器架构的层次的导电互连件的改进方法。
发明内容
根据本申请的一方面，提供一种集成组合件。所述集成组合件沿着横截面包括：通过第一间隙彼此间隔开的第一向上突出结构的集合；所述第一向上突出结构中的一者为所述集合中的边缘向上突出结构；第二向上突出结构，其通过大于所述第一间隙的第二间隙与所述第一向上突出结构的所述集合间隔开；第一导电结构，其在所述第一间隙内且邻近所述第一突出结构的侧壁；第二导电结构，其在所述第二间隙内；所述第二导电结构中的一者邻近所述边缘向上突出结构的侧壁，且所述第二导电结构中的另一者邻近所述第二向上突出结构的侧壁；和沿着所述横截面，所述第二导电结构的形状与所述第一导电结构不同。
根据本申请的另一方面，提供一种形成集成组合件的方法。所述方法包括：将半导体材料图案化为一种配置，所述配置沿着横截面包含通过第一间隙彼此间隔开的第一向上突出结构的集合和通过第二间隙与所述集合间隔开的第二向上突出结构；所述第一向上突出结构中的一者为所述集合中的边缘向上突出结构且邻近所述第二间隙；所述第二间隙大于所述第一间隙；沿着所述第一向上突出结构和所述第二向上突出结构且在所述第一间隙和所述第二间隙内形成导电材料；跨越所述第一间隙且在所述第二间隙内形成保护材料；从所述第一向上突出结构和所述第二向上突出结构上方去除所述保护材料，同时在所述第二间隙内的所述导电材料上方留下所述保护材料的片段；所述保护材料的所述片段中的一者为第一片段且邻近所述边缘向上突出结构的侧壁，且所述保护材料的所述片段中的一者为第二片段且邻近所述第二向上突出结构的侧壁；和利用蚀刻将所述导电材料图案化为所述第一间隙内的第一导电结构且图案化为所述第二间隙内的第二导电结构；所述第二导电结构中的一者邻近所述边缘向上突出结构的所述侧壁且在所述蚀刻期间由所述保护材料的所述第一片段保护；所述第二导电结构中的另一者邻近所述第二向上突出结构的所述侧壁且在所述蚀刻期间由所述保护材料的所述第二片段保护。
根据本申请的又一方面，提供一种形成集成组合件的方法。所述方法包括：在第一系列的第一导电线上方形成半导体材料；将所述半导体材料图案化为一种配置，所述配置沿着横截面包含在所述第一导电线中的一者上方且通过第一间隙彼此间隔开的第一向上突出结构的集合，和在所述第一导电线中的所述一者上方且通过第二间隙与所述集合间隔开的第二向上突出结构；所述第一向上突出结构中的一者为所述集合中的边缘向上突出结构且邻近所述第二间隙；所述第二间隙大于所述第一间隙；沿着所述第一向上突出结构和所述第二向上突出结构且在所述第一间隙和所述第二间隙内形成导电材料；跨越所述第一间隙且在所述第二间隙内形成保护材料；从所述第一向上突出结构和所述第二向上突出结构上方去除所述保护材料，同时在所述第二间隙内的所述导电材料上方留下所述保护材料的片段；所述保护材料的所述片段中的一者为第一片段且邻近所述边缘向上突出结构的侧壁，且所述保护材料的所述片段中的一者为第二片段且邻近所述第二向上突出结构的侧壁；利用蚀刻将所述导电材料图案化为第二系列的第二导电线；所述第二系列包含所述第一间隙内的所述第二导电线的第一集合和所述第二间隙内的所述第二导电线的第二集合；所述第二集合中的所述第二导电线中的一者邻近所述边缘向上突出结构的所述侧壁且在所述蚀刻期间由所述保护材料的所述第一片段保护；所述第二集合中的所述第二导电线中的另一者邻近所述第二向上突出结构的所述侧壁且在所述蚀刻期间由所述保护材料的所述第二片段保护；和在所述第一向上突出结构上方和所述第二向上突出结构上方形成存储元件；所述存储元件中的每一者通过所述第一导电线中的所述一者且通过一对所述第二导电线唯一地寻址。
附图说明
图1为在实例方法的实例过程阶段处的实例集成组合件的区域的图解俯视图。图1A和1B为分别沿图1的线A-A和B-B的图解横截面侧视图。
图2和2A分别为在图1和1A的实例过程阶段之后的实例过程阶段处的图1和1A的实例集成组合件的区域的图解俯视图和图解横截面侧视图。图2A为沿着图2的线A-A的图解横截面侧视图。
图3和3A分别为在图2和2A的实例过程阶段之后的实例过程阶段处的图1和1A的实例集成组合件的区域的图解俯视图和图解横截面侧视图。图3A为沿着图3的线A-A的图解横截面侧视图。
图4和4A分别为在图3和3A的实例过程阶段之后的实例过程阶段处的图1和1A的实例集成组合件的区域的图解俯视图和图解横截面侧视图。图4A为沿着图4的线A-A的图解横截面侧视图。
图5和5A分别为在图4和4A的实例过程阶段之后的实例过程阶段处的图1和1A的实例集成组合件的区域的图解俯视图和图解横截面侧视图。图5A为沿着图5的线A-A的图解横截面侧视图。
图6和6A分别为在图5和5A的实例过程阶段之后的实例过程阶段处的图1和1A的实例集成组合件的区域的图解俯视图和图解横截面侧视图。图6A为沿着图6的线A-A的图解横截面侧视图。
图7和7A分别为在图6和6A的实例过程阶段之后的实例过程阶段处的图1和1A的实例集成组合件的区域的图解俯视图和图解横截面侧视图。图7A为沿着图7的线A-A的图解横截面侧视图。
图8和8A分别为在图7和7A的实例过程阶段之后的实例过程阶段处的图1和1A的实例集成组合件的区域的图解俯视图和图解横截面侧视图。图8A为沿着图8的线A-A的图解横截面侧视图。
图8B为沿着图8的线B-B的图解横截面侧视图。
图9为实例存储器阵列的区域的图解示意图。
具体实施方式
一些实施例包含形成集成组合件的方法。保护材料(例如，二氧化硅、氧化铝、氧化铪等)可用以在蚀刻期间保护宽间隙内的导电材料的片段，使得此类片段在成品架构中作为导电线(例如，字线)保持。一些实施例包含集成组合件，其中宽间隙中的导电线(例如，字线)具有与窄间隙内的类似导电线不同的横截面形状。参考图1至9描述实例实施例。
参考图1到1B，集成组合件10包含沿着第一方向(所说明的x轴方向)延伸的一系列导电线12。线12说明为直的，但在其它实施例中，可为弯曲的、波状的等。
导电线12通过包括绝缘材料16的插入区域14彼此间隔开。绝缘材料16可包括任何合适的组合物；且在一些实施例中，可包括二氧化硅，主要由二氧化硅组成，或由二氧化硅构成。
导电线12包括导电材料18。导电材料18可包括任何适合的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多个。
导电线12和绝缘材料16可被视为由第一层次(层级)20包括，其中此层次被支撑在半导体基底22上方(如图1A和1B中所示)。半导体基底22可包括半导体材料；并且可例如包括单晶硅，主要由单晶硅组成或由单晶硅构成。基底22可被称为半导体衬底。术语“半导体衬底”意指包括半导电材料的任何构造，所述半导电材料包含但不限于：块状半导电材料，例如(单独或在包括其它材料的组合件中的)半导电晶片；和(单独或在包括其它材料的组合件中的)半导电材料层。术语“衬底”指代任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些应用中，基底22可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、阻障材料、扩散材料、绝缘体材料等中的一或多者。
层次20展示为相对于基底22竖直地偏移，且确切地说，展示为沿着所说明的z轴方向从基底22偏移。
在层次20与基底22之间设置间隙以指示可在层次20与基底22之间设置其它材料和结构。在一些实施例中，可沿基底22设置电路(例如，逻辑电路，例如CMOS)。一或多个导电互连件可最终形成以穿过层次20延伸到与基底22相关联的电路。
导电线12可被称为第一导电线，并且可被视为经配置为第一系列的第一导电线。
参考图2和2A，半导体材料24形成于第一系列的第一导电线12上。半导体材料24可包括任何适合的组合物；且在一些实施例中，可包括以下各者中的一或多者，主要由以下各者中的一或多者组成或由以下各者中的一或多者构成：硅、锗、III/V半导体材料(例如，磷化镓)、半导体氧化物(例如，InGaZnO，其中化学式指示主要成分而不是特定化学计量)等；其中术语III/V半导体材料是指包括选自周期表的第III和V族的元素的半导体材料(其中第III和V族是旧命名法，且现在被称为第13和15族)。在一些实施例中，半导体材料24可包括硅，主要由硅组成或由硅构成。硅可呈任何适合的结晶形态(例如，单晶、非晶形、多晶等)。
半导体材料24可包含区域15、17和19。区域17和19可经导电掺杂以最终变为存取装置(晶体管)的源极/漏极区域，且区域15可经恰当掺杂以变为存取装置的沟道区域。提供虚线以说明区域15、17和19之间的大致边界。
参考图3和3A，将半导体材料24图案化为包含向上突出的结构(特征)26和28的配置。向上突出的结构26和28可替代地被称作支柱、柱等。
向上突出的结构26可被称为第一向上突出结构，且一起形成集合30。向上突出结构28可被称为第二向上突出结构。向上突出结构26和28与导电线12对齐。此类导电线12中的一者展示于图3A的横截面中，且在此类导电线正上方的向上突出结构26和28也展示于图3A中。
第一向上突出结构26通过第一间隙32彼此间隔开。向上突出特征26可在处于从约30纳米(nm)到约60nm范围内的间距P上。在一些实施例中，结构26的上表面可沿着图3A的横截面具有处于从约15nm到约30nm范围内的宽度W1，且间隙32的上部区域可具有处于从约15nm约30nm范围内的宽度W2。
沿着图3A的横截面的第二向上突出结构28通过第二间隙34与第一向上突出结构26的集合30间隔开。第二间隙34沿着图3A的横截面具有宽度W3。第二间隙的宽度W3大于第一间隙的宽度W2，且在一些实施例中，可至少约为第一间隙的宽度的两倍大，至少约为第一间隙的宽度的三倍大，至少约为第一间隙的宽度的四倍大等。
在图3A的所展示实施例中，第一向上突出结构26中的一者邻近于第二间隙34。此向上突出结构可被称为集合30的边缘向上突出结构，且标记为26a，使得其可与其它向上突出结构26区分开。
结构26具有侧壁表面27和顶表面25，且结构28具有侧壁表面31和顶表面29。在所说明的实施例中，侧壁表面(侧壁)27和31沿着竖直(z轴)方向逐渐变窄。在其它实施例中，侧壁可为竖直笔直的而不是逐渐变窄的。
在所展示的实施例中，半导体材料24保持在间隙32和34内的导电线12上方。在其它实施例中，可从宽间隙34内和/或从窄间隙32内完全去除半导体材料24。
参考图4和4A，沿着间隙32和34的底部提供绝缘材料36。绝缘材料36可设置成任何合适的厚度。绝缘材料36相对于向上突出结构26和28的底部偏移(形成于后一过程阶段的)晶体管栅极的底部，且在一些实施例中，可形成为大致等于下部源极/漏极区域19的厚度(如所展示)的厚度。绝缘材料36可包括任何合适的组合物；且在一些实施例中，可包括二氧化硅，主要由二氧化硅组成，或由二氧化硅构成。
介电材料38沿着向上突出结构26和28的表面25、27、29和31形成。介电材料38可在形成绝缘材料36(如所展示)之后形成，使得介电材料38并不沿着向上突出结构26和28的下部部分。替代地，介电材料38可在形成绝缘材料36之前形成，且可沿着结构26和28的下部部分延伸。
介电材料38可包括任何合适的组合物。在一些实施例中，介电材料38可由氧化半导体材料24形成。因此，如果半导体材料24包括硅，主要由硅组成或由硅构成，那么介电材料38可包括二氧化硅，主要由二氧化硅组成或由二氧化硅构成。替代地，介电材料38中的至少一些可通过沉积(例如，原子层沉积、化学气相沉积等)形成。在此类实施例中，除二氧化硅之外，或替代二氧化硅，介电材料38还可包括例如氧化铝、氧化铪、氧化锆等中的一或多者。
介电材料38可形成为任何合适的厚度，且在一些实施例中，可形成为在从约
Figure BDA0003261344910000061
Figure BDA0003261344910000062
到约
Figure BDA0003261344910000063
范围内的厚度。
导电材料40形成于介电材料38上；且所展示的实施例中，形成于第一向上突出结构26和第二向上突出结构28上，且在第一间隙32和第二间隙34内。导电材料40可包括任何适合的导电组合物；例如各种金属(例如，钛、钨、钴、镍、铂、钌等)、含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)和/或导电掺杂半导体材料(例如，导电掺杂硅、导电掺杂锗等)中的一或多者。在一些实施例中，导电材料40可包括一或多种金属(例如，钛、钨等)和/或含金属组合物(例如，硅化钛、碳化钛、氮化钛、硼化钛、硅化钨、碳化钨、氮化钨、硼化钨等)，主要由一或多种金属(例如，钛、钨等)和/或含金属组合物(例如，硅化钛、碳化钛、氮化钛、硼化钛、硅化钨、碳化钨、氮化钨、硼化钨等)组成或由一或多种金属(例如，钛、钨等)和/或含金属组合物(例如，硅化钛、碳化钛、氮化钛、硼化钛、硅化钨、碳化钨、氮化钨、硼化钨等)构成。
导电材料40可形成为任何合适的厚度，且在一些实施例中，可形成为在从约
Figure BDA0003261344910000064
到约
Figure BDA0003261344910000065
范围内的厚度。
参考图5和5A，保护材料42跨越第一间隙32且在第二间隙34内形成。值得注意的是，保护材料42并不填充第一间隙32，而是跨越第一间隙夹断以在第一间隙32内留下空隙44。然而，保护材料42确实延伸到第二间隙34中，且在所展示的实施例中，保形地沿着第二间隙34内的导电材料40延伸。
保护材料42可形成为任何合适的厚度以建立所说明的配置，其中材料跨越窄间隙32夹断，同时保形地(或至少大体上保形地)沿着第二间隙34内的导电材料40延伸。术语“至少大体上保形地”意味着在合理的制造和测量公差内保形。在一些实施例中，保护材料42可形成为在从约50nm到约100nm范围内的厚度。
保护材料42可包括任何合适的组合物。在一些实施例中，保护材料42可包括二氧化硅和/或各种高k组合物中的一或多者，主要由二氧化硅和/或各种高k组合物中的一或多者组成，或由二氧化硅和/或各种高k组合物中的一或多者构成。术语高k意味着大于二氧化硅的介电常数(即，大于约3.9)的介电常数。实例高k组合物包含氮化硅、氧化铝、氧化铪、氧化锆等。在一些实施例中，保护材料42可电绝缘。替代地，保护材料42可导电或半导电。
参考图6和6A，从第一向上突出结构26和第二向上突出结构28上方去除保护材料42，同时在宽间隙(第二间隙)34内的导电材料40上方留下保护材料的片段46。片段46可被视为包含邻近边缘向上突出结构26a的侧壁(或侧壁表面)27的第一片段46a，以及邻近第二向上突出结构28的侧壁(侧壁表面)31的第二片段46b。
参考图7和7A，利用一或多种合适的蚀刻将导电材料40图案化为第一间隙32内的第一导电结构48且图案化为第二间隙34内的第二导电结构50。利用保护材料42的片段46a和46b来保护第二间隙34内的导电材料40的区域，使得在导电材料40的蚀刻期间不会失去此类区域。相比而言，缺乏保护材料42的常规处理可从第二间隙34内失去导电材料40的全部或几乎全部，这在某种程度上失去或大体上完全失去类似于所说明的导电结构50的导电结构。因此，保护材料42可有利地使得导电结构50能够形成为用于维持在集成组合件10的层次20内制造的装置的完整性的合适大小和配置。
在所展示的实施例中，导电结构48和50并入到字线52(WL1到WL5)中，其中宽间隙34在字线WL4与字线WL5之间。支柱(向上延伸的结构)26和28并入到存取装置(晶体管)54的有源区域中。晶体管中的每一者包含竖直地安置于下部源极/漏极区域19与上部源极/漏极区域17之间的沟道区域15。源极/漏极区域17和19以选通方式通过沟道区域28彼此耦合。具体来说，字线52上的适当电压(即，高于阈值电压的电压)可在接近此类字线的沟道区域上诱发电场，以在沟道区域的相对侧上的源极/漏极区域之间造成电耦合。
第二导电结构50的形状与沿着图7A的横截面的第一导电结构48不同。具体来说，第一导电结构48展示为大体上笔直的结构(其中术语“大体上笔直”意味着在合理的制造和测量容差内笔直)，且导电结构50展示为角度板。邻近边缘支柱26a的侧壁27的导电结构50标记为50a，且邻近支柱28的侧壁31的导电结构50标记为50b。导电结构50a和50b可分别被称为第一角度板和第二角度板。
角度板50a和50b中的每一个包含主部分56和从主部分56延伸到间隙34中的副部分58。在一些实施例中，副部分58可被认为经配置为凸缘。导电结构50a的凸缘58可被称为第一凸缘，且第二导电结构50b的凸缘58可被称为第二凸缘。保护材料42的其余部分由凸缘58支撑。在导电材料40的蚀刻期间，保护材料42保护凸缘58且因此限定凸缘的长度。在一些实施例中，相比于所说明的保护材料42未变薄的实施例，保护材料42可在用以图案化导电材料40的蚀刻期间变薄，所述蚀刻可减小凸缘58的长度。
在所展示的实施例中，在导电材料40的图案化期间，导电材料40的高度相对于保护材料42的高度减小。因此，角度板50a和50b具有相对于保护材料42的片段46a和46b的上表面53竖直偏移的上表面51。
第一角度板50a和第二角度板50b可跨越居中定位于第一角度板与第二角度板之间的竖直平面60大体互为镜像，如所展示。在其它实施例(未展示)中，第一角度板和第二角度板可并非大体互为镜像。术语“大体镜像”意味着在合理的制造和测量公差内的镜像。
参考图8至8B，存储元件62形成于支柱26和28上方，且与上部源极/漏极区域17电耦合。存储元件62可为具有至少两个可检测状态的任何合适的装置；且在一些实施例中，可为例如电容器、电阻性存储器装置、导电性桥接装置、相变存储器(PCM)装置、可编程金属化单元(PMC)等。如果存储元件是电容器，则其可为铁电电容器(即，可包括一对电容器电极之间的铁电绝缘材料)或可为非铁电电容器(即，可仅包括一对电容器电极之间的非铁电绝缘材料)。实例铁电绝缘材料可包含过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、钛酸铅锆和钛酸钡锶中的一或多者。实例非铁电绝缘材料可包括二氧化硅、主要由二氧化硅组成，或由二氧化硅组成。
在一些实施例中，支柱26上方的存储元件62可被称为第一存储元件，且支柱28上方的存储元件62可被称为第二存储元件。
绝缘材料64形成于间隙32和34内(图7和7A)。在一些实施例中，保护材料42可被视为对应于第一绝缘材料，且绝缘材料64可被视为对应于第二绝缘材料。第一绝缘材料42不在第一间隙32内，且第二绝缘材料64在第一间隙32和第二间隙34两者内(其中间隙32和34展示于图7和7A中)。第一绝缘材料42和第二绝缘材料64可包括相对于彼此不同的组合物。举例来说，第一绝缘材料42可包括一或多种高k介电组合物，而第二绝缘材料64可包括二氧化硅，主要由二氧化硅组成或由二氧化硅构成。在其它实施例中，材料42和64可彼此在组成上相同，且可在图8至8B的处理阶段合并在一起。此外，材料36在组成上可不同于材料42和64中的一者或两者，或在组成上可与材料42和64两者相同。
尽管展示保护材料42保留在图8至8B的最终结构中，但应理解，在其它实施例中，可在图案化导电结构50a和50b之后去除保护材料42。
存储元件62和存取装置(晶体管)54可并入到存储器阵列66中。因此，层次20可被称为存储器层次。
在所说明的实施例中，导电互连件68经形成以延伸穿过存储器层次20且延伸到与基底22相关联的电路70。在一些应用中，电路70可为逻辑电路(例如，CMOS)。
导电互连件68形成于宽间隙34(标记于图7和7A中)内。相比于在较窄间隙内形成类似互连件，宽间隙可简化互连件68的形成。互连件68可具有任何合适的形状，且可或可不对应于所说明的圆柱形支柱。互连件68可包括任何合适的导电材料72。举例来说，导电材料72可包括以下各者中的一或多者：各种金属(例如钛、钨、钴、镍、铂、钌等)、含金属组合物(例如金属硅化物、金属氮化物、金属碳化物等)，和/或导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗等)。
导电互连件68可位于第一角度板50a与第二角度板50b之间，如通过比较图8的俯视图(其中展示互连件68，但其中角度板50a和50b不可见)与图7的俯视图(其展示角度板50a和50b)可理解。
存储器阵列66可具有任何合适的配置。图9展示其中存储元件62是电容器的实例配置。电容器可为非铁电电容器，并且因此存储器阵列66可为动态随机存取存储器(DRAM)阵列。替代地，电容器可为铁电电容器，并且因此存储器阵列66可为铁电随机存取存储器(FeRAM)阵列。
所说明的电容器62具有与存取晶体管54耦合的电节点，并且各自具有与基准76耦合的另一电节点。基准76可对应于任何合适的参考电压，包含接地、VCC/2等。
字线52经展示为与字线驱动器电路78耦合，且数字线12经展示为与感测放大器电路80耦合。存取晶体管54和存储元件62一起形成存储器单元82，其中存储器单元中的每一者由数字线12中的一者与字线52中的一者结合来唯一地寻址。
上文所论述的组合件和结构可以在集成电路内利用(其中术语“集成电路”意指由半导体衬底支撑的电子电路)；并且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
除非另外规定，否则本文中所描述的各种材料、物质、组合物可由现在已知或待开发的任何合适的方法形成，包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
术语“介电”和“绝缘”可用于描述具有绝缘电学性质的材料。所述术语在本公开中被视为同义的。在一些情况下使用术语“介电”且在其它情况下使用术语“绝缘”(或“电绝缘”)可在本公开内提供语言变化以简化所附权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。
术语“电连接”和“电耦合”都可用于本公开中。所述术语被视为同义。在一些情况下使用一个术语和在其它情况下使用其它术语可在此公开内提供语言变化以简化所附权利要求书内的前提基础。
图式中的各种实施例的特定定向仅出于说明的目的，且在一些应用中实施例可相对于所展示定向旋转。本文所提供的描述和所附权利要求书涉及各种特征之间具有所描述关系的任何结构，不管结构是处于图式的特定定向还是相对于此定向旋转。
除非另外规定，否则随附说明的横截面图仅展示横截面平面内的特征而不展示横截面平面后的材料，以便简化图式。
当结构被称作在另一结构“上”、“邻近于”另一结构或“抵靠”另一结构时，所述结构可直接在另一结构上或还可能存在插入结构。相比之下，当结构被称作“直接”在另一结构“上”、“直接邻近”或“直接抵靠”另一结构时，不存在插入结构。术语“正下方”、“正上方”等并不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对齐。
结构(例如，层、材料等)可被称为“竖直延伸”以指示结构大体上从底层基底(例如，衬底)向上延伸。竖直延伸的结构可相对于或不相对于基底的上部表面大体上正交延伸。
一些实施例包含集成组合件，其具有通过第一间隙彼此间隔开的第一向上突出结构的集合。第一向上突出结构中的一者为集合中的边缘向上突出结构。第二向上突出结构通过大于第一间隙的第二间隙与第一向上突出结构的集合间隔开。第一导电结构在第一间隙内且邻近第一突出结构的侧壁。第二导电结构在第二间隙内。第二导电结构中的一者邻近边缘向上突出结构的侧壁，且第二导电结构中的另一者邻近第二向上突出结构的侧壁。沿着横截面，第二导电结构的形状与第一导电结构不同。
一些实施例包含一种形成集成组合件的方法。将半导体材料图案化为一种配置，所述配置沿着横截面包含通过第一间隙彼此间隔开的第一向上突出结构的集合和通过第二间隙与所述集合间隔开的第二向上突出结构。第一向上突出结构中的一者为所述集合中的边缘向上突出结构且邻近第二间隙。第二间隙大于第一间隙。导电材料沿着第一向上突出结构和第二向上突出结构且在第一间隙和第二间隙内形成。保护材料跨越第一间隙且在第二间隙内形成。从第一向上突出结构和第二向上突出结构上方去除保护材料，同时在第二间隙内的导电材料上方留下保护材料的片段。保护材料的片段中的一者为第一片段且邻近边缘向上突出结构的侧壁，且保护材料的片段中的一者为第二片段且邻近第二向上突出结构的侧壁。利用蚀刻将导电材料图案化为第一间隙内的第一导电结构且图案化为第二间隙内的第二导电结构。第二导电结构中的一者邻近边缘向上突出结构的侧壁，且在蚀刻期间由保护材料的第一片段保护。第二导电结构中的另一者邻近第二向上突出结构的侧壁，且在蚀刻期间由保护材料的第二片段保护。
一些实施例包含一种形成集成组合件的方法。半导体材料形成于第一系列的第一导电线上方。将半导体材料图案化为一种配置，所述配置沿着横截面包含在第一导电线中的一者上方且通过第一间隙彼此间隔开的第一向上突出结构的集合，和在第一导电线中的所述一者上方且通过第二间隙与所述集合间隔开的第二向上突出结构。第一向上突出结构中的一者为所述集合中的边缘向上突出结构且邻近第二间隙。第二间隙大于第一间隙。导电材料沿着第一向上突出结构和第二向上突出结构且在第一间隙和第二间隙内形成。保护材料跨越第一间隙且在第二间隙内形成。从第一向上突出结构和第二向上突出结构上方去除保护材料，同时在第二间隙内的导电材料上方留下保护材料的片段。保护材料的片段中的一者为第一片段且邻近边缘向上突出结构的侧壁，且保护材料的片段中的一者为第二片段且邻近第二向上突出结构的侧壁。利用蚀刻将导电材料图案化为第二系列的第二导电线。所述第二系列包含第一间隙内的第二导电线的第一集合，及第二间隙内的第二导电线的第二集合。所述第二集合中的第二导电线中的一者邻近边缘向上突出结构的侧壁，且在蚀刻期间由保护材料的第一片段保护。所述第二集合中的第二导电线中的另一者邻近第二向上突出结构的侧壁，且在蚀刻期间由保护材料的第二片段保护。存储元件形成于第一向上突出结构上方和第二向上突出结构上方。存储元件中的每一者由第一导电线中的所述一者且由一对第二导电线唯一地寻址。
根据规定，已就结构和方法特征而言以更具体或更不具体的语言描述了本文中所公开的主题。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。

Claims (32)

1.一种集成组合件，其沿着横截面包括：
通过第一间隙彼此间隔开的第一向上突出结构的集合；所述第一向上突出结构中的一者为所述集合中的边缘向上突出结构；
第二向上突出结构，其通过大于所述第一间隙的第二间隙与所述第一向上突出结构的所述集合间隔开；
第一导电结构，其在所述第一间隙内且邻近所述第一突出结构的侧壁；
第二导电结构，其在所述第二间隙内；所述第二导电结构中的一者邻近所述边缘向上突出结构的侧壁，且所述第二导电结构中的另一者邻近所述第二向上突出结构的侧壁；和
沿着所述横截面，所述第二导电结构的形状与所述第一导电结构不同。
2.根据权利要求1所述的集成组合件，其包括延伸穿过所述第二间隙的底部的导电互连件。
3.根据权利要求1所述的集成组合件，其中所述第一导电结构沿着所述横截面为大体上笔直的结构，且其中所述第二导电结构沿着所述横截面为角度板。
4.根据权利要求3所述的集成组合件，其中第二导电结构中的所述一者为所述角度板中的第一个，且所述第二导电结构中的所述另一者为所述角度板中的第二个；并且其中所述第一角度板和所述第二角度板跨越居中定位于所述第一角度板与所述第二角度板之间的竖直平面大体互为镜像。
5.根据权利要求3所述的集成组合件，其中：
第二导电结构中的所述一者为所述角度板中的第一个，且所述第二导电结构中的所述另一者为所述角度板中的第二个；
所述第一角度板包含沿着所述边缘向上突出结构的所述侧壁的第一主部分，且包含从所述第一主部分延伸到所述第二间隙中的第一副部分；所述第一副部分经配置为邻近所述边缘向上突出结构的所述侧壁的第一凸缘；且
所述第二角度板包含沿着所述第二向上突出结构的所述侧壁的第二主部分，且包含从所述第二主部分延伸到所述第二间隙中的第二副部分；所述第二副部分经配置为邻近所述第二向上突出结构的所述侧壁的第二凸缘。
6.根据权利要求5所述的集成组合件，其包括：
第一绝缘材料，其由所述第一凸缘和所述第二凸缘支撑且沿着所述第一主部分和所述第二主部分延伸；
第二绝缘材料，其在所述第一间隙和所述第二间隙内；所述第二绝缘材料在所述第一角度板和所述第二角度板上方，且在所述第一绝缘材料上方；和
所述第一绝缘材料在组成上不同于所述第二绝缘材料。
7.根据权利要求6所述的集成组合件，其中所述第一绝缘材料不在所述第一间隙内的所述第一导电结构上方。
8.根据权利要求6所述的集成组合件，其中所述第一角度板和所述第二角度板具有分别相对于由所述第一凸缘和所述第二凸缘支撑的所述第一绝缘材料的上表面竖直偏移的上表面。
9.根据权利要求6所述的集成组合件，其中所述第一绝缘材料包括一或多种高k介电组合物，且其中所述第二绝缘材料包括二氧化硅。
10.根据权利要求1所述的集成组合件，其中所述第二间隙至少约为所述第一间隙的两倍大。
11.根据权利要求1所述的集成组合件，其中所述第二间隙至少约为所述第一间隙的三倍大。
12.根据权利要求1所述的集成组合件，其中所述第二间隙至少约为所述第一间隙的四倍大。
13.根据权利要求1所述的集成组合件，其中所述第一导电结构和所述第二导电结构为字线且与字线驱动器电路耦合。
14.根据权利要求13所述的集成组合件，其中所述第一向上突出结构和所述第二向上突出结构为半导体材料的支柱，且在数字线上方；并且其中所述数字线与感测放大器电路耦合。
15.根据权利要求14所述的集成组合件，其中：
所述第一向上突出结构为所述半导体材料的第一支柱；
存储元件在所述半导体材料的所述第一支柱上方且为存储器阵列的部分；且
所述第一存储元件中的每一者由所述数字线与所述字线中的一者结合来唯一地寻址。
16.根据权利要求15所述的集成组合件，其中所述存储元件为电容器，且所述存储器阵列为DRAM阵列。
17.根据权利要求15所述的集成组合件，其中所述存储元件为铁电电容器，且所述存储器阵列为FeRAM阵列。
18.根据权利要求15所述的集成组合件，其中所述存储元件为第一存储元件，且其中第二存储元件在所述第二向上突出结构上方且与所述第二向上突出结构电耦合。
19.一种形成集成组合件的方法，其包括：
将半导体材料图案化为一种配置，所述配置沿着横截面包含通过第一间隙彼此间隔开的第一向上突出结构的集合和通过第二间隙与所述集合间隔开的第二向上突出结构；所述第一向上突出结构中的一者为所述集合中的边缘向上突出结构且邻近所述第二间隙；所述第二间隙大于所述第一间隙；
沿着所述第一向上突出结构和所述第二向上突出结构且在所述第一间隙和所述第二间隙内形成导电材料；
跨越所述第一间隙且在所述第二间隙内形成保护材料；
从所述第一向上突出结构和所述第二向上突出结构上方去除所述保护材料，同时在所述第二间隙内的所述导电材料上方留下所述保护材料的片段；所述保护材料的所述片段中的一者为第一片段且邻近所述边缘向上突出结构的侧壁，且所述保护材料的所述片段中的一者为第二片段且邻近所述第二向上突出结构的侧壁；和
利用蚀刻将所述导电材料图案化为所述第一间隙内的第一导电结构且图案化为所述第二间隙内的第二导电结构；所述第二导电结构中的一者邻近所述边缘向上突出结构的所述侧壁且在所述蚀刻期间由所述保护材料的所述第一片段保护；所述第二导电结构中的另一者邻近所述第二向上突出结构的所述侧壁且在所述蚀刻期间由所述保护材料的所述第二片段保护。
20.根据权利要求19所述的方法，其中所述保护材料包括二氧化硅。
21.根据权利要求19所述的方法，其中所述保护材料包括一或多种高k组合物。
22.根据权利要求19所述的方法，其中所述半导体材料包括硅。
23.根据权利要求19所述的方法，其进一步包括形成导电互连件以延伸到所述第二间隙中且延伸到所述第二导电结构中的所述一个与所述导电结构中的所述另一个之间。
24.根据权利要求19所述的方法，其中沿着所述横截面，所述第二导电结构的形状与所述第一导电结构不同。
25.根据权利要求24所述的方法，其中所述第一导电结构沿着所述横截面为大体上笔直的结构，且其中所述第二导电结构沿着所述横截面为角度板。
26.一种形成集成组合件的方法，其包括：
在第一系列的第一导电线上方形成半导体材料；
将所述半导体材料图案化为一种配置，所述配置沿着横截面包含在所述第一导电线中的一者上方且通过第一间隙彼此间隔开的第一向上突出结构的集合，和在所述第一导电线中的所述一者上方且通过第二间隙与所述集合间隔开的第二向上突出结构；所述第一向上突出结构中的一者为所述集合中的边缘向上突出结构且邻近所述第二间隙；所述第二间隙大于所述第一间隙；
沿着所述第一向上突出结构和所述第二向上突出结构且在所述第一间隙和所述第二间隙内形成导电材料；
跨越所述第一间隙且在所述第二间隙内形成保护材料；
从所述第一向上突出结构和所述第二向上突出结构上方去除所述保护材料，同时在所述第二间隙内的所述导电材料上方留下所述保护材料的片段；所述保护材料的所述片段中的一者为第一片段且邻近所述边缘向上突出结构的侧壁，且所述保护材料的所述片段中的一者为第二片段且邻近所述第二向上突出结构的侧壁；
利用蚀刻将所述导电材料图案化为第二系列的第二导电线；所述第二系列包含所述第一间隙内的所述第二导电线的第一集合和所述第二间隙内的所述第二导电线的第二集合；所述第二集合中的所述第二导电线中的一者邻近所述边缘向上突出结构的所述侧壁且在所述蚀刻期间由所述保护材料的所述第一片段保护；所述第二集合中的所述第二导电线中的另一者邻近所述第二向上突出结构的所述侧壁且在所述蚀刻期间由所述保护材料的所述第二片段保护；和
在所述第一向上突出结构上方和所述第二向上突出结构上方形成存储元件；所述存储元件中的每一者通过所述第一导电线中的所述一者且通过一对所述第二导电线唯一地寻址。
27.根据权利要求26所述的方法，其中所述半导体材料包含硅、锗、III/V半导体材料和半导体氧化物中的一或多者。
28.根据权利要求26所述的方法，其中所述半导体材料包含单晶硅。
29.根据权利要求26所述的方法，其中所述存储元件为电容器。
30.根据权利要求26所述的方法，其中所述存储元件为铁电电容器。
31.根据权利要求26所述的方法，其中所述第二导电结构的形状与沿着所述横截面的所述第一导电结构不同。
32.根据权利要求31所述的方法，其中所述第一导电结构沿着所述横截面为大体上笔直的结构，且其中所述第二导电结构沿着所述横截面为角度板。
CN202111073577.1A 2020-09-15 2021-09-14 集成组合件和形成集成组合件的方法 Pending CN114188481A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/021,793 2020-09-15
US17/021,793 US11335626B2 (en) 2020-09-15 2020-09-15 Integrated assemblies and methods of forming integrated assemblies

Publications (1)

Publication Number Publication Date
CN114188481A true CN114188481A (zh) 2022-03-15

Family

ID=80539446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111073577.1A Pending CN114188481A (zh) 2020-09-15 2021-09-14 集成组合件和形成集成组合件的方法

Country Status (2)

Country Link
US (2) US11335626B2 (zh)
CN (1) CN114188481A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335626B2 (en) * 2020-09-15 2022-05-17 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084406A (en) * 1991-07-01 1992-01-28 Micron Technology, Inc. Method for forming low resistance DRAM digit-line
US7459362B2 (en) * 2005-06-27 2008-12-02 Micron Technology, Inc. Methods of forming DRAM arrays
US20120007165A1 (en) * 2010-07-12 2012-01-12 Samsung Electronics Co., Ltd. Semiconductor devices
JP2015204443A (ja) * 2014-04-16 2015-11-16 マイクロン テクノロジー， インク． 半導体装置およびその製造方法
US11127744B2 (en) * 2020-01-08 2021-09-21 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11476255B2 (en) * 2020-08-28 2022-10-18 Micron Technology, Inc. Method used in forming an array of vertical transistors and method used in forming an array of memory cells individually comprising a vertical transistor and a storage device above the vertical transistor
US11335626B2 (en) * 2020-09-15 2022-05-17 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Also Published As

Publication number Publication date
US20220238417A1 (en) 2022-07-28
US11335626B2 (en) 2022-05-17
US20220084906A1 (en) 2022-03-17
US11923272B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
KR950009890B1 (ko) 반도체기억장치
US11127744B2 (en) Memory devices and methods of forming memory devices
US20120001299A1 (en) Semiconductor Constructions
KR100438461B1 (ko) 매립 비트라인 또는 트렌치 커패시터를 갖춘 ｄｒａｍ구조체의 제조 방법
US11417661B2 (en) Integrated assemblies comprising stud-type capacitors
US7732851B2 (en) Method for fabricating a three-dimensional capacitor
US11508734B2 (en) Integrated assemblies, and methods of forming integrated assemblies
US11239242B2 (en) Integrated assemblies having dielectric regions along conductive structures, and methods of forming integrated assemblies
KR20000023205A (ko) 고-ε-유전체 또는 강유전체를 갖는, 핀-스택-원리에 따른커패시터 및 네가티브 형태를 이용한 그것의 제조 방법
US12069852B2 (en) Methods of forming integrated assemblies having conductive material along sidewall surfaces of semiconductor pillars
US20240215258A1 (en) Integrated Assemblies and Methods of Forming Integrated Assemblies
US6392264B2 (en) Semiconductor memory device and method of producing the same
US11923272B2 (en) Integrated assemblies and methods of forming integrated assemblies
US20200027486A1 (en) Integrated Assemblies Which Include Non-Conductive-Semiconductor-Material and Conductive-Semiconductor-Material, and Methods of Forming Integrated Assemblies
US11728395B2 (en) Integrated assemblies and methods of forming integrated assemblies
US20210351087A1 (en) Integrated Assemblies having Conductive Material Along Three of Four Sides Around Active Regions, and Methods of Forming Integrated Assemblies
US11888068B2 (en) Integrated transistors having gate material passing through a pillar of semiconductor material, and methods of forming integrated transistors
US20240365538A1 (en) Methods of Forming Integrated Assemblies Having Conductive Material Along Sidewall Surfaces of Semiconductor Pillars
US11889680B2 (en) Integrated assemblies and methods of forming integrated assemblies
JPH1131792A (ja) 半導体記憶素子およびその製造方法
JP3303852B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination