CN114864762B - 一种低缺陷密度硅基氮化镓半导体外延片及其制作方法 - Google Patents

一种低缺陷密度硅基氮化镓半导体外延片及其制作方法 Download PDF

Info

Publication number
CN114864762B
CN114864762B CN202210807191.7A CN202210807191A CN114864762B CN 114864762 B CN114864762 B CN 114864762B CN 202210807191 A CN202210807191 A CN 202210807191A CN 114864762 B CN114864762 B CN 114864762B
Authority
CN
China
Prior art keywords
layer
defect
filter layer
equal
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210807191.7A
Other languages
English (en)
Other versions
CN114864762A (zh
Inventor
谢志文
张铭信
陈铭胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210807191.7A priority Critical patent/CN114864762B/zh
Publication of CN114864762A publication Critical patent/CN114864762A/zh
Application granted granted Critical
Publication of CN114864762B publication Critical patent/CN114864762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明提供一种低缺陷密度硅基氮化镓半导体外延片及其制作方法，包括：硅衬底、复合缺陷过滤层和氮化物功能层；复合缺陷过滤层包括第一缺陷过滤层、第二缺陷过滤层及第三缺陷过滤层；第一缺陷过滤层、第二缺陷过滤层及第三缺陷过滤层生长过程中的生长压力逐次增加，通入氢气流量及均值生长温度均逐次减小；第一缺陷过滤层包括M层生长温度逐层增加，V/III比逐层减少的AlN层；第二缺陷过滤层包括N层Al组分逐层减少，V/III比逐层增加的AlaGa1‑aN层；第三缺陷过滤层包括L层生长压力逐层增加的GaN层。本发明解决了现有AlN和AlGaN材料层侧向生长不强烈，位错密度高的问题。

Description

一种低缺陷密度硅基氮化镓半导体外延片及其制作方法
技术领域
本发明涉及电子技术领域，特别涉及一种低缺陷密度硅基氮化镓半导体外延片及其制作方法。
背景技术
氮化镓（GaN）半导体材料具有直接宽带隙、临界击穿场强高、电子饱和漂移速度快，热导率高和抗辐照能力强等优异特性，在固态照明、可见光通信、紫外杀菌消毒、电力电子、微波射频等方面具有重要应用价值。
当前GaN基半导体材料常采用异质外延的方法生长在蓝宝石、碳化硅、硅衬底上。蓝宝石衬底由于散热系数小，对器件的散热和可靠性造成较大影响，因此并不适合制作高温、高频、大功率器件。碳化硅衬底则价格昂贵，
显著增加了GaN基半导体器件的制作成本。相比之下，硅衬底作为目前最成熟的半导体材料，具有晶圆尺寸大(>12英寸)、衬底材料便宜、散热系数较大、衬底易剥离、易切割等显著优势，且可利用IC行业折旧的设备工艺线，大幅降低GaN器件的制造成本。然而硅衬底与GaN之间存在17%的大晶格失配导致具有很高的缺陷密度，54%的大热膨胀系数失配带导致外延膜在降温过程中产生裂纹，严重影响材料质量和器件性能，并且金属Ga直接与硅衬底接触时会有化学回融刻蚀反应。为了解决该问题，目前业界常用的方法是在硅衬底和氮化镓半导体层之间先生长AlN材料层，再生长AlGaN材料层作为过渡。
但是由于Al-N键能较大（2.8eV）导致Al原子的表面迁移率较低，抑制了外延层的侧向成长，因此Al吸附原子很难在外延面上迁移到台阶和扭折等低能量处形核，这造成了AlN生长过程中容易形成高密度的晶界和位错的缺陷。AlN和AlGaN材料层表面粗化严重，晶体质量差。并且由于AlN和AlGaN材料层生长所用的反应源TMAl和NH3之间反应活化能低，因此在 MOCVD的反应腔中存在强烈的寄生预反应现象，导致AlN和AlGaN材料层的Al组分并入效率大幅度下降，并且寄生预反应造成反应表面生成类似AlN的中间体，并作为新的成核中心进行岛状生长，导致表面粗糙和缺陷增加，晶体质量大幅度下降。
高质量的低缺陷密度的AlN和AlGaN材料层，是制备高性能硅基氮化镓半导体的基础，现有的技术，并没有解决以上问题。
发明内容
基于此，本发明的目的是提供一种低缺陷密度硅基氮化镓半导体外延片及其制作方法，以从根本上解决现有AlN和AlGaN材料层侧向生长不强烈，位错密度高的问题。
根据本发明实施例的一种低缺陷密度硅基氮化镓半导体外延片，包括：
硅衬底，以及在所述硅衬底上依次层叠的复合缺陷过滤层和氮化物功能层；
所述复合缺陷过滤层包括依次层叠的第一缺陷过滤层、第二缺陷过滤层以及第三缺陷过滤层；
所述第一缺陷过滤层、所述第二缺陷过滤层及所述第三缺陷过滤层生长过程中的生长压力逐次增加，通入氢气流量及均值生长温度均逐次减小；
所述第一缺陷过滤层包括M层生长温度逐层增加，V/III比逐层减少的AlN层；所述第二缺陷过滤层包括N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层，其中a取值范围为：0.05≤a≤0.8；所述第三缺陷过滤层包括L层生长压力逐层增加的GaN层；所述V/III比为通入的V族源与III族源的流量的摩尔质量的比值。
另外，根据本发明上述实施例的一种低缺陷密度硅基氮化镓半导体外延片，还可以如下：
进一步地，所述第一缺陷过滤层中AlN层的层数M取值范围为：2≤M≤5；
所述第二缺陷过滤层中AlaGa1-aN层的层数N取值范围为：2≤N≤5；
所述第三缺陷过滤层中GaN层的层数L取值范围为：2≤L≤5。
进一步地，所述第一缺陷过滤层生长过程中的生长温度为1060-1500℃，V/III比为60-300，通入的氢气流量大于等于200 sccm，生长压力为50-70 torr；
所述第二缺陷过滤层生长过程中的生长温度为1060-1500℃，V/III比为100-500，通入的氢气流量小于等于150 sccm，生长压力为75-95 torr；
所述第三缺陷过滤层生长过程中的生长温度为1080-1100℃，V/III比为150-500，通入的氢气流量小于等于100 sccm，生长压力为100-150 torr。
进一步地，所述第一缺陷过滤层的厚度小于等于1 um，每层AlN层的厚度小于等于0.5 um；
所述第二缺陷过滤层的厚度小于等于2 um，每层AlaGa1-aN层的厚度小于等于0.5um；
所述第三缺陷过滤层的厚度小于等于2um，每层GaN层的厚度小于等于0.5 um。
进一步地，所述氮化物功能层为实现发光二极管、高电子迁移率晶体管、半导体激光器、光电探测器中的任意一种结构。
进一步地，所述氮化物功能层包括依次层叠的非掺杂GaN层、N型GaN层、多量子阱层和P型GaN层。
进一步地，所述氮化物功能层包括依次层叠的高阻层、GaN沟道层、AlGaN势垒层和GaN帽层。
根据本发明实施例的一种低缺陷密度硅基氮化镓半导体外延片制作方法，所述方法包括：提供一硅衬底；
在所述硅衬底上沉积复合缺陷过滤层，所述复合缺陷过滤层由生长压力逐次增加、通入氢气流量及均值生长温度均逐次减小的第一缺陷过滤层、第二缺陷过滤层及第三缺陷过滤层依次层叠生长制得，所述第一缺陷过滤层由M层生长温度逐层增加，V/III比逐层减少的AlN层依次层叠生长制得，所述第二缺陷过滤层由N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层依次层叠生长制得，其中a取值范围为：0.05≤a≤0.8，所述第三缺陷过滤层由L层生长压力逐层增加的GaN层依次层叠生长制得，所述V/III比为通入的V族源与III族源的流量的摩尔质量的比值；
在所述复合缺陷过滤层上沉积氮化物功能层。
进一步地，所述第一缺陷过滤层生长过程中的生长温度为1060-1500℃，V/III比为60-300，通入的氢气流量大于等于200 sccm，生长压力为50-70 torr；
所述第二缺陷过滤层生长过程中的生长温度为1060-1500℃，V/III比为100-500，通入的氢气流量小于等于150 sccm，生长压力为75-95 torr；
所述第三缺陷过滤层生长过程中的生长温度为1080-1100℃，V/III比为150-500，通入的氢气流量小于等于100 sccm，生长压力为100-150 torr。
进一步地，所述第一缺陷过滤层中AlN层的层数M取值范围为：2≤M≤5；
所述第二缺陷过滤层中AlaGa1-aN层的层数N取值范围为：2≤N≤5；
所述第三缺陷过滤层中GaN层的层数L取值范围为：2≤L≤5。
与现有技术相比：通过在硅衬底与氮化物功能层之间设有复合缺陷过滤层，其复合缺陷过滤层包括第一缺陷过滤层、第二缺陷过滤层及第三缺陷过滤层，且各层生长过程中的生长压力逐次增加，通入氢气流量及均值生长温度均逐次减小。此时通过步进式升高调控复合缺陷过滤层的反应腔内生长压力，使得有效增加了分子的平均自由能，侧向生长速率增加，并且减少了TMAl和NH3分子碰撞几率，减少了寄生预反应，使得外延表面更加平滑，缺陷密度明显降低，晶体质量明显提升。通过梯度式下降调控复合缺陷过滤层中的通入氢气流量，使得有效提高了Al原子的迁移率，同时减少了C（碳）杂质的并入，大幅度的降低了晶界和位错缺陷，使得晶体质量明显提升。通过梯度式下降调控复合缺陷过滤层的生长温度，有效提高了Al原子的迁移率，大幅度的降低了晶界和位错缺陷，晶体质量明显提升。而第一缺陷过滤层包括M层生长温度逐层增加，V/III比逐层减少的AlN层，通过控制V/III比逐层减少，利用了3D转2D生长的方式，促进位错的横向偏转，从而导致了穿透位错密度的降低。而第二缺陷过滤层包括N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层，通过控制V/III比逐层增加，位错会在每层 AlaGa1-aN的界面处进一步发生轻微的偏转，而偏转的位错相互接触后会通过形成“位错环”而湮灭，从而进一步减少穿透位错密度，从而提升外延层的晶体质量。解决了现有AlN和AlGaN材料层侧向生长不强烈，表面粗化严重，晶体质量差，位错密度高的问题。
附图说明
图1为本发明第一实施例中的一种低缺陷密度硅基氮化镓半导体外延片的结构示意图；
图2为本发明第二实施例中的一种低缺陷密度硅基氮化镓半导体外延片制作方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1，是本发明实施例提供的一种低缺陷密度硅基氮化镓半导体外延片的结构示意图，为了便于说明，仅示出了与本发明实施例相关的部分，本发明实施例提供的低缺陷密度硅基氮化镓半导体外延片包括：
硅衬底1，以及在硅衬底1上依次层叠的复合缺陷过滤层2和氮化物功能层3；
复合缺陷过滤层2包括依次层叠的第一缺陷过滤层21、第二缺陷过滤层22以及第三缺陷过滤层23；
第一缺陷过滤层21、第二缺陷过滤层22及第三缺陷过滤层23生长过程中的生长压力逐次增加，通入氢气流量及均值生长温度均逐次减小；
第一缺陷过滤层21包括M层生长温度逐层增加，V/III比逐层减少的AlN层；第二缺陷过滤层22包括N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层，其中a取值范围为：0.05≤a≤0.8；第三缺陷过滤层23包括L层生长压力逐层增加的GaN层；V/III比为通入的V族源与III族源的流量的摩尔质量的比值。
其中，在本发明的一个实施例中，其具体采用硅衬底1作为外延层生长衬底，其使用时可以为图形化硅衬底或平片硅衬底。
其中，在本发明的一个实施例中，其硅衬底1上堆叠有复合缺陷过滤层2，其复合缺陷过滤层2由第一缺陷过滤层21、第二缺陷过滤层22及第三缺陷过滤层23依次层叠构成，也即其第一缺陷过滤层21层叠在硅衬底1上，第二缺陷过滤层22层叠在第一缺陷过滤层21，第三缺陷过滤层23层叠在第二缺陷过滤层22上。其中第一缺陷过滤层21、第二缺陷过滤层22及第三缺陷过滤层23生长过程中的生长压力逐次增加，通入氢气流量及均值生长温度均逐次减小。
也即是说，第一缺陷过滤层21的生长压力低于第二缺陷过滤层22的生长压力，第二缺陷过滤层22的生长压力低于第三缺陷过滤层23的生长压力，此时通过步进式升高调控复合缺陷过滤层2的反应腔内生长压力，使得有效增加了分子的平均自由能，侧向生长速率增加，并且减少了TMAl和NH3分子碰撞几率，减少了寄生预反应，使得外延表面更加平滑，缺陷密度明显降低，晶体质量明显提升。
进一步的，第一缺陷过滤层21的通入氢气流量大于第二缺陷过滤层22的通入氢气流量，第二缺陷过滤层22的通入氢气流量大于第三缺陷过滤层23的通入氢气流量，此时通过梯度式下降调控复合缺陷过滤层2中的通入氢气流量，使得有效提高了Al原子的迁移率，同时减少了C（碳）杂质的并入，大幅度的降低了晶界和位错缺陷，使得晶体质量明显提升。
进一步的，第一缺陷过滤层21的均值生长温度大于第二缺陷过滤层22的均值生长温度，第二缺陷过滤层22的均值生长温度大于第三缺陷过滤层23的均值生长温度；其中均值生长温度为其膜层在生长过程中的平均生长温度值，此时通过梯度式下降调控复合缺陷过滤层2的生长温度，有效提高了Al原子的迁移率，大幅度的降低了晶界和位错缺陷，晶体质量明显提升。
进一步的，在本发明的一个实施例中，第一缺陷过滤层21包括M层生长温度逐层增加，V/III比逐层减少的AlN层，此时在第一缺陷过滤层21为M层层叠的AlN层时，其V/III比为通入的N源（NH3）与通入的Al源（TMAl）的流量的摩尔质量的比值，其中通过控制V/III比逐层减少，利用了3D转2D生长的方式，促进位错的横向偏转，从而导致了穿透位错密度的降低。
进一步的，第二缺陷过滤层22包括N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层，其中a取值范围为：0.05≤a≤0.8；此时在第二缺陷过滤层22为N层层叠的AlaGa1-aN层时，其V/III比为通入的N源（NH3）与通入的Ga源（TMGa）和Al源（TMAl）的流量的摩尔质量的比值，由上述可知，其由于第二缺陷过滤层22中N层AlaGa1-aN层的Al组分逐层减少，也即是其a的值依次减少，具体例如第二缺陷过滤层22包括两层AlaGa1-aN层时，其第一层AlaGa1-aN层可具体为Al0.5Ga0.5N层，其第二层AlaGa1-aN层可具体为Al0.3Ga0.7N层，其根据实际使用需要对第二缺陷过滤层22中的各层AlaGa1-aN层中的a进行设置，在此不做具体限定。其中通过控制V/III比逐层增加，位错会在每层 AlaGa1-aN的界面处进一步发生轻微的偏转，而偏转的位错相互接触后会通过形成“位错环”而湮灭，从而进一步减少穿透位错密度，从而提升外延层的晶体质量。
进一步的，第三缺陷过滤层23包括L层生长压力逐层增加的GaN层，此时生长压力逐层增加的有益效果参照上述所述，在此不予赘述。
具体的，在本发明的一个实施例中，第一缺陷过滤层21中AlN层的层数M取值范围为：2≤M≤5；第二缺陷过滤层22中AlaGa1-aN层的层数N取值范围为：2≤N≤5；第三缺陷过滤层23中GaN层的层数L取值范围为：2≤L≤5。可选的，其M、N、L根据实际使用需要进行设置，在此不做具体限定。
进一步的，第一缺陷过滤层21生长过程中的生长温度为1060-1500℃，V/III比为60-300，通入的氢气流量≥200 sccm，生长压力为50-70 torr；第二缺陷过滤层22生长过程中的生长温度为1060-1500℃，V/III比为100-500，通入的氢气流量≤150 sccm，生长压力为75-95 torr；第三缺陷过滤层23生长过程中的生长温度为1080-1100℃，V/III比为150-500，通入的氢气流量≤100 sccm，生长压力为100-150 torr。
进一步的，第一缺陷过滤层21的厚度小于等于1um，每层AlN层的厚度小于等于0.5um第二缺陷过滤层22的厚度小于等于2um，每层AlaGa1-aN层的厚度小于等于0.5um；第三缺陷过滤层23的厚度小于等于2um，每层GaN层的厚度小于等于0.5um。
其中，在本发明的一个实施例中，其复合缺陷过滤层2上堆叠有氮化物功能层3，氮化物功能层3为实现发光二极管（LED）、高电子迁移率晶体管（HEMT）、半导体激光器、光电探测器中的任意一种结构。在本发明的一个示例中，其氮化物功能层3为实现发光二极管的结构时，具体包括依次层叠的非掺杂GaN层、N型GaN层、多量子阱层和P型GaN层。而其氮化物功能层3为实现高电子迁移率晶体管的结构时，具体包括依次层叠的高阻层、GaN沟道层、AlGaN势垒层和GaN帽层。其中该高阻层可以为GaN层或ALGaN层。可以理解的，在本发明其他实施例中，当氮化物功能层3为实现其他结构时，则其所包含的各个膜层结构进行相适应性的更改，其具体可参照现有技术中的半导体激光器或光电探测器所包含膜层结构，在此不予赘述。
具体的，在本发明的一个实施例中，在氮化物功能层3包括依次层叠的非掺杂GaN层、N型GaN层、多量子阱层和P型GaN层时，其硅衬底1、复合缺陷过滤层2及氮化物功能层3共同组合形成发光二极管。此时其非掺杂GaN层作为复合缺陷过滤层2和N型GaN层间的过渡层，其生长厚度为1-2 um，在本发明的一个优选实施例中，其非掺杂GaN层的优选厚度为1.2um，其通入的气体流量和第三缺陷过滤层23相差不大，生长温度要略高，厚度要更厚。可以理解的，在本发明的其他实施例中，非掺杂GaN层的厚度还可以为其他，其根据实际使用需要进行设置，在此不做具体限定。
进一步的，N型GaN层为利用SiH4作为N型掺杂剂所沉积生长成的掺Si的N型GaN层，其N型GaN层的厚度为1-3um，在本发明的一个优选实施例中，其N型GaN层的优选厚度为2um，其中该N型GaN层是作为提供电子的主要外延层，因此在生长GaN时通入SiH4提供Si（硅）元素，其中Si为四价元素，而GaN中Ga为三价元素，此时Si原子替换Ga原子时会提供电子，从而形成提供电子的N型GaN层，同时通过适量浓度的Si掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错，阻断位错的进一步延伸。进一步的，其N型GaN层中的Si掺杂浓度为4.5×E19 atoms/cm3-1×E20 atoms/cm3，作为本发明的一个优选实施例，其N型GaN层中的Si掺杂浓度为5×E19 atoms/cm3。可以理解的，在本发明的其他实施例中，其N型GaN层的厚度及N型GaN层中的Si掺杂浓度还可以为其他，其根据实际使用需求进行设置，在此不做具体限定。
进一步的，多量子阱层包括在x个周期性交替排布的量子阱层和量子垒层，具体的，其量子阱层先排布在N型GaN层上，量子垒层再排布在量子阱层上，然后周期性的交替排布量子阱层和量子垒层，使得最终组合成该多量子阱层。具体的，量子阱层和量子垒层交替排布的周期x取值范围为：8≤x≤12；作为本发明的一个优选实施例，其x优选的可以为10，也即是说，其多量子阱层由量子阱层和量子垒层交替排布10次组合构成。
进一步的，量子阱层为InGaN层，量子垒层为GaN层。更进一步的，在本发明的一个实施例中，量子阱层的厚度为1-3 nm，量子垒层的厚度为5-10 nm。同时一个周期中量子阱层和量子垒层的总厚度为6-13 nm，例如本发明的一个优选实施例中，其量子阱层的厚度为2 nm，量子垒层的厚度为8 nm。可以理解的，在本发明的其他实施例中，其量子阱层及量子垒层的厚度还可以为其他，其根据实际使用需要进行设置，在此不做具体限定。
进一步的， P型GaN层为利用二茂镁(CP2Mg) 作为P型掺杂剂所沉积生长成的掺Mg的P型GaN层，其P型GaN层厚度为50-120 nm；其中该P型GaN层是作为提供空穴的主要外延层，因此在生长GaN时通入CP2Mg提供Mg元素，其中Mg为二价元素，而GaN中Ga为三价元素，此时Mg原子替换Ga原子时会提供空穴，从而形成提供空穴的P型GaN层，同时通过适量浓度的Mg掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错，阻断位错的进一步延伸。进一步的，其P型GaN层中的Mg掺杂浓度为1.7×E19 atoms/cm3。
其中，在本发明的另一个实施例中，在氮化物功能层3包括依次层叠的高阻层、GaN沟道层、AlGaN势垒层和GaN帽层时，其硅衬底1、复合缺陷过滤层2及氮化物功能层3共同组成高电子迁移率晶体管（HEMT）。其中高阻层可以为GaN层或ALGaN层，作为本发明的一个示例，其高阻层具体为GaN层，其中该GaN高阻层厚度为100-300 nm。而GaN沟道层的厚度为100-800 nm。AlGaN势垒层厚度为20-500 nm。GaN帽层厚度为20-100nm。
综上，本发明上述实施例当中的一种低缺陷密度硅基氮化镓半导体外延片，通过在硅衬底与氮化物功能层之间设有复合缺陷过滤层，其复合缺陷过滤层包括第一缺陷过滤层、第二缺陷过滤层及第三缺陷过滤层，且各层生长过程中的生长压力逐次增加，通入氢气流量及均值生长温度均逐次减小。此时通过步进式升高调控复合缺陷过滤层的反应腔内生长压力，使得有效增加了分子的平均自由能，侧向生长速率增加，并且减少了TMAl和NH3分子碰撞几率，减少了寄生预反应，使得外延表面更加平滑，缺陷密度明显降低，晶体质量明显提升。通过梯度式下降调控复合缺陷过滤层中的通入氢气流量，使得有效提高了Al原子的迁移率，同时减少了C（碳）杂质的并入，大幅度的降低了晶界和位错缺陷，使得晶体质量明显提升。通过梯度式下降调控复合缺陷过滤层的生长温度，有效提高了Al原子的迁移率，大幅度的降低了晶界和位错缺陷，晶体质量明显提升。而第一缺陷过滤层包括M层生长温度逐层增加，V/III比逐层减少的AlN层，通过控制V/III比逐层减少，利用了3D转2D生长的方式，促进位错的横向偏转，从而导致了穿透位错密度的降低。而第二缺陷过滤层包括N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层，通过控制V/III比逐层增加，位错会在每层AlaGa1-aN的界面处进一步发生轻微的偏转，而偏转的位错相互接触后会通过形成“位错环”而湮灭，从而进一步减少穿透位错密度，从而提升外延层的晶体质量。解决了现有AlN和AlGaN材料层侧向生长不强烈，表面粗化严重，晶体质量差，位错密度高的问题。
实施例二
请参阅图2，所示为本发明第二实施例中的一种低缺陷密度硅基氮化镓半导体外延片制作方法，所述方法具体包括步骤S11至步骤S13。
步骤S11，提供一硅衬底。
其中，在本发明实施例中，其具体采用硅衬底作为外延层生长衬底，其使用时可以为图形化硅衬底或平片硅衬底。所选硅衬底可为2英寸，4英寸，6英寸，8英寸任意一种尺寸，具体的，在本实施例中采用4英寸硅衬底作为外延层生长衬底。
进一步的，本发明采用金属有机化学气相沉积（MOCVD）设备生长外延片。其中采用高纯氨气（NH3）作为N（氮）源，三甲基镓（TMGa）及三乙基镓（TEGa）作为Ga（镓）源，三甲基铟（TMIn）为In（铟）源，三甲基铝（TMAl）作为Al（铝）源，其中硅烷（SiH4）作为N型掺杂剂，二茂镁（CP2Mg）作为P型掺杂剂。同时采用高纯H2（氢气）或N2（氮气）作为载气。
具体的，先将硅衬底放置于MOCVD反应室里，在温度在1000-1150 ℃条件下，采用H2、NH3高温处理硅衬底4-15分钟，以免硅衬底表面发生氧化或表面沾污，以清洁硅衬底表面。
步骤S12，在硅衬底上沉积复合缺陷过滤层，复合缺陷过滤层由生长压力逐次增加、通入氢气流量及均值生长温度均逐次减小的第一缺陷过滤层、第二缺陷过滤层及第三缺陷过滤层依次层叠生长制得，第一缺陷过滤层由M层生长温度逐层增加，V/III比逐层减少的AlN层依次层叠生长制得，第二缺陷过滤层由N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层依次层叠生长制得，其中a取值范围为：0.05≤a≤0.8，第三缺陷过滤层由L层生长压力逐层增加的GaN层依次层叠生长制得，V/III比为通入的V族源与III族源的流量的摩尔质量的比值。
其中，在本发明实施例中，第一缺陷过滤层由M层生长温度逐层增加，V/III比逐层减少的AlN层依次层叠生长制得，其中第一缺陷过滤层中AlN层的层数M取值范围为：2≤M≤5，其第一缺陷过滤层生长过程中的生长温度为1060-1500℃，V/III比为60-300，通入的氢气流量大于等于200 sccm，生长压力为50-70 torr。同时第一缺陷过滤层的厚度小于等于1um，每层AlN层的厚度小于等于0.5 um。需要指出的是，在第一缺陷过滤层为M层层叠的AlN层时，其V/III比为通入的N源（NH3）与通入的Al源（TMAl）的流量的摩尔质量的比值。
具体在本发明实施例中，其第一缺陷过滤层为三层生长温度间隔10-20℃逐层递增的AlN层，其中AlN层的具体沉积工艺为：将反应室的温度控制在1100-1160 ℃，生长压力控制在50-70 torr，石墨基座转速控制在800-1000转/min，V/III比范围控制在60-150，通入流量为200-220 slm的H2(氢气)作为载气，通入流量为3-10 slm的NH3作为N（氮）源，通入流量为300-500sccm的TMAl作为Al（铝）源，使得生长出AlN层，并控制所沉积的AlN缓冲层厚度为0.5um。作为本发明的一个示例，其可以具体反应腔压力为60 torr, 第一层AlN层的生长温度为1100℃，通入流量为3 slm的NH3，及通入流量为350 sccm的TMAl，通入流量为205slm的H2(氢气)作为载气，其V/III比为120，生长厚度为0.1 um。第二层AlN层生长温度为1120℃，通入流量为4.5 slm的NH3，及通入流量为420 sccm的TMAl，通入流量为205 slm的H2(氢气)作为载气，其V/III比为85，生长厚度为0.2 um。第三层AlN层生长温度为1140℃，通入流量为6 slm的NH3，及通入流量为480sccm的TMAl，通入流量为205 slm的H2(氢气)作为载气，其V/III比为61，生长厚度为0.2um。
其中，在本发明实施例中，第二缺陷过滤层由N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层依次层叠生长制得，其中a取值范围为：0.05≤a≤0.8，其根据实际使用需要对第二缺陷过滤层中的各层AlaGa1-aN层中的a进行设置，在此不做具体限定。第二缺陷过滤层中AlaGa1-aN层的层数N取值范围为：2≤N≤5；其第二缺陷过滤层生长过程中的生长温度为1060-1500℃，V/III比为100-500，通入的氢气流量小于等于150 sccm，生长压力为75-95 torr。同时第二缺陷过滤层的厚度小于等于2 um，每层AlaGa1-aN层的厚度小于等于0.5um。需要指出的是，在第二缺陷过滤层为N层层叠的AlaGa1-aN层时，其V/III比为通入的N源（NH3）与通入的Ga源（TMGa）和Al源（TMAl）的流量的摩尔质量的比值。
具体在本发明实施例中，第二缺陷过滤层为两层Al组分逐渐递增的AlaGa1-aN层，其AlaGa1-aN层的具体沉积工艺为：将反应室的温度控制在1090-1100 ℃，压力控制在75-95torr，石墨基座转速控制在1000-1200转/min，V/III比范围控制在150-300，通入流量为90-120 slm的H2(氢气)作为载气，通入流量为15-40slm 的NH3作为N（氮）源，通入流量为100-450sccm的TMAl作为Al（铝）源，通入流量为50-500 sccm的TMGa，使得生长出AlaGa1-aN层层，并控制所沉积的AlaGa1-aN层厚度为1um。作为本发明的一个示例，其可以具体反应腔压力为80 torr, 第一层AlaGa1-aN层生长温度为1090℃，通入流量为15 slm的NH3，及通入流量为450 sccm的TMAl，通入流量为80 sccm的TMGa，通入流量为120 slm的H2(氢气)作为载气，其V/III比为185，生长厚度为0.5um; 第二层AlaGa1-aN层生长温度为1100 ℃，通入流量为30slm的NH3，及通入流量为200sccm的TMAl，通入流量为135 sccm的TMGa，通入流量为100 slm的H2(氢气)作为载气，其V/III比为270，生长厚度为0.5um。
其中，在本发明实施例中，第三缺陷过滤层由L层生长压力逐层增加的GaN层依次层叠生长制得，其中第三缺陷过滤层中GaN层的层数L取值范围为：2≤L≤5，其第三缺陷过滤层生长过程中的生长温度为1080-1100℃，V/III比为150-500，通入的氢气流量小于等于100 sccm，生长压力为100-150 torr。同时第三缺陷过滤层的厚度小于等于2um，每层GaN层的厚度小于等于0.5 um。
具体在本发明实施例中，第三缺陷过滤层为两层生长压力逐渐增加的GaN层，其GaN层的具体沉积工艺为：将反应室的温度控制在1080-1100℃，其中生长压力控制在100-150torr，石墨基座转速控制在1000-1200转/min，V/III比范围控制在150-400，通入流量为80-90slm 的H2(氢气)作为载气，通入流量为50-100slm 的NH3作为N（氮）源，通入流量为300-800sccm的TMGa作为Ga（镓）源，使得生长出GaN层，并控制所沉积的GaN层厚度为1.5um。作为本发明的一个示例，其第一层GaN层生长压力为100 torr，生长温度为1080℃，通入流量为90 slm的NH3，及通入流量为500 sccm的TMGa，通入流量为100 slm的H2(氢气)作为载气，其V/III比为210，生长厚度为0.5um; 第二层GaN层生长温度为1090℃，通入流量为90slm的NH3，及通入流量为500 sccm的TMGa，通入流量为100 slm的H2(氢气)作为载气，其V/III比为220，生长厚度为1um。
步骤S13，在复合缺陷过滤层上沉积氮化物功能层。
其中，当在硅衬底上沉积复合缺陷过滤层完成后，其进一步的在复合缺陷过滤层上沉积氮化物功能层，其中氮化物功能层为实现发光二极管、高电子迁移率晶体管、半导体激光器、光电探测器中的任意一种结构。具体在本发明实施例中，其氮化物功能层为实现发光二极管的结构，具体其氮化物功能层包括依次层叠的非掺杂GaN层、N型GaN层、多量子阱层和P型GaN层。此时其硅衬底、复合缺陷过滤层及氮化物功能层共同组合形成发光二极管。
因此具体的在复合缺陷过滤层上沉积氮化物功能层的步骤包括：在复合缺陷过滤层上依次沉积非掺杂GaN层、N型GaN层、多量子阱层和P型GaN层。
进一步的，其未掺杂的GaN层的具体沉积工艺为：将反应室温度升高至1130℃，压力控制在150-250 torr，石墨基座转速控制在800-1200转/min，通入流量为40-90 slm的NH3作为N（氮）源，通入流量为400-700 sccm的TMGa作为Ga（镓）源，使得生长出未掺杂的GaN层，并控制所沉积的未掺杂的GaN层厚度为1-2 um，具体作为本发明的一个示例中，其控制所沉积的非掺杂GaN层的厚度为1.2 um。其中，未掺杂的GaN层是复合缺陷过滤层和N型GaN层间的过渡层，其通入的气体流量和第三缺陷过滤层相差不大，生长温度要略高，厚度要更厚。
进一步的，其N型GaN层的具体沉积工艺为：将反应室温度降低至1100 ℃，压力控制在150-250 torr，石墨基座转速控制在400-800转/min，通入流量为30-80 slm的NH3做为N（氮）源，通入流量为200-500 sccm的TMGa作为Ga（镓）源，通入流量为100-300 sccm的SiH4作为N型掺杂剂，同时Si（硅）的掺杂浓度为4.5×E19 atoms/cm3-1×E20 atoms/cm3，使得生长出掺Si的N型GaN层，并控制所沉积的N型GaN层厚度为2um。其中该层是作为提供电子的主要外延层，所以会在生长的GaN时通入SiH4提供Si元素，其中Si为四价元素，而GaN中Ga为三价元素，此时Si原子替换Ga原子时会提供电子，从而形成提供电子的N型GaN层。
进一步的，多量子阱层包括在x个周期性交替排布的量子阱层和量子垒层交替生长制得，具体的，其量子阱层先排布在N型GaN层上，量子垒层再排布在量子阱层上，然后周期性的交替排布量子阱层和量子垒层，使得最终组合成该多量子阱层。具体的，量子阱层和量子垒层交替排布的周期x取值范围为：8≤x≤12；作为本发明的一个优选实施例，其x优选的可以为10，也即是说，其多量子阱层由量子阱层和量子垒层交替排布10次组合构成。进一步的，量子阱层为InGaN层，量子垒层为GaN层。作为本发明的一个示例，量子阱层的厚度为1-3 nm，量子垒层的厚度为5-10 nm。同时一个周期中量子阱层和量子垒层的总厚度为6-13nm。
具体的，生长量子阱层的反应室生长温度为750-800 ℃，压力为150-250 torr，承载硅衬底的石墨基座转速为600-1000转/min，通入流量为50-100 slm的NH3作为N（氮）源，通入流量为300-500 sccm的TEGa作为Ga（镓）源，通入流量为1500-2500 sccm的TMIn作为In（铟）源，使得生长出InGaN量子阱层，并控制所沉积的InGaN量子阱层厚度为2 nm。
进一步的，生长量子垒层的反应室温度为850-900℃，压力为150-250 torr，承载硅衬底的石墨基座转速为600-1000转/min，通入流量为50-100slm的NH3作为N（氮）源，通入流量为500-800 sccm的TEGa作为Ga（镓）源，使得生长出GaN量子垒层，并控制所沉积的GaN量子垒层厚度为8 nm。
进一步的，其P型GaN层的具体沉积工艺为：将反应室温度升高至970℃，压力控制在150-250 torr，承载硅衬底的石墨盘转速控制在800-1200转/min，通入流量为40-90 slm的NH3做为N（氮）源，流量为600-1100 sccm的TEGa作为Ga（镓）源，通入二茂镁(CP2Mg)作为P型掺杂剂，其中Mg的掺杂浓度为1.7×E19 atoms/cm3，使得生长出掺Mg的GaN层，并控制所沉积的掺Mg的P型氮化镓层厚度为50-120 nm。其中该P型GaN层是作为提供空穴的主要外延层，因此在生长GaN时通入CP2Mg提供Mg元素，其中Mg为二价元素，而GaN中Ga为三价元素，此时Mg原子替换Ga原子时会提供空穴，从而形成提供空穴的P型GaN层，同时通过适量浓度的Mg掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错，阻断位错的进一步延伸。
综上，本发明上述实施例当中的一种低缺陷密度硅基氮化镓半导体外延片制作方法，通过在硅衬底与氮化物功能层之间设有复合缺陷过滤层，其复合缺陷过滤层包括第一缺陷过滤层、第二缺陷过滤层及第三缺陷过滤层，且各层生长过程中的生长压力逐次增加，通入氢气流量及均值生长温度均逐次减小。此时通过步进式升高调控复合缺陷过滤层的反应腔内生长压力，使得有效增加了分子的平均自由能，侧向生长速率增加，并且减少了TMAl和NH3分子碰撞几率，减少了寄生预反应，使得外延表面更加平滑，缺陷密度明显降低，晶体质量明显提升。通过梯度式下降调控复合缺陷过滤层中的通入氢气流量，使得有效提高了Al原子的迁移率，同时减少了C（碳）杂质的并入，大幅度的降低了晶界和位错缺陷，使得晶体质量明显提升。通过梯度式下降调控复合缺陷过滤层的生长温度，有效提高了Al原子的迁移率，大幅度的降低了晶界和位错缺陷，晶体质量明显提升。而第一缺陷过滤层包括M层生长温度逐层增加，V/III比逐层减少的AlN层，通过控制V/III比逐层减少，利用了3D转2D生长的方式，促进位错的横向偏转，从而导致了穿透位错密度的降低。而第二缺陷过滤层包括N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层，通过控制V/III比逐层增加，位错会在每层 AlaGa1-aN的界面处进一步发生轻微的偏转，而偏转的位错相互接触后会通过形成“位错环”而湮灭，从而进一步减少穿透位错密度，从而提升外延层的晶体质量。解决了现有AlN和AlGaN材料层侧向生长不强烈，表面粗化严重，晶体质量差，位错密度高的问题。
实施例三
本发明第三实施例还提供一种低缺陷密度硅基氮化镓半导体外延片制作方法，其制作流程与上述第二实施例大抵相同，其区别在于，在本发明实施例中，其氮化物功能层为实现高电子迁移率晶体管的结构。此时具体其氮化物功能层包括依次层叠的高阻层、GaN沟道层、AlGaN势垒层和GaN帽层。此时其硅衬底、复合缺陷过滤层及氮化物功能层共同组合形成高电子迁移率晶体管（HEMT）。所述方法具体包括步骤S21至步骤S23。
步骤S21，提供一硅衬底。
其中，在本发明实施例中，其具体采用硅衬底作为外延层生长衬底，其使用时可以为图形化硅衬底或平片硅衬底。所选硅衬底可为2英寸，4英寸，6英寸，8英寸任意一种尺寸，具体的，在本实施例中采用4英寸硅衬底作为外延层生长衬底。
进一步的，本发明采用金属有机化学气相沉积（MOCVD）设备生长外延片。其中采用高纯氨气（NH3）作为N（氮）源，三甲基镓（TMGa）及三乙基镓（TEGa）作为Ga（镓）源，三甲基铟（TMIn）为In（铟）源，三甲基铝（TMAl）作为Al（铝）源，其中硅烷（SiH4）作为N型掺杂剂，二茂镁（CP2Mg）作为P型掺杂剂。同时采用高纯H2（氢气）或N2（氮气）作为载气。
具体的，先将硅衬底放置于MOCVD反应室里，在温度在1000-1150 ℃条件下，采用H2、NH3高温处理硅衬底4-15分钟，以免硅衬底表面发生氧化或表面沾污，以清洁硅衬底表面。
步骤S22，在硅衬底上沉积复合缺陷过滤层，复合缺陷过滤层由生长压力逐次增加、通入氢气流量及均值生长温度均逐次减小的第一缺陷过滤层、第二缺陷过滤层及第三缺陷过滤层依次层叠生长制得，第一缺陷过滤层由M层生长温度逐层增加，V/III比逐层减少的AlN层依次层叠生长制得，第二缺陷过滤层由N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层依次层叠生长制得，其中a取值范围为：0.05≤a≤0.8，第三缺陷过滤层由L层生长压力逐层增加的GaN层依次层叠生长制得，V/III比为通入的V族源与III族源的流量的摩尔质量的比值。
其中，在本发明实施例中，第一缺陷过滤层由M层生长温度逐层增加，V/III比逐层减少的AlN层依次层叠生长制得，其中第一缺陷过滤层中AlN层的层数M取值范围为：2≤M≤5，其第一缺陷过滤层生长过程中的生长温度为1060-1500℃，V/III比为60-300，通入的氢气流量大于等于200 sccm，生长压力为50-70 torr。同时第一缺陷过滤层的厚度小于等于1um，每层AlN层的厚度小于等于0.5 um。需要指出的是，在第一缺陷过滤层为M层层叠的AlN层时，其V/III比为通入的N源（NH3）与通入的Al源（TMAl）的流量的摩尔质量的比值。
具体在本发明实施例中，其第一缺陷过滤层为两层生长温度间隔70℃逐层递增的AlN层，其中AlN层的具体沉积工艺为：将反应室的温度控制在1080-1155 ℃，生长压力控制在50-70 torr，石墨基座转速控制在800-1000转/min，V/III比范围控制在50-150，通入流量为200-220 slm的H2(氢气)作为载气，通入流量为2-10 slm的NH3作为N（氮）源，通入流量为300-500sccm的TMAl作为Al（铝）源，使得生长出AlN层，并控制所沉积的AlN缓冲层厚度为0.6um。作为本发明的一个示例，其可以具体反应腔压力为70 torr, 第一层AlN层的生长温度为1085℃，通入流量为2 slm的NH3，及通入流量为350 sccm的TMAl，通入流量为205 slm的H2(氢气)作为载气，其V/III比为110，生长厚度为0.3 um。第二层AlN层生长温度为1155℃，通入流量为2 slm的NH3，及通入流量为450 sccm的TMAl，通入流量为205 slm的H2(氢气)作为载气，其V/III比为80，生长厚度为0.3 um。
其中，在本发明实施例中，第二缺陷过滤层由N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层依次层叠生长制得，其中a取值范围为：0.05≤a≤0.8，其根据实际使用需要对第二缺陷过滤层中的各层AlaGa1-aN层中的a进行设置，在此不做具体限定。第二缺陷过滤层中AlaGa1-aN层的层数N取值范围为：2≤N≤5；其第二缺陷过滤层生长过程中的生长温度为1060-1500℃，V/III比为100-500，通入的氢气流量小于等于150 sccm，生长压力为75-95 torr。同时第二缺陷过滤层的厚度小于等于2 um，每层AlaGa1-aN层的厚度小于等于0.5um。需要指出的是，在第二缺陷过滤层为N层层叠的AlaGa1-aN层时，其V/III比为通入的N源（NH3）与通入的Ga源（TMGa）和Al源（TMAl）的流量的摩尔质量的比值。
具体在本发明实施例中，第二缺陷过滤层为三层Al组分逐渐递增的AlaGa1-aN层，其AlaGa1-aN层的具体沉积工艺为：将反应室的温度控制在1060-1100 ℃，压力控制在75-95torr，石墨基座转速控制在1000-1200转/min，V/III比范围控制在100-350，通入流量为80-120 slm的H2(氢气)作为载气，通入流量为5-50 slm的NH3作为N（氮）源，通入流量为100-450sccm的TMAl作为Al（铝）源，通入流量为20-500 sccm的TMGa，使得生长出AlaGa1-aN层层，并控制所沉积的AlaGa1-aN层厚度为1.2 um。作为本发明的一个示例，其可以具体反应腔压力为80 torr, 第一层AlaGa1-aN层生长温度为1100℃，通入流量为8 slm的NH3，及通入流量为410 sccm的TMAl，通入流量为30 sccm的TMGa，通入流量为115 slm的H2(氢气)作为载气，其V/III比为155，生长厚度为0.5um; 第二层AlaGa1-aN层生长温度为1100 ℃，通入流量为30slm的NH3，及通入流量为300sccm的TMAl，通入流量为90 sccm的TMGa，通入流量为100 slm的H2(氢气)作为载气，其V/III比为270，生长厚度为0.5um；第三层AlaGa1-aN层生长温度为1060℃，通入流量为20 slm的NH3，及通入流量为210 sccm的TMAl，通入流量为210 sccm的TMGa，通入流量为100slm的H2(氢气)作为载气，其V/III比为350，生长厚度为0.2 um。
其中，在本发明实施例中，第三缺陷过滤层由L层生长压力逐层增加的GaN层依次层叠生长制得，其中第三缺陷过滤层中GaN层的层数L取值范围为：2≤L≤5，其第三缺陷过滤层生长过程中的生长温度为1080-1100℃，V/III比为150-500，通入的氢气流量小于等于100 sccm，生长压力为100-150 torr。同时第三缺陷过滤层的厚度小于等于2um，每层GaN层的厚度小于等于0.5 um。
具体在本发明实施例中，第三缺陷过滤层为两层生长压力逐渐增加的GaN层，其GaN层的具体沉积工艺为：将反应室的温度控制在1080-1100℃，其中生长压力控制在100-150torr，石墨基座转速控制在1000-1200转/min，V/III比范围控制在150-400，通入流量为80-100slm 的H2(氢气)作为载气，通入流量为30-100slm 的NH3作为N（氮）源，通入流量为300-1000sccm的TMGa作为Ga（镓）源，使得生长出GaN层，并控制所沉积的GaN层厚度为1.5um。作为本发明的一个示例，其第一层GaN层生长压力为100 torr，生长温度为1080℃，通入流量为80 slm的NH3，及通入流量为900 sccm的TMGa，通入流量为100 slm的H2(氢气)作为载气，其V/III比为380，生长厚度为0.5um; 第二层GaN层生长温度为1090℃，通入流量为90 slm的NH3，及通入流量为1000 sccm的TMGa，通入流量为100 slm的H2(氢气)作为载气，其V/III比为420，生长厚度为1um。
步骤S23，在复合缺陷过滤层上沉积氮化物功能层。
其中，当在硅衬底上沉积复合缺陷过滤层完成后，其进一步的在复合缺陷过滤层上沉积氮化物功能层，其中氮化物功能层为实现发光二极管、高电子迁移率晶体管、半导体激光器、光电探测器中的任意一种结构。具体在本发明实施例中，其氮化物功能层为实现高电子迁移率晶体管的结构，具体其氮化物功能层包括依次层叠的高阻层、GaN沟道层、AlGaN势垒层和GaN帽层。其中该高阻层可以为GaN层或ALGaN层。此时其硅衬底、复合缺陷过滤层及氮化物功能层共同组合形成高电子迁移率晶体管（HEMT）。
因此具体的在复合缺陷过滤层上沉积氮化物功能层的步骤包括：在复合缺陷过滤层上依次沉积高阻层、GaN沟道层、AlGaN势垒层和GaN帽层。
进一步的，在本发明实施例中，其高阻层具体为GaN层，因此其高阻层的具体沉积工艺为：将反应室温度降低至900℃，压力控制在30-200 torr，石墨基座转速控制在800-1200转/min，通入流量为40-90 slm的NH3作为N（氮）源，通入流量为300-1200 sccm的TMGa作为Ga（镓）源，通入流量为5-20slm 的H2(氢气)作为载气，使得生长出高含C（碳）的GaN高阻层，并控制所沉积的高含C（碳）的GaN高阻层厚度为100-300 nm。
进一步的，其GaN沟道层的具体沉积工艺为：将反应室温度降低至1000-1100 ℃，压力控制在150-300 torr，石墨基座转速控制在800-1200转/min，通入流量为30-80 slm的NH3做为N（氮）源，通入流量为50-200 slm的H2(氢气)作为载气，通入流量为200-500 sccm的TMGa作为Ga（镓）源，使得生长出GaN沟道层，并控制所沉积的GaN沟道层厚度为100-800 nm。
进一步的，其AlGaN势垒层的具体沉积工艺为：将反应室温度升高至1000-1100℃，压力控制在100-200 torr，石墨基座转速控制在800-1200转/min，通入流量为30-90 slm的NH3作为N（氮）源，通入流量为10-50 sccm的TMGa作为Ga（镓）源，通入流量为50-500 sccm的TMAl作为Al（铝）源，通入流量为60-200 slm的H2(氢气)作为载气，通入流量为20-50 sccm的SiH4作为Si（硅）源使得生长出AlGaN势垒层，并控制所沉积的AlGaN势垒层厚度为20-500nm。
进一步的，其GaN帽层的具体沉积工艺为：将反应室温度升高至1000-1100℃，压力控制在100-200 torr，石墨基座转速控制在800-1200转/min，通入流量为30-90 slm的NH3作为N（氮）源，通入流量为10-50 sccm的TMGa作为Ga（镓）源，通入流量为60-200 slm的H2(氢气)作为载气，通入流量为20-50 sccm的SiH4作为Si（硅）源使得生长出GaN帽层，并控制所沉积的GaN帽层厚度为20-100 nm。
依照传统制作方法以及上述第二实施例和第三实施例的制作方法分别制作外延片，并用原子力显微镜（AFM）测量每片外延片中心位置的位错密度数据，结果如表1所示：
ID 迎风面位置位错密度（E8/CM²） 中心位置位错密度（E8/CM²） 背风面位置位错密度（E8/CM²） 平均位错密度（E8/CM²）
现有传统结构 1.826 1.989 1.912 1.909
第二实施例 1.519 1.525 1.482 1.509
第三实施例 1.318 1.438 1.339 1.365
表1
由上表可以得出，本发明第二实施例及第三实施例提供的硅基氮化镓半导体外延片制作方法所制作的外延片相较于传统制作方法所制作的现有传统结构外延片，其位错密度分别下降26.5%和39.8%，因此有效了降低了位错密度，提升晶体质量。
综上，本发明上述实施例当中的一种低缺陷密度硅基氮化镓半导体外延片制作方法，通过在硅衬底与氮化物功能层之间设有复合缺陷过滤层，其复合缺陷过滤层包括第一缺陷过滤层、第二缺陷过滤层及第三缺陷过滤层，且各层生长过程中的生长压力逐次增加，通入氢气流量及均值生长温度均逐次减小。此时通过步进式升高调控复合缺陷过滤层的反应腔内生长压力，使得有效增加了分子的平均自由能，侧向生长速率增加，并且减少了TMAl和NH3分子碰撞几率，减少了寄生预反应，使得外延表面更加平滑，缺陷密度明显降低，晶体质量明显提升。通过梯度式下降调控复合缺陷过滤层中的通入氢气流量，使得有效提高了Al原子的迁移率，同时减少了C（碳）杂质的并入，大幅度的降低了晶界和位错缺陷，使得晶体质量明显提升。通过梯度式下降调控复合缺陷过滤层的生长温度，有效提高了Al原子的迁移率，大幅度的降低了晶界和位错缺陷，晶体质量明显提升。而第一缺陷过滤层包括M层生长温度逐层增加，V/III比逐层减少的AlN层，通过控制V/III比逐层减少，利用了3D转2D生长的方式，促进位错的横向偏转，从而导致了穿透位错密度的降低。而第二缺陷过滤层包括N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层，通过控制V/III比逐层增加，位错会在每层 AlaGa1-aN的界面处进一步发生轻微的偏转，而偏转的位错相互接触后会通过形成“位错环”而湮灭，从而进一步减少穿透位错密度，从而提升外延层的晶体质量。解决了现有AlN和AlGaN材料层侧向生长不强烈，表面粗化严重，晶体质量差，位错密度高的问题。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种低缺陷密度硅基氮化镓半导体外延片，其特征在于，包括：
硅衬底，以及在所述衬底上依次层叠的复合缺陷过滤层和氮化物功能层；
所述复合缺陷过滤层包括依次层叠的第一缺陷过滤层、第二缺陷过滤层以及第三缺陷过滤层；
所述第一缺陷过滤层、所述第二缺陷过滤层及所述第三缺陷过滤层生长过程中的生长压力逐次增加，通入氢气流量及均值生长温度均逐次减小；
所述第一缺陷过滤层包括M层生长温度逐层增加，V/III比逐层减少的AlN层；所述第二缺陷过滤层包括N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层，其中a取值范围为：0.05≤a≤0.8；所述第三缺陷过滤层包括L层生长压力逐层增加的GaN层；所述V/III比为通入的V族源与III族源的摩尔流量比。
2.根据权利要求1所述的低缺陷密度硅基氮化镓半导体外延片，其特征在于，
所述第一缺陷过滤层中AlN层的层数M取值范围为：2≤M≤5；
所述第二缺陷过滤层中AlaGa1-aN层的层数N取值范围为：2≤N≤5；
所述第三缺陷过滤层中GaN层的层数L取值范围为：2≤L≤5。
3.根据权利要求1所述的低缺陷密度硅基氮化镓半导体外延片，其特征在于，所述第一缺陷过滤层生长过程中的生长温度为1060-1500℃，V/III比为60-300，通入的氢气流量大于等于200 sccm，生长压力为50-70 torr；
所述第二缺陷过滤层生长过程中的生长温度为1060-1500℃，V/III比为100-500，通入的氢气流量小于等于150 sccm，生长压力为75-95 torr；
所述第三缺陷过滤层生长过程中的生长温度为1080-1100℃，V/III比为150-500，通入的氢气流量小于等于100 sccm，生长压力为100-150 torr。
4.根据权利要求1所述的低缺陷密度硅基氮化镓半导体外延片，其特征在于，
所述第一缺陷过滤层的厚度小于等于1 μm，每层AlN层的厚度小于等于0.5 μm；
所述第二缺陷过滤层的厚度小于等于2 μm，每层AlaGa1-aN层的厚度小于等于0.5 μm；
所述第三缺陷过滤层的厚度小于等于2μm，每层GaN层的厚度小于等于0.5 μm。
5.根据权利要求1所述的低缺陷密度硅基氮化镓半导体外延片，其特征在于，所述氮化物功能层为实现发光二极管、高电子迁移率晶体管、半导体激光器、光电探测器中的任意一种结构。
6.根据权利要求5所述的低缺陷密度硅基氮化镓半导体外延片，其特征在于，所述氮化物功能层包括依次层叠的非掺杂GaN层、N型GaN层、多量子阱层和P型GaN层。
7.根据权利要求5所述的低缺陷密度硅基氮化镓半导体外延片，其特征在于，所述氮化物功能层包括依次层叠的高阻层、GaN沟道层、AlGaN势垒层和GaN帽层。
8.一种低缺陷密度硅基氮化镓半导体外延片制作方法，其特征在于，所述方法包括：
提供一硅衬底；
在所述硅衬底上沉积复合缺陷过滤层，所述复合缺陷过滤层由生长压力逐次增加、通入氢气流量及均值生长温度均逐次减小的第一缺陷过滤层、第二缺陷过滤层及第三缺陷过滤层依次层叠生长制得，所述第一缺陷过滤层由M层生长温度逐层增加，V/III比逐层减少的AlN层依次层叠生长制得，所述第二缺陷过滤层由N层Al组分逐层减少，V/III比逐层增加的AlaGa1-aN层依次层叠生长制得，其中a取值范围为：0.05≤a≤0.8，所述第三缺陷过滤层由L层生长压力逐层增加的GaN层依次层叠生长制得，所述V/III比为通入的V族源与III族源的摩尔流量比；
在所述复合缺陷过滤层上沉积氮化物功能层。
9.根据权利要求8所述的低缺陷密度硅基氮化镓半导体外延片制作方法，其特征在于，所述第一缺陷过滤层生长过程中的生长温度为1060-1500℃，V/III比为60-300，通入的氢气流量大于等于200 sccm，生长压力为50-70 torr；
所述第二缺陷过滤层生长过程中的生长温度为1060-1500℃，V/III比为100-500，通入的氢气流量小于等于150 sccm，生长压力为75-95 torr；
所述第三缺陷过滤层生长过程中的生长温度为1080-1100℃，V/III比为150-500，通入的氢气流量小于等于100 sccm，生长压力为100-150 torr。
10.根据权利要求8所述的低缺陷密度硅基氮化镓半导体外延片制作方法，其特征在于，所述第一缺陷过滤层中AlN层的层数M取值范围为：2≤M≤5；
所述第二缺陷过滤层中AlaGa1-aN层的层数N取值范围为：2≤N≤5；
所述第三缺陷过滤层中GaN层的层数L取值范围为：2≤L≤5。
CN202210807191.7A 2022-07-11 2022-07-11 一种低缺陷密度硅基氮化镓半导体外延片及其制作方法 Active CN114864762B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210807191.7A CN114864762B (zh) 2022-07-11 2022-07-11 一种低缺陷密度硅基氮化镓半导体外延片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210807191.7A CN114864762B (zh) 2022-07-11 2022-07-11 一种低缺陷密度硅基氮化镓半导体外延片及其制作方法

Publications (2)

Publication Number Publication Date
CN114864762A CN114864762A (zh) 2022-08-05
CN114864762B true CN114864762B (zh) 2022-09-27

Family

ID=82626999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210807191.7A Active CN114864762B (zh) 2022-07-11 2022-07-11 一种低缺陷密度硅基氮化镓半导体外延片及其制作方法

Country Status (1)

Country Link
CN (1) CN114864762B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657232B2 (en) * 2000-04-17 2003-12-02 Virginia Commonwealth University Defect reduction in GaN and related materials
US7112830B2 (en) * 2002-11-25 2006-09-26 Apa Enterprises, Inc. Super lattice modification of overlying transistor
WO2008024991A2 (en) * 2006-08-24 2008-02-28 Hongxing Jiang Er doped iii-nitride materials and devices synthesized by mocvd
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
CN104037287B (zh) * 2014-06-10 2017-01-11 广州市众拓光电科技有限公司 生长在Si衬底上的LED外延片及其制备方法
CN105655238B (zh) * 2016-03-08 2018-05-15 西安电子科技大学 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法
CN108878609B (zh) * 2018-06-25 2019-11-08 湘能华磊光电股份有限公司 Led的aln缓冲层及其外延生长方法
CN109545913A (zh) * 2018-10-30 2019-03-29 江苏晶曌半导体有限公司 一种Si衬底大功率绿光LED外延结构的优化方法
WO2020111789A2 (ko) * 2018-11-30 2020-06-04 한국산업기술대학교산학협력단 질화알루미늄 기반 트랜지스터의 제조 방법
CN111312585B (zh) * 2020-03-05 2023-12-12 润新微电子(大连)有限公司 一种低位错密度氮化物的外延层生长方法
CN112216742B (zh) * 2020-08-28 2023-03-14 华灿光电（浙江）有限公司 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN114649194A (zh) * 2022-01-27 2022-06-21 华灿光电（浙江）有限公司 提高晶体质量的掺硼硅衬底hemt外延片制备方法

Also Published As

Publication number Publication date
CN114864762A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
CN114420807B (zh) 发光二极管外延片及其制备方法
CN114628555B (zh) 发光二极管外延片及其制备方法
CN114695612B (zh) 一种氮化镓基发光二极管外延结构及其制备方法
CN115714155A (zh) 深紫外发光二极管外延片及其制备方法、深紫外发光二极管
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114975704A (zh) 一种led外延片及制备方法
CN114824004B (zh) 一种led外延结构及其制备方法
CN114864770A (zh) 一种硅基氮化镓外延片及其制作方法
CN109888068B (zh) 近紫外发光二极管外延片及其制备方法
CN115207177A (zh) 发光二极管外延片及其制备方法
CN114824007A (zh) 一种发光二极管外延结构及其制备方法
CN115692553A (zh) 深紫外发光二极管外延片及其制备方法
CN114883460A (zh) 发光二极管外延片及其制备方法
CN115020558A (zh) 一种高复合效率的发光二极管外延片及其制备方法
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN116190520A (zh) 提高波长良率的led外延片及其制备方法、led芯片
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN115842077A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN115986018A (zh) 一种外延片、外延片制备方法及发光二极管
CN116314510B (zh) 复合非掺杂AlGaN层及制备方法、外延片及LED
CN114864762B (zh) 一种低缺陷密度硅基氮化镓半导体外延片及其制作方法
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN114725256B (zh) 一种iii族氮化物外延结构及其制备方法
CN115377260A (zh) 一种led外延片、制备方法及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant