CN114822259A - 显示面板和显示装置 - Google Patents

Abstract

本申请公开了一种显示面板和显示装置，显示面板包括显示区以及围绕显示区设置的非显示区；非显示区包括在第一方向上与显示区相邻设置的电路区以及位于电路区远离显示区一侧的扇出走线区；扇出走线区包括具有在第二方向上长度逐渐减小的多条第一扇出走线的第一扇出走线组，第二方向和第一方向相互垂直；电路区包括在第二方向上依次分布且与多条第一扇出走线一一对应连接的多个第一子电路区；多个第一子电路区靠近显示区的一边与第二方向平行且位于同一条直线上，且多个第一子电路区在第一方向上的宽度在第二方向上逐渐减小。本申请可以在满足像素充电需求的基础上，减小非显示区的电路区和扇出走线区占据的面积，以实现窄边框化。

Description

显示面板和显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种显示面板和显示装置。

背景技术

随着显示技术的发展，显示装置要求轻薄化、窄边框，以提升用户的使用体验。

图1是一种示例性的显示面板1’的示意图，包括显示区2’和非显示区3’，其中，非显示区3’中依次设置有多路分解器(demux)电路区4’、扇出走线区5’和绑定区6’。通常，多路分解器电路区4’、扇出走线区5’以及绑定区6’所在的非显示区成为下边框区。

其中，多路分解器电路区4’中设置的多路分解器用于向显示面板1’中的数据线传输数据信号，以匹配驱动芯片引脚与显示区内信号线的数量失衡，实现信号的分时传输。由于扇出走线区5’中位于两侧的扇出走线的长度较大，即阻抗较大，为了满足像素充电需求，需要将多路分解器电路区4’的尺寸设计较大，导致多路分解器电路区4’占用空间较多，不利于实现窄边框化。

发明内容

本申请提供一种显示面板和显示装置，可以在满足像素充电需求的基础上，减小非显示区的电路区和扇出走线区占据的面积，以实现窄边框化。

本申请提供一种显示面板，包括显示区以及围绕所述显示区设置的非显示区；所述非显示区包括在第一方向上与所述显示区相邻设置的电路区以及位于所述电路区远离所述显示区一侧的扇出走线区；

所述扇出走线区包括第一扇出走线组；所述第一扇出走线组包括在第二方向上长度逐渐减小的多条第一扇出走线，所述第二方向和所述第一方向相互垂直；

所述电路区包括在所述第二方向上依次分布且与多条所述第一扇出走线一一对应连接的多个第一子电路区；多个所述第一子电路区靠近所述显示区的一边与所述第二方向平行且位于同一条直线上，且多个所述第一子电路区在所述第一方向上的宽度在所述第二方向上逐渐减小。

可选地，多个所述第一子电路区远离所述显示区的一侧呈阶梯状。

可选地，每个所述第一子电路区设有一第一多路分解器电路；所述第一多路分解器电路包括与对应的所述第一扇出走线电连接的至少两个第一开关晶体管；每个所述第一子电路区中的所述第一开关晶体管的数量相同；

所述第一开关晶体管的沟道尺寸与对应的所述第一子电路区在所述第一方向上的宽度正向相关。

可选地，所述非显示区还包括位于所述扇出走线区远离所述电路区的绑定区；

所述第一扇出走线包括依次连接的第一走线段、第二走线段和第三走线段；所述第一走线段的一端和对应的所述第一子电路区连接，另一端在第一节点处与所述第二走线段的一端连接；所述第二走线段的另一端在第二节点处与所述第三走线段的一端连接，所述第三走线段的另一端与所述绑定区连接；

多条所述第一扇出走线中的所述第一节点相互连接形成的线段位于同一直线上且延伸方向与所述第一方向之间的夹角为锐角；多条所述第一扇出走线中的所述第二节点相互连接形成的线段位于同一直线上且延伸方向与所述第一方向之间的夹角为锐角。

可选地，所述扇出走线区还包括在所述第二方向上与所述第一扇出走线组并排设置的第二扇出走线组；所述第一扇出走线组中长度较小的所述第一扇出走线靠近所述第二扇出走线组设置；所述第二扇出走线组包括在朝所述第一扇出走线组的方向上长度逐渐减小的多条第二扇出走线；

所述电路区还包括在所述第二方向上与所述多个第一子电路区并排设置的多个第二子电路区；多个所述第二子电路区与多个所述第二扇出走线一一对应电连接；多个所述第二子电路区与多个所述第一子电路区靠近所述显示区的一边位于同一条直线上，且多个所述第二子电路区在所述第一方向上的宽度在朝所述第一子电路区的方向上逐渐减小。

可选地，每个所述第二子电路区设有一第二多路分解器电路；所述第二多路分解器电路包括与对应的所述第二扇出走线电连接的至少两个第二开关晶体管；每个所述第二子电路区中的所述第二开关晶体管的数量相同；

所述第二开关晶体管的沟道尺寸与对应的所述第二子电路区的在所述第一方向上的宽度正向相关。

可选地，所述第一扇出走线组和所述第二扇出走线组在所述第一方向上轴对称，且多个所述第一子电路区与多个所述第二子电路区在所述第一方向上轴对称。

可选地，所述扇出走线区还包括位于所述第一扇出走线组和所述第二扇出走线组之间的第三扇出走线组；所述第三扇出走线组包括多条第三扇出走线，任意一条所述第三扇出走线的长度小于与所述第三扇出走线组相邻设置的所述第一扇出走线和所述第二扇出走线中的任意一个的长度；

所述电路区还包括位于所述多个第一子电路区和所述多个第二子电路区之间且在所述第二方向上分布的多个第三子电路区；多个所述第三子电路区与多个所述第三扇出走线一一对应连接；

多个所述第三子电路区与多个所述第一子电路区靠近所述显示区的一边位于同一直线上，且多个所述第三子电路区远离所述显示区的一边位于同一直线上且与所述第二方向平行设置；多个所述第三子电路区在所述第一方向上的宽度小于与所述第三子电路区相邻的所述第一子电路区和所述第二子电路区中任意一个在所述第一方向上的宽度。

可选地，每个所述第三子电路区设有一第三多路分解器电路；所述第三多路分解器电路包括与对应的所述第三扇出走线电连接的至少两个第三开关晶体管；每个所述第三子电路区中的所述第三开关晶体管的数量相同；

所述第二开关晶体管的沟道尺寸与对应的所述第三子电路区的在所述第一方向上的宽度正向相关。

本申请还提供一种显示装置，包括前述显示面板和与所述显示面板电连接的驱动电路板；所述驱动电路板与所述第一扇出走线组远离所述电路区的一侧电连接。

本申请提供的显示面板和显示装置，扇出走线区的多条第一扇出走线在第二方向上长度逐渐减小，即阻抗逐渐减小，在满足像素充电需求的基础上，电路区中与多条第一扇出走线对应连接的多个第一子电路区在第一方向上的宽度在第二方向上逐渐减小，使得电路区远离显示区的一侧呈内凹状，有效的减小了电路区占据的面积，使得扇出走线区可以朝向显示区的方向移动，有利于实现窄边框化。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为一种示例性的显示面板的结构示意图。

图2为本申请实施例提供的显示面板的结构示意图。

图3为图2中电路区、扇出走线区和绑定区的放大示意图。

图4为本申请实施例提供的第一多路分解器电路的示意图。

图5为本申请实施例提供的第二多路分解器电路的示意图。

图6为本申请实施例提供的第三多路分解器电路的示意图。

图7为本申请实施例提供的显示面板与图1提供的示例性的显示面板中的电路区、扇出走线区和绑定区的总高度对比图。

图8为本申请实施例提供的一种显示装置的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

在图1所示的一种示例性的显示面板1’中，由于扇出走线区5’中位于两侧的扇出走线的长度较大，即阻抗较大，为了满足像素充电需求，通常将多路分解器电路区4’的尺寸设计较大，且该多路分解器电路区4’在第一方向上的宽度处处相等，例如宽度为W1，导致多路分解器电路区4’占据的空间较大，不利于实现窄边框化。

如图2和图3所示，为了解决上述问题，本申请实施例提供了一种显示面板1，显示面板1包括显示区2以及围绕显示区2设置的非显示区3；非显示区3包括在第一方向(例如竖直向下的方向)上与显示区2相邻设置的电路区4以及位于电路区4远离显示区2一侧的扇出走线区5；扇出走线区5包括第一扇出走线组6；第一扇出走线组6包括在第二方向(例如水平向右的方向)上长度逐渐减小(即阻抗逐渐减小)的多条第一扇出走线7，第二方向和第一方向相互垂直；电路区4包括在第二方向上依次分布且与多条第一扇出走线7一一对应连接的多个第一子电路区8；多个第一子电路区8靠近显示区2的一边与第二方向平行且位于同一条直线上，且多个第一子电路区8在第一方向上的宽度W在第二方向上逐渐减小。

需要说明的是，本申请中，扇出走线区的扇出走线的长度与阻抗正向相关。

可以理解的，多条第一扇出走线7在第一方向上的高度在第二方向上逐渐增大。

具体的，如图3和图4所示，每个第一子电路区8设有一第一多路分解器电路9；第一多路分解器电路9包括与对应的第一扇出走线7电连接的至少两个第一开关晶体管T1；每个第一子电路区8中的第一开关晶体管T1的数量相同；第一开关晶体管T1的沟道尺寸(例如沟道长度)与对应的第一子电路区8在第一方向上的宽度正向相关。需要说明的是，本申请实施例对第一多路分解器电路9中的第一开关晶体管T1的数量不做限制，为方便描述，本申请实施例以两个第一开关晶体管T1为例进行描述。

可以理解的，第一子电路区8在第一方向上的宽度越大，则其面积越大，且对应的第一开关晶体管T1的的沟道尺寸越大。

在一具体实施方式中，如图4所示，每个第一多路分解器电路9包括两个第一开关晶体管T1以及与两个第一开关晶体管T1的栅极一一对应电连接的两条控制信号线(CK1，CK2)；两个第一开关晶体管T1的第一极分别与显示区2的两条数据线(D(m)，D(m+a))对应电连接，m和a为正整数，且两个第一开关晶体管T1的第二极与同一条第一扇出走线7(例如S(m))电连接。可以理解的，多个第一子电路区8共用两条控制信号线(CK1，CK2)；第一极为源极和漏极中的任意一种，第二极为源极和漏极中不同于第一极的一种。第一多路分解器电路9可以将对应的一条第一扇出走线7上的数据信号分时传递给两条不同的数据线。

具体的，对于阻抗较大的第一扇出走线7，为了满足像素充电需求(保证数据信号正常传递)，与其对应连接的第一子电路区8的尺寸(例如在垂直于显示面板1方向上的投影面积)设计较大；对于阻抗较小的第一扇出走线7，与其对应连接的第一子电路区8的尺寸可以设计较小，只要满足像素充电需求即可。由于第一扇出走线组6中的多条第一扇出走线7在第二方向上阻抗逐渐减小，故对应的多个第一子电路区8在第二方向上的尺寸逐渐减小。可以理解的，本申请的第一子电路区8的尺寸与对应的第一扇出走线7的阻抗相匹配，以满足像素充电需求。

具体的，如图3所示，多个第一子电路区8靠近显示区2的一边与第二方向平行且位于同一条直线上，且多个第一子电路区8在第一方向上的宽度在第二方向上逐渐减小，即多个第一子电路区8远离显示区2的一侧呈渐变式变化，具体表现为电路区4远离显示区2的一侧朝向显示区2的方向内凹。与图1所示的示例性的显示面板1’中的电路区4’相比，本申请中的电路区4的面积有效的减小了，使得扇出走线区5的位置可以朝向显示区2的方向移动，从而减小了电路区4和扇出走线区5占据的非显示区3的面积，有利于减小下边框。

在一具体实施方式中，多个第一子电路区8远离显示区2的一侧呈阶梯状；每个第一子电路区8靠近显示区2的一边的长度相等，且每个第一子电路区8远离显示区2的一边的长度相等。可以理解的，每个第一子电路区8远离显示区2的一边与第二方向平行。

具体的，如图3所示，非显示区3还包括位于扇出走线区5远离电路区4的绑定区10；第一扇出走线7包括依次连接的第一走线段11、第二走线段12和第三走线段13；第一走线段11的一端和对应的第一子电路区8连接，另一端在第一节点P处与第二走线段12的一端连接；第二走线段12的另一端在第二节点Q处与第三走线段13的一端连接，第三走线段13的另一端与绑定区10连接；多条第一扇出走线7中的第一节点P相互连接形成的线段位于同一直线上且延伸方向与第一方向之间的夹角为锐角；多条第一扇出走线7中的第二节点Q相互连接形成的线段位于同一直线上且延伸方向与第一方向之间的夹角为锐角。

在一具体实施方式中，第一走线段11和第三走线段13的延伸方向与第一方向平行，第二走线段12与第一走线段11之间的夹角为钝角，且第二走线段12与第三走线段13之间的夹角为钝角。

具体的，可以通过调整第一扇出走线7的第二走线段12的延伸方向偏离第一方向的角度或调整多个第一扇出走线7之间的线距(pitch)，使多条第一扇出走线7中的第一节点P相互连接形成的线段位于同一直线上且延伸方向与第一方向之间的夹角为锐角。

具体的，如图3所示，扇出走线区5还包括在第二方向上与第一扇出走线组6并排设置的第二扇出走线组14；第一扇出走线组6中长度较小的第一扇出走线7靠近第二扇出走线组14设置；第二扇出走线组14包括在朝向第一扇出走线组6的方向上长度逐渐减小的多条第二扇出走线15。相应的，电路区4还包括在第二方向上与多个第一子电路区8并排设置的多个第二子电路区16；多个第二子电路区16与多个第二扇出走线15一一对应电连接；多个第二子电路区16与多个第一子电路区8靠近显示区2的一边位于同一条直线上，且多个第二子电路区16在第一方向上的宽度在朝向第一子电路区8的方向上逐渐减小。

具体的，如图3和图5所示，每个第二子电路区16设有一第二多路分解器电路17；第二多路分解器电路17包括与对应的第二扇出走线15电连接的至少两个第二开关晶体管T2；每个第二子电路区16中的第二开关晶体管T2的数量相同；第二开关晶体管T2的沟道尺寸与对应的第二子电路区16在第一方向上的宽度正向相关。

在一具体实施方式中，每个第二多路分解器电路17包括两个第二开关晶体管T2以及与两个第二开关晶体管T2的栅极一一对应电连接的两条控制信号线(CK1，CK2)；两个第二开关晶体管T2的第一极分别与显示区2的两条数据线(D(n)，D(n+b))对应电连接，n和b为正整数，且两个第二开关晶体管T2的第二极与同一条第二扇出走线15(例如S(n))电连接。可以理解的，多个第二子电路区16共用两条控制信号线(CK1，CK2)。第二多路分解器电路17可以将对应的一条第二扇出走线15上的数据信号分时传递给两条不同的数据线。

具体的，第一扇出走线组6和第二扇出走线组14在第一方向上轴对称，且多个第一子电路区8与多个第二子电路区16在第一方向上轴对称；第一多路分解器电路9中的第一开关晶体管T1的数量和第二多路分解器电路17中的第二开关晶体管T2的数量相同。

可以理解的，多个第二扇出走线15与多个第一扇出走线7在第一方向上轴对称。具体的，多条第二扇出走线15的长度在朝向第一扇出走线组6的方向上逐渐减小；且多条第二扇出走线15在第一方向上的高度在朝向第一扇出走线组6的方向上逐渐增大。

在一具体实施方式中，如图3所示，扇出走线区5还包括位于第一扇出走线组6和第二扇出走线组14之间的第三扇出走线组18；第三扇出走线组18包括多条第三扇出走线19，任意一条第三扇出走线19的长度小于与第三扇出走线组18相邻设置的第一扇出走线7和第二扇出走线15中任意一个的长度。

相应的，电路区4还包括位于多个第一子电路区8和多个第二子电路区16之间且在第二方向上分布的多个第三子电路区20；多个第三子电路区20与多个第三扇出走线19一一对应连接；多个第三子电路区20与多个第一子电路区8靠近显示区2的一边位于同一直线上，且多个第三子电路区20远离显示区2的一边位于同一直线上且与第二方向平行设置；多个第三子电路区20在第一方向上的宽度小于与第三子电路区20相邻的第一子电路区8和第二子电路区16中任意一个在第一方向上的宽度。

具体的，为了更好的区分多个第一子电路区8、多个第二子电路区16和多个第三子电路区20，可以将多个第一子电路区8占据的区域称为第一电路区22，将多个第二子电路区16占据的区域称为第二电路区23，且将多个第三子电路区20占据的区域称为第三电路区24；其中，第一电路区22、第三电路区24和第二电路区23依次邻接。

具体的，如图3和图6所示，每个第三子电路区20设有一第三多路分解器电路21；第三多路分解器电路21包括与对应的第三扇出走线19电连接的至少两个第三开关晶体管T3；每个第三子电路区20中的第三开关晶体管T3的数量相同。第二开关晶体管T2的沟道尺寸与对应的第三子电路区20在第一方向上的宽度正向相关；且第二开关晶体管T2的沟道尺寸较任意一个第一开关晶体管T1的沟道尺寸和任意一个第二开关晶体管T2的沟道尺寸小。第三多路分解器电路21中的第三开关晶体管T3的数量和第二多路分解器电路17中的第二开关晶体管T2的数量相同。

可以理解的，第三多路分解器电路21与第二多路分解器电路17以及第一多路分解器电路9共用两条控制信号线。

在一具体实施方式中，每个第三多路分解器电路21包括两个第三开关晶体管T3以及与两个第三开关晶体管T3的栅极一一对应电连接的两条控制信号线(CK1，CK2)；两个第三开关晶体管T3的第一极分别与显示区2的两条数据线(D(k)，D(k+c))对应电连接，k和c为正整数，且两个第三开关晶体管T3的第二极与同一条第三扇出走线19(例如S(k))电连接。可以理解的，多个第三子电路区20共用两条控制信号线(CK1，CK2)。第三多路分解器电路21可以将对应的一条第三扇出走线19上的数据信号分时传递给两条不同的数据线。

在一具体实施方式中，多条第三扇出走线19的阻抗相同；在另一具体实施方式中，多条第三扇出走线19的阻抗可以不同，本申请对此不做限制。

具体的，如图3所示，电路区4和扇出走线区5具有同一对称轴L；其中，多个第一子电路区8和多个第二子电路区16关于对称轴L对称，且多个第三子电路区20关于对称轴L对称；第一扇出走线组6和第二扇出走线组14关于对称轴L对称，且第三扇出走线组18中的多条第三扇出走线19关于对称轴L对称。

具体的，第一开关晶体管T1、第二开关晶体管T2和第三开关晶体管T3均为薄膜晶体管。

具体的，绑定区10用于绑定驱动IC或柔性线路板；绑定区10包括与多个第一扇出走线7、多个第二扇出走线15和多个第三扇出走线19远离电路区4的一端一一对应连接的多个绑定衬垫。

如图7所示，本申请实施例中的电路区4、扇出走线区5和绑定区10在第一方向上的总高度与图1所示的电路区4’、扇出走线区5’和绑定区6’在第一方向上的总高度之间的差值为ΔW。可以理解的，本申请较现有技术可以将下边框向显示区的方向缩窄ΔW。在一具体实施方式中，ΔW＝W1-W2；其中，W1为电路区4在第一方向上的最大宽度，W2为电路区4在第一方向上的最小宽度。当然，ΔW的值不限于此，具体由扇出走线区5中的扇出走线的布局决定。

本申请实施例中，由第一子电路区8、第二子电路区16和第三子电路区20构成的电路区4在第一方向上的宽度从两侧向对称轴L的方向上逐渐减小(例如宽度从W1减小到W2)，使得电路区4远离显示区2的一侧呈内凹状，在满足像素充电需求的基础上，有效的减小了电路区4占据的面积，使得扇出走线区5可以朝向显示区2的方向移动，有利于实现窄边框化。

需要说明的是，在另一实施例中，与前述实施例不同的在于，电路区4仅由第一子电路区8和第二子电路区16构成；对应的，扇出走线区5仅由第一扇出走线组6和第二扇出走线组14构成。当然，在另一实施例中，电路区4也可以仅有第一子电路区8或第二子电路区16构成，对应的，扇出走线区5仅由第一扇出走线组6或第二扇出走线组14构成。这些实施例中的电路区4远离显示区2的一侧均向朝显示区2的一侧内凹，使得扇出走线区5可以朝向显示区2的方向移动，有利于实现显示面板1窄边框化。

如图8所示，本申请还提供了一种显示装置25，显示装置25包括前述实施例中的显示面板1以及与显示面板1电连接的驱动电路板26。驱动电路板26与扇出走线区5中的第一扇出走线组、第二扇出走线组和第三扇出走线组远离电路区4的一侧电连接。驱动电路板26通过扇出走线区5的扇出走线和电路区4的多路分解器电路向显示区2的数据线提供数据信号。

具体的，驱动电路板26为驱动IC或柔性线路板，与绑定区10绑定连接，从而实现与扇出走线区5的扇出走线电连接。

本实施例中，电路区4在第一方向上的宽度从两侧向中间的方向上逐渐减小，使得电路区4远离显示区2的一侧呈内凹状，在满足像素充电需求的基础上，有效的减小了电路区4占据的面积，使得扇出走线区5可以朝向显示区2的方向移动，有利于实现显示装置25窄边框化。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种显示面板和显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种显示面板，其特征在于，包括显示区以及围绕所述显示区设置的非显示区；所述非显示区包括在第一方向上与所述显示区相邻设置的电路区以及位于所述电路区远离所述显示区一侧的扇出走线区；

所述扇出走线区包括第一扇出走线组；所述第一扇出走线组包括在第二方向上长度逐渐减小的多条第一扇出走线，所述第二方向和所述第一方向相互垂直；

所述电路区包括在所述第二方向上依次分布且与多条所述第一扇出走线一一对应连接的多个第一子电路区；多个所述第一子电路区靠近所述显示区的一边与所述第二方向平行且位于同一条直线上，且多个所述第一子电路区在所述第一方向上的宽度在所述第二方向上逐渐减小。

2.根据权利要求1所述的显示面板，其特征在于，多个所述第一子电路区远离所述显示区的一侧呈阶梯状。

3.根据权利要求1所述的显示面板，其特征在于，每个所述第一子电路区设有一第一多路分解器电路；所述第一多路分解器电路包括与对应的所述第一扇出走线电连接的至少两个第一开关晶体管；每个所述第一子电路区中的所述第一开关晶体管的数量相同；

所述第一开关晶体管的沟道尺寸与对应的所述第一子电路区在所述第一方向上的宽度正向相关。

4.根据权利要求1所述的显示面板，其特征在于，所述非显示区还包括位于所述扇出走线区远离所述电路区的绑定区；

所述第一扇出走线包括依次连接的第一走线段、第二走线段和第三走线段；所述第一走线段的一端和对应的所述第一子电路区连接，另一端在第一节点处与所述第二走线段的一端连接；所述第二走线段的另一端在第二节点处与所述第三走线段的一端连接，所述第三走线段的另一端与所述绑定区连接；

多条所述第一扇出走线中的所述第一节点相互连接形成的线段位于同一直线上且延伸方向与所述第一方向之间的夹角为锐角；多条所述第一扇出走线中的所述第二节点相互连接形成的线段位于同一直线上且延伸方向与所述第一方向之间的夹角为锐角。

5.根据权利要求1所述的显示面板，其特征在于，所述扇出走线区还包括在所述第二方向上与所述第一扇出走线组并排设置的第二扇出走线组；所述第一扇出走线组中长度较小的所述第一扇出走线靠近所述第二扇出走线组设置；所述第二扇出走线组包括在朝所述第一扇出走线组的方向上长度逐渐减小的多条第二扇出走线；

所述电路区还包括在所述第二方向上与所述多个第一子电路区并排设置的多个第二子电路区；多个所述第二子电路区与多个所述第二扇出走线一一对应电连接；多个所述第二子电路区与多个所述第一子电路区靠近所述显示区的一边位于同一条直线上，且多个所述第二子电路区在所述第一方向上的宽度在朝所述第一子电路区的方向上逐渐减小。

6.根据权利要求5所述的显示面板，其特征在于，每个所述第二子电路区设有一第二多路分解器电路；所述第二多路分解器电路包括与对应的所述第二扇出走线电连接的至少两个第二开关晶体管；每个所述第二子电路区中的所述第二开关晶体管的数量相同；

所述第二开关晶体管的沟道尺寸与对应的所述第二子电路区的在所述第一方向上的宽度正向相关。

7.根据权利要求6所述的显示面板，其特征在于，所述第一扇出走线组和所述第二扇出走线组在所述第一方向上轴对称，且多个所述第一子电路区与多个所述第二子电路区在所述第一方向上轴对称。

8.根据权利要求5所述的显示面板，其特征在于，所述扇出走线区还包括位于所述第一扇出走线组和所述第二扇出走线组之间的第三扇出走线组；所述第三扇出走线组包括多条第三扇出走线，任意一条所述第三扇出走线的长度小于与所述第三扇出走线组相邻设置的所述第一扇出走线和所述第二扇出走线中的任意一个的长度；

所述电路区还包括位于所述多个第一子电路区和所述多个第二子电路区之间且在所述第二方向上分布的多个第三子电路区；多个所述第三子电路区与多个所述第三扇出走线一一对应连接；

多个所述第三子电路区与多个所述第一子电路区靠近所述显示区的一边位于同一直线上，且多个所述第三子电路区远离所述显示区的一边位于同一直线上且与所述第二方向平行设置；多个所述第三子电路区在所述第一方向上的宽度小于与所述第三子电路区相邻的所述第一子电路区和所述第二子电路区中任意一个在所述第一方向上的宽度。

9.根据权利要求8所述的显示面板，其特征在于，每个所述第三子电路区设有一第三多路分解器电路；所述第三多路分解器电路包括与对应的所述第三扇出走线电连接的至少两个第三开关晶体管；每个所述第三子电路区中的所述第三开关晶体管的数量相同；

所述第二开关晶体管的沟道尺寸与对应的所述第三子电路区的在所述第一方向上的宽度正向相关。

10.一种显示装置，其特征在于，包括权利要求1至9任意一项所述的显示面板和与所述显示面板电连接的驱动电路板；所述驱动电路板与所述第一扇出走线组远离所述电路区的一侧电连接。

Images