CN114792662A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114792662A
CN114792662A CN202210172776.6A CN202210172776A CN114792662A CN 114792662 A CN114792662 A CN 114792662A CN 202210172776 A CN202210172776 A CN 202210172776A CN 114792662 A CN114792662 A CN 114792662A
Authority
CN
China
Prior art keywords
source
drain
layer
fin
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210172776.6A
Other languages
English (en)
Inventor
李韦儒
郑存甫
吴忠纬
吴志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114792662A publication Critical patent/CN114792662A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体装置。半导体装置包括有源区位于半导体基板。有源区沿着第一方向延伸。半导体装置亦包括栅极结构位于有源区上。栅极结构沿着第二方向延伸，且第二方向垂直于第一方向。此外，栅极结构接合有源区上的通道。装置还包括源极/漏极结构位于有源区上并与通道相连。源极/漏极结构在半导体基板上的投影符合六边形。

Description

半导体装置
技术领域
本发明实施例涉及半导体装置如集成电路，尤其涉及半导体装置的源极/漏极结构。
背景技术
电子产业已经历对更小、更快、且能同时支持越来越复杂的大量功能的装置的需求持续增加。为了符合这些需求，集成电路产业的持续趋势为制造低成本、高效能与低能耗的集成电路。因此达成这些目标的主要方法为减少集成电路尺寸(如最小集成电路结构的尺寸)，进而改善产能并降低相关成本。
尺寸缩小会增加集成电路制造工艺的复杂度。因此为了实现集成电路装置与其效能的持续进展，集成电路制造工艺与技术需要类似进展。举例来说，随着结构尺寸缩小，两个相连的导电体之间的接点面积持续缩小，这将造成高接点电阻。高接点电阻会抵消节点尺寸缩小所产生的任何效能改善。综上所述，虽然现存技术通常适用于其预期目的，但无法符合每一方面的需求。
发明内容
本发明一实施例关于半导体装置。装置包括有源区位于半导体基板上。有源区沿着第一方向延伸。装置亦包括栅极结构位于有源区上。栅极结构沿着第二方向延伸，且第二方向垂直于第一方向。此外，栅极结构接合有源区上的通道。装置还包括源极/漏极结构位于有源区上并与通道相连。源极/漏极结构在半导体基板上的投影符合六边形。
本发明一实施例关于半导体装置。半导体装置包括半导体基板；有源区位于半导体基板上；以及源极/漏极结构。有源区沿着第一方向延伸。源极/漏极结构位于有源区上并沿着平行于半导体基板的上表面的第一平面延伸。此外，源极/漏极结构亦位于垂直于第一方向的第二平面中。此外，源极/漏极结构沿着第一平面的第一剖面的轮廓符合六边形，而源极/漏极结构沿着第二平面的第二剖面的轮廓符合八边形。
本发明一实施例关于半导体装置的形成方法。方法包括接收工件，其具有有源区位于半导体基板上，以及栅极结构位于有源区上。方法亦包括使有源区凹陷以形成源极/漏极沟槽。方法还包括由第一前驱物形成第一源极/漏极层于源极/漏极沟槽中的有源区上。此外，方法包括由第二前驱物形成第二源极/漏极层于第一源极/漏极层上，且第二前驱物与第一前驱物不同。
附图说明
图1为本发明一些实施例中，半导体装置的三维透视图。
图2A、图2B及图2C为本发明一实施例中，图1的半导体装置其整体或部分沿着剖线A-A、B-B及C-C的剖视图。
图3为本发明多种实施例中，制作半导体装置的方法的流程图。
图4A、图5A、图6A、图7A、图8A、图9A、图10A、图11A及图12A为图1的半导体装置其整体或部分在多种制作阶段中沿着图1的剖线A-A的剖视图。
图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B及图12B为图1的半导体装置其整体或部分在多种制作阶段中沿着图1的剖线B-B的剖视图。
图4C、图5C、图6C、图7C、图8C、图9C、图10C、图11C及图12C为图1的半导体装置其整体或部分在多种制作阶段中沿着图1的剖线C-C的剖视图。
图6D、图7D、图8D、图9D及图12D为图1的半导体装置的一部分在多种制作阶段中沿着图1的剖线C-C的放大剖视图。
附图标记如下：
Δ1,Δ2:差异
α1,α2,α3,α4,β,γ1,γ2,δ1,δ2:角度
A-A,B-B,C-C:剖线
V1,V2:顶点
10:方法
12,14,16,18,20,22,24,26,28,30:步骤
100:装置
102:基板
104:鳍状结构
104a:源极/漏极区
104b:通道区
105:层状物
106:隔离结构
151:源极/漏极沟槽
151a:凹陷
202:栅极间隔物
202a,202b:栅极间隔物层
204:鳍状物侧壁间隔物
230:层间介电层
231:混合鳍状物
248:栅极堆叠
249a,249b:掩模层
250:栅极结构
300,302,304,306,310,312,314,316,318,320,322,330,332,334,350,352,354,365,358:边缘
350a,350b:顶点
360:硅化物层
370:局部接点结构
400,412,422a,422b,432a,432b,432c,452,452b,452c,460:横向宽度
410,420,420a,420b,420c,430,430a,430b,430c,450,450a,450b,450c:垂直高度
460:距离
500:源极/漏极结构
510A,510B,510C,510D:源极/漏极层
600,620,640,660:外延成长工艺
具体实施方式
下述详细描述可搭配附图说明，以利理解本发明的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
下述内容提供的不同实施例或实例可实施本发明的不同结构。下述特定构件与排列的实施例用以简化本发明内容而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“下侧”、“上方”、“上侧”或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。设备亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，当数值或数值范围的描述有“约”、“近似”或类似用语时，除非特别说明否则其包含所述数值的+/-10％。举例来说，用语“约5nm”包含的尺寸范围为4.5nm至5.5nm、4.0nm至5.0nm或类似范围。
本发明实施例一般关于半导体装置如集成电路，更特别关于半导体装置的源极/漏极结构。源极/漏极结构连接至电压的方法通常采用局部接点结构(或局部接点)，其着陆于源极/漏极结构的上表面上。随着结构尺寸持续缩小，源极/漏极结构与局部接点结构之间的接点面积亦缩小，造成接点电阻增加。电阻增加会负面影响装置效能，有时会抵消尺寸缩小所增益的大部分效能。在解决这些问题的一些方式中，可增加源极/漏极结构的尺寸。然而采用此方式所形成的装置，有时会面临关键尺寸控制的一致性下降的问题。举例来说，形成于不同区域及/或不同局部环境中的源极/漏极结构可能具有不类似的横向尺寸。这会降低可信度及/或劣化装置效能。综上所述，需要增加源极/漏极结构与局部接点之间的接点表面积，而不损失对关键尺寸一致性的控制。本发明实施例提供的方法可使源极/漏极结构达到此轮廓。
此处所述的半导体装置可为处理集成电路时制作的中间装置或其部分，其可包含静态随机存取存储器及/或其他逻辑电路、无源构件(如电阻、电容器或电感)与有源构件(如p型场效晶体管、n型场效晶体管、鳍状场效晶体管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体晶体管、双极晶体管、高电压晶体管、高频晶体管及/或其他存储器单元)。本发明实施例不限于任何特定数目的装置或装置区，或任何特定的装置型态，除非记载于权利要求中。举例来说，下述内容以三维鳍状场效晶体管装置为例。然而本发明实施例实施的相同方法及/或结构可用于平面场效晶体管装置、多栅极装置(如全绕式栅极装置或多桥通道装置)或其他类似装置。
图1为本发明一例中，依据本发明实施例建构的半导体的装置100的三维透视图。图2A、图2B及图2C为本发明一实施例中，图1的半导体装置其整体或部分分别沿着剖线A-A、B-B及C-C的剖视图。如图所示，装置100包括半导体的基板102。鳍状结构104形成于基板102上，其长度方向各自沿着x方向水平延伸，并在y方向中彼此水平地分开。x方向与y方向彼此垂直，且z方向垂直于x方向与y方向所定义的水平x-y平面。基板102的上表面平行于x-y平面。
鳍状结构104各自具有沿着x方向的源极区与漏极区。源极区与漏极区可一起视作源极/漏极区。外延的源极/漏极结构500形成于鳍状结构104的源极/漏极区之中或之上。在一些实施例中，外延的源极/漏极结构500可沿着y方向合并在一起(如合并于相邻的鳍状结构104之间)，以提供比独立的外延源极/漏极结构更大的横向宽度。鳍状结构104亦各自具有通道区104b位于源极/漏极区之间并连接源极/漏极区。通道区104b中的鳍状结构部分(或单纯通道区104b)可连接外延的源极/漏极结构500。通道区104b可与延伸方向(如沿着y方向)实质上垂直于鳍状结构104的长度方向的连续栅极结构250接合。装置100还包含隔离结构106于基板102之中或之上，使相邻的鳍状结构104彼此分开。图1与图2A至图2C已简化以方便理解大致的装置100，且未包含所有细节。多种结构的额外细节将搭配后续附图说明。
图3为本发明多种实施例中，制作半导体装置的方法的流程图。在一些实施例中，方法10制作半导体的装置100。本发明可实施额外工艺。可在方法10之前、之中与之后提供额外步骤，且方法10的额外实施例可调换、取代或省略一些下述步骤。方法10将搭配图4A至图12A、图4B至图12B、图4C至图12C与图7D至图12D说明如下。图4A至图12A、图4B至图12B与图4C至图12C分别为图1的半导体装置其整体或部分在多种制作阶段中沿着图1的剖线A-A、B-B与C-C的剖视图。图7D、图8D、图9D及图12D为图1的半导体装置的一部分在多种制作阶段中沿着图1的剖线C-C的放大剖视图。已简化图4A至图12A、图4B至图12B、图4C至图12C及图7D至图12D使附图清楚，以利理解本发明实施例的发明概念。举例来说，可省略个别剖面(如剖线A-A、B-B及C-C的剖面)之外的结构。装置100可添加额外结构，且装置100的其他实施例可置换、调整或省略一些下述结构。制作装置100的方法将搭配方法10的实施例说明如下。
如图3的步骤12与图4A至图4C所示，接收装置100(或工件)的初始结构。初始结构包括基板102。基板102可包含半导体元素(单一元素)如硅、锗及/或其他合适材料，半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟及/或其他合适材料，或半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、磷砷化镓铟及/或其他合适材料。基板102可为组成一致的单层材料。在其他实施例中，基板102可包含多个材料层，其具有类似或不同的组成以适用于制造装置。在一例中，基板102可为绝缘层上硅基板，其具有半导体硅层形成于氧化硅层上。在另一例中，基板102可包含导电层、半导体层、介电层、其他层或上述的组合。如上所述，可形成多种掺杂趋于基板102之中或之上。掺杂区可掺杂n型掺质如磷或砷及/或p型掺质如硼或铟，端视设计需求而定。掺杂区可直接形成于基板102上、p型井结构中、n型井结构中、双井结构中或采用隆起结构。掺杂区的形成方法可为注入掺质原子、原位掺杂的外延成长及/或其他合适技术。
装置100的初始结构亦包含有源区。在所述实施例中，有源区为伸长的鳍状结构，其向上凸出基板102(比如沿着z方向)。如此一来，有源区之后可视作鳍状物或鳍状结构104。鳍状结构104的长度方向沿着x方向。鳍状结构104的制作方法可采用合适工艺，包括光刻与蚀刻工艺。光刻工艺可包含形成光刻胶层于基板102上、曝光光刻胶至一图案、进行曝光后烘烤工艺、以及显影光刻胶以形成含光刻胶的掩模单元(未图示)。接着采用掩模单元以蚀刻凹陷至基板102中，留下鳍状结构104于基板102上。蚀刻工艺可包含干蚀刻、湿蚀刻、反应性离子蚀刻及/或其他合适工艺。在一些实施例中，鳍状结构104的形成方法可为双重图案化或多重图案化工艺。一般而言，双重图案化或多重图案化结合光刻与自对准工艺，其产生的图案间距小于采用单一的直接光刻工艺所得的图案间距。举例来说，可形成层状物于基板上，并采用光刻工艺图案化层状物。采用自对准工艺沿着图案化的层状物侧部形成间隔物。接着移除层状物，而保留的间隔物或芯之后可用于图案化鳍状结构104。在一些实施例中，装置100包括一或多层(如层状物105)于鳍状结构104上。这些层状物可保护鳍状结构104免于后续的工艺步骤影响。鳍状结构104各自具有沿着y方向的横向宽度400。在一些实施例中，横向宽度400为约3nm至约50nm，比如约5nm至约9nm。
装置100的初始结构亦包含隔离结构106。隔离结构106电性分离装置100的多种构件。隔离结构106可包含氧化硅、氮化硅、氮氧化硅、氟硅酸盐玻璃、低介电常数的介电材料及/或其他合适材料。在一些实施例中，隔离结构106可包含浅沟槽隔离结构。在一实施例中，隔离结构106的形成方法可为在形成鳍状结构104时，蚀刻沟槽于基板102中。接着将上述隔离材料填入沟槽，再进行化学机械研磨工艺。亦可实施其他隔离结构如场氧化物、局部氧化硅、极/或其他合适结构，以作为隔离结构106。在其他实施例中，隔离结构106可包含多层结构，比如具有一或多个热氧化物衬垫层。在所述实施例中，鳍状结构104各自延伸高于隔离结构106的上表面。
在多种实施例中，装置100亦可包含一或多个混合鳍状物231，其延伸方向平行于鳍状结构104。在一些例子中，可在形成鳍状结构104之后形成混合鳍状物231。在些实施例中，可图案化鳍状结构104之间的隔离结构106(比如采用光刻与蚀刻工艺)，以形成沟槽于隔离结构106中，而沟槽中将形成混合鳍状物231。在其他实施例中，可将形成隔离结构106所用的介电材料顺应性地沉积于鳍状结构104上，使顺应性沉积步骤形成沟槽于隔离结构106之中与相邻的鳍状结构104之间，而沟槽中将形成混合鳍状物231。不论其形成方法为何，隔离结构106中的沟槽可填有一或多种隔离材料，以形成混合鳍状物231。在一些例子中，形成混合鳍状物231所用的隔离材料可包含低介电常数层如碳氮化硅、碳氧化硅、碳氮氧化硅或另一低介电常数材料(介电常数小于7)，高介电常数材料层如氧化铪、氧化锆、氧化铪铝、氧化铪硅、氧化铝或另一高介电常数材料(介电常数大于7)或上述的组合。在一些实施例中，形成混合鳍状物231所用的隔离材料可包含第一层与形成于第一层上的第二层，其中第一层包括低介电常数材料(如上述的低介电常数材料)，而第二层包括高介电常数材料(如上述的高介电常数材料)。因此在一些例子中，混合鳍状物231可包含双层的介电材料，混合鳍状物231的上侧层为高介电常数材料，而混合鳍状物231的下侧层为低介电常数材料。在其他例子中，混合鳍状物231的上侧层为低介电常数材料，而下侧层为高介电常数材料。在一些实施例中，混合鳍状物231可用于定义后续形成的源极/漏极结构的最大横向宽度(沿着y方向)。
如图3的步骤14与图5A至图5C所示，栅极结构250形成于鳍状结构104上。在一些实施例中，栅极结构250可沿着y方向形成，并垂直于鳍状结构104的长度方向。换言之，栅极结构250形成于y-z平面中。在一些实施例中，栅极结构250亦可形成于隔离结构106之上与相邻的鳍状结构104之间。在一些实施例中，栅极结构250各自包覆每一鳍状结构104的上表面与侧壁表面。栅极结构250可各自包含栅极堆叠248。在一些实施例中，栅极堆叠248包括氧化物的栅极介电层与多晶硅栅极。在一些实施例中，栅极堆叠248为高介电常数的介电层与金属栅极堆叠，其包含高介电常数的栅极介电层与金属栅极。在一些实施例中，栅极结构250包含多晶硅栅极堆叠(视作虚置栅极堆叠)，其于之后的工艺阶段可置换成高介电常数的介电层与金属栅极堆叠。在一些实施例中，栅极堆叠248亦包含一或多个掩模层(如掩模层249a及/或249b)，其可用于图案化栅极堆叠248。栅极结构250的形成程序可包含沉积、光刻、图案化与蚀刻工艺。沉积工艺可包含化学气相沉积、原子层沉积、物理气相沉积、其他合适方法及/或上述的组合。
栅极间隔物202形成于栅极堆叠248的侧壁表面上。在一些实施例中，栅极间隔物202的形成方法可为沉积介电材料于栅极堆叠248上，接着进行非等向蚀刻工艺以自栅极堆叠248的上表面移除介电材料的部分。在蚀刻工艺之后，实质上保留栅极堆叠248的侧壁表面上的介电材料的部分以作为栅极间隔物202。在一些实施例中，非等向蚀刻工艺为干蚀刻工艺如等离子体蚀刻工艺。形成栅极间隔物202的方法可额外或改为与化学氧化、热氧化、原子层沉积、化学气相沉积及/或其他合适方法相关。栅极间隔物202可包含单层或多层结构。举例来说，所述实施例的栅极间隔物层202a形成于装置的上表面上，而栅极间隔物层202b形成于栅极间隔物层202a上。栅极间隔物202可各自包含氮化硅、氧化硅、碳化硅、碳氧化硅、氮氧化硅、碳氮氧化硅、掺杂碳的氧化物、掺杂氮的氧化物、多孔氧化物或上述的组合。在一些实施例中，栅极间隔物202可一起具有几纳米的厚度。
在一些实施例中，在相同的沉积步骤中，形成栅极间隔物202的介电材料亦沉积于鳍状结构104的侧壁表面上。接着移除鳍状结构104的上表面上的介电材料。综上所述，实质上保留鳍状结构的侧壁表面上的介电材料，以转变为鳍状物侧壁间隔物204。在一些实施例中，可调整鳍状物侧壁间隔物204的高度。举例来说，可将掺质导入(如注入步骤)高于所需高度的介电材料的顶部。接着执行选择性蚀刻步骤以移除介电材料的顶部。因此保留部分如鳍状物侧壁间隔物204可具有所需高度。有时此蚀刻工艺的工艺变化及/或多种参数如鳍状物侧壁间隔物204的位置与局部环境，可能非刻意地使鳍状物侧壁间隔物204的高度具有变异。源极/漏极层形成于鳍状物侧壁间隔物204上，如下详述。换言之，鳍状物侧壁间隔物204的上表面定义源极/漏极结构的成长起始点。综上所述，鳍状物侧壁间隔物204其高度的变异(不论是刻意或非刻意)均会影响后续形成其上的源极/漏极结构的轮廓。如此一来，在位采用本发明实施例的一些方式中，不同位置中及/或具有不同局部环境的源极/漏极结构可能具有实质上不类似的关键尺寸，因此损坏对一致性的控制。与此相较，本发明实施例可最小化这些影响并改善对一致性的控制。
如图3的步骤16与图5A至图5C所示，蚀刻移除栅极堆叠248露出的鳍状结构104的部分(如源极/漏极区104a中的部分)以使其部分凹陷，可形成后续外延源极与漏极成长所用的源极/漏极沟槽151。与此同时，栅极堆叠248之下的部分维持完整。蚀刻步骤可为任何合适的蚀刻步骤，且可实施多个光刻与蚀刻步骤如干蚀刻及/或湿蚀刻。在一些实施例中，栅极间隔物202可作为蚀刻步骤所用的掩模单元。控制蚀刻时间即可控制源极/漏极沟槽151的深度。在一些实施例中，源极/漏极沟槽151的底部如凹陷151a低于鳍状物侧壁间隔物204的上表面。举例来说，蚀刻步骤形成蚀刻的鳍状结构104所用的凹陷上表面。综上所述，凹陷151a埋置于相邻的鳍状物侧壁间隔物204之间。
如图6A至图6D、图7A至图7D及图8A至图8D所示，方法10接着形成源极/漏极结构500。源极/漏极结构500包含多个层状物，比如源极/漏极层510A、510B、510C及510D。每一源极/漏极层的形成方法可为自基板的半导体材料的上表面进行外延成长工艺。综上所述，源极/漏极结构500可视作外延结构及/或外延源极/漏极结构。类似地，源极/漏极层510A至510D可视作外延层及/或外延源极/漏极层。可自鳍状结构104的露出上表面形成源极/漏极层510A，可自源极/漏极层510A的上表面形成源极/漏极层510B，可自源极/漏极层510B的上表面形成源极/漏极层510C，且可自源极/漏极层510C的上表面形成源极/漏极层510D。
外延成长工艺可包含进行外延沉积与部分蚀刻的工艺，并重复外延工艺与部分蚀刻的工艺。综上所述，外延成长工艺为循环沉积与蚀刻工艺。循环沉积与蚀刻工艺的细节可参考Tsai与Liu发明的美国专利US 8900958，其标题为Epitaxial formation mechanismsof source and drain regions。简言之，外延成长工艺的沉积步骤可采用气体或液体前驱物。前驱物可与基板102的半导体材料作用，以形成半导体外延层。在一些实施例中，沉积步骤可采用化学气相沉积、原子层化学气相沉积、超高真空化学气相沉积、远端等离子体化学气相沉积、任何合适的化学气相沉积、分子束外延工艺、任何合适的外延工艺或任何上述的组合。接着可执行蚀刻步骤(如采用卤素为主的蚀刻化学剂的干蚀刻步骤)，以自半导体外延层表面移除非晶半导体材料。在一些实施例中，蚀刻步骤亦移除半导体外延层含有错位或其他缺陷的部分。之后可执行另一沉积步骤，以进一步成长并增加半导体外延层的厚度。可依据所需的结构轮廓、尺寸或其他特性，调整蚀刻与沉积步骤的参数(如温度、时间与蚀刻化学剂组成)。重复循环工艺，直到外延层具有所需厚度。在一些实施例中，外延成长工艺可改为选择性外延成长工艺。选择性外延成长工艺同时采用沉积与蚀刻步骤。在一些实施例中，外延成长工艺可包含循环沉积与蚀刻步骤以及选择性外延成长步骤。
在所述实施例中，装置100设置为n型装置。综上所述，源极/漏极结构500与源极/漏极层510A、510B及510C各自包含n型半导体材料如硅。因此外延成长工艺可实施至少一种含硅前驱物如硅烷、乙硅烷、二氯硅烷、其他合适的含硅前驱物或上述的组合。此外，外延的源极/漏极结构500可包含合适的掺质元素如磷、砷、其他合适的n型掺质元素或上述的组合。综上所述，外延成长工艺可进一步实施含磷及/或砷元素的前驱物，比如磷化氢及/或砷化氢。在一些实施例中，外延成长工艺的温度可为约400℃至约700℃。在一些实施例中，外延成长工艺可额外实施载气，其可包含氮气、氢气、氯化氢、其他合适的气体组成或上述的组合。
虽然源极/漏极层510A、510B与510C的形成方法大致类似，其可各自设计为产生不同轮廓，以一起完成整体的源极/漏极结构500所用的特定设计型态。如下所设，这些设计型态有助于减少接点电阻及/或改善关键尺寸的一致性，最终改善装置效能。举例来说，可调整外延材料的不同成长端的相对成长速率，以达这些特定轮廓。一般而言，外延材料的成长本性为非等向。换言之，外延成长可同时进行于多个成长端上，其各自沿着特定方向成长。相对成长速率实质上决定形成的源极/漏极层的轮廓。在所述实施例中，源极/漏极结构500(与其层状物)包括单晶硅。此外，装置100设置为具有硅的<100>晶面以沿着z方向面向上方，以及硅的<110>晶面面向x方向与y方向。综上所述，在需要形成高窄结构时，外延工艺实施的前驱物与参数可促进<100>成长及/或抑制<110>成长。在需要增加横向宽度而不增加高度时，外延工艺实施的前驱物与参数可促进<110>成长及/或抑制<100>成长。此外，硅的<111>晶面各自面向割开x方向与z方向所定义的角度(或y方向与z方向所定义的角度)的方向。在一些实施例中，两个交界的<111>晶面之间的角度为约45.0°至约80.0°，且<111>晶面与<100>晶面之间的角度为约50.0°至约70.0°。
如图3的步骤18与图6A至图6D所示，外延成长工艺600中形成源极/漏极层510A于源极/漏极沟槽151中。源极/漏极层510A形成于源极/漏极沟槽151中的鳍状结构104的露出表面上并直接接触鳍状结构104的露出表面，并形成于鳍状侧壁间隔物204之间。在所述实施例中，源极/漏极层510A各自自凹陷的鳍状结构104的露出侧壁与下表面成长，以填入或实质上填入凹陷151a。在所述实施例中，源极/漏极层510A各自具有凹陷的上表面。同时如图6B所示，在源极/漏极沟槽151的两侧上的源极/漏极层510A的前端沿着x方向彼此接触并合并之前，即停止外延工艺。如图6B及图6D所示，源极/漏极层510A具有沿着y方向的横向宽度。横向宽度412与鳍状结构104的横向宽度400大致相同。举例来说，横向宽度412可为约1nm至约50nm。此外，源极/漏极层510A的下侧部分埋置于鳍状结构104中。源极/漏极层510A亦可具有沿着z方向的垂直高度410。在一些实施例中，垂直高度410可为约1nm至约10nm。若横向宽度412过小(比如小于鳍状结构的横向宽度400)，或者若垂直高度410过小(比如小于约1nm)，则源极/漏极结构500在操作时可提供的电荷载子量减少而不必要地限制效能。相反地，若垂直高度410过大如大于10nm，则干扰另一源极/漏极层510B的后续成长，使最终形成的源极/漏极结构500可能无法具有最佳化的设计轮廓。此外，横向宽度412受限于鳍状物侧壁间隔物204而不会超过鳍状结构104的横向宽度400。
如图3的步骤20与图7A至图7D所示，方法在外延成长工艺620中形成源极/漏极层510B于源极/漏极层510A的上表面上。源极/漏极层510B沿着z方向向上延伸于凹陷的鳍状结构104的上表面上。此外，源极/漏极层510B横向延伸(比如沿着y方向)于鳍状物侧壁间隔物204的上表面上。举例来说，源极/漏极层510B的底部形成于鳍状物侧壁间隔物204的上表面上，并接触鳍状物侧壁间隔物204的上表面。由于源极/漏极层510B在鳍状侧壁间隔物204的上表面上，限制源极/漏极层510B的横向成长的唯一物理阻挡为混合鳍状物231。当鳍状结构104周围无混合鳍状物231时(如图7B所示)，则无限制源极/漏极层510B沿着y方向横向成长的物理阻挡。综上所述，源极/漏极层510B可更延伸于相邻的鳍状结构上。举例来说，一些实施例(见图1及图2C)的源极/漏极层510B亦可形成于(或合并于)两个或更多相邻的凹陷的鳍状结构104之上，以及其之间的鳍状物侧壁间隔物204之上。在其他实施例中，源极/漏极层510B可形成于单一的凹陷的鳍状结构104上。本发明实施例实施的源极/漏极层510B各自形成于任何数目的鳍状结构104上。
如图7B所示的一些实施例，源极/漏极层510B在x-y平面(如平行于基板的上表面的剖线B-B的剖面)上符合矩形轮廓。举例来说，源极/漏极层510B具有与鳍状结构104并实质上沿着y方向延伸的两个边缘320，以及实质上沿着x方向延伸的两个边缘322。在一些实施例中，边缘322隔有距离460。换言之，源极/漏极层510B具有沿着y方向的横向宽度422b。在一些实施例中，横向宽度422b为约7nm至约84nm，比如约7nm至约20nm。在一些实施例中，横向宽度422b与鳍状结构104的横向宽度400的比例为约12:1至约1:1，比如约3:1至约1:1。如下所述，源极/漏极层510B形成源极/漏极结构500的核心。若横向宽度422b过小或比例过小，则源极/漏极结构可能过小而无法提供最佳效能所需的电荷载子量。相反地，若横向宽度422b过大或比例过大，则可能会不想要地增加装置电容。由于图7B显示的剖面平行于基板102的上表面，图7B可视作相关结构沿着z方向在基板102的上表面上的投影。
如图7D所示的一些实施例，源极/漏极层510B的轮廓在y-z剖面(如剖线C-C的剖面)上符合七边形。举例来说，源极/漏极层510B的七边形包括底部边缘300、两个斜向边缘302连接至底部边缘300、两个实质上垂直边缘304连接至斜向边缘302、以及两个斜向边缘306连接至边缘304并彼此连接于顶部顶点。六边形的底部边缘300与源极/漏极层510A交界，且在所述实施例中亦可与鳍状物侧壁间隔物204交界。底部边缘300具有沿着y方向的横向宽度422a。在一些实施例中，横向宽度422a为约7nm至约54nm，比如约7nm至约20nm。两个斜向边缘302各自沿着自z方向(由硅结晶的<111>晶面所定义)倾斜的方向延伸。举例来说，两个斜向边缘302与z方向各自具有角度α1。在一些实施例中，角度α1为约30°至约40°，比如约34°至约36°。在一些例子中，角度α1为约35.3°。两个斜向边缘302具有垂直高度420a。在一些实施例中，垂直高度420a可为约0.1nm至约21nm，比如约1nm至约10nm。在一些实施例中，垂直高度420a可为0。此外，两个实质上垂直边缘304具有沿着z方向的垂直高度420b。在一些实施例中，垂直高度420b可为约21nm至约63nm，比如约35nm至约50nm。在一些实施例中，垂直高度420b与垂直高度420a的比例大于约0.5:1，比如约1:1至约8:1。在一些实施例中，比例为约1.5:1至约6:1。在一些实施例中，比例违约1.5:1至约3:1。若比例过小，则鳍状物侧壁间隔物其高度的变异会大幅影响源极/漏极层510B的横向尺寸，最终影响源极/极极结构的关键尺寸，如下详述。两个斜向边缘306与z方向各自具有角度α2，其可类似地由硅晶的<111>晶面定义。在一些实施例中，角度α2为约30°至约40°，比如约34°至约36°。在一些实施例中，角度α2为约35.3°。斜向边缘306具有垂直高度420c。在一些实施例中，垂直高度420c可为约0.1nm至约21nm，比如约1nm至约10nm。在一些实施例中，垂直高度420c与垂直高度420b的比例为约2:1至约0.01:1。在些实施例中，比例为约1:1至约0.25:1。若比例过小，则源极/漏极层510B的高度不足，其可大幅决定源极/漏极结构500的高度。相反地，若比例过大，则后续形成接点结构于源极/漏极结构上的着陆平台可能过小。两个斜向边缘306彼此之间具有角度β。在一些实施例中，角度β可为约35°至约180°，比如约60°至约120°，其实质上取决于硅的结晶平面。在其他实施例中，外延材料可为锗、硅锗及/或其他半导体材料。综上所述，角度α1、α2及β可具有其他数值，其取决于其他外延材料的结晶特性。
两个实质上垂直的侧壁304定应源极/漏极层510B的横向宽度422b。如图7B所示，横向宽度422b可为约7nm至约54nm，比如约20nm至约40nm。垂直高度420a、420b及420c的总和(或源极/漏极层510B的垂直高度420)可为约40nm至约200nm，比如约60nm至约80nm。在下述的一些实施例中，源极/漏极层510B形成源极/漏极结构500的核心，其之后可由形成其上的额外源极/漏极层精细调整。在这些实施例中，垂直高度420大幅决定源极/漏极结构500的垂直高度。举例来说，垂直高度420为源极/漏极结构500的垂直高度的至少70％。在其他实施例中，垂直高度420为源极/漏极结构500的垂直高度的至少20％。若垂直高度420过小，则源极/漏极结构500可能过小而无法提供足够的电荷载子以符合操作时所需的效能等级，及/或无法可信地形成此处所述的优势轮廓。若垂直高度420过大，则额外体积无法提供足够优点以证明芯片脚位增加的合理性。在一些实施例中，横向宽度422b与垂直高度420的比例为约1:1至约1:10，比如约1:1.5至约1:4。若比例过小或过大，则可能无法适当地形成源极/漏极结构所需的轮廓，且对此处所述的关键尺寸的控制无法达到所需的最大化。
如上所述，成长结晶硅的步骤为非等向，且主要沿着<100>、<110>及<111>晶向的成长端进行。综上所述，在给予充足的成长时间后，源极/漏极层510B的轮廓可符合钻石形状(菱形)，且其底角被截断(如图8D的虚线所示的轮廓)。与此处所述的七边形轮廓相较，截断的钻石轮廓的源极/漏极层对干扰因素(如鳍状物间隔物侧壁其高度与位置的变异)更敏感。少量变异即可能造成结构关键尺寸中的实质变异。
举例来说，在未实施本发明实施例的方法的一些方式中，源极/漏极层510B可能进一步成长为截断的钻石轮廓如图8D所示，其具有两个顶点350a及350b。在一状况中，顶点350a及350b沿着y方向对准。换言之，其沿着z方向的高度相同。综上所述，顶点350a及350b之间的距离将定义源极/漏极层510B的横向宽度，进而决定源极/漏极结构500的横向宽度。然而随着<111>晶面的成长(比如由边缘302成长)，边缘302将与鳍状物侧壁间隔物204交界。在这些状况中，鳍状物侧壁间隔物204的上表面会决定边缘302所用的起始高度，且最终决定顶点350a及350b的位置。如上所述，鳍状物侧壁间隔物204的高度会造成相对明显的变异。因此鳍状结构104的一侧上的鳍状物侧壁间隔物204的高度，相对于鳍状结构104的另一侧上的鳍状物侧壁间隔物204的高度的任何变异，可能造成顶点350a相对于顶点350b的高度不同。在这些状况中，源极/漏极层510B的横向宽度不再只由沿着y方向的顶点的分隔距离所定义，有时也受到顶点的垂直分隔距离所影响。换言之，相同的外延成长工艺620会造成不同的横向宽度，端视鳍状结构104的两侧上的鳍状物侧壁间隔物204是否一致。这会在关键尺寸中导入明显变异。换言之，会损害对关键尺寸一致性的控制。与此相较，此处提供的七边形轮廓的源极/漏极层510B，其横向宽度由两个较长的垂直边缘304(而非两个顶点)的横向分隔距离所定义。综上所述，即使鳍状物侧壁间隔物204的高度以及一边缘304与另一边缘304的相对位置变异，两个边缘304之间的横向分隔距离维持固定。这可移除鳍状物侧壁间隔物204等因素所造成的关键尺寸变异，并可改善一致性。
可调整外延成长工艺620的条件以达源极/漏极层510B的上述轮廓。外延成长工艺620可实施上述的一般成长条件。在一些实施例中，外延成长工艺可实施硅烷作为前驱物。一些实施例以硅烷作为前驱物，相对于<110>晶面可促进<100>晶面的成长速率。综上所述，可较明显地达到较高高宽比(如六边形轮廓所需)。举例来说，<100>晶面的成长速率可实质上大于<110>晶面的成长速率。在一些实施例中，<100>晶面的成长速率与<110>晶面的成长速率的比例，可为约1.1:1至约10:1，比如约1.5:1至约4:1。在一些实施例中，外延成长源极/漏极层510A的步骤经历时间t1，而外延成长源极/漏极层510B的步骤经历时间t2。举例来说，时间t2与时间t1的比例为约5:1至约50:1，比如约7:1至约30:1。若时间t2过长，则时间t2与时间t1的比例过大，且源极/漏极层510B的横向成长过多而形成顶点(如顶点350a及/或350b)。若时间t2过短或时间t2与时间t1的比例过小，则源极/漏极层510B的高度可能过小。对后续形成源极/漏极层(如源极/漏极层510C)以实质上增加此高度的方式而言，可能无法适当地达到源极/漏极层510C的轮廓设计以减少电容(如下述)。综上所述，无法达到装置整体的最佳效能。
如图3的步骤22与图8A至图8D所示，形成源极/漏极层510C形成于源极/漏极层510B的侧壁表面与顶部上。如图8B所示，源极/漏极层510C的轮廓为六边形。举例来说，源极/漏极层510C具有与鳍状结构104交界且实质上沿着y方向延伸的两个边缘330，与y方向具有角度γ1的两个边缘332，以及与y方向具有角度γ2的两个边缘334。此外，两个边缘332彼此之间具有角度δ1且交会于顶点V1，而两个边缘334彼此之间具有角度δ2且交会于顶点V2。连接顶点V1与V2的线段为六边形的对角线，其剖开角度δ1及δ2。在一些实施例中，角度γ1及γ2可为约30°至约60°，比如约35°至约55°。角度δ1及δ2可为约60°至约120°，比如约70°至约110°。在一些实施例中，角度γ1、γ2、δ1及δ2取决于外延材料(如此处的硅)的结晶特性。由于图8B所示的剖面平行于基板102的上表面，图8B亦可视作相关结构在基板102的上表面上沿着z方向的投影。
如图8D所示的一些实施例，源极/漏极层510C的轮廓在y-z平面中的剖线C-C的剖面上为八边形(或顶角截断的七边形)。以图8D为例，源极/漏极层510C具有底部边缘310、两个斜向边缘312、两个实质上垂直的边缘314、两个斜向边缘316与实质上水平边缘318(沿着y方向)。边缘312各自与z方向成角度α3，而边缘316各自与z方向成角度α4。在一些实施例中，角度α3及α4分别与角度α1及α2实质上类似。此外，边缘312各自具有垂直高度430a，边缘314各自具有垂直高度430b，且边缘316各自具有垂直高度430c。在一些实施例中，垂直高度430a为约0nm至约25nm，比如约1nm至约15nm。垂直高度430b可为约11nm至约63nm。垂直高度430c为约0nm至约25nm，比如约1nm至约15nm。在一些实施例中，垂直高度430b与垂直高度430a的比例为约0.4:1至约200:1，比如约2:1至约10:1。在一些实施例中，垂直高度430b与垂直高度430c的比例为约0.4:1至约200:1，比如约2:1至约10:1。在一些实施例中，底部边缘310具有沿着y方向的横向宽度432a，两个相对的边缘314定义源极/漏极层510B的横向宽度432b，而顶部边缘318具有沿着y方向的横向宽度432c。在一些实施例中，横向宽度432c与横向宽度432a的比例为约0.5:1至约1:1。若比例过小如小于约0.5:1，则自其形成的源极/漏极结构的上表面尺寸，不足以用于形成其上的局部接点结构所用的着陆平台，如上所述。若比例过大如大于约1:1，则会负面影响装置电容。在一些实施例中，源极/漏极层510C的垂直高度430等于垂直高度430a、430b及430c的总和。在一些实施例中，垂直高度430与横向宽度432b的比例为约1.5:1至约2:1。此外，八边形在剖线B-B的平面(如图8B所示的剖线B-B的平面)上的投影，可形成切开图8B的六边形的对角线。举例来说，边缘314在剖线B-B的平面上的投影可定义对角线的两端，其亦可为六边形的两个顶点。
在一些实施例中，可选择合适的前驱物与外延工艺参数以达源极/漏极层510C的上述轮廓。举例来说，可由外延成长工艺640形成源极/漏极层510C。外延长工艺640实施的条件与上述类似。然而在一些实施例中，外延成长工艺640采用的硅前驱物与外延成长工艺620所用的硅前驱物不同。如上所述，所述实施例的外延成长工艺620实施硅烷。相反地，外延成长工艺640实施含卤素的前驱物。举例来说，外延成长工艺640可实施二氯硅烷。在一些实施例中，相对于<110>晶面，含卤素的前驱物可抑制<100>晶面的硅成长。综上所述，与横向宽度422b相较，可实质上增加沿着y方向的横向宽度432b，且只自外延源极/漏极层510B的垂直高度420稍微成长至垂直高度430。在一些实施例中，沿着y方向的成长可表示为横向宽度432b与横向宽度422b之间的差异Δ1，而沿着z方向的成长可表示为垂直高度430与垂直高度420之间的差异Δ2。在一些实施例中，差异Δ1与差异Δ2的比例可大于约0.1:1。若比例过小如小于0.1:1，则<100>晶面的后续成长可能形成与源极/漏极层510B的顶点类似的顶点。综上所述，由此方法形成的源极/漏极结构500不具有平坦上表面。这会减少后续形成的局部接点结构的接触面积，而无法最佳化接点电阻。
如图3的步骤24与图9A至图9D所示，外延成长工艺660中形成的源极/漏极层510D可包覆源极/漏极层510C。在此工艺阶段中，源极/漏极层510A至510D一起形成源极/漏极结构500。此外，源极/漏极层510D的轮廓与尺寸可决定源极/漏极结构500的轮廓与尺寸。在一些实施例中，源极/漏极层510D为顺应性层。综上所述，源极/漏极层510D不改变源极/漏极结构500的轮廓。举例来说，源极/漏极层510D(以及最后的源极/漏极结构500)具有底部边缘350、两个斜向边缘352、两个实质上垂直边缘354、两个斜向边缘356与水平边缘358。这些边缘350、352、354、365及358相对于z方向的方向与角度，实质上等于源极/漏极层510B的边缘310、312、314、316及318的方向与角度。此外，底部边缘350具有横向宽度452a，实质上垂直边缘354定义源极/漏极层510D的横向宽度452b，而顶部边缘358具有横向宽度452c。此外，边缘352、354及356各自具有垂直高度450a、450b及450c。垂直高度405a、450b及450c彼此之间的比例，横向宽度452a、452b及452c彼此之间的比例，以及垂直高度450相对于横向宽度452b的比例，可各自与源极/漏极层510C的垂直高度430a、430b及430c彼此之间的比例，横向宽度432a、432b及432c彼此之间的比例，以及垂直高度430相对于横向宽度432b的比例实质上相同。在一些实施例中，源极/漏极层510D的厚度440为约1nm至约5nm。源极/漏极结构500沿着y方向的横向宽度452b可为约16nm至约70nm，而高度可为约11nm至约90nm。
源极/漏极层510D保护内侧源极/漏极层免于后续工艺影响。源极/漏极层510D可实施上述的类似外延工艺。在一些实施例中，源极/漏极层510D可包含硅，且可进一步包含磷作为掺质。在一些实施例中，形成工艺时的源极/漏极层510A、510B、510C及/或510D可为未掺杂。相反地，可在后续工艺中掺杂源极与漏极结构，比如以离子注入工艺、等离子体浸润离子注入工艺、气体及/或固体源扩散工艺、其他合适工艺或上述的组合。在一些实施例中，源极/漏极层510A、510B、510C及/或510D可进一步暴露至退火工艺，比如快速热退火工艺。
如图3的步骤26与图10A至图10C所示，方法形成层间介电层230于源极/漏极结构500与栅极结构上。层间介电层230可包含任何合适材料，比如碳氮化硅、碳氮氧化硅、氮氧化硅、金属氧化物、其他合适材料或上述的组合。此外，在形成层间介电层之前，可形成接点蚀刻停止层于栅极结构的顶部上。如图3的步骤28与图11A至图11C所示，对基板进一步进行化学机械研磨工艺，以平坦化层间介电层的上表面。在一些实施例中，上述步骤可露出栅极结构的上表面。在一些实施例中，此工艺阶段执行栅极置换工艺以形成高介电常数的介电层与金属栅极的栅极结构。在一些实施例中，执行栅极置换工艺以形成高介电常数的介电层与金属栅极。
如图3的步骤30与图12A至图12C所示，形成接点沟槽于层间介电层230中。接点沟槽的形成方法可为任何合适的蚀刻工艺，比如干蚀刻、湿蚀刻或上述的组合。接点沟槽露出源极/漏极结构500的上表面。此外，沉积金属层至接点沟槽中，且金属层可与源极/漏极结构500直接交界。金属层可为钛、钴、钽、钨、钼或上述的化合物。在一些实施例中，金属层可为钛且厚约
Figure BDA0003519074700000191
至约
Figure BDA0003519074700000192
在一些实施例中，金属层的形成方法可为原子层沉积或任何其他合适的沉积工艺。之后可对装置100进行退火步骤如快速热退火步骤，使金属层与下方的外延源极/漏极结构500反应以达硅化。在一些实施例中，退火步骤包括多个退火步骤。退火步骤自源极/漏极结构500的顶部与金属层形成硅化物层360。在所述实施例中，部分地消耗源极/漏极层510B、510C及510D的部分以形成硅化物层。然而在其他实施例中，硅化反应可不消耗源极/漏极层510B。在一些实施例中，可由反应时间与温度控制硅化反应量。举例来说，退火反应的时间可为约10秒至约180秒，且温度可为约300℃至约500℃。在一些实施例中，在氮气、氦气或真空中执行退火反应。可在炉中、由快速热退火的方法、在物理气相沉积腔室中或在加热板上进行退火步骤。如图12D所示，硅化物层360具有沿着y方向的横向宽度460。在一些实施例中，横向宽度460可为约3nm至约15nm。在一些实施例中，横向宽度460与源极/漏极结构500的横向宽度452b的比例可为约0.075:1至约0.75:1。如上所述，采用本发明实施例所述的方法所得的源极/漏极结构500与一些其他方式所得的源极/漏极结构相较，具有较大的上表面面积。综上所述，可增加与金属层的接点面积，最终增加硅化物层360的表面积而因此降低接点电阻。在一些实施例中，沉积的金属层可填入接点沟槽以作为局部接点结构370。在一些其他实施例中，沉积的金属层不填入接点沟槽。相反地，之后可沉积额外的基体金属层至接点沟槽之中与硅化物层360之上，以形成局部接点结构。
虽然上述内容说明n型装置或n型金属氧化物半导体装置所用的n型源极/漏极结构，本技术领域中技术人员应理解类似方式可用于形成p型装置或p型金属氧化物半导体装置所用的p型源极/漏极结构。此外，互补式金属氧化物半导体装置所具有的一个或两个装置构件可实施此处所述的方法与结构。此外，虽然本发明以鳍状场效晶体管为例，本技术领域中技术人员应理解类似方法可用于平面金属氧化物半导体装置、多栅极金属氧化物半导体装置(包括全绕式栅极装置、多桥通道装置或类似装置)及/或其他类似装置。
此处所述的多种实施例可比现存技术提供多种优点。应理解的是，此处不必说明所有优点，所有实施例不必具有特定优点，且其他实施例可提供不同优点。举例来说，此处所述的实施例可包含形成外延源极/漏极结构的方法。与其他方式相较，此处提供的源极/漏极结构可具有较大的上表面面积以用于形成较大表面积的硅化物结构。综上所述，可降低局部接点结构的接点电阻。此外，与其他方式相比，由于源极/漏极结构的侧壁表面沿着y方向实质上垂直，源极/漏极结构的横向宽度与关键尺寸较不易受到鳍状物侧壁间隔物的高度及/或位置所影响。如此一来，可改善关键尺寸控制的一致性。此外，与其他方式相比，此处提供的方法与结构可使装置的电容下降并改善整体装置效能。
本发明一实施例关于半导体装置。装置包括有源区位于半导体基板上。有源区沿着第一方向延伸。装置亦包括栅极结构位于有源区上。栅极结构沿着第二方向延伸，且第二方向垂直于第一方向。此外，栅极结构接合有源区上的通道。装置还包括源极/漏极结构位于有源区上并与通道相连。源极/漏极结构在半导体基板上的投影符合六边形。在一些实施例中，六边形具有两个边缘，其与第二方向的角度各自为约30°至约60°。在一些实施例中，源极/漏极结构沿着垂直于第一方向的平面的剖面具有第一边缘与第二边缘。第一边缘的投影定义六边形的第一顶点，而第二边缘的投影定义六边形的第二顶点。第一顶点与第二顶点在对角线的两端，且对角线沿着第二方向延伸。在一些实施例中，源极/漏极结构沿着垂直于第一方向的平面的剖面，其轮廓符合八角形。在一些实施例中，源极/漏极结构的剖面具有第一边缘与第二边缘。第一边缘与第二边缘的延伸方向各自沿着垂直方向，且垂直方向垂直于基板的上表面。在一些实施例中，源极/漏极结构的剖面具有第三边缘以与有源区侧壁上的介电结构交界并连接至第一边缘。第一边缘具有沿着垂直方向的第一高度。第三边缘具有沿着垂直方向的第二高度。第一高度与第二高度的比例为约1:1至约8:1。在一些实施例中，半导体装置还包括硅化物层位于源极/漏极结构上。源极/漏极结构的剖面具有第四边缘连接至第一边缘并与硅化物层交界。第一边缘具有沿着垂直方向的第一高度。第四边缘具有沿着垂直方向的第三高度。第三高度与第一高度的比例为约0.25:1至约1:1。在一些实施例中，半导体装置还包括半导体层的堆叠于有源区上并与栅极结构接合。半导体层的堆叠连接至源极/漏极结构。
本发明一实施例关于半导体装置。半导体装置包括半导体基板；有源区位于半导体基板上；以及源极/漏极结构。有源区沿着第一方向延伸。源极/漏极结构位于有源区上并沿着平行于半导体基板的上表面的第一平面延伸。此外，源极/漏极结构亦位于垂直于第一方向的第二平面中。此外，源极/漏极结构沿着第一平面的第一剖面的轮廓符合六边形，而源极/漏极结构沿着第二平面的第二剖面的轮廓符合八边形。
在一些实施例中，第一剖面具有远离有源区并沿着垂直于第一方向的第二方向对准的两个角落。在一些实施例中，第一剖面包括第一边缘与第二边缘，其一起定义两个角落的一者。此外，第一边缘与第二边缘所定义的角度为约70°至约110°。在一些实施例中，第二剖面具有第三边缘。第三边缘的延伸方向实质上平行于第三方向，且第三方向垂直于半导体基板的上表面。在一些实施例中，第二剖面具有第四边缘于第三边缘与半导体基板之间。第三边缘具有沿着第三方向的第一边缘高度，第四边缘具有沿着第三方向的第二边缘高度，且第一边缘高度与第二边缘高度的比例为约1:1至约8:1。
本发明一实施例关于半导体装置的形成方法。方法包括接收工件，其具有有源区位于半导体基板上，以及栅极结构位于有源区上。方法亦包括使有源区凹陷以形成源极/漏极沟槽。方法还包括由第一前驱物形成第一源极/漏极层于源极/漏极沟槽中的有源区上。此外，方法包括由第二前驱物形成第二源极/漏极层于第一源极/漏极层上，且第二前驱物与第一前驱物不同。
在一些实施例中，第二源极/漏极层包括结晶硅，且第二前驱物为二氯硅烷。在一些实施例中，第一源极/漏极层包括结晶硅，且第一前驱物为硅烷。在一些实施例中，方法还包括在形成第一源极/漏极层与第二源极/漏极层之前，形成另一源极/漏极层于有源区上。此外，形成另一源极/漏极层的步骤包括进行经历第一时间的第一沉积，且形成第一源极/漏极层的步骤包括进行经历第二时间的第二沉积，而第一时间与第二时间的比例为约5:1至约50:1。在一些实施例中，形成第一源极/漏极层的步骤包括相对于第一源极/漏极层的<110>晶面，促进第一源极/漏极层的<100>晶面的成长速率。在一些实施例中，形成第二源极/漏极层的步骤包括相对于第二源极/漏极层的<110>晶面，抑制第二源极/漏极层的<100>晶面的成长速率。在一些实施例中，方法还包括形成硅化物层于第一外延层上并直接接触第一外延层，以及第二外延层上并直接接触第二外延层。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换或更动。

Claims (1)

1.一种半导体装置，包括：
一有源区，位于一半导体基板上并沿着一第一方向延伸；
一栅极结构，位于该有源区上并沿着一第二方向延伸，该第二方向垂直于该第一方向，且该栅极结构接合该有源区上的一通道；以及
一源极/漏极结构，位于该有源区上并与该通道相连，
其中该源极/漏极结构在该半导体基板上的投影符合六边形。
CN202210172776.6A 2021-02-26 2022-02-24 半导体装置 Pending CN114792662A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/187,458 US11855143B2 (en) 2021-02-26 2021-02-26 Semiconductor structures and methods thereof
US17/187,458 2021-02-26

Publications (1)

Publication Number Publication Date
CN114792662A true CN114792662A (zh) 2022-07-26

Family

ID=82459705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210172776.6A Pending CN114792662A (zh) 2021-02-26 2022-02-24 半导体装置

Country Status (3)

Country Link
US (2) US11855143B2 (zh)
CN (1) CN114792662A (zh)
TW (1) TW202234702A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230037320A1 (en) * 2021-08-06 2023-02-09 Applied Materials, Inc. Anisotropic sige:b epitaxial film growth for gate all around transistor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1555688B1 (en) * 2004-01-17 2009-11-11 Samsung Electronics Co., Ltd. Method of manufacturing a multi-sided-channel finfet transistor
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US9484447B2 (en) * 2012-06-29 2016-11-01 Intel Corporation Integration methods to fabricate internal spacers for nanowire devices
US9159831B2 (en) * 2012-10-29 2015-10-13 United Microelectronics Corp. Multigate field effect transistor and process thereof
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
KR102193493B1 (ko) * 2014-02-03 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9443769B2 (en) * 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
KR102216511B1 (ko) * 2014-07-22 2021-02-18 삼성전자주식회사 반도체 소자
KR20160125208A (ko) * 2015-04-21 2016-10-31 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체 소자 및 그 제조 방법
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
KR102414182B1 (ko) * 2017-06-29 2022-06-28 삼성전자주식회사 반도체 소자
US10714475B2 (en) * 2017-11-27 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102612196B1 (ko) * 2018-06-20 2023-12-12 삼성전자주식회사 반도체 장치
TWI773873B (zh) * 2019-01-22 2022-08-11 聯華電子股份有限公司 半導體元件及其製作方法

Also Published As

Publication number Publication date
US11855143B2 (en) 2023-12-26
US20220278198A1 (en) 2022-09-01
TW202234702A (zh) 2022-09-01
US20240113173A1 (en) 2024-04-04

Similar Documents

Publication Publication Date Title
US10868140B2 (en) Gap-filling germanium through selective bottom-up growth
US9837410B1 (en) Fabrication of vertical field effect transistors with uniform structural profiles
US20220208615A1 (en) Dielectric Fins With Different Dielectric Constants and Sizes in Different Regions of a Semiconductor Device
KR102284473B1 (ko) 반도체 디바이스 및 방법
US11935932B2 (en) Semiconductor device and method
TWI749363B (zh) 在閘極與源極/汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
US20240113173A1 (en) Semiconductor structures and methods thereof
CN115394715A (zh) 半导体装置
US11387109B1 (en) CMP process and methods thereof
US20230387210A1 (en) Semiconductor devices and methods for fabrication thereof
TWI811660B (zh) 半導體元件及其製造方法
TWI816113B (zh) 半導體裝置及其方法
US20220352349A1 (en) Inner Spacer Structure and Methods of Forming Such
US20230317791A1 (en) Semiconductor device and manufacturing method thereof
TW202414795A (zh) 半導體裝置及其形成方法
TW202324539A (zh) 半導體裝置及其形成方法
TW202145351A (zh) 半導體元件的製造方法
CN114975260A (zh) 半导体装置
TW202205443A (zh) 半導體裝置及其形成方法
TW202143392A (zh) 半導體裝置及其形成方法
TW202117820A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication