TWI811660B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI811660B
TWI811660B TW110113128A TW110113128A TWI811660B TW I811660 B TWI811660 B TW I811660B TW 110113128 A TW110113128 A TW 110113128A TW 110113128 A TW110113128 A TW 110113128A TW I811660 B TWI811660 B TW I811660B
Authority
TW
Taiwan
Prior art keywords
source
drain region
layer
epitaxial growth
flow rate
Prior art date
Application number
TW110113128A
Other languages
English (en)
Other versions
TW202213641A (zh
Inventor
楊崴翔
游明華
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/167,731 external-priority patent/US11532731B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202213641A publication Critical patent/TW202213641A/zh
Application granted granted Critical
Publication of TWI811660B publication Critical patent/TWI811660B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本文描述了半導體元件和半導體元件的形成方法。一種方法包含在基材中形成第一鰭片和第二鰭片。低濃度源極/汲極區域在第一鰭片上方和第二鰭片上方磊晶生長。低濃度區域的材料具有小於鍺的50%體積百分比。在低濃度區域上方形成高濃度接觸著陸區域。高濃度接觸著陸區域的材料具有至少鍺的50%體積百分比。高濃度接觸著陸區域在低濃度源極/汲極區域的頂面上具有至少1 nm的厚度。

Description

半導體元件及其製造方法
本揭露係有關於一種半導體元件及其製造方法。
半導體元件被用於各種電子應用中，例如個人計算機、手機、數位相機和其他電子設備。半導體元件通常藉由以下方式製造：在半導體基材上方依序沉積材料的絕緣或介電層、導電層以及半導體層，並使用光刻圖案化各種材料層以在其上形成電路部件和元件。
半導體工業透過不斷減小最小特徵尺寸來繼續提高各種電子部件(例如，電晶體、二極體、電阻器、電容器等)的積體密度，這將允許更多的部件整合到給定區域中。
在本揭露的一些實施方式中，一種半導體元件的製造方法包含：形成第一鰭片在基材中；形成第一源極/汲極區域在第一鰭片上方至第一高度，第一源極/汲極區域包含第一鍺濃度；以及形成頂層在第一源極/汲極區域上方到第 二高度，頂層包含第二鍺濃度，第二鍺濃度大於第一鍺濃度，並且第二高度大於1nm。
在本揭露的一些實施方式中，一種半導體元件的製造方法包含：放置晶圓在沉積腔室中，該晶圓包含鰭片；以第一流率將第一前驅物導入沉積腔室；以第二流率將第二前驅物導入沉積腔室，第一流率比是第二流率與第一流率之比值；在第一處理時間中使用第一流率比以形成源極/汲極區域在鰭片上方，源極/汲極區域包含第一鍺濃度等級；調整第一流率為第三流率並調整第二流率為第四流率，第二流率比為第四流率與第三流率的比值，第二流率比大於第一流率比；以及在第二處理時間中使用第二流率比以形成接觸著陸區域在源極/汲極區域上方到至少1nm的第一厚度，接觸著陸區域包含大於第一鍺濃度等級的第二鍺濃度等級。
在本揭露的一些實施方式中，一種半導體元件包含：在基材內的第一鰭片；在基材內並鄰近第一鰭片的第二鰭片；在第一鰭片上方的第一源極/汲極區域，其中第一源極/汲極區域包含低鍺濃度；在第二鰭片上方的第二源極/汲極區域，其中第二源極/汲極區域包含低鍺濃度；在第一源極/汲極區域和第二源極/汲極區域上方的接觸著陸區域，接觸著陸區域包含高鍺濃度，並且具有至少1nm的第一高度在第一源極/汲極區域和第二源極/汲極區域的多個頂面上；以及源極/汲極接觸，其中源極/汲極接觸的至少一部位被嵌入在接觸著陸區域中。
100:第一FinFET
101:基材
103:鰭片
105:STI區域
107:閘極介電層
109:閘極電極
109A:襯層
109B:功函數調整層
109C:填充材料
111:源極/汲極區域
200N:n型區域
200P:p型區域
201:分隔線
401:絕緣材料
701:虛設介電層
703:虛設閘極層
705:遮罩層
801:遮罩
803:虛設閘極
805:通道區域
807:閘極密封間隔物
901:閘極間隔物
1000:中間結構
1001:第一開口
1105:沉積系統
1107:第一前驅物輸送系統
1109:第二前驅物輸送系統
1111:第三前驅物輸送系統
1112:蝕刻前驅物輸送系統
1113:沉積腔室
1115:氣體供應源
1117:流量控制器
1119:氣體控制器
1121:控制單元
1123:歧管
1125:噴頭
1127:殼體
1129:安裝平台
1131:排氣出口
1133:真空幫浦
1135:吹掃氣體輸送系統
1137:處理單元
1139:顯示器
1141:I/O部件
1143:CPU
1145:記憶體
1147:大容量儲存裝置
1149:視訊配接器
1151:I/O介面
1153:匯流排
1155:網路介面
1157:區域網路或廣域網路
1201:多層源極/汲極區域
1201a:第一磊晶生長層
1201b:第二磊晶生長層
1201c:第三磊晶生長層
1203:第一共享接觸著陸區域
1205a:第一方向箭頭
1205b:第二方向箭頭
1205c:第三方向箭頭
1301:接觸蝕刻停止層
1303:第一層間介電質
1501:第二開口
1601:區域
1701:閘極遮罩
1703:第二層間介電質
1800:第二FinFET
1801:閘極接觸
1803:源極/汲極接觸
1901:第二共享接觸著陸區域
2001:第三共享接觸著陸區域
2101:第四共享接觸著陸區域
2201:第五共享接觸著陸區域
2301:第六共享接觸著陸區域
2401:第七共享接觸著陸區域
A-A,B-B,C-C:剖面
D1:第一深度
D2:第二深度
D3:第三深度
D4:第四深度
Ge0%:最小鍺百分比濃度
Ge%:鍺濃度百分比
Ge%1:第一濃度比
Ge%1max:第一鍺濃度等級的最大等級
Ge%2:第二濃度比
Ge%2max:第二鍺濃度等級的最大等級
Ge%3:第三濃度比
Ge%3max:第三鍺濃度等級的最大等級
Ge%max:最大濃度等級
Ge%min:最小濃度等級
Ge%mia1:第一最小濃度等級
Ge%min2:第二最小濃度等級
H1:第一高度
H2:第二高度
H3:第三高度
H4:第四高度
H5:第五高度
H6:第六高度
H7:第七高度
H8:第八高度
H9:第九高度
H10:第十高度
H11:第十一高度
H12:第十二高度
H13:第十三高度
H14:第十四高度
H15:第十五高度
W1:第一寬度
W2:第二寬度
W3:第三寬度
W4:第四寬度
W5:第五寬度
W6:第六寬度
W7:第七寬度
W8:第八寬度
W9:第九寬度
W10:第十寬度
W11:第十一寬度
當結合附圖閱讀時，得以自以下詳細描述最佳地理解本揭露。需強調的是，根據本領域之標準實務，各種特徵並未按比例繪製且僅用於說明目的。事實上，為了論述清楚起見，可任意地增大或減小各種特徵之尺寸。
第1圖繪示了根據一些實施方式之FinFET的三維視圖。
第2圖、第3圖、第4圖、第5圖、第6圖、第7圖、第8A圖、第8B圖、第9A圖、第9B圖、第10A圖、第10B圖以及第10C圖為根據一些實施方式之製造FinFET的中間階段的剖面圖。
第11A圖以及第11B圖繪示了根據一些實施方式之在FinFET的形成中使用的沉積以及蝕刻系統。
第12A圖、第12B圖以及第12C圖為根據一些實施方式之在FinFET的製造中的其他中間階段的剖面圖。
第12D圖繪示了根據一些實施方式之鍺的濃度梯度隨著通過FinFET的源極/汲極區域的深度之函數的圖。
第13A圖、第13B圖、第14A圖、第14B圖、第15A圖、第15B圖、第16A圖、第16B圖、第16C圖、第17A圖、第17B圖、第18A圖以及第18B圖為根據一些實施方式之FinFET的製造中的其他中間階段的剖面圖。
第19圖、第20圖、第21圖、第22圖、第23圖以及第24圖為根據一些其他實施方式之其他FinFET的剖面圖。
應當理解，以下揭露內容提供用於實施本揭露之不同特徵的許多不同實施方式或實施例。以下描述部件及排列之特定實施方式以簡化本揭露。當然，此些僅為實施方式，且並不意欲為限制。舉例來說，在以下敘述中，形成第一特徵在第二特徵上方或之上可以包含第一和第二特徵直接接觸形成的實施方式，並且還可以包含在第一和第二特徵之間形成附加特徵的實施方式，使得第一和第二特徵可以不直接接觸。另外，本揭露可以在各個實施方式中重複參考數字和/或字母。該重複是出於簡單和清楚的目的，並且其本身並不指示所討論的各種實施方式和/或配置之間的關係。
另外，為了便於描述，可在本文中使用像是「在......下面」、「在......下方」、「下部」、「在......上方」、「上部」及其類似術語之空間相對術語，以描述如諸圖中所繪示之一個元件或特徵與另一(另一些)元件或特徵的關係。除了諸圖中所描繪之定向以外，此些空間相對術語意欲涵蓋元件在使用中或操作中之不同定向。元件可以其他方向(旋轉90度或以其他方向)，且可同樣相應地解釋本文中所使用之空間相對描述詞。
第1圖繪示了根據一些實施方式之第一FinFET 100的實施例的三維視圖。第一FinFET 100在基材101(例如，半導體基材)上包含鰭片103。淺溝渠隔離(STI) 區域105設置在基材101中，並且鰭片103從相鄰的STI區域105之間並且在相鄰的STI區域105上方突出。術語“基材”可用於僅指半導體基材或包含隔離區域的半導體基材。另外，儘管鰭片103被示為與基材101相同的單一連續材料，但是鰭片103和/或基材101可以包含單一材料或多種材料。在本文中，鰭片103是指在相鄰的STI區域105之間延伸的部分。
閘極介電層107沿著鰭片103的側壁並位於鰭片103的頂面上方，而閘極電極109位於閘極介電層107上方。源極/汲極區域111設置在相應於閘極介電層107以及閘極電極109之鰭片103的相反側中。第1圖還繪示了在隨後的附圖中使用的參考剖面。剖面A-A沿著閘極電極109的縱軸並且在例如垂直於第一FinFET 100的源極/汲極區域111之間的電流方向的方向上。剖面B-B垂直於剖面A-A並且沿著鰭片103的縱軸在例如第一FinFET 100的源極/汲極區域111之間的電流方向上。剖面C-C平行於剖面A-A，並且延伸穿過第一FinFET 100的源極/汲極區域。為了清楚起見，後續附圖將參考這些參考剖面。
另外，儘管本文討論的一些實施方式是在使用閘極後製程形成的FinFET的上下文中進行討論的，但這僅是例示性的，而非意欲限制。例如，在其他實施方式中，可以使用閘極先製程。而且，一些實施方式考慮了在平面裝置中使用的態樣，像是平面FET、奈米結構(例如，奈米片、 奈米線、閘極全環繞等)、場效電晶體(NSFETs)等。
第2圖至第10C圖、第12A圖至第12C圖以及第13A圖至第18B圖為根據一些實施方式之FinFET的製造中的中間階段的剖面圖。除了多個鰭片/FinFET之外，第2圖至第7圖繪示了第1圖中繪示的參考剖面A-A。除了多個鰭片/FinFET之外，第8A圖、第9A圖、第10A圖、第13A圖、第14A圖、第15A圖、第16A圖、第17A圖以及第18A圖係沿著第1圖所示的參考剖面A-A繪示，並且第8B圖、第9B圖、第10B圖、第13B圖、第14B圖、第15B圖、第16B圖、第16C圖、第17B圖以及第18B圖係沿著第1圖所示的相似剖面B-B繪示。除了多個鰭片/FinFET之外，第10C圖、第12A圖、第12B圖以及第12C圖係沿著第1圖所示的參考剖面C-C繪示。
在第2圖中提供了基材101。基材101可以是半導體基材，像是塊狀半導體、絕緣體上半導體(SOI)基材等，其可以被摻雜(例如，以p型或n型摻雜物)或未摻雜。基材101可以是晶圓，例如矽晶圓。通常，SOI基材是在絕緣體層上形成的半導體材料層。絕緣體層可以是例如掩埋氧化物(BOX)層、氧化矽層等。絕緣體層設置在通常為矽基材或玻璃基材的基材上。也可以使用其他基材，例如多層或梯度基材。在一些實施方式中，基材101的半導體材料可以包含矽；鍺；一種化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；合金半導 體，包含鍺化矽、磷化砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦和/或磷化砷化鎵銦；或其組合。
基材101具有n型區域200N以及p型區域200P。n型區域200N可以用於形成n型元件，像是NMOS電晶體(例如，n型FinFET)。p型區域200P可以用於形成p型元件，像是PMOS電晶體(例如，p型FinFET)。n型區域200N可以與p型區域200P物理上分離(如分隔線201所示)，並且可以設置任何數量的元件特徵(例如，其他主動元件、摻雜區域、隔離結構等)在n型區域200N和p型區域200P之間。
在第3圖中，鰭片103形成在基材101中。鰭片103是半導體帶。在一些實施方式中，可以藉由在基材101中蝕刻溝渠以在基材101中形成鰭片103。此蝕刻可以是任何可接受的蝕刻製程，像是反應離子蝕刻(RIE)、中性束蝕刻(NBE)等或其組合。蝕刻可以是非均向性的。
鰭片103可以藉由任何合適的方法被圖案化。例如，可以使用一種或多種光刻製程來圖案化鰭片103，此光刻製程包含雙圖案化製程或多圖案化製程。通常，雙圖案化或多圖案化製程將光刻和自動對準製程相結合，從而允許創建例如間距小於使用一個直接光刻製程可獲得的間距之圖案。例如，在一個實施方式中，在基材上方形成犧牲層並使用光刻製程將犧牲層圖案化。使用自動對準製程在圖案化的犧牲層旁邊形成間隔物。然後去除犧牲層，然後可以使用剩餘的間隔物來圖案化鰭片。在一些實施方式 中，遮罩(或其他層)可以保留在鰭片103上。
在第4圖中，絕緣材料401形成在基材101上方並位於相鄰鰭片103之間。絕緣材料401可以是氧化物，例如氧化矽、氮化物等或其組合，並且可以藉由高密度電漿化學氣相沉積(HDP-CVD)、可流動CVD(FCVD)(例如，在遠端電漿系統中進行之基於CVD的材料沉積)和後固化以使其轉化為另一種材料(例如氧化物)、類似物或其組合。可以使用藉由任何可接受的方法形成的其他絕緣材料。在所示的實施方式中，絕緣材料401是藉由FCVD製程形成的氧化矽。一旦形成絕緣材料，就可以執行退火製程。在一個實施方式中，形成絕緣材料401，使得絕緣材料401的多餘材料覆蓋鰭片103。儘管絕緣材料401被圖示為單層，但是一些實施方式可以利用多層。例如，在一些實施方式中，可以首先沿著基材101和鰭片103的表面形成內襯(未繪示)。此後，可以在內襯上方形成像是上述的填充材料。
在第5圖中，將去除製程應用於絕緣材料401以去除鰭片103上方的絕緣材料401的多餘材料。在一些實施方式中，可以使用平坦化製程，像是化學機械拋光(CMP)、回蝕製程、其組合等。平坦化製程暴露鰭片103，使得在平坦化製程完成之後，鰭片103和絕緣材料401的頂面是齊平的。在遮罩保留在鰭片103上的實施方式中，平坦化製程可以暴露遮罩或去除遮罩，以使得在平坦化製程完成之後，遮罩或鰭片103的頂面分別與絕緣材料401齊平。
在第6圖中，使絕緣材料401凹陷以形成STI區域105。使絕緣材料401凹陷以使n型區域200N和p型區域200P中的鰭片103之上部從相鄰的STI區域105之間突出。此外，STI區域105的頂面可以具有如圖所示的平坦表面、凸面、凹面(例如，碟型凹陷)、或其組合。STI區域105的頂面可以藉由適當的蝕刻形成為平坦的、凸的和/或凹的。STI區域105可以使用可接受的蝕刻製程來凹陷，例如對絕緣材料401的材料具有選擇性的蝕刻製程(例如，以比蝕刻鰭片103的材料更快的速率蝕刻絕緣材料401的材料)。例如，可以使用例如稀氫氟酸(dHF)去除氧化物。
相應於第2圖至第6圖所描述的製程僅是鰭片103可以如何形成的一個實施例。在一些實施方式中，鰭片可以藉由磊晶生長製程形成。例如，可以在基材101的頂面上方形成介電層，並且可以蝕刻穿過該介電層的溝渠以暴露出下面的基材101。可以在溝渠中磊晶生長同質磊晶結構，並且介電層可以凹入使得同質磊晶結構從介電層突出以形成鰭片。另外，在一些實施方式中，異質磊晶結構可以用於鰭片103。例如，第5圖中的鰭片103可以凹入，並且可以在凹入的鰭片103上方磊晶生長與鰭片103不同的材料。在此實施方式中，鰭片103包含凹陷材料以及設置在凹陷材料上方的磊晶生長材料。在另一個實施方式中，可以在基材101的頂面上方形成介電層，並且可以蝕刻穿過該介電層的溝渠。然後可以使用與基材101不同 的材料在溝渠中磊晶生長異質磊晶結構，並且可以使介電層凹陷，使得異質磊晶結構從介電層突出以形成鰭片103。在同質磊晶結構或異質磊晶結構是磊晶生長的一些實施方式中，則可以在生長過程中原位摻雜磊晶生長的材料，儘管原位和植入摻雜可以一起使用，但可以避免先前和隨後的植入。
更進一步，磊晶生長與p型區域200P(例如，PMOS區域)中的材料不同的n型區域200N(例如，NMOS區域)中的材料可能是有利的。在各個實施方式中，鰭片103的上部可以由鍺化矽(SixGe1-x，其中x可以在0至1的範圍內)、碳化矽、純鍺或實質上純的鍺、III-V族化合物半導體、II-VI化合物半導體等來形成。例如，用於形成III-V族化合物半導體的可用材料包含但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、銦鋁砷化物、銻化鎵、銻化鋁、磷化鋁、磷化鎵等。
進一步在第6圖中，可以在鰭片103和/或基材101中形成適當的井(未繪示)。在一些實施方式中，可以在n型區域200N中形成P井，並且在p型區域200P中形成N井。在一些實施方式中，在n型區域200N和p型區域200P兩者中形成P井或N井。
在具有不同井類型的實施方式中，可以使用光阻劑和/或其他遮罩(未繪示)來實現用於n型區域200N和p型區域200P的不同植入步驟。例如，可以在n型區域200N中的鰭片103和STI區域105上方形成光阻劑。 圖案化光阻劑以暴露在基材101中的p型區域200P。可以藉由使用旋塗技術來形成光阻劑，並且可以使用可接受的光刻技術來對光阻劑進行圖案化。一旦光阻劑被圖案化，就在p型區域200P中執行n型雜質植入，並且光阻劑可以用作遮罩以實質上防止n型雜質被植入到n型區域200N中。n型雜質可以是植入到該區域中的磷、砷、銻等，其濃度等於或小於1018cm-3，例如在約1016cm-3與約1018cm-3之間。植入之後，可以例如藉由可接受的灰化製程去除光阻劑。
在植入p型區域200P之後，在p型區域200P中的鰭片103和STI區域105上方形成光阻劑。圖案化光阻劑以暴露基材101的n型區域200N。可以藉由使用旋塗技術來形成光阻劑，並且可以使用可接受的光刻技術來對光阻劑進行圖案化。一旦光阻劑被圖案化，就可以在n型區域200N中進行p型雜質植入，並且光阻劑可以用作遮罩以實質上防止p型雜質被植入到p型區域200P中。p型雜質可以是植入到該區域中的硼、氟化硼、銦等，其濃度等於或小於1018cm-3，例如在約1016cm-3和約1018cm-3之間。植入之後，可以例如藉由可接受的灰化製程去除光阻劑。
在n型區域200N和p型區域200P的植入之後，可以執行退火製程以修復植入破壞並活化植入的p型和/或n型雜質。在一些實施方式中，磊晶鰭片的生長材料可以在生長期間被原位摻雜，儘管原位和植入摻雜可以一起使用， 但可以避免植入。
在第7圖中，虛設介電層701形成在鰭片103上。虛設介電層701可以是例如氧化矽、氮化矽、或其組合等，並且可以根據可接受的技術沉積或熱生長。虛設介電層701在本文中可以被稱為虛設閘極介電層、虛設閘極介電質、虛設介電層或虛設介電質。虛設閘極層703形成在虛設介電層701上方，並且遮罩層705形成在虛設閘極層703上方。虛設閘極層703可以沉積在虛設介電層701上方，然後例如藉由CMP而平坦化。遮罩層705可以沉積在虛設閘極層703上方。虛設閘極層703可以是導電或非導電材料，並且可以選自具有非晶矽、多晶矽(polysilicon-silicon(polysilicon))、多晶鍺化矽(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物以及金屬所組成的群組。可以藉由物理氣相沉積(PVD)、CVD、濺射沉積或用於沉積所選材料的其他技術來沉積虛設閘極層703。虛設閘極層703可以由其他材料製成，所述其他材料從例如STI區域105和/或虛設介電層701的隔離區域的蝕刻中具有高蝕刻選擇性。遮罩層705可以具有一層或多層的絕緣體層，例如氮化矽、氧氮化矽等。在此實施例中，橫越n型區域200N以及p型區域200P形成一個虛設閘極層703和一個遮罩層705。應注意的是，此僅出於說明性目的，而繪示虛設介電層701僅覆蓋鰭片103。在一些實施方式中，可以沉積虛設介電層701，使得虛設介電層701覆蓋STI區域105，在STI區域上方 並且在虛設閘極層703與STI區域105之間延伸。
第8A圖至第10C圖繪示了實施方式之元件製造中的各種附加步驟。第8A圖至第10C圖繪示了n型區域200N以及p型區域200P中的任一個之中的特徵。例如，第8A圖至第10C圖所示的結構可以應用於n型區域200N以及p型區域200P。在每個附圖的文字中描述了n型區域200N以及p型區域200P之結構上的差異(如果有的話)。
在第8A圖以及第8B圖中，可以使用可接受的光刻和蝕刻技術對遮罩層705(參見第7圖)進行圖案化，以形成遮罩801。然後，可以將遮罩801的圖案轉移到虛設閘極層703。在一些實施方式(未繪示)中，也可以藉由可接受的蝕刻技術將遮罩801的圖案轉移到虛設介電層701以形成虛設閘極803。虛設閘極803覆蓋鰭片103的相應的通道區域805。遮罩801的圖案可以用於將每個虛設閘極803與相鄰的虛設閘極物理分離。虛設閘極803也可以具有實質上垂直於相應的鰭片103的長度方向的長度方向。
進一步在第8A圖以及第8B圖中，可以在虛設閘極803、遮罩801和/或鰭片103的暴露表面上形成閘極密封間隔物807。可以藉由熱氧化或沉積，然後進行非均向性蝕刻以形成閘極密封間隔物807。閘極密封間隔物807可以由氧化矽、氮化矽、氮氧化矽等形成。
在形成閘極密封間隔物807之後，可以執行用於 輕摻雜的源極/汲極(LDD)區域(未明確繪示)的植入。在具有不同元件類型的實施方式中，類似於上面在第6圖中描述的植入，可以在n型區域200N上方形成遮罩(例如，光阻劑)，同時暴露p型區域200P並且適當類型(例如，p型)的雜質可以被植入到p型區域200P中的暴露的鰭片103中。然後，可以去除遮罩。隨後，可以在暴露n型區域200N的同時在p型區域200P上方形成遮罩(像是，光阻劑)，並且可以將適當類型的雜質(例如，n型)植入到p型區域200P中的暴露的鰭片103中。然後，可以去除遮罩。n型雜質可以是前面描述的任何n型雜質，並且p型雜質可以是前面描述的任何p型雜質。輕摻雜的源極/汲極區域可以具有約1015cm-3至約1019cm-3的雜質濃度。可以使用退火製程來修復植入損壞並活化植入的雜質。
在第9A圖以及第9B圖中，沿著虛設閘極803以及遮罩801的側壁在閘極密封間隔物807上形成閘極間隔物901。可以藉由共形沉積絕緣材料並隨後非均向性地蝕刻絕緣材料來形成閘極間隔物901。閘極間隔物901的絕緣材料可以是氧化矽、氮化矽、氮氧化矽、碳氮化矽、或其組合等。
應當注意的是，以上揭露總體上描述了形成間隔物和LDD區域的製程。其他的製程和順序可以被使用。例如，可以利用更少或附加的間隔物，可以利用不同順序的步驟(例如，可以在形成閘極間隔物901之前不蝕刻閘極密封間隔物807，從而產生“L形”閘極密封間隔物)，間隔物可 以被形成和去除，和/或類似物。此外，可以使用不同的結構和步驟來形成n型和p型元件。例如，可以在形成閘極密封間隔物807之前形成用於n型元件的LDD區域，而可以在形成閘極密封間隔物807之後形成用於p型元件的LDD區域。
第10A圖至第10C圖繪示了根據一些實施方式之在第一FinFET 100的形成中的中間結構1000。具體來說，根據一些實施方式，第10A圖至第10C圖繪示了圖案化製程，以在鰭片103的源極/汲極區域111中形成用於p型區域200P的第一開口1001。根據一些實施方式，圖案化製程包含在n型區域200N上方施加一個或多個遮罩以及光阻劑，然後顯影和蝕刻光阻劑以在第9A圖以及第9B圖所示的中間結構上方形成遮罩。一旦形成，則在蝕刻製程期間使用遮罩，以將遮罩的圖案轉移到下面的層中，並在鰭片103的源極/汲極區域111中形成第一開口1001。在所示的實施方式中，使用非均向性蝕刻製程，第一開口1001穿過虛設介電層701形成到鰭片103的材料中。蝕刻製程可以是濕式蝕刻、乾式蝕刻、其組合等，並且可以使用任何合適的非均向性蝕刻製程、均向性蝕刻製程、其組合等來執行。此外，第一開口1001可以形成為用於形成這種開口的任何合適的尺寸和形狀。
第10B圖進一步相對於沿著第1圖所示的參考剖面B-B的切割線繪示，形成第一開口1001，使得每個虛設閘極803設置在第一開口1001的相應的相鄰對之間。 第10B圖還繪示了根據一些實施方式之第一開口1001形成為穿過虛設介電層701並利用非均向性蝕刻形成到鰭片103的材料中。
第10C圖相對於沿著第1圖所示的參考剖面C-C的切割線繪示，根據一些實施方式，形成第一開口1001在閘極間隔物901之間並且使鰭片103凹陷在STI區域105的等級面以下。然而，第一開口1001也可以形成到STI區域105的等級面，或者可以形成到在STI區域105以下的任何合適的等級面，或者甚至形成為穿過鰭片103。鰭片103的所有這樣的凹陷等級面都在本實施方式的範圍內。
再參考第11A圖以及第11B圖，這些圖繪示了在本文所述的實施方式之裝置的各種製造步驟中使用的沉積系統1105。沉積系統1105可用於從第一前驅物輸送系統1107、第二前驅物輸送系統1109、第三前驅物輸送系統1111以及蝕刻前驅物輸送系統1112接收前驅物材料，並在閘極間隔物901之間的第一開口1001中形成材料層。在一個實施方式中，第一前驅物輸送系統1107、第二前驅物輸送系統1109、第三前驅物輸送系統1111以及蝕刻前驅物輸送系統1112可以彼此協同工作以提供各種將不同的前驅物材料以及蝕刻材料移至沉積腔室1113，其中放置了中間結構1000。然而，第一前驅物輸送系統1107、第二前驅物輸送系統1109、第三前驅物輸送系統1111以及蝕刻前驅物輸送系統1112可以具有彼此相似的物理部 件。
例如，第一前驅物輸送系統1107、第二前驅物輸送系統1109、第三前驅物輸送系統1111以及蝕刻前驅物輸送系統1112可各自包含氣體供應源1115和流量控制器1117(在第11A圖中的第一前驅物輸送系統1107有標示，但是為了清楚起見，在第二前驅物輸送系統1109、第三前驅物輸送系統1111以及蝕刻前驅物輸送系統1112中則未標示)。在第一前驅物以氣態儲存的實施方式中，氣體供應源1115可以將第一前驅物供應到沉積腔室1113。氣體供應源1115可以是像是氣體儲存槽的容器，其可以位於在沉積腔室1113的地方或可以位於遠離沉積腔室1113的地方。在其他實施方式中，氣體供應源1115可以是獨立地將第一前驅物製備並將其輸送到流量控制器1117的設備。第一前驅物的任何合適來源可以用作氣體供應源1115，並且所有這樣的來源完全意欲包含在本實施方式的範圍內。
氣體供應源1115可以將所需的前驅物供應給流量控制器1117。流量控制器1117可以用於控制前驅物向前驅物氣體控制器1119以及最終到沉積腔室1113的流量，從而也可以有助於控制沉積腔室1113內的壓力。流量控制器1117可以是例如比例閥、調節閥、針形閥、壓力調節器、質量流量控制器、這些的組合等。然而，可以使用用於控制和調節載氣到前驅物罐(未分開繪示)的流量之任何合適的方法，並且所有這樣的部件和方法完全意欲 包含在實施方式的範圍內。
然而，如本領域具有通常知識者將認識到的，雖然在本文中將第一前驅物輸送系統1107、第二前驅物輸送系統1109、第三前驅物輸送系統1111以及蝕刻前驅物輸送系統1112描述為具有相同的組件，這僅是說明性實施例，並且無意以任何方式限制實施方式。可以使用任何類型的合適的前驅物輸送系統，其具有與沉積系統1105內的任何其他前驅物輸送系統相同或不同的任何類型和數量的一個部件。所有這樣的前驅物系統完全意欲包含在實施方式的範圍內。
另外，在第一前驅物以固態或液態儲存的實施方式中，氣體供應源1115可以儲存載氣(例如，氫氣(H2))，並且可以將載氣導入前驅物罐(未分開繪示)，其先將固態或液態的第一前驅物儲存起來。然後，在將第一前驅物蒸發或昇華到前驅物罐的氣態部分中之前，使用載氣推動並攜帶第一前驅體，然後將其發送到前驅物氣體控制器1119。可以使用任何合適的方法和單元的組合來提供第一前驅物，並且單元的所有組合完全意欲包含在實施方式的範圍內。
第一前驅物輸送系統1107、第二前驅物輸送系統1109、第三前驅物輸送系統1111以及蝕刻前驅物輸送系統1112可以將它們各自的前驅物材料供應到前驅物氣體控制器1119中。前驅物氣體控制器1119連接並將第一前驅物輸送系統1107、第二前驅物輸送系統1109、第三前驅物輸送系統1111以及蝕刻前驅物輸送系統1112與 沉積腔室1113隔離，以便將所需的前驅物材料輸送至沉積腔室1113。氣體控制器1119可包含像是閥、流量計、感測器等的裝置，以控制每個前驅物的輸送速率，並且可藉由從控制單元1121接收的指令來控制(以下相應於第11B圖進一步描述)。
前驅物氣體控制器1119在從控制單元1121接收到指令後，可以打開和關閉閥，以將第一前驅物輸送系統1107、第二前驅物輸送系統1109、第三前驅物輸送系統1111以及蝕刻前驅物輸送系統1112連接到沉積腔室1113，並透過歧管1123將所需的前驅物材料引導到沉積腔室1113中，並到達噴頭1125。噴頭1125可用於將所選的前驅物材料分散到沉積腔室1113中，並且可以被設計為均勻地分散前驅物材料，以最小化由於不均勻的分散而可能產生不希望的製程條件。在一個實施方式中，噴頭1125可以是具有開口的圓形設計，開口圍繞噴頭1125均勻地分散，以使所需的前驅物材料分散到沉積腔室1113中。
然而，如本領域具有通常知識者將認識到的，如上所述，透過一個噴頭1125或透過一個導入點將前驅物材料導入沉積腔室1113僅是例示性的，而並非意欲限制實施方式。可以利用任何數量的分離和獨立的噴頭1125或將前驅物材料導入沉積腔室1113中的其他開口。噴頭1125和其他導入點的所有組合完全意欲包含在實施方式的範圍內。
沉積腔室1113可以接收期望的前驅物材料並且將前驅物材料暴露於第一開口1001的底部的鰭片103。沉積腔室1113可以是適合於分散前驅物材料的任何期望的形狀，並且使前驅物材料與鰭片103接觸。在第11A圖所示的實施方式中，沉積腔室1113具有圓柱形的側壁和底部。然而，沉積腔室1113不限於圓柱形，並且可以使用任何其他合適的形狀，像是中空的方形、八角形等。此外，沉積腔室1113可以由殼體1127圍繞，殼體1127由對各種處理材料呈現惰性的材料製成。這樣，殼體1127可以是能夠承受沉積過程中所涉及的化學和壓力的任何合適的材料，在一個實施方式中，殼體1127可以是鋼、不銹鋼、鎳、鋁、其合金、或其組合等。
在沉積腔室1113內，中間結構1000可以放置在安裝平台1129上，以在沉積過程中定位和控制中間結構1000。安裝平台1129可以包含加熱機構，以在沉積過程中加熱中間結構1000。此外，儘管在第11A圖中繪示了一個安裝平台1129，但是可以在沉積腔室1113內額外包含任何數量的安裝平台1129。
另外，沉積腔室1113和安裝平台1129可以是群集工具系統(未繪示)的一部分。群集工具系統可以與自動化處理系統結合使用，以在沉積和/或蝕刻製成之前將中間結構1000定位和放置到沉積腔室1113中，在沉積和/或蝕刻製程中定位和保持中間結構1000，以及在完成沉積和/或蝕刻製程之後從沉積腔室1113中移除中間結構 1000。
沉積腔室1113還可具有用於使廢氣離開沉積腔室1113的排氣出口1131。真空幫浦1133可連接至排氣出口1131，以幫助廢氣從沉積腔室1113中排出。在控制單元1121的控制下，真空幫浦1133也可以用於將沉積腔室1113內的壓力降低和控制到期望的壓力。
第11A圖進一步繪示了吹掃氣體輸送系統1135。在一個實施方式中，吹掃氣體輸送系統1135可以是氣態槽或提供像是氮氣、氬氣、氙氣或其他非反應性氣體之類的吹掃氣體的其他設施。此外，在控制單元1121的控制下，吹掃氣體輸送系統1135和/或真空幫浦1133還可以用於從沉積腔室1113中抽出前驅物材料，以準備導入下一個前驅物材料。
第11B圖繪示了可用於控制前驅物氣體控制器1119和真空幫浦1133的控制單元1121的實施方式。控制單元1121可以是可在工業環境中用於控制製程機器之任何形式的電腦處理器。在一個實施方式中，控制單元1121可以包含處理單元1137，例如桌上式電腦、工作站、筆記型電腦或為特定應用訂製的專用單元。控制單元1121可以配備有顯示器1139和輸入/輸出(I/O)部件1141，像是指令輸出、感測器輸入、滑鼠、鍵盤、印表機、或其組合等。處理單元1137可以包含連接到匯流排1153的中央處理單元(CPU)1143、記憶體1145、大容量儲存裝置1147、視訊配接器1149和I/O介面1151。
匯流排1153可以是幾種匯流排結構中的一種或多種，包含記憶體匯流排或記憶體控制器、週邊匯流排或視訊匯流排。CPU 1143可以包含任何類型的電子資料處理器，並且記憶體1145可以包含任何類型的系統記憶體，例如靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)或唯讀記憶體(ROM)。大容量儲存裝置1147可以包含被配置以儲存數據、程序和其他資訊並使數據、程序和其他資訊能夠經由匯流排1153存取的任何類型之儲存裝置。舉例來說，大容量儲存裝置1147可以包含硬碟機、磁碟機或光碟機中的一個或多個。
視訊配接器1149和I/O介面1151提供用於將外部輸入和輸出裝置耦合到處理單元1137的介面。如第11B圖所示，輸入和輸出裝置的實施例包含耦合到視訊配接器1149的顯示器1139，以及耦合到I/O介面1151的I/O部件1141(例如，滑鼠、鍵盤、印表機等)。其他裝置可以耦合到處理單元1137，並且可以使用更多或更少的介面卡。例如，串列介面卡(未繪示)可以用於為印表機提供串列介面。處理單元1137還可以包含網路介面1155，其可以是到區域網路(LAN)或廣域網路(WAN)1157的有線連結和/或無線連結。
應當注意，控制單元1121可以包含其他部件。例如，控制單元1121可以包含電源、電纜、主機板、可移式儲存媒介、殼體等。儘管在第11B圖中未繪示，但是這些其他組件被視為控制單元1121的一部分。
第12A圖至第18B圖繪示了製造實施方式之元件的其他步驟，其中一些步驟可以在沉積系統1105中執行。此外，第12A圖至第18B圖繪示了n型區域200N和p型區域200P中的任何一個的特徵。例如，第12A圖至第18B圖所示的結構可以適用於n型區域200N和p型區域200P。在每個附圖的文字中描述了n型區域200N和p型區域200P在結構上的差異(如果有的話)。
在第12A圖至第12C圖中，這些圖對應參考剖面C-C繪示了根據一些實施方式的形成多層源極/汲極區域1201的中間階段。可以使用像是適合於第一FinFET 100的任何可接受的材料在沉積腔室1113中磊晶生長多層源極/汲極區域1201。例如，如果鰭片103是矽，則p型區域200P中的多層源極/汲極區域1201可以包含在通道區域805中施加壓縮應變的材料，例如摻雜硼的鍺化矽、鍺化矽、鍺、錫化鍺等。p型區域200P中的多層源極/汲極區域1201可以具有從鰭片103的相應表面凸起的表面。此外，多層源極/汲極區域1201可以具有任何可接受的形狀，例如菱形、圓形、正方形、矩形等。多層源極/汲極區域1201還可以具有刻面表面、平坦表面、圓角表面，不規則表面、粗糙表面、光滑表面等。
可以藉由首先將中間結構1000放置在沉積腔室1113中而在沉積腔室1113中形成多層源極/汲極區域1201的層。在要將多層源極/汲極區域1201形成為硼摻雜鍺化矽結構的實施方式中，第一前驅物材料可以是像是 矽烷(SiH4)、二氯矽烷或DCS(SiH2Cl2)、三氯矽烷(SiHCl3)、四氯矽烷(SiCl4)等的來源材料，並且第一前驅物材料被放置到第一前驅物輸送系統1107中。第二前驅物材料可以是像是鍺烷(GeH4)、二鍺烷(Ge2H6)之類的來源材料，並且第二前驅物材料被放置在第二前驅物輸送系統1109中。第三前驅物材料可以是像是乙硼烷(B2H6)之類的來源材料，並且將第三前驅物材料放置在第三前驅物輸送系統1111中。蝕刻前驅物材料可以是像是氯化氫(HCl)、氯(Cl2)等的來源材料，並且將蝕刻前驅物材料放置在蝕刻前驅物輸送系統1112中。然而，本領域具有通常知識者將認識到，上面列出的來源材料不是可用於形成硼摻雜鍺化矽的唯一前驅物材料，並且這些來源材料的使用並不旨在限制實施方式。可以利用在任何合適相態(固態、液態或氣態)中之任何合適的前驅物材料。
第12A圖繪示了根據一些實施方式的在p型區域200P的第一開口1001中形成的第一磊晶生長層1201a。根據一些實施方式，第一磊晶生長層1201a可以使用二氯矽烷(SiH2Cl2)或矽烷(SiH4)作為第一前驅物並且使用鍺烷(GeH4)或二鍺烷(Ge2H6)作為第二前驅物形成為硼摻雜鍺化矽結構。在這樣的實施方式中，控制單元1121可以引導第一前驅物輸送系統1107的流量控制器1117以約10sccm與約200sccm之間的第一流率fr1將第一前驅物流動到沉積腔室1113中，並且引導第二前驅物輸送系統1109的流量控制器1117以約10sccm與約 1000sccm之間的第二流率fr2將第二前驅物流動到沉積腔室1113中。然而，可以使用任何合適的流率。可以將第一流率比R1計算為第二流率fr2與第一流率fr1的比(例如，R1=fr2/fr1)。根據一些實施方式，第一流率比R1是在約1：1與約50：1之間的比值。然而，可以使用任何合適的流率。
此外，根據一些實施方式，氫(H2)可以用作載氣。對於使用載氣的每種前驅物，控制單元1121可以控制流量以使載氣以約1slm與約40slm之間的第五流率流動。此外，在第一磊晶生長層1201a的沉積期間，可以將沉積腔室1113保持在約400℃與約700℃之間的製程溫度範圍內以及約1Torr與約100Torr之間的製程壓力範圍內。然而，可以使用任何合適的載氣、製程溫度和製程壓力。
第一磊晶生長層1201a可以在生長期間被原位摻雜，或者可以在生長之後藉由植入被摻雜。在生長期間原位摻雜第一磊晶生長層1201a的實施方式中，乙硼烷(B2H6)可用作第三前驅物。在這樣的實施方式中，控制單元1121可以引導第三前驅物輸送系統1111的流量控制器1117以約10sccm與約200sccm之間的第三流率將第三前驅物流動到沉積腔室1113中。在生長之後藉由植入來摻雜第一磊晶生長層1201a的實施方式中，可以使用像是離子植入之類之可接受的製程來植入p型摻雜物。在這樣的實施方式中，可以在生長到第一磊晶生長層 1201a之後並且在第一磊晶生長層1201a上方形成多層源極/汲極區域1201的另外的層之前植入p型摻雜物。然而，在多層源極/汲極區域1201的所有磊晶生長層形成之後，也可以植入p型摻雜物。
在一些實施方式中，氯化氫(HCl)或氯(Cl2)可以用作蝕刻前驅物，以控制第一磊晶生長層1201a的磊晶生長和形狀。在這樣的實施方式中，控制單元1121可以引導蝕刻前驅物輸送系統1112的流量控制器1117以約10sccm與約300sccm之間的第四流率將蝕刻前驅物流動到沉積腔室1113中。在第12A圖所示的實施方式中，第一磊晶生長層1201a形成為第一菱形形狀，第一菱形形狀具有第一刻面的表面，其頂面是平坦的。此外，根據一些實施方式，第一磊晶生長層1201a被形成為彼此分離。在其他實施方式中，第一磊晶生長層1201a可以形成為合併在一起。
此外，在第一磊晶生長層1201a生長為硼摻雜鍺化矽結構的實施方式中，第一磊晶生長層1201a以第一濃度比(Ge%1)生長。第一濃度比(Ge%1)表示第一磊晶生長層1201a的鍺(Ge)相對於矽(Si)的濃度等級，並且可以表示為Si(1-x)Gex：B，其中x是代表鍺(Ge)的體積百分比濃度的小數，並且B指的是p型摻雜物(例如，硼(B))。
另外，第一磊晶生長層1201a可以以相對於矽濃度較低的鍺濃度形成。低的鍺濃度百分比(Ge%)在體積濃度的第一濃度範圍內，其中0%
Figure 110113128-A0305-02-0029-3
Ge%<50%。根據一些實 施方式，在第一磊晶生長層1201a的整個結構中，第一濃度比(Ge%1)表示鍺(Ge)的常數濃度等級。在其他實施方式中，第一濃度比(Ge%1)表示整個第一磊晶生長層1201a的結構中鍺(Ge)的濃度等級的梯度。例如，第一磊晶生長層1201a的結構可以具有濃度等級梯度，對於該濃度等級梯度，鍺的濃度等級隨著與鰭片103的距離的增加而增加。這樣，鍺(Ge)的濃度等級的梯度可以從與鰭片103接觸的第一磊晶生長層1201a的底部的0%到第一磊晶生長層1201a的頂部的約50%。在這樣的實施方式中，可以藉由調節第一前驅物和第二前驅物的一個或多個流率以增加鍺的百分比濃度來在生長期間形成濃度等級梯度。
根據一些實施方式，第一磊晶生長層1201a可以使用第一定時沉積製程和第一流率比R1在約50秒至約500秒之間的時間段形成。然而，可以使用任何合適的時間段。根據一些實施方式，第一磊晶生長層1201a形成在鰭片103上方至第一高度H1。根據一些實施方式，第一高度H1可以在約10nm與約50nm之間。然而，可以使用任何合適的高度。第一磊晶生長層1201a在本文中可以被稱為第一層、底層、第一源極/汲極層，或底部源極/汲極層等。
再參考第12B圖，其繪示了根據一些實施方式的在第一磊晶生長層1201a上方的第二磊晶生長層1201b的形成。根據一些實施方式，第二磊晶生長層1201b以相對較低的鍺濃度的第二濃度比(Ge%2)形成，第二濃度比 在第二體積濃度範圍內，其中0%
Figure 110113128-A0305-02-0031-4
Ge%2<50%。在這樣的實施方式中，第二磊晶生長層1201b的第二濃度比(Ge%2)也可以大於或等於第一磊晶生長層1201a的第一濃度比(Ge%1)的最大濃度等級。第二磊晶生長層1201b可以藉由調節生長期間的第一前驅物和第二前驅物的流率而以第二濃度比(Ge%2)生長。在一些實施方式中，在第二磊晶生長層1201b的整個結構中，第二濃度比(Ge%2)可以是常數濃度的鍺(Ge)。在其他實施方式中，第二濃度比(Ge%2)可以是鍺(Ge)的濃度等級的梯度，其隨著與第一磊晶生長層1201a的距離的增加而增加。在這樣的實施方式中，可以藉由調節在形成第一磊晶生長層1201a中使用的第一前驅物和第二前驅物的一個或多個流率中形成第二鍺濃度等級(第二濃度比)(Ge%2)，以增加在第二磊晶生長層1201b的生長期間的鍺的百分比濃度。例如，可以將第一前驅物的第一流率fr1調整為第三流率fr3。根據一些實施方式，第三流率fr3可以小於第一流率fr1。此外，第二前驅物的第二流率fr2可以被調節為第四流率fr4。在一些實施方式中，第四流率fr4可以大於第二流率fr2。第二流率比R2可以被計算為第四流率fr4與第三流率fr3的比率(例如，R2=fr4/fr3)。在一些實施方式中，第二流率比R2大於第一流率比R1。這樣，在第二磊晶生長層1201b的生長期間，體積百分比的鍺(鍺濃度百分比)(Ge%)可以從第一體積百分比的鍺(第一濃度比)(Ge%1)增加到第二體積百分比的鍺(第二濃度 比)(Ge%2)。
在這樣的實施方式中，第二磊晶生長層1201b的第二濃度比(Ge%2)也可以大於或等於第一磊晶生長層1201a的第一鍺濃度等級(Ge%1max)的最大等級。由於第二濃度比(Ge%2)和第一濃度比(Ge%1)之間之鍺的濃度等級的差異，在第一磊晶生長層1201a和第二磊晶生長層1201b之間形成第一界面。在第一界面處的第二濃度比(Ge%2)與第一濃度比(Ge%1)大約相同的實施方式中，第一界面可以被認為是連續界面。例如，第一濃度比(Ge%1)可以是第一體積濃度範圍的第一濃度梯度，其中0%
Figure 110113128-A0305-02-0032-5
Ge%1<25%，第二濃度比(Ge%2)可以是第二濃度範圍的第二濃度梯度，其中25%
Figure 110113128-A0305-02-0032-8
Ge%2<50%。然而，任何合適的濃度範圍都可以用於第一範圍和第二範圍。
此外，在第二濃度比(Ge%2)代表第二界面處的第一濃度等級梯度並且與代表第一濃度等級梯度的第一濃度比(Ge%1)不同的實施方式中，第一界面可以被認為是不連續的界面。例如，第一濃度比(Ge%1)可以是第一體積濃度範圍的第一濃度梯度，其中0%
Figure 110113128-A0305-02-0032-9
Ge%1<20%，第二濃度比(Ge%2)可以是第二體積濃度範圍的第二濃度梯度，其中30%
Figure 110113128-A0305-02-0032-10
Ge%2<50%。然而，任何合適的濃度範圍都可以用於第一範圍和第二範圍。作為不連續界面的另一實施例，第一濃度比(Ge%1)可以是第一常數濃度等級，其中0%
Figure 110113128-A0305-02-0032-11
Ge%1<50%(例如，Ge%1=25%)，第二濃度比(Ge%2)可以是第二常數濃度等級，其中 0%
Figure 110113128-A0305-02-0033-15
Ge%2<50%(例如，Ge%2=40%)。然而，可以將任何合適的濃度等級用於第一常數濃度等級和第二常數濃度等級。根據一些實施方式，第一界面的濃度等級比值可以是第二鍺濃度等級的最大等級(Ge%2max)與第一鍺濃度等級的最大等級(Ge%1max)的比值(其可以表示為Ge%2max/Ge%1max)可以在約1：1與約2.5：1之間。然而，可以使用任何合適的比值。
此外，第二磊晶生長層1201b可以在生長期間或在生長之後植入期間原位摻雜p型摻雜物(例如，硼(B))。在生長期間原位摻雜第二磊晶生長層1201b的實施方式中，控制單元1121將第三前驅物的流率保持在第三流率(如果是這種情況)，或者控制單元1121引導第三前驅物輸送系統1111的流量控制器1117以約10sccm與約200sccm之間的第三流率將第三前驅物輸送至沉積腔室1113。在生長之後將摻雜物植入到第二磊晶生長層1201b中的實施方式中，第三前驅物的流率可以保持關閉(如果是這種情況)，或者可以被關閉以在生長期間停止原位摻雜。在已經形成第二磊晶生長層1201b之後，可以使用像是離子植入的製程來植入p型摻雜物。
另外，在所示的實施方式中，第二磊晶生長層1201b形成為第二菱形形狀，第二菱形形狀具有第二刻面表面，其頂面是平坦的。藉由調節蝕刻前驅物的流率，在生長期間控制第二磊晶生長層1201b的形狀和表面。此外，根據一些實施方式，第二磊晶生長層1201b形成為彼此分 離。在其他實施方式中，第二磊晶生長層1201b可以形成為合併在一起。
根據一些實施方式，可以使用第二流率比R2以第二濃度比(Ge%2)形成第二磊晶生長層1201b。然而，可以使用任何合適的流率比。此外，根據一些實施方式，可以使用第二定時沉積製程將第二磊晶生長層1201b形成在第一磊晶生長層1201a上方的第二高度H2，時間段在約5秒至約100秒之間。然而，可以使用任何合適的時間段。根據一些實施方式，第二高度H2在約1nm與約30nm之間。然而，可以使用任何合適的高度。第二磊晶生長層1201b在本文中可以被稱為第二層、中間層、中介層、第二源極/汲極層、中間源極/汲極層，或中介源極/汲極層等。
第12C圖繪示了在多層源極/汲極區域1201的形成之一種可能的完成時，相鄰的源極/汲極區域之多層源極/汲極區域1201的放大圖(未按比例)。根據一些實施方式，第12C圖進一步繪示了第三磊晶生長層1201c在第二磊晶生長層1201b上方的形成。根據一些實施方式，第三磊晶生長層1201c以相對高濃度的鍺與矽，或甚至純鍺的第三濃度比(Ge%3)形成。鍺的高百分比濃度(鍺濃度百分比)(Ge%)可以在體積百分比濃度範圍內，其中50%
Figure 110113128-A0305-02-0034-12
Ge%<100%。在這樣的實施方式中，第三磊晶生長層1201c的第三濃度比(Ge%3)大於第二磊晶生長層1201b的第二濃度比(Ge%2)以及第一磊晶生長層 1201a的第一濃度比(Ge%1)。第三磊晶生長層1201c可以通過調節生長期間的第一前驅物和第二前驅物的流率而以第三濃度比(Ge%3)生長。例如，第一前驅物的第三流率fr3可以被調節為第五流率fr5。根據一些實施方式，第五流率fr5可以小於第三流率fr3。此外，第二前驅物的第四流率fr4可以被調節為第六流率fr6。在一些實施方式中，第六流率fr6可以大於第四流率fr4。第三流率比R3可以被計算為第六流率fr6與第五流率fr5的比值(例如，R3=fr6/fr5)。在一些實施方式中，第三流率比R3大於第二流率比R2。這樣，在第三磊晶生長層1201c的生長期間，鍺的體積百分比(鍺濃度百分比)(Ge%)可以從鍺的第二體積百分比(第二濃度比)(Ge%2)增加到鍺的第三體積百分比(第三濃度比)(Ge%3)。第二磊晶生長層1201b防止由於第一磊晶生長層1201a和第三磊晶生長層1201c之間的高晶格不匹配而引起的第三磊晶生長層1201c應變鬆弛。此外，第三磊晶生長層1201c在多層源極/汲極區域1201與隨後形成的金屬接觸之間提供低接觸電阻。
此外，第三磊晶生長層1201c可以在生長期間或在生長之後植入期間原位摻雜p型摻雜物(例如，硼(B))。在生長過程中原位摻雜第三磊晶生長層1201c的實施方式中，控制單元1121將第三前驅物的流率保持在第三流率(如果是這種情況)，或者控制單元1121導引第三前驅物輸送系統1111的流量控制器1117以約10sccm至約 200sccm之間的第三流率將第三前驅物輸送至沉積腔室1113。在生長之後將摻雜物植入到第三磊晶生長層1201c中的實施方式中，第三前驅物的流率可以保持關閉(如果是這種情況)，或者可以被關閉以在生長期間停止原位摻雜。在已經形成第三磊晶生長層1201c之後，可以使用像是離子植入的製程來植入p型摻雜物。
此外，在所示的實施方式中，第三磊晶生長層1201c形成有第三菱形，第三菱形具有第三刻面，其頂面是平坦的。在生長期間，藉由調節蝕刻前驅物的流率來控制第三磊晶生長層1201c的形狀和表面。此外，根據一些實施方式，第三磊晶生長層1201c一起形成。在其他實施方式中，第三磊晶生長層1201c可以形成為彼此分離。
根據一些實施方式，第三磊晶生長層1201c可以使用第三定時沉積製程形成在第二磊晶生長層1201b上方的第三高度H3，時間段在約5秒至約100秒之間。然而，可以使用任何合適的時間段。根據一些實施方式，第三高度H3在約1nm與約40nm之間。然而，可以使用任何合適的高度。此外，根據一些實施方式，可以使用第三流率比R3以第三濃度比(Ge%3)形成第三磊晶生長層1201c。然而，可以使用任何合適的流率比。第三磊晶生長層1201c在本文中可以被稱為第三層、頂層、第三源極/汲極層，或頂部源極/汲極層等。
第12C圖進一步繪示了根據一些實施方式的相鄰源極/汲極區域的多層源極/汲極區域1201，其中相鄰源極 /汲極區域的第三磊晶生長層1201c已經合併。在一些實施方式中，閘極間隔物901用於將多層源極/汲極區域1201以適當的橫向距離與虛設閘極803(第10B圖所示)分開，使得多層源極/汲極區域1201不會使隨後形成的所得FinFET的閘極短路。此外，可以選擇多層源極/汲極區域1201的材料以在各個通道區域805(第10B圖中所示)中施加應力，從而改善性能。
作為用於在p型區域200P中形成多層源極/汲極區域1201的磊晶製程的結果，磊晶源極/汲極區域的上表面具有小平面，這些小平面橫向向外擴張超過鰭片103的側壁。在一些實施方式中，如第12C圖所示，這些小平面導致相同FinFET的相鄰多層源極/汲極區域1201合併。在第12A圖至第12C圖所示的實施方式中，形成閘極間隔物901以覆蓋鰭片103的側壁的一部分，該側壁的一部分在STI區域105以上延伸，從而阻止了磊晶生長。在一些其他實施方式中，可以調整用於形成閘極間隔物901的間隔物蝕刻以去除間隔物材料，以允許磊晶生長的區域延伸到STI區域105的表面。
儘管第12A圖至第12C圖中所示的實施方式具有彼此融合的第三磊晶生長層1201c，並且相鄰的多層源極/汲極區域1201的其餘磊晶生長層保持分離，但是其他實施方式也是可能的。例如，在一些實施方式中，相鄰的多層源極/汲極區域1201的第三磊晶生長層1201c和第二磊晶生長層1201b可以合併在一起，並且相鄰的多層源極 /汲極區域1201的第一磊晶生長層1201a可以保持分離。此外，在一些實施方式中，相鄰的多層源極/汲極區域1201的第三磊晶生長層1201c、第二磊晶生長層1201b和第一磊晶生長層1201a可以合併在一起。相鄰的多層源極/汲極區域1201的合併的磊晶生長層的所有這些實施例在本實施方式的範圍內。
一旦在p型區域200P中形成了多層源極/汲極區域1201，就可以藉由首先從n型區域200N去除遮罩並且在p型區域200P上放置另一個遮罩，以在n型區域200N中形成磊晶源極/汲極區域。一旦去除了n型區域200N中的遮罩，就可以使用像是適合用於n型FinFET的任何可接受材料來磊晶生長源極/汲極區域。例如，如果鰭片103是矽，則形成在n型區域200N中的源極/汲極區域可以包含在通道區域805中施加拉伸應變的材料，像是矽、碳化矽、磷摻雜碳化矽、磷化矽，或類似材料。此外，類似於前面描述的在p型區域200P的多層源極/汲極區域1201中植入摻雜物的製程，可以在n型區域200N中的源極/汲極區域和/或鰭片103中植入n型摻雜物以形成n型源極/汲極區域，然後進行退火。n型區域200N中的源極/汲極區域可以具有約1019cm-3至約1021cm-3之間的雜質濃度。根據一些實施方式，可以在整個源極/汲極區域中以單一濃度等級的材料磊晶生長n型區域200N的源極/汲極區域。在其他實施方式中，可以利用源極/汲極區域中的材料的濃度等級梯度來生長n型區域的源極/汲 極區域。在其他實施方式中，n型區域200N的源極/汲極區域還可以形成為與p型區域200P的多層源極/汲極區域1201相似的多層源極/汲極區域，只是在每個層中具有不同的碳和/或磷酸鹽濃度等級，而非不同濃度的鍺。一旦已經形成了n型區域200N中的源極/汲極區域，就可以從p型區域200P去除遮罩以進行進一步的處理。
根據一些實施方式，多層源極/汲極區域1201的第一多層濃度比可以是具有最高濃度比(例如，Ge%3(第三濃度比))的層的組合高度與具有最低濃度比(例如，Ge%1(第一濃度比))的層的組合高度的比值。根據一些實施方式，第一多層濃度比(H3/H1)為約0.1：1至約3：1。這樣，第一共享接觸著陸區域1203由具有最高濃度比(例如，Ge%3(第三濃度比))的相對較大體積之材料形成。本文中所描述的第一共享接觸著陸區域1203和其他共享接觸著陸區域在本文中可以統稱為MD著陸、接觸著陸區域、接觸著陸區、接觸著陸等。
第一共享接觸著陸區域1203包含形成在第二磊晶生長層1201b之間的高鍺濃度(第三濃度比)(Ge%3)材料的非常深的延伸區域。第一共享接觸著陸區域1203的邊界在第12D圖中由虛線強調顯示。第一共享接觸著陸區域1203包含在合併的第三磊晶生長層1201c的平坦頂部下方的高鍺濃度(第三濃度比)(Ge%3)的體積，並具有位於第二磊晶生長層1201b的側壁之間的體積。第一共享接觸著陸區域1203沿著從第三磊晶生長層1201c的頂部延 伸到第三磊晶生長層1201c的底部的第三磊晶生長層1201c之間之中心線延伸到第一深度D1。根據一些實施方式，第一深度D1在約10nm與約50nm之間。然而，可以使用任何合適的深度。此外，第一共享接觸著陸區域1203在第二磊晶生長層1201b的頂部之間具有第一寬度W1。根據一些實施方式，第一寬度W1在約15nm與約30nm之間。然而，可以使用任何合適的寬度。第一共享接觸著陸區域1203還具有第二寬度W2，第二寬度W2是第二磊晶生長層1201b之間的最小距離。根據一些實施方式，第二寬度W2在約0nm與約30nm之間。然而，可以使用任何合適的寬度。這樣，第一共享接觸著陸區域1203的實施方式提供了具有非常深的延伸區域的高體積著陸區域，該非常深的延伸區域具有低接觸電阻，從而在最終形成了源極/汲極接觸1803(第18B圖所示)。
在一些實施方式中，在第三磊晶生長層1201c的整個結構中，第三濃度比(Ge%3)可以是常數鍺(Ge)濃度等級。在其他實施方式中，第三濃度比(Ge%3)可以是鍺(Ge)濃度等級的梯度，其隨著與鰭片103的距離的增加而增加。在這樣的實施方式中，可以藉由調節第一前驅物和第二前驅物的一個或多個流率來改變第三鍺濃度等級(第三濃度比)(Ge%3)，以在第三磊晶生長層1201c的生長期間增加鍺的百分比濃度。在一些這樣的實施方式中，鍺的百分比濃度的增加在整個磊晶生長中可以是線性的。例如，如第12D圖的第一方向箭頭1205a所示，第三鍺濃 度等級(第三濃度比)(Ge%3)從最小濃度等級(例如，Ge%min)線性增加到最大濃度等級(例如，Ge%max)，其隨著與鰭片103的距離增加而增加。在其他這樣的實施方式中，鍺的百分比濃度的增加在整個磊晶生長中可以是非線性的。例如，如第12C圖的第二方向箭頭1205b所示，第三鍺濃度等級(第三濃度比)(Ge%3)隨著與鰭片103的距離增加從第一最小濃度等級(例如，Ge%min1)增加到最大濃度等級(例如，Ge%max)，第三鍺濃度等級(Ge%3)隨著與鰭片103的距離不斷增加從最大濃度等級(例如，Ge%max)減小到第二最小濃度等級(例如，Ge%min2)。這樣，最大濃度等級(例如，Ge%max)位於沿著第一距離D1的中點。
在這樣的實施方式中，第三磊晶生長層1201c的第三濃度比(Ge%3)大於或等於第二磊晶生長層1201b的第二鍺濃度等級的最大等級(Ge%2max)。由於第三濃度比(Ge%3)和第二濃度比(Ge%2)之間的鍺濃度等級的差異，在第二磊晶生長層1201b和第三磊晶生長層1201c之間形成第二界面。跨越第二界面之從第二濃度比(Ge%2)到第三濃度比(Ge%3)的濃度等級的範圍可以是連續範圍或不連續範圍。
此外，第二界面處的濃度等級之間的第二比值可以是第三鍺濃度等級的最大等級(Ge%3max)與第二鍺濃度等級的最大等級(Ge%2max)的比值，可以表示為Ge%3max/Ge%2max，並且可以在約1：1至約2：1之 間。然而，可以使用任何合適的比值。
儘管已經繪示了使用三層的多層源極/汲極區域1201，但是多層源極/汲極區域1201可以具有任何合適數量之具有低濃度的層和/或任何合適數量之具有高濃度的層。例如，在一些實施方式中，多層源極/汲極區域1201可以具有一個低濃度層和一個高濃度層。在一些實施方式中，多層源極/汲極區域1201可具有不止一個(例如，兩個、三個或更多個)低濃度層。在一些實施方式中，多層源極/汲極區域1201可具有不止一個(例如，兩個、三個或更多個)高濃度層。低濃度層和高濃度層的所有這樣的組合在本實施方式的範圍內。第12C圖進一步繪示了第三方向箭頭1205c，其代表通過第三磊晶生長層1201c的磊晶生長的深度方向，並且將在第12D圖的描述中引用。
繼續參考第12D圖，根據一些實施方式，此圖是沿著通過第12C圖的多層源極/汲極區域1201的第三方向箭頭1205c(例如，在P-FET I/O區域的EDX)繪製的鍺濃度百分比(Ge%)作為深度的函數的線圖。在鍺濃度是沿著第三方向箭頭1205c的梯度的實施方式中，該線代表多層源極/汲極區域1201的鍺濃度百分比(Ge%)。根據一些實施方式，該圖還繪示了源極/汲極區域1201的鍺濃度百分比(Ge%)，其在從約0%的最小鍺百分比濃度(Ge0%)至約100%的最大的鍺的百分比濃度(第三鍺濃度等級的最大等級)(Ge%3max)的範圍內。該圖還繪示了以從其最小百分比(Ge0%)到其最大百分比(第三鍺濃度等 級的最大等級)(Ge%3max)的第一流率從多層源極/汲極區域1201上方開始沿著第三方向箭頭1205c的梯度隨著與沿著第三方向箭頭1205c的中點之距離增加而增加。該圖還繪示了以從其最大百分比(第三鍺濃度等級的最大等級)(Ge%3max)到其最小百分比(Ge0%)的第二流率之沿著第三方向箭頭1205c的梯度隨著深度沿著第三方向箭頭1205c的中點到多層源極/汲極區域1201的一個點的繼續增加而減小。
第13A圖和第13B圖分別繪示了根據一些實施方式的相對於剖面A-A和B-B的接觸蝕刻停止層(CESL)1301和第一層間介電質(ILD)1303的形成。一旦在第一開口1001中已經形成了多層源極/汲極區域1201，就可以形成接觸蝕刻停止層1301和第一層間介電質1303。在一些實施方式中，接觸蝕刻停止層1301形成在多層源極/汲極區域1201、虛設介電層701、閘極間隔物901，閘極密封間隔物807和遮罩801的暴露表面上方。接觸蝕刻停止層1301可以包含介電材料，例如氮化矽、氧化矽、氮氧化矽等。然而，可以使用任何合適的介電材料。
一旦已經形成接觸蝕刻停止層1301，就在接觸蝕刻停止層1301上方沉積第一層間介電質1303。第一層間介電質1303可以由介電材料形成，並且可以藉由任何合適的方法來沉積，例如CVD、電漿增強CVD(PECVD)或FCVD。介電材料可包含磷矽酸鹽玻璃(PSG)、硼矽酸 鹽玻璃(BSG)、硼摻雜磷矽酸鹽玻璃(BPSG)、未摻雜矽酸鹽玻璃(USG)等。也可以使用藉由任何可接受的方法形成的其他絕緣材料。根據一些實施方式，接觸蝕刻停止層1301的介電材料具有比第一層間介電質1303的介電材料更低的蝕刻速率。
第13B圖進一步繪示了每個多層源極/汲極區域1201中的第一共享接觸著陸區域1203。在第13B圖中，第一共享接觸著陸區域1203以假想圖繪示，以指示它們位於第1圖中所示的剖面B-B的表面之後。對應於剖面B-B繪示的第一共享接觸著陸區域1203的輪廓類似於第12D圖中對應於剖面C-C繪示的第一共享接觸著陸區域1203的輪廓，雖然它們也可以是不同的。
在第14A圖和第14B圖中，可以執行像是CMP的平坦化製程，以使第一層間介電質1303的頂面與虛設閘極803或遮罩801的頂面齊平。平坦化製程還去除虛設閘極803上的遮罩801，以及沿著遮罩801的側壁的閘極密封間隔物807和閘極間隔物901的部位。在平坦化製程之後，虛設閘極803、閘極密封間隔物807、閘極間隔物901和第一層間介電質1303的頂面是齊平的。因此，虛設閘極803的頂面通過第一層間介電質1303而暴露。在一些實施方式中，可以保留遮罩801，在這種情況下，平坦化製程使第一層間介電質1303的頂面與遮罩801的頂面齊平。
在第15A圖和第15B圖中，虛設閘極803和遮 罩801(如果存在)在蝕刻步驟中被去除，從而形成第二開口1501。虛設介電層701在第二開口1501中的部位也可以被去除。在一些實施方式中，只有虛設閘極803被去除，並且虛設介電層701保留並且被第二開口1501暴露。在一些實施方式中，虛設介電層701從晶片的第一區域中的第二開口1501被去除(例如，核心邏輯區域)並保留在晶片的第二區域(例如，輸入/輸出區域)的第二開口1501中。在一些實施方式中，藉由非均向性乾式蝕刻製程去除虛設閘極803。例如，蝕刻製程可以包含使用反應氣體的乾式蝕刻製程，反應氣體選擇性地蝕刻虛設閘極803，而很少或不蝕刻第一層間介電質1303或閘極間隔物901。每一個第二開口1501暴露和/或覆蓋在鰭片103中的相應一個的通道區域805上。每一個通道區域805設置在多層源極/汲極區域1201的相鄰的對之間。在去除期間，當蝕刻虛設閘極803時，虛設介電層701可以用作蝕刻停止層。然後，在去除虛設閘極803之後，可以可選擇性地去除虛設介電層701。
在第16A圖和第16B圖中，形成閘極介電層107和閘極電極109以替換閘極。第16C圖繪示了第16B圖的區域1601的詳細視圖。閘極介電層107可以由沉積在第二開口1501中的一個或多個層形成，例如在鰭片103的頂面和側壁上以及在閘極密封間隔物807和/或閘極間隔物901的側壁上。閘極介電層107也可以形成在第一層間介電質1303的頂面上。在一些實施方式中，閘極介電 層107包含一個或多個介電層，例如氧化矽、氮化矽、金屬氧化物的一個或多個層、金屬矽酸鹽等。例如，在一些實施方式中，閘極介電層107包含藉由熱氧化或化學氧化形成的氧化矽的界面層以及覆蓋於其上的高k介電材料，例如鉿、鋁、鋯、鑭、錳、鋇、鈦、鉛及其組合的金屬氧化物或矽酸鹽。閘極介電層107可以包含具有k值大於約7.0的介電層。閘極介電層107的形成方法可以包含分子束沉積(MBD)、ALD、PECVD等。在虛設介電層701的部位保留在第二開口1501中的實施方式中，閘極介電層107包含虛設介電層701的材料(例如，SiO2)。
閘極電極109分別沉積在閘極介電層107上方，並填充第二開口1501的其餘部位。閘極電極109可以具有含有金屬的材料，例如氮化鈦、氧化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、鎢、其組合或其多層。例如，如第16C圖所示，儘管在第16B圖中繪示了用於閘極電極109的單層，但是閘極電極109可以包含任意數量的襯層109A、任意數量的功函數調整層109B和填充材料109C。在第二開口1501的填充和/或過度填充之後，可以執行像是CMP的平坦化製程以從第一層間介電質1303的頂面去除閘極介電層107的其餘部位和閘極電極109的材料。閘極電極109和閘極介電層107的材料的其餘部位因此形成所得FinFET的替換閘極。閘極電極109和閘極介電層107可以統稱為“閘極堆疊”。閘極和閘極堆疊可以沿著鰭片103的通道區域805的側壁延伸。
在n型區域200N和p型區域200P中的閘極介電層107的形成可以同時發生，使得每個區域中的閘極介電層107由相同的材料形成，並且閘極電極109可以同時發生，使得每個區域中的閘極電極109由相同的材料形成。在一些實施方式中，可以藉由不同的製程形成每個區域中的閘極介電層107，使得閘極介電層107可以是不同的材料，和/或可以藉由不同的製程形成每個區域中的閘極電極109，使得閘極電極109可以是不同的材料。當使用不同的製程時，可以使用各種遮罩步驟來遮蔽和暴露適當的區域。
在第17A圖和第17B圖中，在閘極堆疊(包含閘極介電層107和閘極電極109)上形成閘極遮罩1701，並且閘極遮罩1701可以設置在閘極間隔物901的相反部位之間。在一些實施方式中，形成閘極遮罩1701包含使閘極堆疊凹陷，使得在閘極堆疊正上方和閘極間隔物901的相反部位之間形成凹口。閘極遮罩1701包含一層或多層介電材料，例如在凹口中填充和/或過量填充氮化矽、氮氧化矽等，然後進行平坦化製程以去除在第一層間介電質1303上延伸的介電材料的其餘部位。
同樣如第17A圖和第17B圖所示，第二層間介電質1703沉積在第一層間介電質1303上。在一些實施方式中，第二層間介電質1703是藉由可流動CVD方法形成的可流動膜。在一些實施方式中，第二層間介電質1703由像是PSG、BSG、BPSG、USG等的介電材料形成， 並且可以藉由像是CVD和PECVD的任何合適的方法來沉積。隨後形成的閘極接觸1801(第18A圖和第18B圖)穿過第二層間介電質1703和閘極遮罩1701，以接觸凹陷的閘極電極109的頂面。
第18A圖和第18B圖繪示了根據一些實施方式的第二FinFET 1800的閘極接觸1801和源極/汲極接觸1803的形成。藉由首先形成穿過第二層間介電質1703、第一層間介電質1303、接觸蝕刻停止層1301或閘極遮罩1701中的一個或多個的開口來形成閘極接觸1801和源極/汲極接觸1803。
尤其，用於源極/汲極接觸1803的開口形成為穿過第二層間介電質1703、第一層間介電質1303、接觸蝕刻停止層1301並進入多層源極/汲極區域1201的第一共享接觸著陸區域1203。可以使用可接受的光刻和蝕刻技術形成用於源極/汲極接觸1803的開口。
此外，可以與用於源極/汲極接觸1803的開口結合或除了形成用於閘極接觸1801的開口。閘極接觸1801的開口通過第二層間介電質1703、閘極遮罩1701並進入閘極電極109的材料來形成。可以使用可接受的光刻和蝕刻技術形成閘極接觸1801的開口。
一旦已經形成用於源極/汲極接觸1803和/或閘極接觸1801的開口，則像是擴散阻障層、粘附層等的內襯(未繪示)和導電材料是在開口處形成。內襯可包含鈦、氮化鈦、鉭、氮化鉭等。導電材料可以是銅、銅合金、銀、 金、鎢、鈷、鋁、鎳等。可以執行像是CMP的平坦化製程以從第二層間介電質1703的表面去除多餘的材料。剩餘的內襯和導電材料在它們各自的開口中形成源極/汲極接觸1803和/或閘極接觸1801。可以執行退火製程以在多層源極/汲極區域1201與源極/汲極接觸1803之間的界面處形成矽化物。源極/汲極接觸1803物理和電耦合到多層源極/汲極區域1201的第一共享接觸著陸區域1203，並且多層源極/汲極區域1201和閘極接觸1801物理和電耦合到閘極電極109，並提供到第二FinFET 1800的外部連接。源極/汲極接觸1803和閘極接觸1801可以以不同的製程形成，或者可以在相同的製程中形成。儘管繪示為形成為相同的剖面，但是應當理解，每一個源極/汲極接觸1803和閘極接觸1801可以形成為不同的剖面，這可以避免接觸的短路。
儘管已經描述了多層源極/汲極區域1201的實施方式，其中菱形和/或層的表面從一層到另一層彼此相似，但是多層源極/汲極區域1201的各層可以具有從一層到另一層的任何合適的形狀和/或表面。可以生長多層源極/汲極區域1201的層，使其具有從鰭片103的各個表面凸起的表面，該表面具有像是正方形、菱形、圓形等形狀。在一些實施方式中，多層源極/汲極區域1201的層可以具有光滑的表面、刻面受限的表面等。例如，多層源極/汲極區域1201的一層可以是具有平坦表面的正方形，而另一層可以是具有刻面表面的菱形。多層源極/汲極區域1201的 任何層可以是任何可接受的形狀和可接受的表面，任何層可以具有與任何其他層不同的形狀和/或具有不同的表面。多層源極/汲極區域1201的所有這樣的形狀和表面以及層的形狀和表面之所有這樣的組合在本實施方式的範圍內。
現在參考第19圖至第24圖，這些圖沿著第1圖所示的參考剖面C-C繪示，除了多個鰭/FinFET外。此外，第19圖至第24圖類似於第12D圖，並且繪示了根據進一步實施方式之形成多層源極/汲極區域1201的中間步驟。
請參考第19圖，該圖繪示了根據另一個實施方式的相鄰源極/汲極區域的多層源極/汲極區域1201的放大圖(未按比例)。第19圖所示的實施方式類似於第12D圖所示的實施方式。然而，第19圖所示的多層源極/汲極區域1201包含兩層而不是三層。第19圖還繪示了以相對較低的鍺濃度的第一濃度比(Ge%1)形成相鄰的源極/汲極區域的第一磊晶生長層1201a，其中0%
Figure 110113128-A0305-02-0050-1
Ge%1<50%，並且形成第二磊晶生長層1201b以用相對較高的鍺濃度的第三濃度比(Ge%3)填充多層源極/汲極區域1201的頂部體積，其中50%
Figure 110113128-A0305-02-0050-13
Ge%3
Figure 110113128-A0305-02-0050-14
100%。這樣，在具有第一濃度比(Ge%1)的第一磊晶生長層1201a和具有第三濃度比(Ge%3)的第二磊晶生長層1201b之間形成第三界面。根據一些實施方式，第三界面的濃度等級的第三比值可以是第三鍺濃度等級的最大等級(Ge%3max)與第一鍺濃度等級的最大等級(Ge%1max)，可以表示為 Ge%3max/Ge%1max，並且可以在約1：1與約4：1之間。然而，可以使用任何合適的比值。此外，第三界面處的濃度等級可以是連續的或不連續的。
在第19圖所示的實施方式中，第一磊晶生長層1201a形成為菱形，具有平坦的頂部，並且合併在一起而不是保持分離。在一些實施方式中，第一磊晶生長層1201a使用第四定時沉積製程形成約50秒至約200秒之間的時間段。然而，可以使用任何合適的時間段。根據一些實施方式，第一磊晶生長層1201a形成在鰭片103上方至約20nm至約50nm之間的第四高度H4。然而，可以使用任何合適的高度。另外，第二磊晶生長層1201b也形成為菱形並且具有平坦的頂部。在一些實施方式中，第二磊晶生長層1201b使用第五定時沉積製程形成約10秒至約100秒之間的時間段。然而，可以使用任何合適的時間段。在一些實施方式中，第二磊晶生長層1201b形成在第一磊晶生長層1201a上方至介於約10nm與約30nm之間的第五高度H5。然而，可以使用任何合適的高度。這樣，繪示的實施方式的多層源極/汲極區域1201具有第二多層濃度比，該第二多層濃度比可以是具有最高濃度比(例如，Ge%3(第三濃度比))的層的組合高度與具有最低濃度比(例如，Ge%1(第一濃度比))的層的組合高度的比。根據一些實施方式，第五高度H5與第四高度H4(H5/H4)的比值在約0.1：1至約1.5：1之間。這樣，第二共享接觸著陸區域1901由具有最高濃度比(例如，Ge%3(第三濃度 比))的相對較大體積的材料形成。
第19圖還繪示了根據一些實施方式的多層源極/汲極區域1201的第二共享接觸著陸區域1901。第二共享接觸著陸區域1901的邊界在第19圖中用虛線強調顯示。第二共享接觸著陸區域1901的邊界在其平坦頂部下方包含高鍺濃度(第三濃度比)(Ge%3)的體積。合併的第二磊晶生長層1201b向下直到低鍺濃度(第一濃度比)(Ge%1)的合併的第一磊晶生長層1201a的平坦頂部。這樣，第二共享接觸著陸區域1901提供了具有低接觸電阻的高體積著陸區域，以最終形成源極/汲極接觸1803。
第20圖繪示了根據又一個實施方式的相鄰源極/汲極區域的多層源極/汲極區域1201的放大圖(未按比例)。第20圖所示的實施方式類似於第19圖所示的實施方式。然而，相鄰的源極/汲極區域的第一磊晶生長層1201a僅部分地合併。這樣，根據又一實施方式，第20圖的實施方式包含第三共享接觸著陸區域2001。
在第20圖所示的實施方式中，第二磊晶生長層1201b以第三濃度比(Ge%3)形成，並以第一濃度比(Ge%1)填充形成位於第一磊晶生長層1201a上方的多層源極/汲極區域1201的頂部體積。根據一些實施方式，使用第六定時沉積製程形成介於約50秒與約200秒之間的時間段的第一磊晶生長層1201a。這樣，第一磊晶生長層1201a形成在鰭片103上方至第六高度H6。根據一些實施方式，第一磊晶生長層1201a形成在鰭片103上方至 約20nm至約50nm之間的第六高度H6。然而，可以使用任何合適的高度。然而，可以使用任何合適的時間段和任何合適的高度。此外，根據一些實施方式，使用第七定時沉積製程形成第二磊晶生長層1201b，其時間段在約10秒至約100秒之間。因此，第二磊晶生長層1201b形成在第一磊晶生長層1201a上方至第七高度H7。在一些實施方式中，第二磊晶生長層1201b形成在第一磊晶生長層1201a上方至介於約10nm與約30nm之間的第七高度H7。然而，可以使用任何合適的時間段和任何合適的高度。這樣，所示實施方式的多層源極/汲極區域1201包含第二多層濃度比(H7/H6)，該第二多層濃度比在約0.1：1至約1.5：1之間。這樣，第三共享接觸著陸區域2001由具有最高濃度比(例如，Ge%3(第三濃度比))的相對較大體積的材料形成。
第三共享接觸著陸區域2001還包含形成在第一磊晶生長層1201a的未合併部分之間的高鍺濃度(第三濃度比)(Ge%3)材料的深延伸區域。第三共享接觸著陸區域2001的邊界在第20圖中用虛線強調顯示。第三共享接觸著陸區域2001包含在合併的第二磊晶生長層1201b的平坦頂部以下的高鍺濃度(第三濃度比)(Ge%3)的體積向下到部分合併的第一磊晶生長層1201a的側壁之間的體積以及具有部分合併的第一磊晶生長層1201a的側壁之間的體積。第三共享接觸著陸區域2001在部分合併的第一磊晶生長層1201a上方延伸到第二深度D2。根據一些實施方 式，第二深度D2在約10nm與約50nm之間。然而，可以使用任何合適的深度。此外，第三共享接觸著陸區域2001在第一磊晶生長層1201a的頂部之間具有第三寬度W3。根據一些實施方式，第三寬度W3在約15nm與約30nm之間。然而，可以使用任何合適的寬度。這樣，第三共享接觸著陸區域2001的實施方式提供了高體積的著陸區域，其具有深的延伸區域，延伸區域具有低接觸電阻，以最終形成源極/汲極接觸1803。
第21圖是根據又一實施方式的相鄰源極/汲極區域的多層源極/汲極區域1201的放大圖(未按比例)。第21圖所示的實施方式類似於第20圖所示的實施方式。然而，相鄰的源極/汲極區域的第一磊晶生長層1201a形成至第八高度H8，並且第一磊晶生長層1201a保持分離。根據一些實施方式，使用第八定時沉積製程形成介於約50秒與約100秒之間的時間段的第一磊晶生長層1201a。這樣，第一磊晶生長層1201a形成在鰭片103上方至約20nm至約50nm之間的第八高度H8。然而，可以使用任何合適的時間段和高度。此外，根據一些實施方式，使用第九定時沉積製程形成第二磊晶生長層1201b，其時間段在約30秒至約100秒之間。因此，相鄰的源極/汲極區域的第二磊晶生長層1201b形成為在第一磊晶生長層1201a上方到第九高度H9，並填充多層源極/汲極區域1201的頂部體積。第九高度H9在約10nm至約30nm之間。然而，可以使用任何合適的時間段和高度。這樣，所示實施 方式的多層源極/汲極區域1201包含在約0.1：1至約1.5：1之間的第三多層濃度比(H9/H8)。此外，在繪示的實施方式中，多層源極/汲極區域1201包含第四共享接觸著陸區域2101，該第四共享接觸著陸區域2101由具有相對較大體積的具有最高濃度比(例如，Ge%3(第三濃度比))的材料形成。
第四共享接觸著陸區域2101包含形成在第一磊晶生長層1201a之間的高鍺濃度(第三濃度比)(Ge%3)材料的非常深的延伸區域。第四共享接觸著陸區域2101的邊界在第21圖中用虛線強調顯示。第四共享接觸著陸區域2101包含在合併的第二磊晶生長層1201b的平坦頂部以下的高鍺濃度(第三濃度比)(Ge%3)的體積向下到第一磊晶生長層1201a的側壁之間的體積並具有第一磊晶生長層1201a的側壁之間的體積。第四共享接觸著陸區域2101沿著在第一磊晶生長層1201a與第二磊晶生長層1201b的底部之間的中心線延伸到第三深度D3。根據一些實施方式，第三深度D3在約30nm與約50nm之間。然而，可以使用任何合適的深度。此外，第四共享接觸著陸區域2101在第一磊晶生長層1201a的頂部之間具有第四寬度W4。根據一些實施方式，第四寬度W4在約15nm與約30nm之間。然而，可以使用任何合適的寬度。另外，第四共享接觸著陸區域2101具有第五寬度W5，該第五寬度W5是第一磊晶生長層1201a的側壁之間的最小距離。根據一些實施方式，第五寬度W5在約0nm與約30nm之 間。然而，可以使用任何合適的寬度。這樣，第四共享接觸著陸區域2101的實施方式提供了具有非常深的延伸區域的高體積著陸區域，該非常深的延伸區域具有低接觸電阻，以最終形成源極/汲極接觸1803。
第22圖是根據另一實施方式的相鄰源極/汲極區域的多層源極/汲極區域1201的放大圖(未按比例)。第22圖所示的多層源極/汲極區域1201包含第二磊晶生長層1201b，第二磊晶生長層1201b形成到具有第三濃度比(Ge%3)的第十一高度H11，並形成為填充多層源極/汲極區域1201的頂部體積。在第一磊晶生長層1201a上方形成具有第一濃度比(Ge%1)的第十高度H10。根據一些實施方式，第一磊晶生長層1201a形成在鰭片103上方至約20nm至約50nm之間的第十高度H10。然而，可以使用任何合適的高度。在一些實施方式中，第二磊晶生長層1201b形成在第一磊晶生長層1201a上方至約10nm至約30nm之間的第十一高度H11。第22圖所示的實施方式類似於第20圖所示的實施方式。然而，第一磊晶生長層1201a保持分離，並且第一磊晶生長層1201a形成為圓形而不是菱形。根據一些實施方式，藉由調整使用適當的多循環沉積和蝕刻步驟的第一前驅物、第二前驅物和/或蝕刻前驅物來使形成期間的磊晶生長成形，以將第一磊晶生長層1201a形成為圓形。根據一些實施方式，使用第十定時沉積製程形成第一磊晶生長層1201a，時間段在約50秒至約100秒之間。這樣，第一磊晶生長層1201a形成 在鰭片103上方至第十高度H10。然而，可以使用任何合適的時間段和任何合適的高度。此外，根據一些實施方式，使用第十一定時沉積製程形成第二磊晶生長層1201b，時間段在約30秒至約100秒之間。因此，第二磊晶生長層1201b形成在第一磊晶生長層1201a上方至第十一高度H11。然而，可以使用任何合適的時間段和任何合適的高度。這樣，所示實施方式的多層源極/汲極區域1201包含第三多層濃度比(H11/H10)，該第三多層濃度比在約0.1：1至約1.5：1之間。此外，在繪示的實施方式中，多層源極/汲極區域1201包含第四共享接觸著陸區域2101，該第四共享接觸著陸區域2101由具有相對較大體積的具有最高濃度比(例如，Ge%3(第三濃度比))的材料形成。
根據另一實施方式，第22圖所示的實施方式的多層源極/汲極區域1201包含高鍺濃度(第三濃度比)(Ge%3)材料的第五共享接觸著陸區域2201。第五共享接觸著陸區域2201包含在第一磊晶生長層1201a之間形成的高鍺濃度(第三濃度比)(Ge%3)材料的非常深且寬的延伸區域。第五共享接觸著陸區域2201的邊界在第22圖中用虛線強調顯示。第五共享接觸著陸區域2201包含在合併的第二磊晶生長層1201b的平坦頂部以下高鍺濃度(第三濃度比)(Ge%3)的體積向下到第一磊晶生長層1201a的側壁之間的體積並包含第一磊晶生長層1201a的側壁之間的體積。第五共享接觸著陸區域2201沿著第二磊晶生長層1201b與第二磊晶生長層1201b的底部之 間的中心線延伸到第四深度D4。根據一些實施方式，第四深度D4在約30nm與約50nm之間。然而，可以使用任何合適的深度。由於第一磊晶生長層1201a的圓形形狀，非常深的延伸區域也很寬。根據一些實施方式，第五共享接觸著陸區域2201在第一磊晶生長層1201a的頂部之間具有第六寬度W6。根據一些實施方式，第六寬度W6在約15nm與約30nm之間。然而，可以使用任何合適的寬度。另外，第一磊晶生長層1201a之間的最小寬度是約0nm至約30nm之間的第七寬度W7。然而，可以使用任何合適的寬度。這樣，第五共享接觸著陸區域2201的實施方式提供了具有非常深且寬的延伸區域的高體積著陸區域，該延伸區域具有低接觸電阻，用於最終形成源極/汲極接觸1803。
第23圖是根據又一實施方式的相鄰源極/汲極區域的多層源極/汲極區域1201的放大圖(未按比例)。第23圖所示的多層源極/汲極區域1201包含第二磊晶生長層1201b，該第二磊晶生長層1201b形成至具有第三濃度比(Ge%3)的第十三高度H13，並形成為填充多層源極/汲極區域1201的頂部體積。在第一磊晶生長層1201a上方形成具有第一濃度比(Ge%1)的第十二高度H12。根據一些實施方式，第一磊晶生長層1201a形成在鰭片103上方至約20nm至約50nm之間的第十二高度H12。然而，可以使用任何合適的高度。在一些實施方式中，第二磊晶生長層1201b形成在第一磊晶生長層1201a上方至介於 約10nm與約30nm之間的第十三高度H13。第23圖所示的實施方式類似於第22圖所示的實施方式。然而，第一磊晶生長層1201a形成為矩形而不是圓形。
根據一些實施方式，可以藉由使用適當的遮罩和蝕刻技術和/或在沉積期間調節蝕刻前驅物的流率以執行第一磊晶生長層1201a的實質上垂直蝕刻來形成第一磊晶生長層1201a。在一些實施方式中，第一磊晶生長層1201a是藉由首先在鰭片103上方沉積介電遮罩層(例如，絕緣材料層、層間介電質、硬遮罩等)並使用合適的平坦化製程(例如，CMP)平坦化鰭片103的頂部。一旦形成，就使鰭片103凹陷以形成第一開口1001，如上所述。這樣，第一開口1001在介電遮罩層(未繪示)、閘極間隔物901和/或STI區域105的側壁之間形成而具有第八寬度W8。在這樣的實施方式中，如上所述地，除了第一磊晶生長層1201a的生長被介電遮罩層的側壁限制在第一開口1001內生長之外，第一磊晶生長層1201a可以隨後生長以填充和/或過度填充第一開口1001。一旦形成，就去除第一磊晶生長層1201a的多餘材料，並利用介電遮罩層將第一磊晶生長層1201a的頂部平坦化至第十二高度H12。一旦被平坦化，可以使用對遮罩層的材料具有選擇性而對第一磊晶生長層1201a的材料非選擇性的合適的蝕刻材料和技術來去除介電遮罩層。這樣，第一磊晶生長層1201a形成為在鰭片103上方具有第八寬度W8並且達到第十二高度H12的正方形或矩形，並且閘極間隔物901以上的第一磊 晶生長層1201a的側壁被暴露以進一步處理。
根據一些實施方式，第一磊晶生長層1201a形成為介於約1nm和約15nm之間的第八寬度W8。然而，可以使用任何合適的寬度。在一些實施方式中，第八寬度W8與鰭片103的寬度大致相同。此外，根據一些實施方式，第一磊晶生長層1201a使用第十二定時沉積製程形成，其時間段在約10秒至約100秒之間。這樣，第一磊晶生長層1201a形成在鰭片103上方至第十二高度H12。然而，可以使用任何合適的時間段和任何合適的高度。此外，根據一些實施方式，使用第十三定時沉積製程形成第二磊晶生長層1201b，其時間段在約50秒至約200秒之間。因此，第二磊晶生長層1201b形成在第一磊晶生長層1201a上方至第十三高度H13。然而，可以使用任何合適的時間段和任何合適的高度。這樣，所示實施方式的多層源極/汲極區域1201包含第四多層濃度比(H13/H12)，其在約0.1：1至約1.5：1之間。此外，在繪示的實施方式中，多層源極/汲極區域1201包含第六共享接觸著陸區域2301，根據另一實施方式，第六共享接觸著陸區域2301由具有最高濃度比(例如，Ge%3(第三濃度比))的相對較大體積的材料形成。第六共享接觸著陸區域2301包含在第一磊晶生長層1201a之間形成的高鍺濃度(第三濃度比)(Ge%3)材料的非常深和非常寬的延伸區域。第六共享接觸著陸區域2301的邊界在第23圖中用虛線強調顯示。第六共享接觸著陸區域2301包含在合併的第二磊晶生長 層1201b的平坦頂部以下的高鍺濃度(第三濃度比)(Ge%3)的體積向下至第一磊晶生長層1201a的側壁之間的體積並包含第一磊晶生長層1201a的側壁之間的體積。第六共享接觸著陸區域2301沿著第一磊晶生長層1201a之間從第二磊晶生長層1201b的頂部到第二磊晶生長層1201b的底部的中心線延伸到第四深度D4。由於第一磊晶生長層1201a的矩形形狀，非常深的延伸區域也非常寬。根據一些實施方式，第一磊晶生長層1201a之間的高鍺濃度(第三濃度比)(Ge%3)的最小寬度可以是介於約10nm與約50nm之間的第九寬度W9。然而，可以使用任何合適的寬度。這樣，第六共享接觸著陸區域2301的實施方式提供了具有非常深和非常寬的延伸區域的高體積著陸區域，該延伸區域還具有低接觸電阻，以最終形成源極/汲極接觸1803。
第24圖是根據又一實施方式的相鄰源極/汲極區域的多層源極/汲極區域1201的放大圖(未按比例)。第24圖所示的多層源極/汲極區域1201包含第二磊晶生長層1201b，該第二磊晶生長層1201b形成至具有第三濃度比(Ge%3)的第十五高度H15，並形成至形成為具有第一濃度比(Ge%1)的第十四高度H14之第一磊晶生長層1201a上方。根據一些實施方式，第一磊晶生長層1201a形成在鰭片103上方至約20nm至約50nm之間的第十四高度H14。然而，可以使用任何合適的高度。在一些實施方式中，第二磊晶生長層1201b形成在第一磊晶生長層 1201a上方至約10nm至約30nm之間的第十五高度H15。第24圖所示的實施方式類似於第23圖所示的實施方式。然而，與在第23圖的實施方式中形成的那些相比，第一磊晶生長層1201a形成為具有非常寬的矩形形狀。根據一些實施方式，可以使用類似的遮罩和蝕刻來形成第一磊晶生長層1201a的矩形形狀。如上，關於第23圖所討論的，用於形成正方形的技術和/或在形成期間的蝕刻前驅物的調整。在一些實施方式中，第一磊晶生長層1201a可以形成為約10nm至約30nm之間的第十寬度W10。然而，可以使用任何合適的寬度。此外，第一磊晶生長層1201a可以被成形為在第二磊晶生長層1201b和閘極間隔物901之間具有底切特徵。底切特徵可以藉由調整(例如，在約10%至約30%之間)用於生長第一磊晶生長層1201a(例如，Ge%1(第一濃度比))的低濃度材料的前驅物來形成。根據一些實施方式，第十寬度W10比鰭片103的寬度寬得多。根據一些實施方式，第一磊晶生長層1201a是使用第十四定時沉積製程形成的，其時間段在約10秒至約200秒之間。這樣，第一磊晶生長層1201a形成在鰭片103上方至第十四高度H14。然而，可以使用任何合適的時間段和任何合適的高度。此外，根據一些實施方式，使用第十五定時沉積製程形成第二磊晶生長層1201b，時間段在約50秒至約100秒之間。因此，第二磊晶生長層1201b形成在第一磊晶生長層1201a上方至第十五高度H15。然而，可以使用任何合適的時間段和任何合適的高 度。這樣，所示實施方式的多層源極/汲極區域1201包含第五多層濃度比(H15/H14)，其在約0.1：1至約1.5：1之間。此外，在繪示的實施方式中，多層源極/汲極區域1201包含第七共享接觸著陸區域2401，根據又一實施方式，該第七共享接觸著陸區域2401由具有最高濃度比(例如，Ge%3(第三濃度比))的相對較大體積的材料形成。
第七共享接觸著陸區域2401包含在合併的第二磊晶生長層1201b的平坦頂部以下的高鍺濃度(第三濃度比)(Ge%3)材料的非常寬的上部和在第一磊晶生長層1201a之間形成的非常深且狹窄的延伸區域的高鍺濃度(第三濃度比)(Ge%3)材料。第七共享接觸著陸區域2401的邊界在第24圖中用虛線強調顯示。第七共享接觸著陸區域2401在合併的第二磊晶生長層1201b的平坦頂部以下包含高鍺濃度(第三濃度比)(Ge%3)的體積向下到第一磊晶生長層1201a的側壁之間的體積並且包含第一磊晶生長層1201a的側壁之間的體積。第七共享接觸著陸區域2401沿著第一磊晶生長層1201a之間從第二磊晶生長層1201b的頂部到第二磊晶生長層1201b的底部的中心線延伸到第四深度D4。由於第一磊晶生長層1201a的寬矩形形狀，與第23圖的實施方式相比，非常深的延伸區域也很窄。根據一些實施方式，在第一磊晶生長層1201a之間的高鍺濃度(第三濃度比)(Ge%3)的最小寬度可以是第十一寬度W11，第十一寬度W11可以在約5nm與約20nm之間。然而，可以使用任何合適的寬度。這樣，第七共享 接觸著陸區域2401的實施方式提供了具有非常深但狹窄的延伸區域的高體積著陸區域，並且還具有低接觸電阻，用於最終形成源極/汲極接觸1803。
根據揭露的實施方式，結構和材料成分允許用於PMOS元件(例如，P-FET I/O區域的EDX)的多層源極/汲極區域1201的低接觸電阻(Rcsd)設計。尤其，具有比矽的帶隙更低的相對較高的鍺濃度百分比(第三濃度比)(Ge%3)的第一共享接觸著陸區域1203(例如，高體積的MD著陸區域)允許設計多層源極/汲極區域1201具有低蕭特基能障高度(SBH)和低接觸電阻(Rcsd)。Rp電阻率是第三磊晶生長層1201c的p型摻雜磊晶材料與源極/汲極接觸1803的金屬材料之間的電阻率的測度。根據一些實施方式，多層源極/汲極區域1201具有減小的Rp電阻率(例如，-0.2k)。此外，Rch電阻率代表將多層源極/汲極區域1201彼此分開的鰭片103的通道區域805(第18B圖所示)的電阻率。根據一些實施方式，多層源極/汲極區域1201具有減小的Rch電阻率(例如，-0.2k)。根據本文揭露的實施方式，Rp電阻率的降低和/或Rch電阻率的降低為第二FinFET 1800提供了+4%的DC增益和/或+2%的RO性能增益的額外好處。在形成中間磊晶生長層(例如，第二磊晶生長層1201b)的實施方式中，中間磊晶生長層防止第三磊晶生長層1201c由於在藉由中間磊晶生長層(例如，第一磊晶生長層1201a和第三磊晶生長層1201c)隔開磊晶生長層之間的高晶格不匹配的應變鬆弛。 此外，第三磊晶生長層1201c在多層源極/汲極區域1201與隨後形成的金屬接觸之間提供低接觸電阻。
所揭露的FinFET實施方式還可以應用於奈米結構元件，例如奈米結構(例如，奈米片、奈米線、環繞閘極等)場效電晶體(NSFET)。在NSFET的實施方式中，鰭片由藉由對通道層和犧牲層的交替層的堆疊進行圖案化而形成的奈米結構來代替。虛設閘極堆疊和源極/汲極區域以與上述實施方式類似的方式形成。在去除虛設閘極堆疊之後，可以在通道區域中部分或全部去除犧牲層。以與上述實施方式類似的方式形成替換閘極結構，替換閘極結構可以部分或完全填充藉由去除犧牲層而留下的開口，並且替換閘極結構可以部分或完全圍繞通道區域中的通道層在NSFET元件的區域中。到替換閘極結構和源極/汲極區域的層間介電質(ILD)和接觸可以以與上述實施方式類似的方式形成。可以如美國專利申請公告號2016/0365414中所揭露的那樣來形成奈米結構元件，該專利藉由引用整體併入本文。
根據一個實施方式，一種半導體元件的製造方法包含：形成第一鰭片在基材中；形成第一源極/汲極區域在第一鰭片上方至第一高度，第一源極/汲極區域包含第一鍺濃度；以及形成頂層在第一源極/汲極區域上方到第二高度，頂層包含第二鍺濃度，第二鍺濃度大於第一鍺濃度，並且第二高度大於1nm。在一個實施方式中，該方法還包含：形成第二鰭片在基材中；形成第二源極/汲極區域在第二鰭 片上方到第一高度，第二源極/汲極區域包含第一鍺濃度；以及其中形成頂層還包含在形成頂層在第二源極/汲極區域上方到第二高度。在該方法的一個實施方式中，形成頂層還包含用頂層填充第一源極/汲極區域和第二源極/汲極區域之間的間隙。在該方法的實施方式中，第二源極/汲極區域至少部分地與第一源極/汲極區域合併。在該方法的實施方式中，第二源極/汲極區域不與第一源極/汲極區域合併。在該方法的一個實施方式中，第一鍺濃度小於50%體積百分比。在該方法的一個實施方式中，的第二鍺濃度為100%體積百分比。
在另一個實施方式中，一種半導體元件的製造方法包含：放置晶圓在沉積腔室中，該晶圓包含鰭片；以第一流率將第一前驅物導入沉積腔室；以第二流率將第二前驅物導入沉積腔室，第一流率比是第二流率與第一流率之比值；在第一處理時間中使用第一流率比以形成源極/汲極區域在鰭片上方，源極/汲極區域包含第一鍺濃度等級；調整第一流率為第三流率並調整第二流率為第四流率，第二流率比為第四流率與第三流率的比值，第二流率比大於第一流率比；以及在第二處理時間中使用第二流率比以形成接觸著陸區域在源極/汲極區域上方到至少1nm的第一厚度，接觸著陸區域包含大於第一鍺濃度等級的第二鍺濃度等級。在一個實施方式中，第一前驅物包含高級矽烷前驅物，第二前驅物包含鍺前驅物。在一個實施方式中，第一鍺濃度等級小於鍺的50%體積百分比。在一個實施方式中，第二 鍺濃度等級小於鍺的50%體積百分比。在一個實施方式中，第三流率小於第一流率。在一個實施方式中，第四流率大於第二流率。在將第三前驅物引入沉積腔室的實施方式中，第三前驅物包含n型摻雜物。在一個實施方式中，n型摻雜物是乙硼烷。
根據又一個實施方式，一種半導體元件包含：在基材內的第一鰭片；在基材內並鄰近第一鰭片的第二鰭片；在第一鰭片上方的第一源極/汲極區域，其中第一源極/汲極區域包含低鍺濃度；在第二鰭片上方的第二源極/汲極區域，其中第二源極/汲極區域包含低鍺濃度；在第一源極/汲極區域和第二源極/汲極區域上方的接觸著陸區域，接觸著陸區域包含高鍺濃度，並且具有至少1nm的第一高度在第一源極/汲極區域和第二源極/汲極區域的多個頂面上；以及源極/汲極接觸，其中源極/汲極接觸的至少一部位被嵌入在接觸著陸區域中。在該元件的一個實施方式中，低鍺濃度小於鍺的50%體積百分比。在該元件的一個實施方式中，高鍺濃度大於鍺的50%體積百分比。在該元件的一個實施方式中，接觸著陸區域包含位於第一源極/汲極區域的側壁和第二源極/汲極區域的側壁之間的延伸區域。在該元件的一個實施方式中，第一源極/汲極區域至少部分地與第二源極/汲極區域合併。
前述內容概述了幾個實施方式的特徵，使得本領域具有通常知識者可以更好地理解本揭露的各態樣。本領域具有通常知識者應當理解，他們可以容易地將本揭露用作 設計或修改其他過程和結構的基礎，以實現與本文介紹的實施方式相同的目的和/或實現相同的優點。本領域具有通常知識者還應該認識到，這樣的等效構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在本文中進行各種改變，替換和變更。
103:鰭片
105:STI區域
200P:p型區域
901:閘極間隔物
1201:多層源極/汲極區域
1201a:第一磊晶生長層
1201b:第二磊晶生長層
1201c:第三磊晶生長層
1203:第一共享接觸著陸區域
1205a:第一方向箭頭
1205b:第二方向箭頭
1205c:第三方向箭頭
D1:第一深度
Ge%1:第一濃度比
Ge%2:第二濃度比
Ge%3:第三濃度比
Ge%max:最大濃度等級
Ge%min:最小濃度等級
Ge%min1:第一最小濃度等級
Ge%min2:第二最小濃度等級
H1:第一高度
H2:第二高度
H3:第三高度
W1:第一寬度
W2:第二寬度

Claims (10)

  1. 一種半導體元件的製造方法，包含：形成一第一鰭片及一第二鰭片於一基材中；形成一第一源極/汲極區域於該第一鰭片上方至一第一高度，該第一源極/汲極區域包含一第一鍺濃度；形成一第二源極/汲極區域於該第二鰭片上方，該第二源極/汲極區域包含該第一鍺濃度；以及形成一頂層於該第一源極/汲極區域及該第二源極/汲極區域上方至一第二高度，該頂層從該第一鰭片上方連續地延伸至該第二鰭片上方，該頂層包含一第二鍺濃度，該第二鍺濃度大於該第一鍺濃度且該第二高度大於1nm，包含該第二鍺濃度的該頂層接觸包含該第一鍺濃度的該第一源極/汲極區域。
  2. 如請求項1所述之方法，其中該形成該頂層進一步包含以該頂層填充該第一源極/汲極區域以及該第二源極/汲極區域之間之一間隙。
  3. 如請求項1所述之方法，其中該第一鍺濃度小於50%。
  4. 一種半導體元件的製造方法，包含：放置一晶圓於一沉積腔室中，該晶圓包含一鰭片；以一第一流率將一第一前驅物導入該沉積腔室； 以一第二流率將一第二前驅物導入該沉積腔室，一第一流率比是該第二流率與該第一流率之一比值；於一第一處理時間中使用該第一流率比以形成一源極/汲極區域於該鰭片上方，該源極/汲極區域包含一第一鍺濃度等級；調整該第一流率為一第三流率並調整該第二流率為一第四流率，一第二流率比為該第四流率與該第三流率之一比值，該第二流率比大於該第一流率比；以及於一第二處理時間中使用該第二流率比以形成一接觸著陸區域於該源極/汲極區域上方到至少1nm之一第一厚度，該接觸著陸區域包含大於該第一鍺濃度等級之一第二鍺濃度等級。
  5. 如請求項4所述之方法，其中該第一前驅物包含一高級矽烷前驅物，並且該第二前驅物包含一鍺前驅物。
  6. 如請求項4所述之方法，進一步包含將一第三前驅物導入該沉積腔室，該第三前驅物包含一n型摻雜物。
  7. 一種半導體元件，包含：一第一鰭片，於一基材內；一第二鰭片，於該基材內並鄰近該第一鰭片； 一第一源極/汲極區域，於該第一鰭片上方，其中該第一源極/汲極區域包含一低鍺濃度；一第二源極/汲極區域，於該第二鰭片上方，其中該第二源極/汲極區域包含該低鍺濃度；一接觸著陸區域，於該第一源極/汲極區域以及該第二源極/汲極區域上方，該接觸著陸區域包含一高鍺濃度大於該第一源極/汲極區域和該第二源極/汲極區域的該低鍺濃度，該接觸著陸區域具有至少1nm之一第一高度於該第一源極/汲極區域以及該第二源極/汲極區域之複數個頂面上方，其中該接觸著陸區域將該第一源極/汲極區域與該第二源極/汲極區域分隔開；以及一源極/汲極接觸，其中該源極/汲極接觸之至少一部位與該接觸著陸區域接觸。
  8. 如請求項7所述之半導體元件，其中該低鍺濃度小於鍺的50%體積百分比。
  9. 如請求項7所述之半導體元件，其中該接觸著陸區域包含一延伸區域位於該第一源極/汲極區域之側壁以及該第二源極/汲極區域之側壁之間。
  10. 如請求項7所述之半導體元件，其中該第一源極/汲極區域至少部分地與該第二源極/汲極區域合併。
TW110113128A 2020-05-28 2021-04-12 半導體元件及其製造方法 TWI811660B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063031095P 2020-05-28 2020-05-28
US63/031,095 2020-05-28
US17/167,731 2021-02-04
US17/167,731 US11532731B2 (en) 2020-05-28 2021-02-04 Semiconductor devices and methods of manufacture

Publications (2)

Publication Number Publication Date
TW202213641A TW202213641A (zh) 2022-04-01
TWI811660B true TWI811660B (zh) 2023-08-11

Family

ID=77220232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113128A TWI811660B (zh) 2020-05-28 2021-04-12 半導體元件及其製造方法

Country Status (5)

Country Link
US (2) US12002875B2 (zh)
KR (1) KR102575951B1 (zh)
CN (1) CN113257667A (zh)
DE (1) DE102021102939A1 (zh)
TW (1) TWI811660B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160027918A1 (en) * 2014-07-22 2016-01-28 Nam Kyu Kim Semiconductor device
US20180019170A1 (en) * 2012-07-27 2018-01-18 Intel Corporation Self-aligned 3-d epitaxial structures for mos device fabrication
US20200083358A1 (en) * 2013-03-08 2020-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and Methods for Forming the Same
US20200098753A1 (en) * 2018-09-25 2020-03-26 Intel Corporation High performance semiconductor oxide material channel regions for nmos

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
KR102155181B1 (ko) * 2014-01-28 2020-09-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9418897B1 (en) 2015-06-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap around silicide for FinFETs
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9812363B1 (en) 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US10229856B2 (en) 2017-05-16 2019-03-12 International Business Machines Corporation Dual channel CMOS having common gate stacks
US10868181B2 (en) 2017-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with blocking layer and method for forming the same
US10269655B1 (en) * 2018-05-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11227918B2 (en) 2018-07-31 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Melt anneal source and drain regions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180019170A1 (en) * 2012-07-27 2018-01-18 Intel Corporation Self-aligned 3-d epitaxial structures for mos device fabrication
US20200083358A1 (en) * 2013-03-08 2020-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and Methods for Forming the Same
US20160027918A1 (en) * 2014-07-22 2016-01-28 Nam Kyu Kim Semiconductor device
US20200098753A1 (en) * 2018-09-25 2020-03-26 Intel Corporation High performance semiconductor oxide material channel regions for nmos

Also Published As

Publication number Publication date
KR102575951B1 (ko) 2023-09-06
KR20210148881A (ko) 2021-12-08
TW202213641A (zh) 2022-04-01
US12002875B2 (en) 2024-06-04
US20240274693A1 (en) 2024-08-15
CN113257667A (zh) 2021-08-13
US20230123670A1 (en) 2023-04-20
DE102021102939A1 (de) 2021-12-02

Similar Documents

Publication Publication Date Title
US11133416B2 (en) Methods of forming semiconductor devices having plural epitaxial layers
US11854811B2 (en) FinFET device and method of forming
US10867861B2 (en) Fin field-effect transistor device and method of forming the same
KR102341589B1 (ko) 반도체 디바이스 및 방법
KR20190038245A (ko) 선택적 상향식 성장을 통한 게르마늄의 갭-충전
US20230387126A1 (en) Semiconductor device and method
CN110970489A (zh) 半导体器件和形成半导体器件的方法
US10991630B2 (en) Semiconductor device and method
US11532731B2 (en) Semiconductor devices and methods of manufacture
TWI836346B (zh) 半導體裝置和其形成方法
TW202322399A (zh) 半導體裝置及其製造方法
KR20230127848A (ko) 트랜지스터 소스/드레인 영역 및 이를 형성하는 방법
TWI811660B (zh) 半導體元件及其製造方法
US20220037321A1 (en) Semiconductor Device and Method of Manufacture
TW202140839A (zh) 半導體元件的製造方法
US12087845B2 (en) System and methods of manufacturing semiconductor devices
US11955370B2 (en) Semiconductor devices and methods of manufacture
TWI851009B (zh) 半導體裝置及其形成方法
US20230420520A1 (en) Transistor Source/Drain Regions and Methods of Forming the Same
TWI751763B (zh) 半導體裝置及其形成方法
US20230317785A1 (en) Source/Drain Regions of Semiconductor Device and Methods of Forming the Same
US20230261052A1 (en) Semiconductor device and method
US20230268423A1 (en) Semiconductor Device and Methods of Forming the Same
US20210391324A1 (en) Semiconductor Device and Methods of Forming Thereof
US20180145131A1 (en) Semiconductor Device and Method