CN114787994A - 半导体装置、半导体系统、移动体及半导体装置的制造方法 - Google Patents

半导体装置、半导体系统、移动体及半导体装置的制造方法 Download PDF

Info

Publication number
CN114787994A
CN114787994A CN201980102826.XA CN201980102826A CN114787994A CN 114787994 A CN114787994 A CN 114787994A CN 201980102826 A CN201980102826 A CN 201980102826A CN 114787994 A CN114787994 A CN 114787994A
Authority
CN
China
Prior art keywords
conductor layer
layer
insulator
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980102826.XA
Other languages
English (en)
Inventor
吉松直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114787994A publication Critical patent/CN114787994A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
    • H02P29/02—Providing protection against overload without automatic interruption of supply
    • H02P29/024—Detecting a fault condition, e.g. short circuit, locked rotor, open circuit or loss of load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

对半导体元件与冷却器电短路进行抑制，高效地释放由半导体元件产生的热量。半导体装置具有层叠体、半导体元件及冷却器。层叠体具有第1导电体层、第1绝缘体层、第2导电体层、第2绝缘体层及第3导电体层。第1导电体层、第1绝缘体层、第2导电体层、第2绝缘体层及第3导电体层被层叠起来。第1绝缘体层配置于第1导电体层和第2导电体层之间，使第1导电体层与第2导电体层电绝缘。第2绝缘体层配置于第2导电体层和第3导电体层之间，使第3导电体层与第2导电体层电绝缘。半导体元件安装于第1导电体层之上。冷却器连接于第3导电体层。

Description

半导体装置、半导体系统、移动体及半导体装置的制造方法
技术领域
本发明涉及半导体装置、半导体系统、移动体及半导体装置的制造方法。
背景技术
电动汽车、电车等移动体具有电动机和对电动机进行驱动的逆变器。在逆变器安装有功率模块。功率模块具有发出大量热量的半导体元件。因此，逆变器具有释放由半导体元件发出的热量的冷却器。功率模块具有使半导体元件与冷却器电绝缘的绝缘体。绝缘体将由半导体元件发出的热量传导至冷却器。
在专利文献1所记载的技术中，对流过功率晶体管的电流进行监视，在电流达到一定值的情况下将功率晶体管切断(第0056段)。由此，保护功率晶体管不受到过电流状态的损害(第0056段)。另外，对功率晶体管的栅极和源极之间的电压进行监视，在施加了过电压的情况下将功率晶体管切断(第0057段)。由此，保护功率晶体管不受到过电压状态的损害(第0057段)。
专利文献1：日本特开2017-005125号公报
发明内容
在使半导体元件与冷却器电绝缘的绝缘体劣化而破损的情况下，半导体元件与冷却器电短路而发生半导体元件的接地短路等不良情况。因此，为了对半导体元件的接地短路等不良情况的发生进行抑制，要求始终对绝缘体是否已劣化进行监视。但是，为了对绝缘体是否已劣化进行确认，需要实施从移动体所具有的逆变器卸下功率模块，对卸下的功率模块所具有的绝缘体的局部放电电压进行测定等作业。因此，难以始终对绝缘体是否已劣化进行监视。因此，在多数情况下，半导体元件的接地短路等不良情况是突然发生的。
功率模块对大电流及高电压进行控制。因此，在发生了半导体元件的接地短路等不良情况的情况下，有时会发生移动体所具有的其它电子设备的破损、乘坐在移动体上的人的触电等。因此，半导体元件与冷却器电短路是致命故障。
绝缘体由陶瓷、树脂、混入了填料的树脂等构成。填料由氧化铝等构成，是为了提高绝缘体的导热性而混入的。但是，在绝缘体由陶瓷构成的情况下，成为绝缘体破损的原因的微小的裂缝等初始缺陷有时存在于绝缘体内。另外，在绝缘体由树脂或混入了填料的树脂构成的情况下，成为绝缘体破损的原因的孔洞等初始缺陷有时存在于绝缘体内。另外，在绝缘体由混入了填料的树脂构成的情况下，成为绝缘体破损的原因的填料的凝集等初始缺陷有时存在于绝缘体内。
以专利文献1所记载的技术为代表的用于保护半导体元件的技术虽然能够对供主电流流动的通电路径中的短路进行抑制，但无法对半导体元件的接地短路进行抑制。
因此，绝缘体的厚度被加厚，以使得绝缘体的绝缘性具有充分的裕量。例如，在功率模块被安装于具有600V的电源电压的逆变器的情况下，绝缘体的厚度被加厚，以使得绝缘体具有大于或等于600V的电源电压的10倍即6000V的绝缘耐压。但是，即使在使绝缘体的厚度加厚以使得绝缘体的绝缘性具有充分的裕量的情况下，如果在功率模块出厂前未能检测出存在于绝缘体内的初始缺陷，则绝缘体也会破损而发生半导体元件的接地短路等不良情况。
另一方面，在功率模块的设计中，必须进行与半导体元件的动作条件相适应的散热设计。在散热设计中，热阻被用作散热性的指标，认为热阻越小则散热性越高。另外，热阻由仅具有低导热率的绝缘体的贡献决定，减小绝缘体的厚度对于减小热阻是有效的。但是，在使绝缘体的厚度加厚以使得绝缘体的绝缘性具有充分的裕量的情况下，绝缘体的热阻变大。而且，在绝缘体的热阻变大的情况下，难以将由半导体元件产生的热量充分地传导至冷却器，难以将由半导体元件产生的热量释放至功率模块的外部。其结果，半导体元件的温度变高，发生半导体元件的破损、功率模块所具有的铝线的断裂等。
这些问题在安装于对电动机进行驱动的逆变器中的功率模块之外的半导体装置中也会发生。
本发明就是鉴于这些问题而提出的。本发明提供如下半导体装置，其能够对半导体元件与冷却器电短路进行抑制，能够高效地释放由半导体元件产生的热量。
本发明涉及半导体装置。
半导体装置具有层叠体、半导体元件及冷却器。
层叠体具有第1导电体层、第1绝缘体层、第2导电体层、第2绝缘体层及第3导电体层。
第1导电体层、第1绝缘体层、第2导电体层、第2绝缘体层及第3导电体层被层叠起来。第1绝缘体层配置于第1导电体层和第2导电体层之间，使第1导电体层与第2导电体层电绝缘。第2绝缘体层配置于第2导电体层和第3导电体层之间，使第3导电体层与第2导电体层电绝缘。
半导体元件安装于第1导电体层之上。
冷却器连接于第3导电体层。
发明的效果
根据本发明，第1导电体层及第3导电体层与配置于第1导电体层和第3导电体层之间的第2导电体层电绝缘。因此，即使在第1导电体层及第3导电体层中的一者与第2导电体层电短路的情况下，第1导电体层也不会与第3导电体层电短路。由此，能够对安装于第1导电体层之上的半导体元件与连接于第3导电体层的冷却器电短路进行抑制。
另外，根据本发明，即使在减小了第1绝缘体层及第2绝缘体层的绝缘性的裕量的情况下，也能够对半导体元件与冷却器电短路进行抑制。因此，能够减小第1绝缘体层及第2绝缘体层的厚度的合计值。因此，能够减小层叠体的热阻。由此，能够高效地释放由半导体元件产生的热量。
通过下面的详细说明和附图，本发明的目的、特征、方案及优点会变得更加清楚。
附图说明
图1是示意性地图示实施方式1的半导体系统的图。
图2是示意性地图示实施方式1的半导体系统的图。
图3是说明实施方式1的半导体系统所具有的半导体装置的制造方法的剖视图。
图4是示意性地图示参考例1的功率模块的剖面的剖视图。
图5是示意性地图示从参考例1的功率模块去除了模塑树脂后的功率模块的上表面的俯视图。
图6是示意性地图示实施方式2的半导体系统的图。
图7是示意性地图示实施方式3的半导体系统的图。
图8是说明实施方式3的半导体系统所具有的半导体装置的制造方法的剖视图。
图9是示意性地图示参考例2的半导体装置的剖面的剖视图。
图10是示意性地图示实施方式4的半导体系统的图。
图11是示意性地图示实施方式5的移动体的图。
具体实施方式
1实施方式1
1.1散热及绝缘
图1及图2是示意性地图示实施方式1的半导体系统的图。图1包含示意性地图示实施方式1的半导体系统所具有的半导体装置的剖面的剖视图。图2包含示意性地图示从实施方式1的半导体系统所具有的半导体装置去除了模塑树脂后的半导体装置的上表面的俯视图。
图1及图2所图示的实施方式1的半导体系统1所具有的半导体装置11具有层叠体101、半导体元件102、焊料103、冷却器104及散热脂105。
半导体元件102及焊料103配置于层叠体101的第1主面101a之上。焊料103配置于半导体元件102和层叠体101之间。焊料103是将半导体元件102接合于层叠体101的接合材料。焊料103也可以替换为其它种类的接合材料。例如，焊料103也可以替换为钎料。也可以省略焊料103而是将半导体元件102直接接合于层叠体101。
冷却器104及散热脂105配置于层叠体101的第2主面101b之上。层叠体101的第2主面101b处于层叠体101的与第1主面101a所在侧的相反侧。散热脂105配置于冷却器104和层叠体101之间。散热脂105将处于冷却器104和层叠体101之间的间隙填埋。散热脂105是促进热量从层叠体101传导至冷却器104的散热材料。散热脂105也可以替换为其它种类的散热材料。例如，散热脂105也可以替换为散热片。也可以省略散热脂105，而是使热量从层叠体101直接传导至冷却器104。
层叠体101配置于半导体元件102和冷却器104之间。层叠体101将半导体元件102与冷却器104隔开。由此，层叠体101使半导体元件102与冷却器104电绝缘。层叠体101构成基板。
由半导体元件102产生的热量依次经由焊料103、层叠体101及散热脂105而传导至冷却器104。传导至冷却器104的热量通过冷却器104释放到半导体装置11的外部。
1.2电气连接
如图1及图2所图示的那样，半导体装置11具有第1主端子111、第2主端子112、第1信号端子113、第1导线115、第2导线116及第3导线117。如图1及图2所图示的那样，半导体元件102具有半导体基板121、第1主电极122、第2主电极123及信号电极124。如图1及图2所图示的那样，层叠体101具有第1导电体层131。
第1主电极122及信号电极124配置于半导体基板121的第1主面121a之上。第2主电极123配置于半导体基板121的第2主面121b之上。半导体基板121的第2主面121b处于半导体基板121的与第1主面121a所在侧的相反侧。
第1导电体层131在层叠体101的第1主面101a露出。
第1导线115的一端连接于第1主电极122。第1导线115的另一端连接于第1主端子111。由此，第1导线115将第1主端子111与第1主电极122电连接。
焊料103的上表面连接于第2主电极123。焊料103的下表面连接于第1导电体层131。第2导线116的一端连接于第1导电体层131。第2导线116的另一端连接于第2主端子112。由此，第2导线116、第1导电体层131及焊料103将第2主端子112与第2主电极123电连接。
第3导线117的一端连接于信号电极124。第3导线117的另一端连接于第1信号端子113。由此，第3导线117将第1信号端子113与信号电极124电连接。
第2主电极123、半导体基板121及第1主电极122构成流过主电流的通电路径。因此，半导体元件102具有流过主电流的通电路径。
半导体元件102按照输入至信号电极124的用于对主电流进行控制的信号，对从第2主电极123经由半导体基板121流至第1主电极122的主电流进行通断。因此，半导体装置11按照输入至第1信号端子113的用于对主电流进行控制的信号，对从第2主端子112依次经由第2导线116、第1导电体层131、焊料103、第2主电极123、半导体基板121、第1主电极122及第1导线115而流至第1主端子111的主电流进行通断。
半导体元件102在主电流从第2主电极123经由半导体基板121流至第1主电极122时及对主电流进行通断时会发出热量。
在实施方式1中，半导体元件102为绝缘栅双极晶体管(IGBT)。在半导体元件102为IGBT的情况下，第1主电极122为发射极，第2主电极123为集电极，信号电极124为栅极，用于对主电流进行控制的信号为栅极信号。半导体元件102也可以是其它种类的半导体元件。例如，半导体元件102也可以是金属氧化物半导体场效应晶体管(MOSFET)、晶闸管或二极管。在半导体元件102为MOSFET的情况下，第1主电极122为源极，第2主电极123为漏极，信号电极124为栅极，用于对主电流进行控制的信号为栅极信号。在半导体元件102为晶闸管的情况下，第1主电极122为阴极，第2主电极123为阳极，信号电极124为栅极，用于对主电流进行控制的信号为栅极信号。在半导体元件102为二极管的情况下，第1主电极122为阴极，第2主电极123为阳极，半导体元件102不具有信号电极124，半导体装置11不具有第1信号端子113及第3导线117。
第1导线115、第2导线116及第3导线117由导体构成，优选由铝构成。
第1主端子111、第2主端子112及第1信号端子113与半导体装置11的外部电连接。
1.3层叠体的构造
如图1及图2所图示的那样，层叠体101具有第1导电体层131、第1绝缘体层132、第2导电体层133、第2绝缘体层134及第3导电体层135。
第1导电体层131、第1绝缘体层132、第2导电体层133、第2绝缘体层134及第3导电体层135被层叠起来。第1导电体层131、第1绝缘体层132、第2导电体层133、第2绝缘体层134及第3导电体层135以导电体层与绝缘体层交替地配置的方式层叠。第1导电体层131、第1绝缘体层132、第2导电体层133、第2绝缘体层134及第3导电体层135所包含的相邻的两个层彼此贴合。
第1绝缘体层132配置于第1导电体层131和第2导电体层133之间。第1绝缘体层132将第1导电体层131与第2导电体层133隔开。由此，第1绝缘体层132将第1导电体层131与第2导电体层133电绝缘。第2绝缘体层134配置于第2导电体层133和第3导电体层135之间。第2绝缘体层134将第3导电体层135与第2导电体层133隔开。由此，第2绝缘体层134将第3导电体层135与第2导电体层133电绝缘。
半导体元件102通过焊料103与第1导电体层131接合。由此，半导体元件102被安装于第1导电体层131之上。
冷却器104隔着散热脂105而与第3导电体层135接触。由此，冷却器104连接于第3导电体层135。
第2导电体层133与半导体元件102所具有的导通路径电绝缘。
第1导电体层131、第2导电体层133及第3导电体层135由导体构成，优选由金属构成。第1绝缘体层132及第2绝缘体层134由绝缘体构成，优选由树脂构成。
优选第1绝缘体层132具有比第2绝缘体层134的平面形状小的平面形状。由此，能够对沿第1绝缘体层132的侧面的沿面放电的产生进行抑制。
1.4绝缘体层破损的检测
如图1及图2所图示的那样，半导体系统1具有半导体装置11、监视电路12及电源电路13。半导体装置11具有第2信号端子114及第4导线118。
第4导线118的一端连接于第2导电体层133。第4导线118的另一端连接于第2信号端子114。由此，第4导线118将第2信号端子114与第2导电体层133电连接。由此，能够容易地从半导体装置11取出表示第1绝缘体层132及第2绝缘体层134中的至少一者的绝缘体层破损的信号。也可以省略第4导线118，而是将第2信号端子114直接与第2导电体层133电连接。
第4导线118由导体构成，优选由铝构成。
第2信号端子114与半导体装置11的外部电连接。
监视电路12与第2信号端子114电连接。由此，监视电路12与第2导电体层133电连接。监视电路12进行第2导电体层133的电压的检测。监视电路12对表示第1绝缘体层132及第2绝缘体层134中的至少一者的绝缘体层破损的信号进行接收。监视电路12基于接收到的信号检测出第1导电体层131及第3导电体层135中的至少一者的导电体层与第2导电体层133电短路。监视电路12在检测出第1导电体层131及第3导电体层135中的至少一者的导电体层与第2导电体层133电短路的情况下，将信号发送至电源电路13。
电源电路13与第1主端子111及第2主端子112中的一者电连接。由此，电源电路13与第1主电极122及第2主电极123中的一者电连接。电源电路13使主电流流过半导体装置11。电源电路13在从监视电路12接收到信号的情况下，对主电流的流动进行限制。由此，电源电路13在检测出第1导电体层131及第3导电体层135中的至少一者的导电体层与第2导电体层133电短路的情况下对主电流的流动进行限制。在实施方式1中，对主电流的流动进行限制是指停止主电流的流动。由此，能够安全地使具有半导体装置11的装置停止。
1.5固定及封装
如图1及图2所图示的那样，半导体装置11具有壳体106及模塑树脂107。
层叠体101通过未图示的粘接剂固定于壳体106。固定于壳体106的层叠体101的第1主面101a朝向壳体106的具有内部空间106i的方向。第1主端子111、第2主端子112、第1信号端子113及第2信号端子114固定于壳体106。
模塑树脂107填充于壳体106的内部空间106i。模塑树脂107与半导体元件102、焊料103、第1导线115、第2导线116、第3导线117及第4导线118重叠地填充于层叠体101的第1主面101a之上。模塑树脂107对半导体元件102、焊料103、第1导线115、第2导线116、第3导线117及第4导线118进行封装。
壳体106由绝缘体构成，优选由树脂构成。
1.6功率模块
层叠体101、半导体元件102、焊料103、壳体106、模塑树脂107、第1导线115、第2导线116、第3导线117及第4导线118构成功率模块141。功率模块141隔着散热脂105安装于冷却器104之上。
在实施方式1中，半导体系统1具有1个功率模块141。但是，半导体系统1也可以具有大于或等于两个功率模块141。另外，在实施方式1中，功率模块141具有1个半导体元件102。但是，功率模块141也可以具有大于或等于两个半导体元件102。例如，也可以是功率模块141具有两个半导体元件102，两个半导体元件102被一体化。另外，也可以是功率模块141具有6个半导体元件102，6个半导体元件102被一体化。大于或等于两个半导体元件102也可以包含大于或等于2种半导体元件。例如，大于或等于两个半导体元件102也可以包含IGBT、MOSFET等开关元件、续流二极管。
在功率模块141具有大于或等于两个半导体元件102的情况下，以功率模块141具有分别安装有大于或等于两个半导体元件102的大于或等于两个第1导电体层131的方式进行导电体层的图案化。
1.7半导体装置的制造方法
图3是说明实施方式1的半导体系统所具有的半导体装置的制造方法的剖视图。
在制造半导体装置11时，如图3(a)所图示的那样，对带有半导体元件的层叠体151进行制作。带有半导体元件的层叠体151具有层叠体101、半导体元件102及焊料103。半导体元件102通过焊料103与第1导电体层131接合。由此，半导体元件102被安装于第1导电体层131之上。
接下来，如图3(b)所图示的那样，对带有端子的壳体152进行制作。带有端子的壳体152具有第1主端子111、第2主端子112、第1信号端子113、第2信号端子114及壳体106。第1主端子111、第2主端子112、第1信号端子113及第2信号端子114固定于壳体106。另外，在制作了带有端子的壳体152后，将层叠体101固定于壳体106。
接下来，如图3(c)所图示的那样，第1导线115的一端连接于第1主电极122，第1导线115的另一端连接于第1主端子111。另外，第2导线116的一端连接于第1导电体层131，第2导线116的另一端连接于第2主端子112。另外，第3导线117的一端连接于信号电极124，第3导线117的另一端连接于第1信号端子113。另外，第4导线118的一端连接于第2导电体层133，第4导线118的另一端连接于第2信号端子114。
接下来，如图3(d)所图示的那样，将模塑树脂107填充于壳体106的内部空间106i。此时，将模塑树脂107的固化前流体注入至内部空间106i，使注入的固化前流体固化而变化为模塑树脂107。
接下来，如图1所图示的那样，将冷却器104连接于第3导电体层135。此时，冷却器104隔着散热脂105而与层叠体101接触。
1.8参考例1与实施方式1的对比
图4是示意性地图示参考例1的功率模块的剖面的剖视图。图5是示意性地图示从参考例1的功率模块去除了模塑树脂后的功率模块的上表面的俯视图。
在参考例1的功率模块841中，如图4及图5所图示的那样，层叠体801具有第1导电体层831、绝缘体层832及第2导电体层833。绝缘体层832将第1导电体层831与第2导电体层833电绝缘。半导体元件102安装于第1导电体层831之上。冷却器104连接于第2导电体层833。
在功率模块841中，在制造层叠体801时在绝缘体层832形成初始缺陷，在没有检测出所形成的初始缺陷就将功率模块841安装于装置的情况下，在由于电压、热量、湿气、振动等绝缘体层832以初始缺陷为起点发生了绝缘破坏时，半导体元件102立刻与冷却器104电短路而发生半导体元件102的接地短路等不良情况。
相对于此，在图1及图2所图示的功率模块141中，层叠体101具有第1导电体层131、第1绝缘体层132、第2导电体层133、第2绝缘体层134及第3导电体层135。第1绝缘体层132将第1导电体层131与第2导电体层133电绝缘。第2绝缘体层134将第3导电体层135与第2导电体层133电绝缘。半导体元件102安装于第1导电体层131之上。冷却器104连接于第3导电体层135。
在功率模块141中，在制造层叠体101时在第1绝缘体层132或第2绝缘体层134形成初始缺陷，在没有检测出所形成的初始缺陷就将功率模块141安装于装置的情况下，在由于电压、热量、湿气、振动等第1绝缘体层132或第2绝缘体层134以初始缺陷为起点发生了绝缘破坏时，半导体元件102不会立刻与冷却器104电短路，不会立刻发生半导体元件102的接地短路等不良情况。
1.9实施方式1的发明的效果
根据实施方式1的发明，第1导电体层131及第3导电体层135与配置于第1导电体层131和第3导电体层135之间的第2导电体层133电绝缘。因此，即使在第1导电体层131及第3导电体层135中的一者与第2导电体层133电短路的情况下，第1导电体层131也不会与第3导电体层135电短路。由此，能够对安装于第1导电体层131之上的半导体元件102与连接于第3导电体层135的冷却器104电短路进行抑制。
另外，根据实施方式1的发明，即使在减小了第1绝缘体层132及第2绝缘体层134的绝缘性的裕量的情况下，也能够对半导体元件102与冷却器104电短路进行抑制。因此，能够减小第1绝缘体层132及第2绝缘体层134的厚度的合计值。例如，在功率模块841中，必须以绝缘体层832具有电源电压的10倍左右的绝缘耐压的方式决定绝缘体层832的厚度，但在功率模块141中，能够以第1绝缘体层132及第2绝缘体层134具有电源电压的2倍左右的绝缘耐压的方式决定第1绝缘体层132及第2绝缘体层134的厚度。由此，能够减小层叠体101的热阻。由此，能够高效地释放由半导体元件102产生的热量。
2实施方式2
2.1实施方式1与实施方式2的主要区别
图6是示意性地图示实施方式2的半导体系统的图。图6包含示意性地图示实施方式2的半导体系统所具有的半导体装置的剖面的剖视图。
图6所图示的实施方式2的半导体系统2与图1及图2所图示的实施方式1的半导体系统1主要在下述点不同。关于下述点之外的点，在半导体系统2中也采用与在半导体系统1中采用的结构相同的结构。
如图6所图示的那样，半导体系统2具有警告显示电路14。
监视电路12在检测出第1导电体层131及第3导电体层135中的至少一者的导电体层与第2导电体层133电短路的情况下，将信号发送至警告显示电路14。
警告显示电路14在从监视电路12接收到信号的情况下，通过警告显示进行警告。由此，警告显示电路14在检测出第1导电体层131及第3导电体层135中的至少一者的导电体层与第2导电体层133电短路的情况下，通过警告显示进行警告。警告显示电路14是通过警告显示进行警告的警告器。警告显示电路14也可以替换为通过警告显示之外的方式进行警告的警告器。例如，警告显示电路14也可以替换为通过警告音进行警告的警告音产生电路。
另外，在半导体系统2中，对主电流的流动进行限制是指不停止主电流的流动而是降低电源电路13的输出电压。
2.2实施方式2的发明的效果
实施方式2的发明具有与实施方式1的发明的效果相同的效果。
除此之外，根据实施方式2的发明，安装有功率模块141的装置的使用者能够通过警告，对第1导电体层131及第3导电体层135中的至少一者的导电体层与第2导电体层133电短路进行识别。由此，能够在第1导电体层131及第2导电体层133中的一者与第2导电体层133电短路，但第1导电体层131及第2导电体层133中的另一者没有与第2导电体层133电短路，半导体元件102与冷却器104没有电短路的阶段，将功率模块141更换为新的功率模块。
另外，根据实施方式2的发明，在功率模块141被更换为新的功率模块141之前，没有停止主电流的流动，电源电路13的输出电压降低。由此，能够对在第1绝缘体层132及第2绝缘体层134中的一者破损后第1绝缘体层132及第2绝缘体层134中的另一者也破损而发生半导体元件102的接地短路等不良情况进行抑制。另外，能够对在第1绝缘体层132及第2绝缘体层134中的一者破损后安装有功率模块141的装置忽然停止而发生由该装置忽然停止引起的不良情况进行抑制。
3实施方式3
3.1实施方式1与实施方式3的主要区别
图7是示意性地图示实施方式3的半导体系统的图。图7包含示意性地图示实施方式3的半导体系统所具有的半导体装置的剖面的剖视图。
图7所图示的实施方式3的半导体系统3与图1及图2所图示的实施方式1的半导体系统1主要在下述点不同。关于下述点之外的点，在半导体系统3中也采用与在半导体系统1中采用的结构相同的结构。
在半导体系统3中，半导体装置11不具有固定第1主端子111、第2主端子112及第1信号端子113的壳体106。
另外，在半导体系统3中，半导体装置11不具有将第1主端子111与主电极122电连接的第1导线115。取而代之，半导体装置11具有将第1主端子111接合于主电极122，将第1主端子111与主电极122电连接的焊料108。
另外，在半导体系统3中，半导体装置11不具有第2信号端子114及第4导线118。取而代之，半导体装置11具有引线109。引线109的一端连接于第2导电体层133。引线109的另一端连接于监视电路12。由此，监视电路12与第2导电体层133电连接。
另外，在半导体系统3中，第1导电体层131为金属板，焊料103将第2主电极123与第1导电体层131接合，将第2主电极123与第1导电体层131电连接。
另外，在半导体系统3中，第1绝缘体层132及第2导电体层133构成第1一体部件161。另外，第2绝缘体层134及第3导电体层135构成第2一体部件162。
另外，在半导体系统3中，半导体元件102、第1导电体层131及第1一体部件161配置于第2一体部件162的第1主面162a之上。另外，模塑树脂107从第2一体部件162的第1主面162a侧将第1主端子111的一部分、第2主端子112的一部分、第1信号端子113的一部分、半导体元件102、第1导电体层131、第1一体部件161及第2一体部件162覆盖。但是，模塑树脂107没有将第2一体部件162的第2主面162b覆盖。第2一体部件162的第1主面162a处于对第2绝缘体层134进行配置侧。第2一体部件162的第2主面162b处于对第3导电体层135进行配置侧。由此，能够通过传递模塑法形成模塑树脂107。由此，能够容易地制造半导体装置11。
3.2半导体装置的制造方法
图8是说明实施方式3的半导体系统所具有的半导体装置的制造方法的剖视图。
在制造半导体装置11时，如图8(a)所图示的那样，半导体元件102被安装于第1导电体层131之上。此时，半导体元件102通过焊料103与第1导电体层131接合。
接下来，如图8(b)所图示的那样，将引线框171接合于半导体元件102。此时，通过焊料108将第1主电极122接合于引线框171所具有的第1主端子111。引线框171是通过对1张金属板进行加工而形成的。引线框171具有第1主端子111、第2主端子112及第1信号端子113。
接下来，如图8(c)所图示的那样，第3导线117的一端连接于信号电极124，第3导线117的另一端连接于引线框171所具有的第1信号端子113。另外，第2导线116的一端连接于第1导电体层131，第2导线116的另一端连接于引线框171所具有的第2主端子112。
接下来，如图8(d)所图示的那样，对具有被层叠起来的第1绝缘体层132及第2导电体层133的第1一体部件161进行制作。此时，将绝缘树脂的固化前流体涂敷于第2导电体层133之上，使涂敷的固化前流体半固化而变化为第1绝缘体层132。第1一体部件161具有处于对第1绝缘体层132进行配置侧的第1主面161a、处于对第2导电体层133进行配置侧的第2主面161b。
另外，对具有被层叠起来的第2绝缘体层134及第3导电体层135的第2一体部件162进行制作。此时，将绝缘树脂的固化前流体涂敷于第3导电体层135之上，使涂敷的固化前流体半固化而变化为第2绝缘体层134。第2一体部件162具有处于对第2绝缘体层134进行配置侧的第1主面162a、处于对第3导电体层135进行配置侧的第2主面162b。
另外，以半导体元件102、第1导电体层131及第1一体部件161配置于第2一体部件162的第1主面162a之上的方式将半导体元件102、第1导电体层131、第1一体部件161及第2一体部件162安装于下模具173。此时，第1一体部件161的第1主面161a及第2一体部件162的第1主面162a朝向上方。
接下来，如图8(e)所图示的那样，通过传递模塑法对模塑树脂107进行成型。模塑树脂107从第2一体部件162的第1主面162a侧将引线框171的一部分、焊料108、半导体元件102、焊料103、第1导电体层131、第1一体部件161及第2一体部件162覆盖，没有将第2一体部件162的第2主面162b覆盖。在对模塑树脂107进行成型时，利用上模具174将下模具173关闭。另外，将模塑树脂107的固化前流体注入至具有下模具173及将其关闭的上模具174的模具175的内部，使注入的固化前流体固化而变化为模塑树脂107。由此，通过模塑树脂107对引线框171的一部分、焊料108、半导体元件102、焊料103、第1导电体层131及第1一体部件161进行封装。
模塑树脂107的固化前流体由热固性树脂构成。因此，模塑树脂107的固化前流体在模具175的内部由于被置于高温高压下而固化。在模塑树脂107的固化前流体固化时，半固化的第1绝缘体层132及第2绝缘体层134也完全固化，第1绝缘体层132粘接于第1导电体层131及第2导电体层133，第2绝缘体层134粘接于第2导电体层133及第3导电体层135。
此外，在将第2导电体层133安装于下模具173前将引线109的一端连接于第2导电体层133。在将第2导电体层133安装于下模具173时，以引线109的另一端没有埋设于模塑树脂107的方式配置引线109的另一端。
接下来，如图8(f)所图示的那样，从模具175的内部取出具有引线框171、焊料108、半导体元件102、焊料103、层叠体101及模塑树脂107的带有半导体元件的层叠体151。另外，对取出的带有半导体元件的层叠体151进行加工。此时，残留引线框171所具有的第1主端子111、第2主端子112及第1信号端子113，引线框171所具有的连接杆、框部分等不需要的部分被切掉。另外，残留的第1主端子111、第2主端子112及第1信号端子113被成型而对第1主端子111、第2主端子112及第1信号端子113赋予恰当的外形形状。
接下来，如图7所图示的那样，将冷却器104连接于第3导电体层135。此时，冷却器104隔着散热脂105而与层叠体101接触。
3.3参考例2与实施方式3的对比
图9是示意性地图示参考例2的半导体装置的剖面的剖视图。
在图9所图示的参考例2的半导体装置91中，层叠体901具有第1导电体层931、绝缘体层932及第2导电体层933。绝缘体层932将第1导电体层931与第2导电体层933电绝缘。半导体元件102安装于第1导电体层931之上。冷却器104连接于第2导电体层933。
在半导体装置91中，在制造层叠体901时在绝缘体层932形成初始缺陷，在没有检测出所形成的初始缺陷就将功率模块941安装于装置的情况下，在由于电压、热量、湿气、振动等绝缘体层932以初始缺陷为起点发生破损时，半导体元件102立刻与冷却器104电短路而发生半导体元件102的接地短路等不良情况。
相对于此，在图7所图示的半导体装置11中，层叠体101具有第1导电体层131、第1绝缘体层132、第2导电体层133、第2绝缘体层134及第3导电体层135。第1绝缘体层132将第1导电体层131与第2导电体层133电绝缘。第2绝缘体层134将第3导电体层135与第2导电体层133电绝缘。半导体元件102安装于第1导电体层131之上。冷却器104连接于第3导电体层135。
在半导体装置11中，在制造层叠体101时在第1绝缘体层132或第2绝缘体层134形成初始缺陷，在没有检测出所形成的初始缺陷就将功率模块141安装于装置的情况下，在由于电压、热量、湿气、振动等第1绝缘体层132或第2绝缘体层134以初始缺陷为起点发生破坏时，半导体元件102不会立刻与冷却器104电短路，不会立刻发生半导体元件102的接地短路等不良情况。
3.4实施方式3的发明的效果
实施方式3的发明具有与实施方式1的发明的效果相同的效果。
除此之外，根据实施方式3的发明，模塑树脂107通过传递模塑法进行成型。由此，能够容易地制造半导体装置11。
4实施方式4
4.1实施方式1与实施方式4的主要区别
图10是示意性地图示实施方式4的半导体系统的图。图10包含示意性地图示实施方式4的半导体系统所具有的半导体装置的剖面的剖视图。
图10所图示的实施方式4的半导体系统4与图7所图示的实施方式3的半导体系统3主要在下述点不同。关于下述点之外的点，在半导体系统4中也采用与在半导体系统3中采用的结构相同的结构。
在半导体系统4中，第2导电体层133具有比第3导电体层135的厚度厚的厚度。
4.2实施方式4的发明的效果
实施方式4的发明具有与实施方式3的发明的效果相同的效果。
除此之外，根据实施方式4的发明，能够对由于第1绝缘体层132破损时的热量、冲击等导致第2绝缘体层134破损进行抑制。
第1一体部件161所具有的第2导电体层133在多数情况下是具有0.1mm左右厚度的薄的箔。能够对上述第2绝缘体层134破损进行抑制这样的效果在如上所述第2导电体层133的厚度薄的情况下特别显著。
5实施方式5
图11是示意性地图示实施方式5的移动体的图。
图11所图示的实施方式5的移动体5为电动汽车、电车、电力机车、电动双轮车、电动推进船、电动飞机、电动助力自行车、电动轮椅等。
移动体5具有主体51、电源电路13、三相逆变器电路52、控制电路53、监视电路12、警告显示电路14及电动机54。电源电路13具有电池501。三相逆变器电路52具有6个功率模块141。6个功率模块141、监视电路12、电源电路13及警告显示电路14构成实施方式2的半导体系统2。6个功率模块141、监视电路12及电源电路13也可以构成实施方式1的半导体系统1、实施方式3的半导体系统3或实施方式4的半导体系统4。
电源电路13对三相逆变器电路52供给直流。供给的直流是由电池501放电的直流。三相逆变器电路52将供给来的直流变换为三相交流，将三相交流供给至电动机54。在三相逆变器电路52将直流变换为三相交流时，6个功率模块141各自具有的6个半导体元件102对供给来的直流进行通断。电动机54按照供给来的三相交流进行旋转。电动机54的旋转由6个功率模块141对直流进行通断的频率控制。
第1主端子111及第2主端子112中的一者与电源电路13电连接。第1主端子111及第2主端子112的另一者与电动机54电连接。第1信号端子113与控制电路53电连接。控制电路53输出向功率模块141输入的信号。另外，由功率模块141输出的信号被输入至控制电路53。
监视电路12也可以进行第2导电体层133和主体51之间的电压的监视。在该情况下，监视电路12基于监视的结果检测出第3导电体层135与第2导电体层133电短路。
根据实施方式5的发明，移动体5的驾驶员能够通过警告对第1导电体层131及第3导电体层135中的至少一者的导电体层与第2导电体层133电短路进行识别。由此，能够在第1导电体层131及第2导电体层133中的一者与第2导电体层133电短路，但第1导电体层131及第2导电体层133中的另一者没有与第2导电体层133电短路，半导体元件102与冷却器104没有电短路的阶段，将移动体5带到经销商、修理工厂等，将功率模块141更换为新的功率模块。
另外，根据实施方式5的发明，在功率模块141被更换为新的功率模块141之前，不停止主电流的流动，电源电路13的输出电压降低。由此，能够对在第1绝缘体层132及第2绝缘体层134中的一者破损后第1绝缘体层132及第2绝缘体层134中的另一者也破损进行抑制。另外，能够对在第1绝缘体层132及第2绝缘体层134中的一者破损后安装有功率模块141的移动体5忽然停止而产生由移动体5忽然停止引起的危险进行抑制。例如，在移动体5为电动汽车的情况下，能够对移动体5在高速公路行驶时移动体5突然停止而抛锚进行抑制。
功率模块141可以安装于三相逆变器电路52之外的装置。例如，功率模块141也可以安装于将再生电力变换为直流的转换器。
此外，本发明可以在其发明的范围内将各实施方式自由地组合，对各实施方式适当进行变形、省略。
虽然对本发明进行了详细说明，但上述的发明在全部的方面都只是例示，本发明并不限定于此。应当理解为在不脱离本发明的范围的情况下，会设想到未例示的无数的变形例。
标号的说明
1、2、3、4半导体系统，11半导体装置，12监视电路，13电源电路，14警告显示电路，101层叠体，102半导体元件，104冷却器，111第1主端子，112第2主端子，113第1信号端子，114第2信号端子，115第1导线，116第2导线，117第3导线，118第4导线，122第1主电极，123第2主电极，124信号电极，131第1导电体层，132第1绝缘体层，133第2导电体层，134第2绝缘体层，135第3导电体层，151带有半导体元件的层叠体，161第1一体部件，162第2一体部件，171引线框，172带有半导体元件的层叠体，5移动体，51主体，52三相逆变器电路，53控制电路，54电动机。

Claims (16)

1.一种半导体装置，其具有：
层叠体，其具有被层叠起来的第1导电体层、第1绝缘体层、第2导电体层、第2绝缘体层及第3导电体层，所述第1绝缘体层配置于所述第1导电体层和所述第2导电体层之间而将所述第1导电体层与所述第2导电体层电绝缘，所述第2绝缘体层配置于所述第2导电体层和所述第3导电体层之间而将所述第3导电体层与所述第2导电体层电绝缘；
半导体元件，其安装于所述第1导电体层之上；以及
冷却器，其连接于所述第3导电体层。
2.根据权利要求1所述的半导体装置，其中，
所述半导体元件具有流过主电流的导通路径，
所述第2导电体层与所述导通路径电绝缘。
3.根据权利要求1或2所述的半导体装置，其中，
还具有与所述第2导电体层电连接的信号端子。
4.根据权利要求3所述的半导体装置，其中，
还具有将所述第2导电体层与所述信号端子电连接的导线。
5.根据权利要求1至4中任一项所述的半导体装置，其中，
所述第1绝缘体层具有比所述第2绝缘体层的平面形状小的平面形状。
6.根据权利要求1至5中任一项所述的半导体装置，其中，
所述第2导电体层具有比所述第3导电体层的厚度厚的厚度。
7.根据权利要求1至6中任一项所述的半导体装置，其中，
所述第1绝缘体层及所述第2导电体层构成第1一体部件，
所述第2绝缘体层及所述第3导电体层构成第2一体部件，
所述第2一体部件具有处于对所述第2绝缘体层进行配置侧的第1主面、处于对所述第3导电体层进行配置侧的第2主面，
所述半导体元件具有主电极及信号电极，
所述半导体元件、所述第1导电体层及所述第1一体部件配置于所述第1主面之上，
所述半导体装置还具有模塑树脂、与所述主电极电连接的主端子、与所述信号端子电连接的信号端子，该模塑树脂从所述第1主面侧将所述主端子的一部分、所述信号端子的一部分、所述半导体元件、所述第1导电体层、所述第1一体部件及所述第2一体部件覆盖，没有将所述第2主面覆盖。
8.一种半导体系统，其具有：
权利要求1至7中任一项所述的半导体装置；
监视电路，其与所述第2导电体层电连接，对所述第1导电体层及所述第3导电体层中的至少一者的导电体层与所述第2导电体层电短路进行检测；以及
电源电路，其使主电流流过所述半导体装置，在检测出所述至少一者的导电体层与所述第2导电体层电短路的情况下对所述主电流的流动进行限制。
9.根据权利要求8所述的半导体系统，其中，
对所述主电流的流动进行限制包含停止所述主电流的流动。
10.根据权利要求8或9所述的半导体系统，其中，
对所述主电流进行限制包含不停止所述主电流的流动而是降低所述电源电路的输出电压。
11.根据权利要求8至10中任一项所述的半导体系统，其中，
还具有警告器，该警告器在检测出所述至少一者的导电体层与所述第2导电体层电短路的情况下进行警告。
12.一种半导体系统，其具有：
权利要求1至7中任一项所述的半导体装置；
监视电路，其与所述第2导电体层电连接，对所述第1导电体层及所述第3导电体层中的至少一者的导电体层与所述第2导电体层电短路进行检测；以及
警告器，其在检测出所述至少一者的导电体层与所述第2导电体层电短路的情况下进行警告。
13.一种移动体，其具有权利要求8至12中任一项所述的半导体系统。
14.根据权利要求13所述的移动体，其中，
所述至少一者的导电体层包含所述第3导电体层，
所述移动体还具有主体，
所述监视电路进行所述第2导电体层和所述主体之间的电压的监视，基于所述监视的结果对所述第3导电体层与所述第2导电体层电短路进行检测。
15.一种半导体装置的制造方法，其具有：
工序a)，对具有层叠体和半导体元件的带有半导体元件的层叠体进行制作，该层叠体具有被层叠起来的第1导电体层、第1绝缘体层、第2导电体层、第2绝缘体层及第3导电体层，所述第1绝缘体层配置于所述第1导电体层和所述第2导电体层之间而将所述第2导电体层与所述第1导电体层电绝缘，所述第2绝缘体层配置于所述第2导电体层和所述第3导电体层之间而将所述第3导电体层与所述第2导电体层电绝缘，该半导体元件安装于所述第1导电体层之上；以及
工序b)，将冷却器连接于所述第3导电体层。
16.根据权利要求15所述的半导体装置的制造方法，其中，
工序a)具有下述工序：
a-1)，将所述半导体元件安装于所述第1导电体层之上；
a-2)，将引线框接合于所述半导体元件；
a-3)，对第1一体部件进行制作，对第2一体部件进行制作，将所述半导体元件、所述第1导电体层及所述第1一体部件配置于第1主面之上，该第1一体部件具有所述第1绝缘体层及所述第2导电体层，且所述第1绝缘体层及所述第2导电体层被层叠起来，该第2一体部件具有所述第2绝缘体层及所述第3导电体层，且所述第2绝缘体层及所述第3导电体层被层叠起来，该第2一体部件具有处于对所述第2绝缘体层进行配置侧的所述第1主面和处于对所述第3导电体层进行配置侧的第2主面；以及
a-4)，通过传递模塑法对模塑树脂进行成型，该模塑树脂从所述第1主面侧将所述引线框的一部分、所述半导体元件、所述第1导电体层、所述第1一体部件及所述第2一体部件覆盖，没有将所述第2主面覆盖。
CN201980102826.XA 2019-12-13 2019-12-13 半导体装置、半导体系统、移动体及半导体装置的制造方法 Pending CN114787994A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/048964 WO2021117227A1 (ja) 2019-12-13 2019-12-13 半導体装置、半導体システム、移動体、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN114787994A true CN114787994A (zh) 2022-07-22

Family

ID=76330106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980102826.XA Pending CN114787994A (zh) 2019-12-13 2019-12-13 半导体装置、半导体系统、移动体及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20220336302A1 (zh)
JP (1) JP7199575B2 (zh)
CN (1) CN114787994A (zh)
DE (1) DE112019007969T5 (zh)
WO (1) WO2021117227A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114257A (ja) * 2008-11-06 2010-05-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2014091608A1 (ja) * 2012-12-13 2014-06-19 株式会社 日立製作所 パワー半導体モジュール及びこれを用いた電力変換装置
CN104885218A (zh) * 2012-12-28 2015-09-02 三菱电机株式会社 半导体装置、汽车
JP2015225918A (ja) * 2014-05-27 2015-12-14 大学共同利用機関法人 高エネルギー加速器研究機構 半導体モジュールおよび半導体スイッチ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6487280B2 (ja) 2015-06-11 2019-03-20 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114257A (ja) * 2008-11-06 2010-05-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2014091608A1 (ja) * 2012-12-13 2014-06-19 株式会社 日立製作所 パワー半導体モジュール及びこれを用いた電力変換装置
CN104885218A (zh) * 2012-12-28 2015-09-02 三菱电机株式会社 半导体装置、汽车
JP2015225918A (ja) * 2014-05-27 2015-12-14 大学共同利用機関法人 高エネルギー加速器研究機構 半導体モジュールおよび半導体スイッチ

Also Published As

Publication number Publication date
JP7199575B2 (ja) 2023-01-05
US20220336302A1 (en) 2022-10-20
WO2021117227A1 (ja) 2021-06-17
JPWO2021117227A1 (zh) 2021-06-17
DE112019007969T5 (de) 2022-09-22

Similar Documents

Publication Publication Date Title
KR102019596B1 (ko) 회로 장치 및 그의 제조 방법
JP6302803B2 (ja) パワー半導体モジュール及びその製造方法、電力変換装置
CN110998777B (zh) 功率转换装置
JP4947135B2 (ja) 半導体パッケージおよびその製造方法
US9780684B2 (en) Power converter
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
US20230119278A1 (en) Electric circuit body, power conversion device, and method for manufacturing electric circuit body
CN107004673B (zh) 半导体驱动装置
US11302597B2 (en) Semiconductor device, and power conversion device including the semiconductor device
JP2017195385A (ja) 回路装置
CN106165089B (zh) 半导体模块以及搭载有半导体模块的驱动装置
JP6461264B1 (ja) 電力変換装置
CN114787994A (zh) 半导体装置、半导体系统、移动体及半导体装置的制造方法
JP7019024B2 (ja) 半導体装置及び電力変換装置
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
JP2007312480A (ja) 三相インバータ回路
US20220166337A1 (en) Semiconductor device, electric power conversion device, and manufacturing method of semiconductor device
WO2018146799A1 (ja) 半導体装置および電力変換装置
JP6660278B2 (ja) 樹脂封止型半導体装置
US20230298957A1 (en) Electric apparatus
JP5578097B2 (ja) 半導体装置の冷却構造
JP2013233042A (ja) 電力半導体モジュールとその製造方法、ならびに半導体電力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination