CN114725014A - 导电结构及其制造方法 - Google Patents
导电结构及其制造方法 Download PDFInfo
- Publication number
- CN114725014A CN114725014A CN202210378829.XA CN202210378829A CN114725014A CN 114725014 A CN114725014 A CN 114725014A CN 202210378829 A CN202210378829 A CN 202210378829A CN 114725014 A CN114725014 A CN 114725014A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- conductive
- substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 265
- 229910052751 metal Inorganic materials 0.000 claims abstract description 197
- 239000002184 metal Substances 0.000 claims abstract description 197
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000011241 protective layer Substances 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000005553 drilling Methods 0.000 claims description 28
- 238000004544 sputter deposition Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 238000007639 printing Methods 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 7
- 238000007772 electroless plating Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000002033 PVDF binder Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 2
- 229910000570 Cupronickel Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- XRBURMNBUVEAKD-UHFFFAOYSA-N chromium copper nickel Chemical compound [Cr].[Ni].[Cu] XRBURMNBUVEAKD-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Superconductors And Manufacturing Methods Therefor (AREA)
Abstract
一种导电结构及其制造方法。制造方法包括下列步骤。提供一基材；于基材上，形成一导电层，导电层包括一第一金属层、一第二金属层以及至少一导电通孔；于基材的两侧，分别形成一第一保护层以及一第二保护层，覆盖至少一导电通孔；于基材的两侧，分别形成一第三金属层以及一第四金属层，其中第三金属层以及第四金属层分别覆盖第一金属层以及第二金属层；提供一第一光掩膜以及一第二光掩膜；以及利用第一光掩膜与第二光掩膜，图案化第一金属层、第二金属层、第三金属层以及第四金属层。
Description
技术领域
本发明关于一种导电结构及其制造方法，特别是关于双面的导电结构及其制造方法。
背景技术
随着显示技术的进步，透明显示器已被发展出来。透明显示器除了可以显示供观看的影像之外，观看者还能够透过透明显示器看到后方的景物，因此透明显示器的应用相当广泛。
图1A绘示为习知导电结构之制作方法中提供光掩膜的示意图，图1B绘示为图1A的经由光掩膜所图案化的导电结构的示意图。请参考图1A与图1B，习知的透明显示技术使用厚铜基材制程来制作导电结构50。导电结构50包括一基材52、两金属层54A、54B以及一导电通孔56。两金属层54A、54B分别位于基材52的相对两表面。导电通孔56电性连接于两金属层54A、54B。在制作导电结构50的过程中，习知会分别在两金属层54A、54B上提供光掩膜58A、58B，以经由两光掩膜58A、58B对两金属层54A、54B进行图案化。透过图案化两金属层54A、54B的步骤，在基材52的相对两表面分别制作出线路层L1、L2，且利用导电通孔56导通两线路层L1、L2。
图2A绘示为图1之导电结构的制作方法中发生光掩膜偏移的示意图，图2B绘示为图2A的经由光掩膜所图案化的导电结构的示意图。请参考图2A与图2B，一般而言，导电通孔56’通常是透过激光钻孔、机械钻孔加上溅镀、化镀等制程所制作。然而，激光钻孔、机械钻孔与一次曝光的精度(即，提供光掩膜的精度)约在50～150um。也就是说，正反面两次曝光曝光精度累计可能高达450um，而发生如图2A所示的光掩膜58’A、58’B偏移的情况。从而，如图2B所示，透过图案化两金属层54A、54B的步骤，在基材52的相对两表面分别制作出的线路层L1’、L2’与导电通孔56之间，会因搭接偏移造成缺陷D1、D2，使得导电通孔56’只能部分或是完全无法导通两线路层L1’、L2’。如此一来，将导致导电通孔56’无法有效导通两线路层L1’、L2’或未达到有效导电率。
发明内容
本发明提供一种导电结构及其制造方法及，能够确保导电通孔导通基材两侧的线路层。
本发明提供一种导电结构的制造方法，包括下列步骤。提供一基材；于基材上，形成一导电层，导电层包括一第一金属层、一第二金属层以及至少一导电通孔，其中第一金属层与第二金属层分别位于基材的相对两侧，且至少一导电通孔电性连接于第一金属层与第二金属层之间；于基材的两侧，分别形成一第一保护层以及一第二保护层，覆盖至少一导电通孔；于基材的两侧，分别形成一第三金属层以及一第四金属层，其中第三金属层以及第四金属层分别覆盖第一金属层以及第二金属层；于基材的两侧，分别提供一第一光掩膜以及一第二光掩膜；以及利用第一光掩膜与第二光掩膜，图案化第一金属层、第二金属层、第三金属层以及第四金属层，以在基材的两侧，分别形成一第一线路层以及一第二线路层，且第一线路层以及第二线路层透过至少一导电通孔所电性连接。
在本发明的一实施例中，于基材上，形成导电层的步骤，包括下列步骤。于基材的两侧，分别形成第一金属层以及第二金属层；形成至少一孔洞，贯穿第一金属层、基材以及第二金属层；以及于至少一孔洞的内壁，形成一第五金属层，电性连接于第一金属层与第二金属层之间。
在本发明的一实施例中，形成至少一孔洞的步骤是透过激光钻孔或机械钻孔的制程所执行的。
在本发明的一实施例中，第一保护层、第二保护层的宽度大于至少一导电通孔的内径加上激光钻孔或机械钻孔的设备精度，且保护层的厚度大于1um。
在本发明的一实施例中，形成第一金属层以及第二金属层的步骤是透过化镀、溅镀、导电油墨印刷或其组合的制程所一次性执行的。
在本发明的一实施例中，于基材上，形成导电层的步骤，包括以下步骤。形成至少一孔洞，贯穿基材；以及于基材的两侧以及至少一孔洞的内壁，分别形成第一金属层、第二金属层以及一第五金属层，其中第五金属层电性连接于第一金属层与第二金属层之间。
在本发明的一实施例中，形成至少一孔洞的步骤是透过激光钻孔或机械钻孔的制程所执行的。
在本发明的一实施例中，第一保护层、第二保护层的宽度大于至少一导电通孔的内径加上激光钻孔或机械钻孔的设备精度，且第一保护层、第二保护层的厚度大于1um。
在本发明的一实施例中，形成第一金属层、第二金属层以及第五金属层的步骤是透过化镀、溅镀、导电油墨印刷或其组合的制程所一次性执行的。
在本发明的一实施例中，形成第三金属层以及第四金属层的步骤是透过化镀、电镀、蒸镀、导电油墨印刷或其组合的制程所一次性执行的。
在本发明的一实施例中，在提供基材的步骤之后，更包括清洗基材。
本发明另提供一种导电结构，包括一基材、一导电层、一第一保护层与一第二保护层以及一第三金属层与一第四金属层。导电层形成于基材上。导电层包括一第一金属层、一第二金属层以及至少一导电通孔，其中第一金属层与第二金属层分别位于基材的相对两侧，且至少一导电通孔电性连接于第一金属层与第二金属层之间。第一保护层与第二保护层分别形成于基材的两侧，覆盖至少一导电通孔。第三金属层与第四金属层分别形成于基材的两侧。第三金属层以及第四金属层分别覆盖第一金属层以及第二金属层。第一金属层、第二金属层、第三金属层以及第四金属层分别被图案化，以在基材的两侧，分别形成一第一线路层以及一第二线路层。第一线路层以及第二线路层透过至少一导电通孔所电性连接。
基于上述，本发明藉由在导电结构及其制作方法中，形成覆盖导电通孔的保护层，能够确保导电通孔完全导通基材两侧的线路层，而能达到有效导电率。
底下藉由具体实施例配合所附的图式详加说明，当更容易了解本发明之目的、技术内容、特点及其所达成之功效。
附图说明
图1A绘示为习知导电结构之制作方法中提供光掩膜的示意图；
图1B绘示为图1A的经由光掩膜所图案化的导电结构的示意图；
图2A绘示为图1之导电结构的制作方法中发生光掩膜偏移的示意图；
图2B绘示为图2A的经由光掩膜所图案化的导电结构的示意图；
图3～图11绘示为本发明一实施例之导电结构的制作方法的流程示意图；
图12A绘示为图9之导电结构的制作方法中发生光掩膜偏移的示意图；以及
图12B绘示为图12A的经由光掩膜所图案化的导电结构的示意图。
附图标记：
50、100 导电结构
52、110 基材
54A、54B、122、124、126、128、129 金属层
56、56’、140 导电通孔
58A、58B、58’A、58’B、M1～M4 光掩膜
120 导电层
132、134 保护层
D1、D2 缺陷
H 孔洞
I 内径
L1～L4、L1’～L4’线路层
T 厚度
W 宽度
具体实施方式
以下提出实施例并配合图式进行详细说明，实施例仅用以作为范例说明，并非用以限制本发明所申请保护之范围。为了方便理解，以下实施例以相同或相似的符号表示相同或相似的组件做说明。在可能实施的前提下，本技术领域具有通常知识者可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。应当理解，除非另有定义，使用的所有技术用语与所属领域技术人员所理解的具有相同含义。但是，当部分用语在实施例中有加以说明或定义时，该部分用语之解释以各实施例之说明或定义为准。此外，实施例中所提到的方向用语，例如：“前”或“后”、“左”、“右”、“上”、“下”等，仅是参考所附图式的方向。因此，使用的方向用语是用来说明亦非用来限制本发明。应当理解，在实施例中的描述和其后的所有专利范围中，所使用的“及/或”包含相关列举项目中一或多个项目的任意一个以及其所有组合。
图3～图11绘示为本发明一实施例之导电结构的制作方法的流程示意图。为了进一步了解本发明一实施例之导电结构的制作方法，以下将配合图3～图11进行说明，但并非用以限制本发明。首先请参考图3，提供一基材110。基材110可选用透明/半透明材料。举例来说，基材110的材料为聚对苯二甲酸乙二酯(PET)、透明聚酰亚胺(CPI)、聚酰亚胺(PI)、聚偏二氟乙烯(PVDF)等，且透光率T％大于80％，厚度大于25um，但不以此为限。可选择的，在提供基材110的步骤之后，更包括清洗基材110。
接着请参考图4，于基材110的两侧，分别形成一第一金属层122以及一第二金属层124。在本实施例中，形成第一金属层122以及第二金属层124的步骤是透过化镀、溅镀、导电油墨印刷或其组合的制程所一次性执行的。然后请参考图5，形成至少一孔洞H，贯穿第一金属层122、基材110以及第二金属层124。详细来说，形成至少一孔洞H的步骤是透过激光钻孔或机械钻孔的制程所执行的。再来请参考图6，于至少一孔洞H的内壁，形成一第五金属层126，电性连接于第一金属层122与第二金属层124之间。
换句话说，图4～图6的步骤，可归纳为于基材110上，形成一导电层120的步骤。导电层120包括一第一金属层122、一第二金属层124以及至少一导电通孔140。第一金属层122与第二金属层124分别位于基材110的相对两侧，且至少一导电通孔140电性连接于第一金属层122与第二金属层124之间。在另一未绘示的实施例中，图4～图6的步骤(即，形成导电层的步骤)，可以由以下步骤所替代，并不以此为限。首先，形成至少一孔洞H，贯穿基材110。接着，于基材110的两侧以及至少一孔洞H的内壁，分别形成，其中第五金属层126电性连接于第一金属层122与第二金属层124之间。进一步来说，形成第一金属层122、第二金属层124以及第五金属层126的步骤是透过化镀、溅镀、导电油墨印刷或其组合的制程所一次性执行的。
接着请参考图7，于基材110的两侧，分别形成一第一保护层132以及一第二保护层134，覆盖至少一导电通孔140。然后请参考图8，于基材110的两侧，分别形成一第三金属层128以及一第四金属层129。第三金属层128以及第四金属层129分别覆盖第一金属层122以及第二金属层124。在本实施例中，形成第三金属层128以及第四金属层129的步骤是透过化镀、电镀、蒸镀、导电油墨印刷或其组合的制程所一次性执行的。第一金属层与122与第三金属层128的总厚度，或是第二金属层124与第四金属层129的总厚度可大于10um。第一金属层与122、第二金属层124、第三金属层128与第四金属层129的厚度可分别介于1～20um之间。在本实施例中，第一金属层122、第二金属层124、第三金属层128、第四金属层129以及一第五金属层126的材料可为导电金属或其合金材料。举例来说，导电金属为铜，其合金材料为铜镍铬、铜镍、铜钛合金等。
一般而言，一个非导电基材(例如，基材110)要达到成为导电材且金属厚度达10um以上的有效(率)方法有三种。一种是：溅镀上一层薄金属(nm，A等级)后进行电镀或化镀(较慢)；另一种是：化镀整面基材后+电镀；再一种是：溅镀整面基材后+电镀。整体来说，本实施例可以采用两种制程。一种是：先电镀基材110再钻孔，此时的至少一孔洞140的内壁是非导体，可经由化镀或溅镀达到导通的效果；另一种是：先钻孔制程，再利用溅镀或化镀的方式使基材110的正反面及至少一孔洞140的内壁成为导体导通，再经电镀使金属层增厚。
再来请参考图9，于基材110的两侧，分别提供一第一光掩膜M1以及一第二光掩膜M2。然后请参考图10，利用第一光掩膜与第二光掩膜，图案化第一金属层122、第二金属层124、第三金属层128以及第四金属层129，以在基材110的两侧，分别形成一第一线路层L3以及一第二线路层L4。第一线路层L3以及第二线路层L4透过至少一导电通孔140所电性连接。
在本实施例中，第一保护层132、第二保护层134的宽度W大于至少一导电通孔140的内径I加上激光钻孔或机械钻孔的设备精度，且第一保护层132、第二保护层134的厚度T大于1um。举例来说，激光钻孔精度约为±50um，机械钻孔的精度约为±100um。第一保护层132、第二保护层134的宽度W至少大于激光钻孔或机械钻孔的孔径+50um。
图12A绘示为图9之导电结构的制作方法中发生光掩膜偏移的示意图，图12B绘示为图12A的经由光掩膜所图案化的导电结构的示意图。请先对照参考图12A与图9，相较于图9中的第一光掩膜M1、第二光掩膜M2，图12A中的第一光掩膜M3、第二光掩膜M4发生了偏移错位的状况(一次曝光的精度约在50～150um之间)。值得一提的是，请参考图12A与图12B，由于至少一导电通孔140受到保护层的覆盖保护，即使第一光掩膜M3、第二光掩膜M4发生了偏移，还是能够确保图案化后所制作出的第一线路层L3’与第二线路层L4’被至少一导电通孔140所有效且良好的导通。
此外，虽然上述实施例是以导电结构的制作方法进行说明。但本领域具有通常知识者可以理解，本实施例亦可归纳出一种导电结构100(参考图11)。导电结构100包括一基材110、一导电层120、一第一保护层132与一第二保护层134以及一第三金属层128与一第四金属层129。导电层120形成于基材110上。导电层120包括一第一金属层122、一第二金属层124以及至少一导电通孔140，其中第一金属层122与第二金属层124分别位于基材110的相对两侧，且至少一导电通孔140电性连接于第一金属层122与第二金属层124之间。第一保护层132与第二保护层134分别形成于基材110的两侧，覆盖至少一导电通孔140。第三金属层128与第四金属层129分别形成于基材110的两侧。第三金属层128以及第四金属层129分别覆盖第一金属层122以及第二金属层124。第一金属层122、第二金属层124、第三金属层128以及第四金属层129分别被图案化，以在基材110的两侧，分别形成一第一线路层L3以及一第二线路层L4。第一线路层L3以及第二线路层L4透过至少一导电通孔140所电性连接。
综上所述，由于在上述实施例的导电结构及其制作方法中，形成有覆盖导电通孔的保护层。因此，能够上述实施例确保导电通孔完全导通基材两侧的线路层，而能达到有效导电率。
以上所述之实施例仅系为说明本发明之技术思想及特点，其目的在使熟习此项技艺之人士能够了解本发明之内容并据以实施，当不能以之限定本发明之专利范围，即大凡依本发明所揭示之精神所作之均等变化或修饰，仍应涵盖在本发明之专利范围内。
Claims (12)
1.一种导电结构的制造方法，其特征在于，包括：
提供基材；
于所述基材上，形成一导电层，所述导电层包括第一金属层、第二金属层以及至少一导电通孔，其中所述第一金属层与所述第二金属层分别位于所述基材的相对两侧，且所述至少一导电通孔电性连接于所述第一金属层与所述第二金属层之间；
于所述基材的所述两侧，分别形成第一保护层以及第二保护层，覆盖所述至少一导电通孔；
于所述基材的所述两侧，分别形成第三金属层以及第四金属层，其中所述第三金属层以及所述第四金属层分别覆盖所述第一金属层以及所述第二金属层；
于所述基材的所述两侧，分别提供第一光掩膜以及第二光掩膜；以及
利用所述第一光掩膜与所述第二光掩膜，图案化所述第一金属层、所述第二金属层、所述第三金属层以及所述第四金属层，以在所述基材的所述两侧，分别形成第一线路层以及第二线路层，且所述第一线路层以及所述第二线路层透过所述至少一导电通孔所电性连接。
2.如权利要求1所述之导电结构的制造方法，其特征在于，于所述基材上，形成所述导电层的步骤，包括：
于所述基材的所述两侧，分别形成所述第一金属层以及所述第二金属层；
形成至少一孔洞，贯穿所述第一金属层、所述基材以及所述第二金属层；以及
于所述至少一孔洞的内壁，形成第五金属层，电性连接于所述第一金属层与所述第二金属层之间。
3.如权利要求2所述之导电结构的制造方法，其特征在于，形成所述至少一孔洞的步骤是透过激光钻孔或机械钻孔的制程所执行的。
4.如权利要求3所述之导电结构的制造方法，其特征在于，所述第一保护层与所述第二保护层的宽度大于所述至少一导电通孔的内径加上所述激光钻孔或所述机械钻孔的设备精度，且所述第一保护层与所述第二保护层的厚度大于1um。
5.如权利要求2所述之导电结构的制造方法，其特征在于，形成所述第一金属层以及所述第二金属层的步骤是透过化镀、溅镀、导电油墨印刷或其组合的制程所一次性执行的。
6.如权利要求1所述之导电结构的制造方法，其特征在于，于所述基材上，形成所述导电层的步骤，包括：
形成至少一孔洞，贯穿所述基材；以及
于所述基材的所述两侧以及所述至少一孔洞的内壁，分别形成所述第一金属层、所述第二金属层以及第五金属层，其中所述第五金属层电性连接于所述第一金属层与所述第二金属层之间。
7.如权利要求6所述之导电结构的制造方法，其特征在于，形成所述至少一孔洞的步骤是透过激光钻孔或机械钻孔的制程所执行的。
8.如权利要求7所述之导电结构的制造方法，其特征在于，所述第一保护层与所述第二保护层的宽度大于所述至少一导电通孔的内径加上所述激光钻孔或所述机械钻孔的设备精度，且所述第一保护层与所述第二保护层的厚度大于1um。
9.如权利要求6所述之导电结构的制造方法，其特征在于，形成所述第一金属层、所述第二金属层以及所述第五金属层的步骤是透过化镀、溅镀、导电油墨印刷或其组合的制程所一次性执行的。
10.如权利要求1所述之导电结构的制造方法，其特征在于，形成所述第三金属层以及所述第四金属层的步骤是透过化镀、电镀、蒸镀、导电油墨印刷或其组合的制程所一次性执行的。
11.如权利要求1所述之导电结构的制造方法，其特征在于，在提供所述基材的步骤之后，更包括：
清洗所述基材。
12.一种导电结构，其特征在于，包括：
基材；
导电层，形成于所述基材上，包括第一金属层、第二金属层以及至少一导电通孔，其中所述第一金属层与所述第二金属层分别位于所述基材的相对两侧，且所述至少一导电通孔电性连接于所述第一金属层与所述第二金属层之间；
第一保护层与第二保护层，分别形成于所述基材的所述两侧，覆盖所述至少一导电通孔；以及
第三金属层与第四金属层，分别形成于所述基材的所述两侧，其中所述第三金属层以及所述第四金属层分别覆盖所述第一金属层以及所述第二金属层，
其中所述第一金属层、所述第二金属层、所述第三金属层以及所述第四金属层分别被图案化，以在所述基材的所述两侧，分别形成第一线路层以及第二线路层，且所述第一线路层以及所述第二线路层透过所述至少一导电通孔所电性连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210378829.XA CN114725014B (zh) | 2022-04-12 | 2022-04-12 | 导电结构及其制造方法 |
| TW111114586A TWI808727B (zh) | 2022-04-12 | 2022-04-18 | 導電結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210378829.XA CN114725014B (zh) | 2022-04-12 | 2022-04-12 | 导电结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114725014A true CN114725014A (zh) | 2022-07-08 |
| CN114725014B CN114725014B (zh) | 2023-05-05 |
Family
ID=82244472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210378829.XA Active CN114725014B (zh) | 2022-04-12 | 2022-04-12 | 导电结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114725014B (zh) |
| TW (1) | TWI808727B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4118523A (en) * | 1975-10-22 | 1978-10-03 | International Computers Limited | Production of semiconductor devices |
| EP0720227A2 (en) * | 1994-12-29 | 1996-07-03 | STMicroelectronics, Inc. | Electrical connection structure on an integrated circuit device comprising a plug with an enlarged head |
| JP2005286294A (ja) * | 2004-03-03 | 2005-10-13 | Mitsubishi Paper Mills Ltd | 回路基板の製造方法 |
| US20060107525A1 (en) * | 2004-11-22 | 2006-05-25 | Hamburgen William R | Method and system for creating alignment holes in a multilayer structure |
| US20070218591A1 (en) * | 2006-03-20 | 2007-09-20 | Phoenix Precision Technology Corporation | Method for fabricating a metal protection layer on electrically connecting pad of circuit board |
| US20140251663A1 (en) * | 2005-03-04 | 2014-09-11 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| US20170086293A1 (en) * | 2015-09-18 | 2017-03-23 | Subtron Technology Co., Ltd. | Package carrier and manufacturing method thereof |
| CN108696996A (zh) * | 2017-04-07 | 2018-10-23 | 南亚电路板股份有限公司 | 电路板结构及其制造方法 |
| CN109634458A (zh) * | 2018-12-04 | 2019-04-16 | 业成科技（成都）有限公司 | 触控面板及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI321027B (en) * | 2007-03-14 | 2010-02-21 | Phoenix Prec Technology Corp | Circuit board structure and a manufacturing method thereof |
| CN106304663B (zh) * | 2015-06-26 | 2019-03-15 | 健鼎（无锡）电子有限公司 | 图案化线路结构及其制作方法 |
| CN109843000A (zh) * | 2019-03-26 | 2019-06-04 | 新华三技术有限公司 | Pcb板的制备方法及pcb板 |
| TWI769459B (zh) * | 2020-05-22 | 2022-07-01 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
-
2022
- 2022-04-12 CN CN202210378829.XA patent/CN114725014B/zh active Active
- 2022-04-18 TW TW111114586A patent/TWI808727B/zh active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4118523A (en) * | 1975-10-22 | 1978-10-03 | International Computers Limited | Production of semiconductor devices |
| EP0720227A2 (en) * | 1994-12-29 | 1996-07-03 | STMicroelectronics, Inc. | Electrical connection structure on an integrated circuit device comprising a plug with an enlarged head |
| JP2005286294A (ja) * | 2004-03-03 | 2005-10-13 | Mitsubishi Paper Mills Ltd | 回路基板の製造方法 |
| US20060107525A1 (en) * | 2004-11-22 | 2006-05-25 | Hamburgen William R | Method and system for creating alignment holes in a multilayer structure |
| US20140251663A1 (en) * | 2005-03-04 | 2014-09-11 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| US20070218591A1 (en) * | 2006-03-20 | 2007-09-20 | Phoenix Precision Technology Corporation | Method for fabricating a metal protection layer on electrically connecting pad of circuit board |
| US20170086293A1 (en) * | 2015-09-18 | 2017-03-23 | Subtron Technology Co., Ltd. | Package carrier and manufacturing method thereof |
| CN108696996A (zh) * | 2017-04-07 | 2018-10-23 | 南亚电路板股份有限公司 | 电路板结构及其制造方法 |
| CN109634458A (zh) * | 2018-12-04 | 2019-04-16 | 业成科技（成都）有限公司 | 触控面板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI808727B (zh) | 2023-07-11 |
| TW202341829A (zh) | 2023-10-16 |
| CN114725014B (zh) | 2023-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110783484B (zh) | 显示面板及其制作方法、显示装置 | |
| CN110783485B (zh) | 透光显示面板、显示面板、制作方法、显示装置 | |
| US11372507B2 (en) | Touch substrate, manufacturing method thereof, and touch display device | |
| US9519366B2 (en) | Touch sensor | |
| US7434311B2 (en) | Printed wiring board manufacturing method | |
| KR20000062586A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| CN106231816A (zh) | 一种无引线金手指板的制作方法 | |
| CN110808340A (zh) | 显示基板及其制造方法、显示装置 | |
| TWI298613B (en) | Method for manufacturing via holes used in printed circuit boards | |
| EP3457438A1 (en) | Display substrate, preparation method therefor, and display device | |
| TWI393516B (zh) | 印刷電路板的製造方法 | |
| CN114725014A (zh) | 导电结构及其制造方法 | |
| US8829524B2 (en) | Thin film transistor array substrate having sandwich structure gate electrode and manufacturing method thereof | |
| US7387739B2 (en) | Mask and method of manufacturing the same, electroluminescent device and method of manufacturing the same, and electronic instrument | |
| KR101910261B1 (ko) | 투광성 도전 필름 | |
| TWI687306B (zh) | 適於作為跡線電極的合金與使用該合金的觸控面板 | |
| CN111722742A (zh) | 透明导电膜及其制备方法 | |
| US9196734B2 (en) | Thin-film transistor substrate and method for fabricating the same, display | |
| KR100974884B1 (ko) | 접촉 저항을 개선한 무인듐 투명 전도막을 포함한 다층전자 소자 및 그의 제조방법 | |
| CN111508931B (zh) | 显示面板及其制作方法 | |
| WO2001035704A1 (en) | Multi-layer double-sided wiring board and method of fabricating the same | |
| TWI831409B (zh) | 觸控面板及其製造方法 | |
| TW202017445A (zh) | 銅箔電阻與具有該銅箔電阻的電路板結構 | |
| KR20230088585A (ko) | 표시장치 및 상기 표시장치에 포함된 표시패널의 제조 방법 | |
| JPH02301187A (ja) | 両面配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240112 Address after: 518109, Building E4, 101, Foxconn Industrial Park, No. 2 East Ring 2nd Road, Fukang Community, Longhua Street, Longhua District, Shenzhen City, Guangdong Province (formerly Building 1, 1st Floor, G2 District), H3, H1, and H7 factories in K2 District, North Shenchao Optoelectronic Technology Park, Minqing Road, Guangdong Province Patentee after: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd. Patentee after: Interface Technology (Chengdu) Co., Ltd. Patentee after: GENERAL INTERFACE SOLUTION Ltd. Address before: No.689 Hezuo Road, West District, high tech Zone, Chengdu City, Sichuan Province Patentee before: Interface Technology (Chengdu) Co., Ltd. Patentee before: INTERFACE OPTOELECTRONICS (SHENZHEN) Co.,Ltd. Patentee before: Yicheng Photoelectric (Wuxi) Co.,Ltd. Patentee before: GENERAL INTERFACE SOLUTION Ltd. |
|
| TR01 | Transfer of patent right |