TWI808727B - 導電結構及其製造方法 - Google Patents

導電結構及其製造方法 Download PDF

Info

Publication number
TWI808727B
TWI808727B TW111114586A TW111114586A TWI808727B TW I808727 B TWI808727 B TW I808727B TW 111114586 A TW111114586 A TW 111114586A TW 111114586 A TW111114586 A TW 111114586A TW I808727 B TWI808727 B TW I808727B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
substrate
conductive
forming
Prior art date
Application number
TW111114586A
Other languages
English (en)
Other versions
TW202341829A (zh
Inventor
陳筱茜
Original Assignee
大陸商業成科技（成都）有限公司
大陸商業成光電（深圳）有限公司
大陸商業成光電（無錫）有限公司
英特盛科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商業成科技（成都）有限公司, 大陸商業成光電（深圳）有限公司, 大陸商業成光電（無錫）有限公司, 英特盛科技股份有限公司 filed Critical 大陸商業成科技（成都）有限公司
Application granted granted Critical
Publication of TWI808727B publication Critical patent/TWI808727B/zh
Publication of TW202341829A publication Critical patent/TW202341829A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Abstract

一種導電結構及其製造方法。製造方法包括下列步驟。提供一基材；於基材上，形成一導電層，導電層包括一第一金屬層、一第二金屬層以及至少一導電通孔；於基材的兩側，分別形成一第一保護層以及一第二保護層，覆蓋至少一導電通孔；於基材的兩側，分別形成一第三金屬層以及一第四金屬層，其中第三金屬層以及第四金屬層分別覆蓋第一金屬層以及第二金屬層；提供一第一光罩以及一第二光罩；以及利用第一光罩與第二光罩，圖案化第一金屬層、第二金屬層、第三金屬層以及第四金屬層。

Description

導電結構及其製造方法
本發明關於一種導電結構及其製造方法，特別是關於雙面的導電結構及其製造方法。
隨著顯示技術的進步，透明顯示器已被發展出來。透明顯示器除了可以顯示供觀看的影像之外，觀看者還能夠透過透明顯示器看到後方的景物，因此透明顯示器的應用相當廣泛。
圖1A繪示為習知導電結構之製作方法中提供光罩的示意圖，圖1B繪示為圖1A的經由光罩所圖案化的導電結構的示意圖。請參考圖1A與圖1B，習知的透明顯示技術使用厚銅基材製程來製作導電結構50。導電結構50包括一基材52、兩金屬層54A、54B以及一導電通孔56。兩金屬層54A、54B分別位於基材52的相對兩表面。導電通孔56電性連接於兩金屬層54A、54B。在製作導電結構50的過程中，習知會分別在兩金屬層54A、54B上提供光罩58A、58B，以經由兩光罩58A、58B對兩金屬層54A、54B進行圖案化。透過圖案化兩金屬層54A、54B的步驟，在基材52的相對兩表面分別製作出線路層L1、L2，且利用導電通孔56導通兩線路層L1、L2。
圖2A繪示為圖1之導電結構的製作方法中發生光罩偏移的示意圖，圖2B繪示為圖2A的經由光罩所圖案化的導電結構的示意圖。請參考圖 2A與圖2B，一般而言，導電通孔56’通常是透過雷射鑽孔、機械鑽孔加上濺鍍、化鍍等製程所製作。然而，雷射鑽孔、機械鑽孔與一次曝光的精度(即，提供光罩的精度)約在50~150um。也就是說，正反面兩次曝光曝光精度累計可能高達450um，而發生如圖2A所示的光罩58’A、58’B偏移的情況。從而，如圖2B所示，透過圖案化兩金屬層54A、54B的步驟，在基材52的相對兩表面分別製作出的線路層L1’、L2’與導電通孔56之間，會因搭接偏移造成缺陷D1、D2，使得導電通孔56’只能部分或是完全無法導通兩線路層L1’、L2’。如此一來，將導致導電通孔56’無法有效導通兩線路層L1’、L2’或未達到有效導電率。
本發明提供一種導電結構及其製造方法及，能夠確保導電通孔導通基材兩側的線路層。
本發明提供一種導電結構的製造方法，包括下列步驟。提供一基材；於基材上，形成一導電層，導電層包括一第一金屬層、一第二金屬層以及至少一導電通孔，其中第一金屬層與第二金屬層分別位於基材的相對兩側，且至少一導電通孔電性連接於第一金屬層與第二金屬層之間；於基材的兩側，分別形成一第一保護層以及一第二保護層，覆蓋至少一導電通孔；於基材的兩側，分別形成一第三金屬層以及一第四金屬層，其中第三金屬層以及第四金屬層分別覆蓋第一金屬層以及第二金屬層；於基材的兩側，分別提供一第一光罩以及一第二光罩；以及利用第一光罩與第二光罩，圖案化第一金屬層、第二金屬層、第三金屬層以及第四金屬層，以在基材的兩側，分別形成一第一線路層以及一第二線路層，且第一線路層以及第二線路層透過至少一導電通孔所電性連接。
在本發明的一實施例中，於基材上，形成導電層的步驟，包括下列步驟。於基材的兩側，分別形成第一金屬層以及第二金屬層；形成至少一孔洞，貫穿第一金屬層、基材以及第二金屬層；以及於至少一孔洞的內壁，形成一第五金屬層，電性連接於第一金屬層與第二金屬層之間。
在本發明的一實施例中，形成至少一孔洞的步驟是透過雷射鑽孔或機械鑽孔的製程所執行的。
在本發明的一實施例中，第一保護層、第二保護層的寬度大於至少一導電通孔的內徑加上雷射鑽孔或機械鑽孔的設備精度，且保護層的厚度大於1um。
在本發明的一實施例中，形成第一金屬層以及第二金屬層的步驟是透過化鍍、濺鍍、導電油墨印刷或其組合的製程所一次性執行的。
在本發明的一實施例中，於基材上，形成導電層的步驟，包括以下步驟。形成至少一孔洞，貫穿基材；以及於基材的兩側以及至少一孔洞的內壁，分別形成第一金屬層、第二金屬層以及一第五金屬層，其中第五金屬層電性連接於第一金屬層與第二金屬層之間。
在本發明的一實施例中，形成至少一孔洞的步驟是透過雷射鑽孔或機械鑽孔的製程所執行的。
在本發明的一實施例中，第一保護層、第二保護層的寬度大於至少一導電通孔的內徑加上雷射鑽孔或機械鑽孔的設備精度，且第一保護層、第二保護層的厚度大於1um。
在本發明的一實施例中，形成第一金屬層、第二金屬層以及第五金屬層的步驟是透過化鍍、濺鍍、導電油墨印刷或其組合的製程所一次性執行的。
在本發明的一實施例中，形成第三金屬層以及第四金屬層的步驟是透過化鍍、電鍍、蒸鍍、導電油墨印刷或其組合的製程所一次性執行的。
在本發明的一實施例中，在提供基材的步驟之後，更包括清洗基材。
本發明另提供一種導電結構，包括一基材、一導電層、一第一保護層與一第二保護層以及一第三金屬層與一第四金屬層。導電層形成於基材上。導電層包括一第一金屬層、一第二金屬層以及至少一導電通孔，其中第一金屬層與第二金屬層分別位於基材的相對兩側，且至少一導電通孔電性連接於第一金屬層與第二金屬層之間。第一保護層與第二保護層分別形成於基材的兩側，覆蓋至少一導電通孔。第三金屬層與第四金屬層分別形成於基材的兩側。第三金屬層以及第四金屬層分別覆蓋第一金屬層以及第二金屬層。第一金屬層、第二金屬層、第三金屬層以及第四金屬層分別被圖案化，以在基材的兩側，分別形成一第一線路層以及一第二線路層。第一線路層以及第二線路層透過至少一導電通孔所電性連接。
基於上述，本發明藉由在導電結構及其製作方法中，形成覆蓋導電通孔的保護層，能夠確保導電通孔完全導通基材兩側的線路層，而能達到有效導電率。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
50、100:導電結構
52、110:基材
54A、54B、122、124、126、128、129:金屬層
56、56’、140:導電通孔
58A、58B、58’A、58’B、M1~M4:光罩
120:導電層
132、134:保護層
D1、D2:缺陷
H:孔洞
I:內徑
L1~L4、L1’~L4’:線路層
T:厚度
W:寬度
圖1A繪示為習知導電結構之製作方法中提供光罩的示意圖；圖1B繪示為圖1A的經由光罩所圖案化的導電結構的示意圖；圖2A繪示為圖1之導電結構的製作方法中發生光罩偏移的示意圖； 圖2B繪示為圖2A的經由光罩所圖案化的導電結構的示意圖；圖3A~圖3I繪示為本發明一實施例之導電結構的製作方法的流程示意圖；圖4A繪示為圖3G之導電結構的製作方法中發生光罩偏移的示意圖；以及圖4B繪示為圖4A的經由光罩所圖案化的導電結構的示意圖。
以下提出實施例並配合圖式進行詳細說明，實施例僅用以作為範例說明，並非用以限制本發明所申請保護之範圍。為了方便理解，以下實施例以相同或相似的符號表示相同或相似的元件做說明。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。應當理解，除非另有定義，使用的所有技術用語與所屬領域技術人員所理解的具有相同含義。但是，當部分用語在實施例中有加以說明或定義時，該部分用語之解釋以各實施例之說明或定義為準。此外，實施例中所提到的方向用語，例如：「前」或「後」、「左」、「右」、「上」、「下」等，僅是參考所附圖式的方向。因此，使用的方向用語是用來說明亦非用來限制本發明。應當理解，在實施例中的描述和其後的所有專利範圍中，所使用的「及/或」包含相關列舉項目中一或多個項目的任意一個以及其所有組合。
圖3A~圖3I繪示為本發明一實施例之導電結構的製作方法的流程示意圖。為了進一步了解本發明一實施例之導電結構的製作方法，以下將配合圖3A~圖3I進行說明，但並非用以限制本發明。首先請參考圖3A，提供一基材110。基材110可選用透明/半透明材料。舉例來說，基材110的材料為聚對苯二甲酸乙二酯(PET)、透明聚醯亞胺(CPI)、聚醯亞胺(PI)、 聚偏二氟乙烯(PVDF)等，且透光率T%大於80%，厚度大於25um，但不以此為限。可選擇的，在提供基材110的步驟之後，更包括清洗基材110。
接著請參考圖3B，於基材110的兩側，分別形成一第一金屬層122以及一第二金屬層124。在本實施例中，形成第一金屬層122以及第二金屬層124的步驟是透過化鍍、濺鍍、導電油墨印刷或其組合的製程所一次性執行的。然後請參考圖3C，形成至少一孔洞H，貫穿第一金屬層122、基材110以及第二金屬層124。詳細來說，形成至少一孔洞H的步驟是透過雷射鑽孔或機械鑽孔的製程所執行的。再來請參考圖3D，於至少一孔洞H的內壁，形成一第五金屬層126，電性連接於第一金屬層122與第二金屬層124之間。
換句話說，圖3B~圖3D的步驟，可歸納為於基材110上，形成一導電層120的步驟。導電層120包括一第一金屬層122、一第二金屬層124以及至少一導電通孔140。第一金屬層122與第二金屬層124分別位於基材110的相對兩側，且至少一導電通孔140電性連接於第一金屬層122與第二金屬層124之間。在另一未繪示的實施例中，圖3B~圖3D的步驟(即，形成導電層的步驟)，可以由以下步驟所替代，並不以此為限。首先，形成至少一孔洞H，貫穿基材110。接著，於基材110的兩側以及至少一孔洞H的內壁，分別形成，其中第五金屬層126電性連接於第一金屬層122與第二金屬層124之間。進一步來說，形成第一金屬層122、第二金屬層124以及第五金屬層126的步驟是透過化鍍、濺鍍、導電油墨印刷或其組合的製程所一次性執行的。
→接著請參考圖3E，於基材110的兩側，分別形成一第一保護層132以及一第二保護層134，覆蓋至少一導電通孔140。然後請參考圖3F，於基材110的兩側，分別形成一第三金屬層128以及一第四金屬層129。第三金屬層128以及第四金屬層129分別覆蓋第一金屬層122以及第二金屬層124。在 本實施例中，形成第三金屬層128以及第四金屬層129的步驟是透過化鍍、電鍍、蒸鍍、導電油墨印刷或其組合的製程所一次性執行的。第一金屬層與122與第三金屬層128的總厚度，或是第二金屬層124與第四金屬層129的總厚度可大於10um。第一金屬層與122、第二金屬層124、第三金屬層128與第四金屬層129的厚度可分別介於1~20um之間。在本實施例中，第一金屬層122、第二金屬層124、第三金屬層128、第四金屬層129以及一第五金屬層126的材料可為導電金屬或其合金材料。舉例來說，導電金屬為銅，其合金材料為銅鎳鉻、銅鎳、銅鈦合金等。
一般而言，一個非導電基材(例如，基材110)要達到成為導電材且金屬厚度達10um以上的有效(率)方法有三種。一種是：濺鍍上一層薄金屬(nm，A等級)後進行電鍍或化鍍(較慢)；另一種是：化鍍整面基材後+電鍍；再一種是：濺鍍整面基材後+電鍍。整體來說，本實施例可以採用兩種製程。一種是：先電鍍基材110再鑽孔，此時的至少一導電通孔140的內壁是非導體，可經由化鍍或濺鍍達到導通的效果；另一種是：先鑽孔製程，再利用濺鍍或化鍍的方式使基材110的正反面及至少一導電通孔140的內壁成為導體導通，再經電鍍使金屬層增厚。
再來請參考圖3G，於基材110的兩側，分別提供一第一光罩M1以及一第二光罩M2。然後請參考圖3H，利用第一光罩與第二光罩，圖案化第一金屬層122、第二金屬層124、第三金屬層128以及第四金屬層129，以在基材110的兩側，分別形成一第一線路層L3以及一第二線路層L4。第一線路層L3以及第二線路層L4透過至少一導電通孔140所電性連接。
在本實施例中，第一保護層132、第二保護層134的寬度W大於至少一導電通孔140的內徑I加上雷射鑽孔或機械鑽孔的設備精度，且第一保護層132、第二保護層134的厚度T大於1um。舉例來說，雷射鑽孔精度約為 ±50um，機械鑽孔的精度約為±100um。第一保護層132、第二保護層134的寬度W至少大於雷射鑽孔或機械鑽孔的孔徑+50um。
圖4A繪示為圖3G之導電結構的製作方法中發生光罩偏移的示意圖，圖4B繪示為圖4A的經由光罩所圖案化的導電結構的示意圖。請先對照參考圖4A與圖3G，相較於圖3G中的第一光罩M1、第二光罩M2，圖4A中的第一光罩M3、第二光罩M4發生了偏移錯位的狀況(一次曝光的精度約在50~150um之間)。值得一提的是，請參考圖4A與圖4B，由於至少一導電通孔140受到保護層的覆蓋保護，即使第一光罩M3、第二光罩M4發生了偏移，還是能夠確保圖案化後所製作出的第一線路層L3’與第二線路層L4’被至少一導電通孔140所有效且良好的導通。
此外，雖然上述實施例是以導電結構的製作方法進行說明。但本領域具有通常知識者可以理解，本實施例亦可歸納出一種導電結構100(參考圖3I)。導電結構100包括一基材110、一導電層120、一第一保護層132與一第二保護層134以及一第三金屬層128與一第四金屬層129。導電層120形成於基材110上。導電層120包括一第一金屬層122、一第二金屬層124以及至少一導電通孔140，其中第一金屬層122與第二金屬層124分別位於基材110的相對兩側，且至少一導電通孔140電性連接於第一金屬層122與第二金屬層124之間。第一保護層132與第二保護層134分別形成於基材110的兩側，覆蓋至少一導電通孔140。第三金屬層128與第四金屬層129分別形成於基材110的兩側。第三金屬層128以及第四金屬層129分別覆蓋第一金屬層122以及第二金屬層124。第一金屬層122、第二金屬層124、第三金屬層128以及第四金屬層129分別被圖案化，以在基材110的兩側，分別形成一第一線路層L3以及一第二線路層L4。第一線路層L3以及第二線路層L4透過至少一導電通孔140所電性連接。
綜上所述，由於在上述實施例的導電結構及其製作方法中，形成有覆蓋導電通孔的保護層。因此，能夠上述實施例確保導電通孔完全導通基材兩側的線路層，而能達到有效導電率。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
100:導電結構
110:基材
126:金屬層
140:導電通孔
120:導電層
132、134:保護層
I:內徑
L3、L4:線路層
T:厚度
W:寬度

Claims (12)

  1. 一種導電結構的製造方法，包括：提供一基材；於該基材上，形成一導電層，該導電層包括一第一金屬層、一第二金屬層以及至少一導電通孔，其中該第一金屬層與該第二金屬層分別位於該基材的相對兩側，且該至少一導電通孔具有電性連接於該第一金屬層與該第二金屬層之間的金屬層；於該基材的該兩側，分別形成一第一保護層以及一第二保護層，覆蓋該至少一導電通孔；於該基材的該兩側，分別形成一第三金屬層以及一第四金屬層，其中該第三金屬層以及該第四金屬層分別覆蓋該第一金屬層以及該第二金屬層；於該基材的該兩側，分別提供一第一光罩以及一第二光罩；以及利用該第一光罩與該第二光罩，圖案化該第一金屬層、該第二金屬層、該第三金屬層以及該第四金屬層，以在該基材的該兩側，分別形成一第一線路層以及一第二線路層，且該第一線路層以及該第二線路層透過該至少一導電通孔之該金屬層所電性連接。
  2. 如請求項1所述之導電結構的製造方法，其中於該基材上，形成該導電層的步驟，包括：於該基材的該兩側，分別形成該第一金屬層以及該第二金屬層；形成至少一孔洞，貫穿該第一金屬層、該基材以及該第二金屬層；以及於該至少一孔洞的內壁，形成一第五金屬層，電性連接於該第一金屬層與該第二金屬層之間。
  3. 如請求項2所述之導電結構的製造方法，其中形成該至少一孔洞的步驟是透過雷射鑽孔或機械鑽孔的製程所執行的。
  4. 如請求項3所述之導電結構的製造方法，其中該第一保護層與該第二保護層的寬度大於該至少一導電通孔的內徑加上該雷射鑽孔或該機械鑽孔的設備精度，且該第一保護層與該第二保護層的厚度大於1um。
  5. 如請求項2所述之導電結構的製造方法，其中形成該第一金屬層以及該第二金屬層的步驟是透過化鍍、濺鍍、導電油墨印刷或其組合的製程所一次性執行的。
  6. 如請求項1所述之導電結構的製造方法，其中於該基材上，形成該導電層的步驟，包括：形成至少一孔洞，貫穿該基材；以及於該基材的該兩側以及該至少一孔洞的內壁，分別形成該第一金屬層、該第二金屬層以及一第五金屬層，其中該第五金屬層電性連接於該第一金屬層與該第二金屬層之間。
  7. 如請求項6所述之導電結構的製造方法，其中形成該至少一孔洞的步驟是透過雷射鑽孔或機械鑽孔的製程所執行的。
  8. 如請求項7所述之導電結構的製造方法，其中該第一保護層與該第二保護層的寬度大於該至少一導電通孔的內徑加上該雷射鑽孔或該機械鑽孔的設備精度，且該第一保護層與該第二保護層的厚度大於1um。
  9. 如請求項6所述之導電結構的製造方法，其中形成該第一金屬層、該第二金屬層以及該第五金屬層的步驟是透過化鍍、濺鍍、導電油墨印刷或其組合的製程所一次性執行的。
  10. 如請求項1所述之導電結構的製造方法，其中形成該第三金屬層以及該第四金屬層的步驟是透過化鍍、電鍍、蒸鍍、導電油墨印刷或其組合的製程所一次性執行的。
  11. 如請求項1所述之導電結構的製造方法，其中在提供該基材的步驟之後，更包括：清洗該基材。
  12. 一種導電結構，包括：一基材；一導電層，形成於該基材上，包括一第一金屬層、一第二金屬層以及至少一導電通孔，其中該第一金屬層與該第二金屬層分別位於該基材的相對兩側，且該至少一導電通孔具有電性連接於該第一金屬層與該第二金屬層之間的金屬層；一第一保護層與一第二保護層，分別形成於該基材的該兩側，覆蓋該至少一導電通孔；以及一第三金屬層與一第四金屬層，分別形成於該基材的該兩側，其中該第三金屬層以及該第四金屬層分別覆蓋該第一金屬層以及該第二金屬層，其中該第一金屬層、該第二金屬層、該第三金屬層以及該第四金屬層分別被圖案化，以在該基材的該兩側，分別形成一第一線路層以及一第二線路層，且該第一線路層以及該第二線路層透過該至少一導電通孔之該金屬層所電性連接。
TW111114586A 2022-04-12 2022-04-18 導電結構及其製造方法 TWI808727B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210378829.XA CN114725014B (zh) 2022-04-12 2022-04-12 导电结构及其制造方法
CN202210378829.X 2022-04-12

Publications (2)

Publication Number Publication Date
TWI808727B true TWI808727B (zh) 2023-07-11
TW202341829A TW202341829A (zh) 2023-10-16

Family

ID=82244472

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114586A TWI808727B (zh) 2022-04-12 2022-04-18 導電結構及其製造方法

Country Status (2)

Country Link
CN (1) CN114725014B (zh)
TW (1) TWI808727B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200838386A (en) * 2007-03-14 2008-09-16 Phoenix Prec Technology Corp Circuit board structure and a manufacturing method thereof
CN106304663A (zh) * 2015-06-26 2017-01-04 健鼎（无锡）电子有限公司 图案化线路结构及其制作方法
CN109843000A (zh) * 2019-03-26 2019-06-04 新华三技术有限公司 Pcb板的制备方法及pcb板
TW202145843A (zh) * 2020-05-22 2021-12-01 矽品精密工業股份有限公司 基板結構及其製法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4118523A (en) * 1975-10-22 1978-10-03 International Computers Limited Production of semiconductor devices
DE69533823D1 (de) * 1994-12-29 2005-01-05 St Microelectronics Inc Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf
JP2005286294A (ja) * 2004-03-03 2005-10-13 Mitsubishi Paper Mills Ltd 回路基板の製造方法
US20060107525A1 (en) * 2004-11-22 2006-05-25 Hamburgen William R Method and system for creating alignment holes in a multilayer structure
US9781830B2 (en) * 2005-03-04 2017-10-03 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
TWI282612B (en) * 2006-03-20 2007-06-11 Phoenix Prec Technology Corp Method for fabricating a metal protecting layer on electrically connecting pad of circuit board
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI636720B (zh) * 2017-04-07 2018-09-21 南亞電路板股份有限公司 電路板結構及其製造方法
CN109634458B (zh) * 2018-12-04 2022-04-15 业成科技（成都）有限公司 触控面板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200838386A (en) * 2007-03-14 2008-09-16 Phoenix Prec Technology Corp Circuit board structure and a manufacturing method thereof
CN106304663A (zh) * 2015-06-26 2017-01-04 健鼎（无锡）电子有限公司 图案化线路结构及其制作方法
CN109843000A (zh) * 2019-03-26 2019-06-04 新华三技术有限公司 Pcb板的制备方法及pcb板
TW202145843A (zh) * 2020-05-22 2021-12-01 矽品精密工業股份有限公司 基板結構及其製法

Also Published As

Publication number Publication date
TW202341829A (zh) 2023-10-16
CN114725014A (zh) 2022-07-08
CN114725014B (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
JP6348166B2 (ja) 有機発光表示装置及びその製造方法
KR100542993B1 (ko) 고효율 평판표시장치 및 그의 제조방법
WO2018227958A1 (zh) 掩膜板模组、膜层的制作方法及有机电致发光显示面板的制作方法
CN110783485B (zh) 透光显示面板、显示面板、制作方法、显示装置
WO2021057011A1 (zh) 显示面板及其制作方法、显示装置
WO2020200168A1 (zh) Amoled显示屏、显示设备及移动终端
CN1329997C (zh) 具有黑矩阵的平板显示器及其制造方法
JP2007049120A (ja) エッチング液組成物及びこれを利用した導電膜のパターニング方法並びにフラットパネルディスプレイの製造方法
WO2021114471A1 (zh) 一种阵列基板及其制备方法、显示面板
CN104952905A (zh) 有机发光显示面板及其制备方法、显示装置
WO2021217841A1 (zh) 柔性显示面板及其制作方法
WO2016155155A1 (zh) 薄膜晶体管的制作方法、薄膜晶体管及使用其的阵列基板和显示装置
WO2018152894A1 (zh) 发光二极管显示器及其制作方法
US10403694B2 (en) OLED substrate comprising corresponding pixel definition layer patterns, manufacturing method thereof, and display device
TWI808727B (zh) 導電結構及其製造方法
CN101277564A (zh) 带辅助布线的电极基体的制造方法
US20130140572A1 (en) Array substrate and method for manufacturing the same
US8829524B2 (en) Thin film transistor array substrate having sandwich structure gate electrode and manufacturing method thereof
CN107302061A (zh) Oled显示基板及其制作方法、显示装置
CN103280447B (zh) 电路板、其制作方法以及显示装置
WO2023226688A1 (zh) 阵列基板及其制造方法、显示装置
WO2021254124A1 (zh) 显示基板、其制作方法及显示装置
US20130323470A1 (en) Conductive structure for panel and manufacturing method thereof
CN108365129B (zh) 一种显示面板及其制作方法、显示装置
KR20140091401A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법