CN114660351A

CN114660351A - 过零检测电路

Info

Publication number: CN114660351A
Application number: CN202210358771.2A
Authority: CN
Inventors: 名手智; 泽田阳信; 山本夏辉
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2017-07-31
Filing date: 2018-07-25
Publication date: 2022-06-24
Also published as: CN111149005A; JP7536918B2; JP2022008629A; JP2024144748A; JP6953535B2; JP2023059888A; DE112018003893T5; US11181562B2; CN111149005B; US20200158766A1; JP7224414B2; JPWO2019026706A1; WO2019026706A1

Abstract

一种过零检测电路，包括：过零检测单元，该过零检测单元用于比较分别通过二极管从其间施加AC信号的第一节点和第二节点输入的第一监测目标信号和第二监测目标信号，从而生成第一比较信号；以及逻辑单元，该逻辑单元用于根据所述第一比较信号估计所述AC信号的过零，从而生成过零检测信号。所述过零检测电路优选地包括监测单元，该监测单元用于将所述第一监测目标信号和所述第二监测目标信号调整为适应于输入到所述过零检测单元。所述逻辑单元优选地对所述第一比较信号的周期进行计数，并使用其计数值来估计所述AC信号的过零。

Description

过零检测电路

本申请是2018年7月25日提出的、申请号为2018800496802、名称为“过零检测电路”的发明申请的分案申请。

技术领域

本说明书中公开的发明涉及过零检测电路。

背景技术

图57是示出过零检测电路的传统示例的图。该传统示例的过零检测电路DET是用于检测施加在带电(L)端子和中性(N)端子之间的AC电压Vac的过零(即AC电压Vac和接地电位的交叉点)的电路，并且被安装在家用电器中作为基本上分立的组件(在该图的示例中，总共十一个组件，包括光电耦合器PC、PNP型双极晶体管Qa、电阻器Ra至Rd、二极管Da和Db、齐纳二极管ZD和电容器Ca)。

注意，存在作为与上述描述相关的传统技术的示例的专利文献1。

现有技术文献

专利文献

专利文献1：JP特开2017-99178号公报

发明内容

发明所要解决的课题

现在，该传统示例的过零检测电路DET存在以下问题：(1)光电耦合器PC具有较大功耗；(2)存在大量离散组件；(3)由于光电耦合器PC的温度特性或其他因素，检测精度较低；以及(4)高压组件具有低的可靠性(在诸如洗衣机的应用中，电阻器Ra的电腐蚀易于发生)。然而，该传统示例的过零检测电路DET具有多年的操作经验，并且难以重新设计。因此，其像以前一样继续使用。

鉴于发明人发现的上述问题，本说明书中公开的本发明的目的是提供一种过零检测电路，该过零检测电路可以在不使用光电耦合器的情况下检测AC信号的过零。

解决课题所采取的手段

本说明书中公开的过零检测电路包括：峰值检测单元，该峰值检测单元用于检测通过二极管从AC信号输入端子输入的监测目标信号的峰值，从而生成峰值检测信号；以及过零检测单元，该过零检测单元用于用于根据所述峰值检测信号估计所述AC信号的过零，从而生成过零检测信号。

此外，本说明书中公开的所述过零检测电路包括：过零检测单元，该过零检测单元用于比较分别通过二极管从其间施加AC信号的第一节点和第二节点输入的第一监测目标信号和第二监测目标信号，从而生成第一比较信号；以及逻辑单元，该逻辑单元用于根据所述第一比较信号估计所述AC信号的过零，从而生成过零检测信号。

此外，本说明书中公开的所述过零检测电路包括：逻辑单元，该逻辑单元用于根据分别通过二极管从其间施加AC信号的所述第一节点和所述第二节点输入的第一监测目标信号和第二监测目标信号中的至少一个来估计所述AC信号的过零，从而生成过零检测信号；以及输入停止检测单元，该输入停止检测单元用于在向所述第一监测目标信号和所述第二监测目标信号中的一个给出偏移之后将其进行比较以生成输入停止检测信号，其中，所述逻辑单元根据所述输入停止检测信号固定所述过零检测信号的逻辑电平。

注意，从以下实施方式的详细描述和与描述相关的附图中，其他特征、元件、步骤、优点和特征将变得清楚。

发明的效果

根据本说明书中公开的本发明，可以提供一种过零检测电路，其可以在不使用光电耦合器的情况下检测AC信号的过零。

附图说明

图1是示出电子设备的第一结构示例(正常整流)的图。

图2是示出电子设备的第二结构示例(倍压整流)的图。

图3是示出整流方法与各个部分处的电压之间的关系的图。

图4是示出半导体集成电路装置的第一实施方式的图。

图5是示出AC监测单元的一个结构示例的图。

图6是示出峰值检测单元的一个结构示例的图。

图7是示出第一输出单元的一个结构示例的图。

图8是示出过零检测过程的一个示例的时序图。

图9是示出噪声去除过程的一个示例的时序图。

图10是示出半导体集成电路装置的第二实施方式的图。

图11是示出AC波形确定过程的一个示例的时序图。

图12是示出AC监测信号的正常确定示例的图。

图13是示出半导体集成电路装置的第三实施方式的图。

图14是示出半导体集成电路装置的第四实施方式的图。

图15是示出半导体集成电路装置的封装的外部视图。

图16是示出封装布局的第一示例的图。

图17是示出第一芯片和第二芯片的内部结构的图。

图18是示意性地示出α-α'横截面的图。

图19是示出封装布局的第二示例的图。

图20是示出电子设备的第三结构示例(正常整流)的图。

图21是示出电子设备的第四结构示例(倍压整流)的图。

图22是示出半导体集成电路装置的第五实施方式的图。

图23是示出过零检测单元的第一示例的图。

图24是示出过零检测过程的第一示例的时序图。

图25是示出过零检测过程的第二示例的时序图。

图26是示出过零检测过程的第三示例的时序图。

图27是示出过零检测单元的第二示例的图。

图28是示出过零检测过程的第四示例的时序图。

图29是示出过零检测过程的第五示例的时序图。

图30是示出过零检测过程的第六示例的时序图。

图31是示出电子设备的第五结构示例(正常整流、单侧继电器)的图。

图32是示出半导体集成电路装置的第六实施方式的图。

图33是示出输出脉冲停止过程的一个示例的时序图。

图34是示出封装布局的第三示例的图。

图35是示出第一芯片和第二芯片的内部结构的图。

图36是示出封装布局的第四示例的图。

图37是示出第一芯片和第二芯片的内部结构的图。

图38是示出AC监测单元和DC监测单元的一个结构示例的图。

图39是示出第一芯片的布局的图。

图40是示出高电压区域的一个结构示例的纵向截面图。

图41是示出高电压区域的一个结构示例的放大俯视图。

图42是示出第二芯片的布局的图。

图43是示出封装布局的第五示例的图。

图44是示出封装布局的第六示例的图。

图45是示出半导体集成电路装置的引脚分配(七个引脚)的平面图。

图46是示出半导体集成电路装置的引脚分配(十一个引脚)的平面图。

图47是示出生成比较信号(没有输入偏移、没有信号失真)的操作的图。

图48是示出生成比较信号(没有输入偏移、具有信号失真)的操作的示图。

图49是示出生成比较信号(具有输入偏移、具有信号失真)的操作的示图。

图50是示出半导体集成电路装置的第七实施方式的图。

图51是示出过零延迟时间的变化抑制过程的图。

图52是示出半导体集成电路装置的第八实施方式的图。

图53是示出任意设定目标过零延迟时间的示例的图。

图54是示出ACOUT信号的第一输出波形的图。

图55是示出ACOUT信号的第二输出波形的图。

图56是示出半导体集成电路装置的第九实施方式的图。

图57是示出过零检测电路的传统示例的图。

具体实施方式

<电子设备(第一结构示例和第二结构示例)>

图1和图2是分别示出当提供AC电压V0时运行的电子设备的第一结构示例(正常整流方法)和第二结构示例(倍压整流方法)的图。每个结构示例的电子设备10包括滤波器11、整流单元12、AC/DC转换器13、DC/DC转换器14、微计算机15、驱动器16、电动机17和过零检测电路18。

滤波器11从输入在带电(L)端子和中性(N)端子之间的AC电压V0(例如，AC 80V至264V)中去除噪声和浪涌，以便在L1端子和N1端子之间输出结果。注意，可以在滤波器11的前一级设置熔丝等保护元件。

整流单元12是对由滤波器11进行滤波处理后的AC电压V0进行正常整流或倍压整流以生成整流电压V1(例如，DC 100V至450V)，并且将整流电压V1提供给AC/DC转换器13、电动机17和过零检测电路18的电路块。整流单元12包括二极管12a至12d、电容器12e(正常整流方法)或电容器12f和12g(倍压整流方法)。

注意，正常整流方法(图1)是国外主流的商用AC电源一般为200V系统的整流方法。与之相比，倍压整流方法(图2)是日本主流的商用AC电源是100V系统的整流方法。

二极管12a的阴极和二极管12c的阳极都连接到L1端子。二极管12b的阴极和二极管12d的阳极都连接到N1端子。二极管12c和12d的阴极彼此连接，并且其连接节点对应于整流电压V1的输出端子。二极管12a和12b的阳极彼此连接，并且其连接节点连接到对微计算机15和过零检测电路18共用的接地端子GND。这样，二极管12a至12d彼此连接以形成二极管桥，该二极管桥在滤波过程之后对AC电压V0进行全波整流以生成整流电压V1。

此外，如果整流单元12采用正常整流方法，则单个电容器12e连接在整流电压V1的输出端子和接地端子GND之间，如图1所示。与之相比，如果整流单元12采用倍压整流方法，则电容器12f和12g串联连接在整流电压V1的输出端子和接地端子GND之间，如图2所示。注意，电容器12f和12g的连接节点连接到L1端子。

AC/DC转换器13根据通过对AC电压V0进行整流而获得的整流电压V1来生成期望的第一DC电压V3(例如，DC 13.0V至18.0V)，并且将第一DC电压V3输出到DC/DC转换器14、驱动器16和过零检测电路18。

DC/DC转换器14根据第一DC电压V3生成期望的第二DC电压V4(例如，DC 5.0V)，并将第二DC电压V4输出到微计算机15等。

微计算机15在提供第二DC电压V4时工作，并根据过零检测电路18的检测结果(即ACOUT信号S1和DCOUT信号S2)生成电动机控制信号S3，以控制电动机17的驱动。

驱动器16在提供第一DC电压V3时工作，并根据电动机控制信号S3生成电动机驱动信号S4。

电动机17在提供整流电压V1时工作，并且其是根据电动机驱动信号S4被驱动旋转的一种类型的负载。

过零检测电路18是检测AC电压V0的过零(即，AC电压V0与接地电位的交点)的电路块，其包括半导体集成电路装置100、以及外部附接到半导体集成电路装置100的二极管D1和电容器C1。

半导体集成电路装置100是集成了构成过零检测电路18(其细节将在后面描述)的至少一部分电路元件的IC或LSI，并且具有七个外部端子(引脚1至引脚7)作为用于建立与装置外部的连接的装置。

引脚1(ACOUT引脚)是ACOUT信号S1的输出端子，并且连接到微计算机15。引脚2(DCOUT引脚)是DCOUT信号S2的输出端子，并且连接到微计算机15。引脚3(GND引脚)是接地端子，并且连接到与微计算机15共用的接地端子GND。换句话说，半导体集成电路装置100(因此使用该半导体集成电路装置100的过零检测电路18)相对于与微计算机15共用的接地电压进行运作。引脚4(VCC引脚)是电源端子并且连接到AC/DC转换器13的输出端子(即，第一DC电压V3的输出端子)。注意，电容器C1连接在引脚4和引脚3之间。

引脚5(VHDC引脚)是DC输入端子，并且连接到整流单元12的输出端子(即，整流电压V1的输入端子)。引脚6(非连接(N.C.)引脚)是未使用的端子并且未连接到半导体集成电路装置100外部的任何地方。引脚7(VHAC引脚)是AC输入端子，并且连接到二极管D1的阴极(对应于监测目标电压V2的输入端子)。注意，二极管D1的阳极连接到N1端子(或L1端子)。

以这种方式，与上述传统示例(图38)不同，该结构示例的过零检测电路18仅利用三个安装的部件(半导体集成电路装置100、二极管D1和电容器C1)来检测AC电压V0的过零。因此，可以获得诸如减少待机功耗(1W到几十mW)、减少印刷电路板面积(几百平方毫米到几十平方毫米)或提高负载驱动控制的精度的效果，因此可以提供适应市场趋势或客户需求的电子设备10。

但是，为了实现该结构示例的过零检测电路18，需要解决以下技术问题：(1)不能使用光电耦合器；(2)在L端子和N端子之间以外进行监测时过零发生变化；以及(3)在正常整流方法和倍压整流方法之间过零检测点不同。

特别地，参照附图对上述技术问题(2)和(3)进行了详细说明。图3是示出整流方法和各个部分处的电压之间的关系的图，其中从上至下依次示出AC电压V0、整流电压V1和监测目标电压V2的波形。

例如，如果AC电压V0具有在+1.41AC和-1.41AC之间变化的正弦波形，并且如果整流单元12采用正常整流方法(图1)，则如该图的左侧所示，整流电压V1具有+1.41AC附近的纹波的DC波形，监测目标电压V2具有在+1.41AC和0V之间变化的半波整流波形。与之相比，如果整流单元12采用倍压整流方法(图2)，则如该图右侧所示，整流电压V1具有纹波接近+1.41AC×2的直流波形，监测目标电压V2具有在+1.41AC×2和0V之间变化的正弦波形。

以这种方式，监测目标电压V2具有与AC电压V0的波形不同的波形，并且根据负载状态，波形中可能发生失真。换句话说，可以假设监测目标电压V2的过零从AC电压V0的过零发生变化。因此，在用于检测监测目标电压V2的过零的结构中，可能不能正确地检测AC电压V0的过零。

此外，当试图检测监测目标电压V2的过零时，检测点在正常整流方法中是0V的交点，在倍压整流方法中是+1.41AC的交点。因此，在用于检测监测目标电压V2的过零的结构中，需要根据整流方法改变检测点，并且难以支持两种整流方法。

在以下描述中，例示了半导体集成电路装置100的实施方式，并且描述了所有技术问题(1)至(3)都得到解决。

<半导体集成电路装置(第一实施方式)>

图4是示出半导体集成电路装置100的第一实施方式的图。本实施方式的半导体集成电路装置100包括集成的AC监测单元110、峰值检测单元120、过零检测单元130、第一输出单元140、DC监测单元150、第二输出单元160和欠压保护单元170。

AC监测单元110是高压电路单元(例如，具有650V的耐受电压)，其根据输入到引脚7(VHAC引脚)的监测目标电压V2(对应于从施加有AC电压V0的N1端子通过二极管D1输入的监测目标信号)生成适应于输入到峰值检测单元120的AC监测信号Sa。

峰值检测单元120检测AC监测信号Sa(因此为监控目标电压V2)的峰值，以生成峰值检测信号Sb。

过零检测单元130是逻辑电路，其根据峰值检测信号Sb估计AC电压V0的过零，以生成过零检测信号Sc。

第一输出单元140接收过零检测信号Sc的输入以生成ACOUT信号S1，并将ACOUT信号S1输出到引脚1(ACOUT引脚)。

DC监测单元150是高压电路块(例如，具有650V的耐受电压)，其根据输入到引脚5(VHDC引脚)的整流电压V1生成DC监测信号Sx。

第二输出单元160接收DC监测信号Sx的输入以生成DCOUT信号S2，并将DCOUT信号S2输出到引脚2(DCOUT引脚)。

注意，在直接输出DC监测信号Sx作为DCOUT信号S2的情况下，可以消除第二输出单元160。此外，如果DC监测功能本身不是必需的，则可以消除所有DC监测单元150、第二输出单元160、引脚2(DCOUT引脚)和引脚5(VHDC引脚)。

欠压保护单元170是保护功能单元(所谓的欠压锁定(UVLO)保护单元)，其在输入到引脚4(VCC)的第一DC电压V3低于下限值时禁用半导体集成电路装置100的操作。

<AC监测单元>

图5是示出AC监测单元110的一个结构示例的图。该结构示例的AC监测单元110包括电阻器111至115、N沟道金属氧化物半导体场效应晶体管(NMOSFET)116、P沟道MOSFET(PMOSFET)117和二极管118。

电阻器111至115按图示顺序串联在引脚7(VHAC引脚)和引脚3(GND引脚)之间。注意，电阻器113和电阻器114的连接节点对应于AC监测信号Sa的输出端子。即，电阻器111～115作为对输入到引脚7的监测目标电压V2进行分压而生成AC监测信号Sa的分压电路而发挥功能。例如，假设电阻器111至113的组合电阻是Rx(例如10MΩ)，并且电阻器114和115的组合电阻是Ry(例如0.1MΩ)。则Sa＝(Ry/(Rx+Ry))×V2(≈0.01×V2)成立。

此外，在该图的示例中，电阻器111至115中的电阻器112和115的每个电阻可以通过微调等来调整。因此，可以任意地设置上述分压比Ry/(Rx+Ry)。

注意，优选使用耐受电压为100V或更高(例如，650V)的多晶硅电阻器作为电阻器111至115。特别地，当集成电阻器111至115时，不仅需要在通过电阻器111至115的路径中(在横向方向上)的高电压结构，而且需要在半导体基板与电阻器111至115之间(在垂直方向上)的高电压结构。因此，在集成有AC监测单元110的半导体基板中，优选形成在基板厚度方向(在垂直方向)上具有比其它区域高的耐受电压的高电压区域，并且在高电压区域上形成电阻器111至115。作为上述高电压区域，可以使用具有高耐受电压的丰富结果的横向双扩散MOSFET(LDMOSFET)区域。

NMOSFET 116的漏极连接到引脚7。NMOSFET 116的源极、栅极和背栅极都连接到引脚3。PMOSFET 117的漏极连接到引脚3。PMOSFET 117的源极、栅极和背栅极都连接到AC监测信号Sa的输出端子。二极管118的阴极连接到PMOSFET 117的背栅极。PMOSFET 117的漏极和二极管118的阳极都连接到引脚3。以这种方式连接的NMOSFET 116、PMOSFET 117和二极管118中的每一个用作静电保护元件。

注意，AC监测单元110不限于使用分压器电路的该结构示例，而是可以具有例如其中以预定采样率对监测目标电压V2进行采样并且将采样值作为AC监测信号Sa输出到峰值检测单元120的结构。

此外，DC监测单元150应当具有与AC监测单元110基本相同的结构。换句话说，在以上描述中，“引脚7(VHAC引脚)”可以由“引脚5(VHDC引脚)”代替，并且“AC监测信号Sa”可以由“DC监测信号Sx”代替，从而可以理解DC监测单元150的结构和操作。

<峰值检测单元>

图6是示出峰值检测单元120的一个结构示例的图。如该图所示，该结构示例的峰值检测单元120包括电阻器121和122、电容器123和124以及比较器125。

电阻器121的第一端子与AC监测信号Sa的输入端子连接。电阻器121的第二端子连接到电阻器122的第一端子、电容器123的第一端子和比较器125的非反相输入端子(+)。电阻器122的第二端子连接到电容器124的第一端子和比较器125的反相输入端子(-)。电容器123和124的第二端子都连接到引脚3(GND引脚)。比较器125的输出端子对应于峰值检测信号Sb的输出端子。

注意，电阻器121(例如，2MΩ)和电容器123(例如，10pF)用作RC滤波器，其去除叠加在AC监测信号Sa上的噪声分量，以便生成第一AC监测信号Sa1。

与之相比，电阻器122(例如，4.7MΩ)和电容器124(例如，20pF)用作向第一AC监测信号Sa1给出预定延迟的延迟单元，以便生成第二AC监测信号Sa2。

比较器125将第一AC监测信号Sa1(无延迟)与第二AC监测信号Sa2(有延迟)进行比较，从而生成峰值检测信号Sb。峰值检测信号Sb在第一AC监测信号Sa1高于第二AC监测信号Sa2时为高电平，在第一AC监测信号Sa1低于第二AC监测信号Sa2时为低电平。以这种方式生成的峰值检测信号Sb在监测目标电压V2中出现峰值之后稍微延迟地下降到低电平。稍后将通过具体示例详细描述这一点。

注意，该图的电路结构仅是示例，并且可以采用任何电路结构，只要可以适当地检测监测目标电压V2(或AC监测信号Sa)的峰值即可。

<第一输出单元>

图7是示出第一输出单元140的一个结构示例的图。该结构示例的第一输出单元140包括反相器141和142、NMOSFET 143和电阻器144。反相器141的输入端子连接到过零检测信号Sc的输入端子。反相器141的输出端子连接到反相器142的输入端子。反相器142的输出端子连接到NMOSFET 143的栅极。电阻器144的第一端子连接到电源端子(例如，DC 5V)。电阻器144的第二端子和NMOSFET 143的漏极都连接到引脚1(ACOUT引脚)。NMOSFET 143的源极和背栅极都连接到引脚3(GND引脚)。

在该结构示例的第一输出单元140中，当过零检测信号Sc为高电平时，NMOSFET143导通，因此从引脚1输出的ACOUT号S1变为低电平。与之相比，当过零检测信号Sc为低电平时，NMOSFET 143断开，因此ACOUT号S1变为高电平。

以这种方式，在具有开路漏极的第一输出单元140中生成的ACOUT号S1基本上是过零检测信号Sc的逻辑反相信号。

<过零检测过程>

图8是示出过零检测单元130的过零检测过程的一个示例的时序图，其中AC电压V0、整流电压V1、监测目标电压V2(或AC监测信号Sa)、第一AC监测信号Sa1、第二AC监测信号Sa2、峰值检测信号Sb和过零检测信号Sc按从上到下的顺序依次示出。在下面的描述中，对在整流单元12采用正常整流方法(图1)的情况下的行为进行了例示和详细描述。

AC电压V0的波形是以预定周期切换正极性和负极性的正弦波形。注意，在该图的示例中，在AC电压V0中的时间点t1、t5和t9处出现从负极性到正极性的过零，而在时间点t3、t7和t11处出现从正极性到负极性的过零。此外，在该图的示例中，AC电压V0在时间点t2、t6和t10处具有正峰值，而在时间点t4、t8和t12处具有负峰值。

整流电压V1的波形是在AC电压V0的全波整流波形(参照细虚线)的峰值附近具有纹波的DC波形。

如果整流单元12采用正常整流方法(图1)，则监测目标电压V2(或AC监测信号Sa)的波形基本上是AC电压V0的半波整流波形。换句话说，如果AC电压V0具有正值，则监测目标电压V2也具有正值，而即使AC电压V0具有负值，监测目标电压V2也不低于0V。

注意，如重叠的细虚线(理想)和粗实线(现实)所示，监测目标电压V2的波形可能具有取决于负载状态等的失真。因此，即使检测到监测目标电压V2的过零，也难以正确地检测AC电压V0的过零。

与之相比，经过认真研究，发明人发现监测目标电压V2的峰值定时基本上与AC电压V0的峰值定时相同，而不依赖于负载状态等，换句话说，AC电压V0和监测目标电压V2仅在每个峰值定时具有相同的相位。基于该认识，发明人创建了一种新颖的算术算法，该算术算法能够根据监测目标电压V2的峰值定时来估计AC电压V0的过零。在下面的描述中，在继续图8的描述的同时，对上述算术算法进行了详细的描述。

第一AC监测信号Sa1(粗实线)及其延迟信号，即第二AC监测信号Sa2(粗虚线)在从监测目标电压V2的峰值定时(例如时间点t2)起经过预定延迟时间Δ的时间点(例如时间点tx)处彼此交叉。下面参考该图给出具体的描述。在时间点tx之前和之后，第一AC监测信号Sa1和第二AC监测信号Sa2之间的高/低关系从Sa1>Sa2切换到Sa1<Sa2。结果，峰值检测信号Sb在时间点tx从高电平下降到低电平。

换句话说，可以说峰值检测信号Sb的下降沿指示监测目标电压V2的峰值定时(因此指示AC电压V0的正峰值定时)。因此，过零检测单元130顺序地检测峰值检测信号Sb的下降沿，以便对峰值检测信号Sb的周期T(例如，在该图中从时间点tx到时间点ty)进行计数，并且使用计数值来估计AC电压V0的过零。

更具体地，在AC电压V0具有恒定周期和恒定相位的前提下，过零检测单元130参考峰值检测信号Sb的周期T，以确定过零检测信号Sc的上升定时和下降定时。

例如，过零检测单元130从峰值检测信号Sb下降到低电平的时间点(例如时间点ty)开始对与预先获得的周期T相对应的待机时间T1(例如T1＝(1/4)×T-Δ)进行计数，并且在待机时间T1过去的时间点将过零检测信号Sc从低电平升高到高电平。过零检测信号Sc的上升定时与AC电压V0从正切换到负(即，过零从正切换到负)时的定时基本相同。

此外，过零检测单元130在从峰值检测信号Sb下降到低电平的时间点(例如，时间点ty)起经过了比待机时间T1长的待机时间T2(例如，T2＝(3/4)×T-Δ)的时间点处，将过零检测信号Sc从高电平减小到低电平。过零检测信号Sc的下降定时基本上与AC电压V0从负切换到正(即，过零从负切换到正)时的定时相同。

注意，作为用于确定待机时间T1和待机时间T2的时段周期的计数值，可以使用一个周期之前的计数值，或者可以使用几个周期的平均计数值。此外，根据延迟单元(电阻器122和电容器124)的电路特性已知用于确定待机时间T1和待机时间T2的延迟时间Δ(即，峰值检测信号Sb的真实峰值定时和脉冲边缘定时之间的偏移)。然而，可以忽略延迟时间Δ并且在不对其进行校正的情况下确定过零检测信号Sc的上升定时和下降定时。

此外，在该图中，如上所述对正常整流方法(图1)中的过零检测过程进行了例示，但是在倍压整流方法(图2)中的过零检测过程中也是如此，除了监测目标电压V2(或AC监测信号Sa)的波形不同之外，可以执行与上述相同的过零检测过程。换句话说，上述新颖的算术算法可以支持正常整流方法(图1)和倍压整流方法(图2)双方。

然而，该图的过零检测过程仅仅是一个示例，并且可以采用任何算术算法，只要可以根据峰值检测信号Sb适当地生成过零检测信号Sc的脉冲边缘即可。

<噪声去除过程>

接下来，在实际应用中，参考附图详细描述去除假定叠加在峰值检测信号Sb上的噪声的方法。图9是示出过零检测单元130的噪声去除过程的一个示例的时序图，其中AC监测信号Sa、峰值检测信号Sb和过零检测信号Sc按从上到下的顺序依次示出。注意，在下面的描述中，为了便于描述，忽略了延迟时间Δ。

在该图的示例中，AC监测信号Sa在时间点t22和t25处具有峰值，并且随之，峰值检测信号Sb从高电平下降到低电平。因此，对于峰值检测信号Sb的下降沿，确定过零检测信号Sc的上升定时和下降定时，因此可以正确地估计AC电压V0的过零。这在上面已经进行了描述。

然而，在电子设备10中，由于电动机17的反电动势等，不期望的噪声(在该图中，噪声N1至N3)叠加在AC监测信号Sa上。注意，噪声N1叠加在AC监测信号Sa从零增大到峰值(即，从时间点t21到时间点t22)的时段中。与之相比，噪声N2叠加在AC监测信号Sa保持为零的时段中(即，从时间点t23到时间点t24)。此外，噪声N3叠加在AC监测信号Sa从峰值下降到零的时段中(即，从时间点t25到时间点t26)。

当叠加这些噪声N1至N3时，峰值检测信号Sb可能被切换到不期望的逻辑电平，因此不能正确地检测AC监测信号Sa的峰值。因此，在切换峰值检测信号Sb的逻辑电平之后，如果切换之后的逻辑电平没有保持预定屏蔽时段(例如，1600μs)，则过零检测单元130忽略逻辑电平的切换。

例如，从时间点t21到时间点t22，峰值检测信号Sb由于噪声N1而下降到低电平，但是很快上升到高电平，因此该下降沿被忽略。换句话说，过零检测单元130认为峰值检测信号Sb从时间点t21到时间点t22保持在高电平。

类似地，从时间点t23到时间点t24，峰值检测信号Sb由于噪声N2而下降到低电平，但是很快上升到高电平，因此该下降沿也被忽略。换句话说，过零检测单元130认为峰值检测信号Sb从时间点t23到时间点t24保持在高电平。

与之相比，从时间点t25到时间点t26，峰值检测信号Sb由于噪声N3而上升到高电平，但是很快下降到低电平，因此该上升沿被忽略。换句话说，过零检测单元130认为峰值检测信号Sb从时间点t25到时间点t26保持在低电平。

注意，执行上述噪声去除过程的单元不一定限于过零检测单元130。在接收到峰值检测信号Sb的输入之后执行特定信号处理之前完成噪声去除过程是有用的。

此外，可以在峰值检测单元120和过零检测单元130之间设置模拟噪声滤波器或数字噪声滤波器(例如，有限脉冲响应(FIR)滤波器)。

<半导体集成电路装置(第二实施方式)>

图10是示出半导体集成电路装置100的第二实施方式的图。本实施方式的半导体集成电路装置100基于第一实施方式(图1)，并且还包括比较单元180和AC波形确定单元190(在该图中，未示出AC监测单元110、第一输出单元140、DC监测单元150、第二输出单元160和欠压保护单元170)。因此，具有与第一实施方式中相同结构的元件由与图4中相同的数字或符号表示，以便省略重复的描述。在下面的描述中，主要描述本实施方式的特征部分。

比较单元180包括四个比较器181至184，并且将AC监测信号Sa与多个阈值Vth1至Vth4(Vth1<Vth2<Vth3<Vth4)中的每一个进行比较，以生成多个比较信号Sd1至Sd4。

更具体地，比较器181将输入到非反相输入端子(+)的AC监测信号Sa与输入到反相输入端子(-)的阈值Vth1进行比较，以生成比较信号Sd1。因此，当AC监测信号Sa高于阈值Vth1时，比较信号Sd1为高电平，而当AC监测信号Sa低于阈值Vth1时，比较信号Sd1为低电平。

比较器182将输入到非反相输入端子(+)的AC监测信号Sa与输入到反相输入端子(-)的阈值Vth2进行比较，以生成比较信号Sd2。因此，当AC监测信号Sa高于阈值Vth2时，比较信号Sd2为高电平，而当AC监测信号Sa低于阈值Vth2时，比较信号Sd2为低电平。

比较器183将输入到非反相输入端子(+)的AC监测信号Sa与输入到反相输入端子(-)的阈值Vth3进行比较，以生成比较信号Sd3。因此，当AC监测信号Sa高于阈值Vth3时，比较信号Sd3为高电平，而当AC监测信号Sa低于阈值Vth3时，比较信号Sd3为低电平。

比较器184将输入到非反相输入端子(+)的AC监测信号Sa与输入到反相输入端子(-)的阈值Vth4进行比较，以生成比较信号Sd4。因此，当AC监测信号Sa高于阈值Vth4时，比较信号Sd4为高电平，而当AC监测信号Sa低于阈值Vth4时，比较信号Sd4为低电平。

注意，比较单元180不限于四个通道。通道的数目可以是任意的(两个或更多个通道)。

AC波形确定单元190存储比较信号Sd1至Sd4中的每一个中是否已经出现上升沿和下降沿中的每一个，并且在过零检测信号Sc的一个周期期间检测比较信号Sd1至Sd4中的至少一个中是否已经出现上升沿和下降沿两者，从而生成波形确定信号Se。当AC监测信号Sa具有正常波形时，波形确定信号Se是正常确定逻辑电平(例如低电平)，而当AC监测信号Sa具有异常波形时，波形确定信号Se是异常确定逻辑电平(例如高电平)。

注意，当比较信号Sd1至Sd4的每个逻辑电平保持预定时段(例如，40μs)时，AC波形确定单元190第一次识别出逻辑电平有效。利用该结构，可以忽略比较信号Sd1至Sd4中的噪音或抖动，因此可以正确地执行AC波形确定过程。

当波形确定信号Se是异常确定逻辑电平(例如高电平)时，过零检测单元130停止过零检测信号Sc的生成或输出。例如，当AC电源发生瞬时电力故障时，如果AC监测信号Sa的波形变得异常，则停止过零检测信号Sc的生成或输出。因此，微计算机15迅速地识别AC电压V0中的异常的发生，从而无延迟地停止电动机17的驱动，并且因此可以增强电子设备10的安全性和可靠性。

<AC波形确定过程>

图11是示出由AC波形确定单元190进行的AC波形确定过程的一个示例的时序图，其中AC监测信号Sa、峰值检测信号Sb、过零检测信号Sc、比较信号Sd1至Sd4和波形确定信号Se按从上到下的顺序依次示出。

AC监测信号Sa在从时间点t31到时间点t32的时段中正常输入，并且在预定检测时段Tdet(对应于过零检测信号Sc的一个周期)中，AC监测信号Sa从零(<Vth1)上升到峰值(>Vth4)，然后再次下降到零。结果，上升沿和下降沿都出现在比较信号Sd1至Sd4中的每一个中。因此，确定AC监测信号Sa具有正常波形，并且波形确定信号Se为低电平(即，正常确定中的逻辑电平)。

与之相比，在从时间点t32到时间点t33的时段中，AC监测信号Sa从零上升到峰值并且再次下降。紧接着，在AC电源中发生瞬时电力故障，结果，AC监测信号Sa保持在高于阈值Vth4的电压值。注意，在使用具有较大功耗的光耦合器的传统结构(图20)中，如果在AC电源中发生瞬时电力故障，则也没有延迟地停止对负载的供电，因此没有特别的问题。然而，在不使用光电耦合器的该结构中，监测目标电压V2不被放电，因此可以出现如图中所示的状态。

在这种情况下，如果监测目标电压V2(因此AC监测信号Sa)由于特定因素而周期性地变化，则尽管来自AC电源的供电被停止，AC监测信号Sa的峰值仍被误检测，因此仍然输出过零检测信号Sc。结果，微计算机15错误确定从AC电源连续地供应电力，并且可能存在通过剩余电力使电动机17连续地旋转的故障。

与之相比，在包括比较单元180和AC波形确定单元190的结构中，如果AC监测信号Sa保持在高于阈值Vth4的电压值，则所有比较信号Sd1至Sd4都固定为高电平，因此确定AC监测信号Sa的波形异常。因此，波形确定信号Se被升高到高电平(即，异常确定逻辑电平)。结果，在时间点t33之后，停止过零检测信号Sc的生成和输出，因此微计算机15能够迅速地识别AC电源中的瞬时电力故障，并且能够无延迟地停止电动机17的驱动。

注意，由于监测目标电压V2的缓慢放电，在比上述检测时段Tdet长的时段，AC监测信号Sa中可能出现上升沿和下降沿。然而，通过将检测时段Tdet设置为过零检测信号Sc的一个周期，可以防止基于该脉冲边缘错误地确定AC监测信号Sa具有正常波形。

图12是示出AC监测信号Sa的正常确定示例的图，其中AC监测信号Sa和比较信号Sd1至Sd4按从上到下的顺序依次示出。

在该图的左侧，类似于图11中的时间点t31至t32，示出了AC监测信号Sa以跨越所有的阈值Vth1～Vth4的方式变化的情况。在这种情况下，在所有比较信号Sd1至Sd4中出现周期性脉冲边沿，并且确定AC监测信号Sa正常。

与之相比，在该图的中间，示出了AC监测信号Sa以仅跨越阈值Vth1和Vth2的方式变化的情况(这里，示出了半波整流波形的峰值低于阈值Vth3的方式)。在这种情况下，虽然比较信号Sd3和Sd4被固定为低电平，但是在比较信号Sd1和Sd2中都出现周期性脉冲边缘，因此确定AC监测信号Sa正常。

此外，在该图的右侧，示出了AC监测信号Sa以越过阈值Vth2至Vth4的方式变化的情况(这里，AC波形的较低峰值高于阈值Vth1的方式)。在这种情况下，虽然比较信号Sd1被固定为高电平，但是在比较信号Sd2至Sd4中的每一个中出现周期性脉冲边缘，因此确定AC监测信号Sa正常。

以这种方式，利用具有多个通道的比较单元180，可以对具有各种正常波形的AC监测信号Sa适当地执行AC波形确定过程。

此外，不一定需要结合峰值检测过程或过零检测过程来执行上述AC波形确定过程，而是可以单独执行上述AC波形确定过程。

<半导体集成电路装置(第三实施方式)>

图13是示出半导体集成电路装置100的第三实施方式的图。本实施方式的半导体集成电路装置100基于第一实施方式(图4)并且进一步包括集成AC/DC转换器13作为特征。因此，具有与第一实施方式中相同结构的元件由与图4中相同的数字或符号表示，以便省略重复的描述。在下面的描述中，主要描述本实施方式的特征部分。

在构成AC/DC转换器13的电路元件当中，半导体集成电路装置100包括集成的电阻器13a和13b、误差放大器13c、比较器13d、RS触发器13e、电平移位器13f和NMOSFET 13g。

此外，将外部端子(引脚X)与AC/DC转换器13的集成一起添加到半导体集成电路装置100。注意，构成AC/DC转换器13的电路元件中的线圈13h和二极管13i外部连接到引脚X。具体地，线圈13h的第一端子和二极管13i的阴极连接到引脚X。线圈13h的第二端子连接到第一DC电压V3的输出端子。二极管13i的阳极连接到引脚3(GND引脚)。

在半导体集成电路装置100内部，电阻器13a和13b串联连接在引脚4(VCC引脚)和引脚3(GND引脚)之间，并且用作从电阻器13a和13b的连接节点输出反馈信号FB(即，第一DC电压V3的分压)的分压器电路。

误差放大器13c根据输入到非反相输入端(+)的反馈信号FB和输入到反相输入端(-)的预定参考信号REF之间的差来生成误差信号ERR。反馈信号FB和参考信号REF之间的差越大，误差信号ERR越高，而反馈信号FB和参考信号REF之间的差越小，误差信号ERR越低。

比较器13d将具有输入到非反相输入端子(+)的锯齿波形(或三角波形)的斜坡信号SLP与输入到反相输入端子(-)的误差信号ERR进行比较，以生成复位信号RST。当斜坡信号SLP高于误差信号ERR时，复位信号RST为高电平，而当斜坡信号SLP低于误差信号ERR时，复位信号RST为低电平。

RS触发器13e基于输入到置位端子(S)的置位信号SET(即，具有以预定开关频率振荡的矩形波形的时钟信号)和输入到复位端子(R)的复位信号RST两者来确定脉宽调制信号PWM的逻辑电平，并且从输出端子(Q)输出脉宽调制信号PWM。例如，当置位信号SET上升为高电平时，脉宽调制信号PWM被置位为高电平，而当复位信号RST上升为高电平时，脉宽调制信号PWM被复位为低电平。

电平移位器13f对脉宽调制信号PWM(H＝V3且L＝GND)进行电平移位，以生成驱动信号DRV(H＝Vs+α且L＝Vs，其中Vs表示引脚X处的NMOSFET13g的源极电压)。

NMOSFET 13g连接在引脚5(VHDC引脚)和引脚X之间，并且是通过驱动信号DRV导通和断开的输出开关元件。

以这种方式，AC/DC转换器13被封装到半导体集成电路装置100的单个封装中，因此可以减少部件的数量。

注意，在该实施方式中描述了基于第一实施方式(图4)的示例，但是该示例也可以基于第二实施方式(图10)。

<半导体集成电路装置(第四实施方式)>

图14是示出半导体集成电路装置100的第四实施方式的图。本实施方式的半导体集成电路装置100基于第三实施方式(图13)并且进一步包括集成DC/AC转换器14作为特征。注意，用于输出第二DC电压V4的外部端子(引脚Y)与DC/DC转换器14的集成一起被添加到本实施方式的半导体集成电路装置100。这样，不仅AC/DC转换器13而且DC/DC转换器14都被封装在单个封装中，因此可以进一步减少部件的数量。

<封装>

图15是示出半导体集成电路装置100的封装的外部视图。该图示出了外部端子从封装的长边在两个方向上延伸的小外形封装(SOP)的示例。

引脚1(ACOUT引脚)、引脚2(DCOUT引脚)、引脚3(GND引脚)和引脚4(VCC引脚)是未施加整流电压V1或监测目标电压V2的低耐受电压端子(引脚1和引脚2具有5V的耐受电压，引脚3和引脚4具有30V的耐受电压)，并且布置在封装的第一侧。

与之相比，引脚5(VHDC引脚)和引脚7(VHAC引脚)是被施加整流电压V1和监测目标电压V2的高耐受电压端子(具有700V的耐受电压)，并且布置在封装的第二侧。通过这种引脚分配，可以确保引脚1至引脚4与引脚5或引脚7之间的绝缘爬电距离，因此可以容易地确保引脚之间的绝缘。

注意：取消了原来设置在引脚7(VHAC引脚)和引脚6(N.C.引脚)之间的外部端子。因此，引脚7与相邻引脚6之间的端子间距离大于引脚1至引脚4的相邻引脚之间的端子间距离。此外，忽略未使用的引脚6，引脚5与引脚7之间的端子间距离自然大于引脚1至引脚4的相邻引脚之间的端子间距离。通过这种引脚分配，也可以充分地确保第二侧上的引脚之间的绝缘。

<封装布局(第一示例)>

图16是示出封装布局的第一示例的图(XZ平面图)。在该图的半导体集成电路装置100中，第一芯片100a和第二芯片100b安装在岛100c上。

首先，参照附图详细描述第一芯片100a和第二芯片100b的内部结构。图17是示出第一芯片100a和第二芯片100b的内部结构的图，其中示出基于第一实施方式(图4)的一个示例。

第一芯片100a包括集成的AC监测单元110和DC监测单元150。此外，第一芯片100a具有焊盘P1至焊盘P5作为用于建立与芯片外部的电连接的装置。在第一芯片100a内部，焊盘P1连接到DC监测单元150的输入端子。焊盘P2连接到AC监测单元110的输入端子。焊盘P3连接到DC监测单元150的输出端子。焊盘P4连接到AC监测单元110的输出端子。焊盘P5连接到地线。

与之相比，第二芯片100b包括集成的峰值检测单元120、过零检测单元130、第一输出单元140、第二输出单元160和欠压保护单元170。此外，第二芯片100b具有焊盘P6至焊盘P12作为用于建立与芯片外部的电连接的装置。在第二芯片100b内部，焊盘P6连接到第二输出单元160的输入端子。焊盘P7连接到峰值检测单元120的输入端子。焊盘P8连接到地线。焊盘P9连接到欠压保护单元170的输入端子(即，电源线)。焊盘P10连接到地线。焊盘P11连接到第二输出单元160的输出端子。焊盘P12连接到第一输出单元140的输出端子。

注意，当第二实施方式(图10)作为基础时，比较单元180和AC波形确定单元190也应当集成在第二芯片100b中。

再次参照图16，继续描述封装布局。焊盘P1经由导线W1连接到引脚5(VHDC引脚)。焊盘P2经由导线W2连接到引脚7(VHAC引脚)。焊盘P3经由导线W3连接到焊盘P6。焊盘P4经由导线W4连接到焊盘P7。焊盘P5经由导线W5连接到焊盘P8。焊盘P9经由导线W6连接到引脚4(VCC引脚)。焊盘P10经由导线W7连接到引脚3(GND引脚)。焊盘P11经由导线W8连接到引脚2(DCOUT引脚)。焊盘P12经由导线W9连接到引脚1(ACOUT引脚)。

注意，关于封装内部的框架区域，引脚1(ACOUT引脚)、引脚4(VCC引脚)、引脚5(VHDC引脚)和引脚7(VHAC引脚)中的每一个均大于引脚2(DCOUT引脚)、引脚3(GND引脚)和引脚6(N.C.引脚)中的每一个。

换句话说，关于X方向(即纸张上的左右方向)，引脚1(ACOUT引脚)和引脚4(VCC引脚)具有比引脚2(DCOUT引脚)和引脚3(GND引脚)突出的部分。类似地，引脚5(VHDC引脚)和引脚7(VHAC引脚)具有比引脚6(N.C.引脚)突出的部分。

此外，关于Z方向(即纸上的上下方向)，引脚1(ACOUT引脚)和引脚4(VCC引脚)与岛100c部分重叠。类似地，引脚5(VHDC引脚)和引脚7(VHAC引脚)与岛100c部分重叠。

此外，用于支撑岛100c的支撑框架100e和100f分别形成在引脚1(ACOUT引脚)和引脚7(VHAC引脚)之间以及引脚4(VCC引脚)和引脚5(VHDC引脚)之间。

注意，在该图的封装布局中，第一芯片100a靠近岛100c上的第二侧(即，靠近引脚5至引脚7)设置，而第二芯片100b靠近第一侧(即，靠近引脚1至引脚4)设置。通过采用这种封装布局，导线W1至W9可以尽可能短。

接下来，描述半导体集成电路装置100不是由单芯片结构构成而是由双芯片结构构成的原因。如果处理高电压的AC监测单元110和DC监测单元150双方以及处理低电压的其它电路单元(120至140、160和170)都被集成在单个芯片中，则需要在高耐压处理区域和低耐压处理区域之间设置缓冲区域。因此，芯片尺寸变得非常大，从而导致显著的成本增加。

与之相比，如果半导体集成电路装置100由双芯片结构构成，则不需要在第一芯片100a和第二芯片100b中的每一个中设置缓冲区域。因此，可以减小芯片尺寸，结果，可以实现成本降低。此外，第一芯片100a和第二芯片100b是分离的，这对于耐受电压也是非常有利的。

接下来，描述第一芯片100a的接地路径。引脚3(GND引脚)设置在引脚2(DCOUT引脚)和引脚4(VCC引脚)之间，作为用于阻挡噪声从引脚4(VCC引脚)传播到引脚2(DCOUT引脚)或引脚1(ACOUT引脚)的屏蔽构件。因此，如果试图直接从第一芯片100a的焊盘P5(即，接地焊盘)引线键合到引脚3(GND引脚)，则不可避免地干扰从第二芯片100b的焊盘P11到引脚2(DCOUT引脚)的布线W8或从焊盘P12到引脚1(ACOUT引脚)的布线W9。

因此，第一芯片100a的焊盘P5(即，接地焊盘)不直接引线键合到引脚3(GND引脚)，而是经由导线W5引线键合到第二芯片100b的焊盘P8。如上述图17中所示，焊盘P8经由形成在第二芯片100b内部的GND线连接到第二芯片100b的焊盘P10(即，接地焊盘)，并且进一步经由导线W7连接到引脚3(GND引脚)。因此，第一芯片100a的地线经由焊盘P5、导线W5、焊盘P8、形成在第二芯片100b内部的地线、焊盘P10和导线W7连接到引脚3(GND)。该接地路径可以避免与导线W8或W9的干扰。

图18是示意性地示出图16的α-α'横截面的图。如果沿着α-α'线切割半导体集成电路装置100，则从该图可以理解，经由导线W2、第一芯片100a的焊盘P2和焊盘P4、导线W4、第二芯片100b的焊盘P7和焊盘P12以及导线W9形成从引脚7(VHAC引脚)到引脚1(ACOUT引脚)的信号路径。

此外，从该图中还可以清楚地理解，第一芯片100a和第二芯片100b设置在公共岛100c上，并用模制树脂100d密封。

此外，从该图中还清楚的是，半导体集成电路装置100的外部端子利用焊料220焊接到印刷线路板200的铜线210。

<封装布局(第二示例)>

图19是示出封装布局的第二示例的图。如该图所示，第一芯片100a和第二芯片100b之间沿Z轴方向的位置关系可以与上述第一示例(图16)中的位置关系相反。

更具体地，在第一示例(图16)中，在岛100c上，第一芯片100a靠近纸张的上侧设置，而第二芯片100b靠近纸张的下侧设置。相反，在第二示例(图19)中，在同一岛100c上，第一芯片100a靠近纸张的下侧设置，而第二芯片100b靠近纸张的上侧设置。

注意，当改变上述芯片布局时，优选如图中所示适当地改变引脚功能和焊盘布置，使得在引脚和焊盘之间的引线键合中不发生阻碍。

此外，关于封装内部的框架区域，引脚1(VCC引脚)、引脚4(ACOUT引脚)、引脚5(VHAC引脚)和引脚7(VHDC引脚)中的每一个均大于引脚2(GND引脚)、引脚3(DCOUT引脚)或引脚6(N.C.引脚)。

换句话说，关于X方向(即纸张上的左右方向)，引脚1(VCC引脚)和引脚4(ACOUT引脚)具有比引脚2(GND引脚)和引脚3(DCOUT引脚)突出的部分。类似地，引脚5(VHAC引脚)和引脚7(VHDC引脚)具有比引脚6(N.C.引脚)突出的部分。

此外，关于Z方向(即纸上的上下方向)，引脚1(VCC引脚)和引脚4(COUT引脚)与岛100c部分重叠。类似地，引脚5(VHAC引脚)和引脚7(VHDC引脚)与岛100c部分重叠。

此外，用于支撑岛100c的支撑框架100e和100f分别形成在引脚1(VCC引脚)和引脚7(VHDC引脚)之间以及引脚4(ACOUT引脚)和引脚5(VHAC引脚)之间。

<电子设备(第三结构示例和第四结构示例)>

图20和图21是分别示出电子设备10的第三结构示例(正常整流方法)和第四结构示例(倍压整流方法)的图。这些结构示例的电子设备10分别基于上述的第一结构示例(图1)以及第二结构示例(图2)，并且与上述第一结构示例和第二结构示例的不同之处在于，对过零检测电路18的结构进行了修改并且添加了输入电抗器19。

因此，具有与第一结构示例和第二结构示例中相同结构的元件由与图1和图2中相同的数字或符号表示，从而省略重复的描述。在下面的描述中，主要描述第三结构示例和第四结构示例的特征部分。

如上所述，过零检测电路18是检测AC电压V0的过零的电路块，并且包括半导体集成电路装置300、外部连接到半导体集成电路装置300的二极管D11和D12、以及电容器C11。

半导体集成电路装置300是集成有形成过零检测电路18(细节将在后面描述)的电路元件的至少一部分的IC或LSI，并且其具有七个外部端子(引脚1至引脚7)作为用于建立与装置外部的电连接的装置。

引脚1(ACOUT引脚)是ACOUT信号S1的输出端子，并且连接到微计算机15。引脚2(N.C.引脚)是未使用的端子并且未连接到半导体集成电路装置300外部的任何地方。引脚3(GND引脚)是接地端子，并且连接到与微计算机15共用的接地端子GND。换句话说，半导体集成电路装置300(因此使用该半导体集成电路装置300的过零检测电路18)相对于与微计算机15共用的接地电压进行运作。引脚4(VCC引脚)是电源端子并且连接到AC/DC转换器13的输出端子(即，第一DC电压V3的输出端子)。注意，电容器C11连接在引脚4和引脚3之间。

引脚5(N.C.引脚)是未使用的端子并且未连接到半导体集成电路装置300外部的任何地方。引脚6(VHAC2引脚)是第二AC输入端子，并且连接到二极管D12的阴极(对应于监测目标电压V12的输入端子)。二极管D12的阳极连接到L1端子(对应于第二节点)。引脚7(VHAC1引脚)是第一AC输入端子，并且连接到二极管D11的阴极(对应于监测目标电压V11的输入端子)。二极管D11的阳极连接到N1端子(对应于第一节点)。

注意，如果整流单元12采用正常整流方法(图20)时，L1端子的端子电压和N1端子的端子电压彼此相等。因此，如果二极管D11和D12的阳极连接目的地彼此互换的话没有问题。

此外，二极管D11和D12的阳极连接目的地不一定限于L1端子和N1端子。监测目标电压V11和V12可以从其间施加AC电压V0的任意节点取出，而与输入电抗器19的前一级或后一级无关。

以提高输入功率因数、降低谐波、降低电动机噪声等为目的而设置输入电抗器19。注意，该图示出了输入电抗器19设置在滤波器11的前一级(L端子侧)上的示例，但是其位置不限于此。输入电抗器19可以设置在滤波器11的N端子侧或后一级上。

<半导体集成电路装置(第五实施方式)>

图22是示出半导体集成电路装置300的第五实施方式的图。如该图所示，本实施方式的半导体集成电路装置300包括集成的AC监测单元310、过零检测单元320、逻辑单元330、第一输出单元340、比较单元350和欠压保护单元360。

AC监测单元310是高压电路单元(例如，具有650V的耐受电压)，其根据分别输入到引脚7(VHAC1引脚)的监测目标电压V11和输入到引脚6(VHAC2引脚)的监测目标电压V12，生成适应于输入到过零检测单元320的AC监测信号SA1和SA2。注意，监测目标电压V11和V12分别对应于经由二极管D11和D12从其间施加AC电压V0的N1端子和L1端子输入的第一监测目标信号和第二监测目标信号。

过零检测单元320将AC监测信号SA1与AC监测信号SA2进行比较，以生成比较信号SB。

逻辑单元330根据比较信号SB估计AC电压V0的过零，从而生成过零检测信号SC。此外，逻辑单元330还具有根据比较信号SD的检测结果来停止过零检测信号SC的生成或输出的功能(即，AC波形确定功能)。该AC波形确定功能基本上与上述AC波形确定单元190的功能相同，并且省略重复的描述。

第一输出单元340接收过零检测信号SC的输入以生成ACOUT信号S1，并将ACOUT信号S1输出到引脚1(ACOUT引脚)。注意，第一输出单元340应当具有与图7的第一输出单元140基本相同的结构。换句话说，图7中的“过零检测信号Sc”可以由“过零检测信号SC”代替，从而可以理解第一输出单元340的结构和操作。

比较单元350将AC监测信号SA1与多个阈值中的每一个进行比较，以生成多个比较信号SD。注意，比较单元350应当具有与图10的比较单元180基本相同的结构。换句话说，图10的“AC监测信号Sa”可以用“AC监测信号SA1”代替，并且可以用“比较信号SD”来代替“比较信号Sd1至Sd4”，从而可以理解比较单元350的结构和操作。关于要与AC监测信号SA1进行比较的多个阈值，例如，不仅可以设置用于检测瞬时电力故障的阈值，而且可以设置用于检测UVLO的阈值。

欠压保护单元360是保护功能单元(所谓的UVLO保护单元)，其在输入到引脚4(VCC)的第一DC电压V3低于下限值时禁用半导体集成电路装置300的操作。

<过零检测单元(第一示例)>

图23是示出过零检测单元320的第一示例的图。该示例的过零检测单元320包括比较器321，比较器321将输入到非反相输入端子(+)的AC监测信号SA1与输入到反相输入端子(-)的AC监测信号SA2进行比较，以生成比较信号SB。当SA1>SA2成立时，比较信号SB为高电平，而当SA1<SA2成立时，比较信号SB为低电平。

设置在过零检测单元320的前一级的AC监测单元310包括电阻器311至314。电阻器311和312串联连接在引脚7(VHAC1)和引脚3(GND)之间，以便从电阻器311和312的连接节点输出AC监测信号SA1(对应于监测目标电压V11的分压)。电阻器313和134串联连接在引脚6(VHAC2)和引脚3(GND)之间，以便从电阻器313和134的连接节点输出AC监测信号SA2(对应于监测目标电压V12的分压)。

注意，在该图中，为了简单描述，仅示出电阻器311至314作为AC监测单元310的结构元件，但是实际上，类似于图5的AC监测单元110，优选包括各种静电保护元件。

<过零检测过程(第一示例至第三示例)>

接下来，描述半导体集成电路装置300的过零检测过程。图24是示出过零检测过程的第一示例的时序图，其中AC电压V0、监测目标电压V11和V12以及ACOUT信号S1按从上到下的顺序依次示出。特别地，该图示出了监测目标电压V11和V12在AC电压V0的过零处彼此交叉的理想状态。

半导体集成电路装置300以伪方式分别监测AC电压V0两端的电压(即N1端子处的端子电压和L1端子处的端子电压)作为监测目标电压V11和V12，并且根据其比较结果切换ACOUT信号S1的逻辑电平。参考该图，当V11>V12成立时，ACOUT信号S1为高电平，而当V11<V12成立时，ACOUT信号S1为低电平。

在这种情况下，ACOUT信号S1的上升定时基本上与AC电压V0从负切换到正(即，在从负到正的过零处)时的定时相同(见时间点t41、t43和t45)。相反，ACOUT信号S1的下降定时与AC电压V0从正切换到负(即，在从正到负的过零处)时的定时基本相同(见时间点t42、t44和t46)。

图25是示出过零检测过程的第二示例的时序图，其中AC电压V0、AC监测信号SA1(实线)和SA2(虚线)以及比较信号SB按从上到下的顺序依次示出。注意，该图示出了在整流单元12采用倍压整流方法(图21)的情况下的行为。

如该图所示，在实际的电子设备10中，由于输入电抗器19的影响，AC监测信号SA1、SA2的波形大幅失真。特别地，AC监测信号SA1的上升速度易于根据负载Z而变化，因此比较信号SB的上升定时可能极大地变化。相反，AC监测信号SA1的下降速度不易于根据负载Z而变化，因此比较信号SB的下降定时具有相对小的变化。

从以上考虑，优选地，逻辑单元330应当检测比较信号SB的下降定时(即，当SA1>SA2切换到SA1<SA2以及AC监测信号SA1减小时的定时)，以便基于检测到的下降定时来估计AC电压V0的过零。

图26是示出过零检测过程的第三示例的时序图，其中AC电压V0、AC监测信号SA1(实线)和SA2(虚线)、比较信号SB、边缘检测信号EDGE(即，逻辑单元330的内部信号)和过零检测信号SC按从上到下的顺序依次示出。注意，该图示出了在整流单元12采用倍压整流方法(图21)的情况下的行为。

如时间点t51至t55所示，在逻辑单元330内部，在比较信号SB的每个下降定时，在边缘检测信号EDGE上产生脉冲。然后，逻辑单元330对边缘检测信号EDGE的脉冲间隔(即，比较信号SB的周期T)进行计数，以便使用计数值来估计AC电压V0的过零。

更具体地，在AC电压V0具有恒定周期和恒定相位的前提下，逻辑单元330参考比较信号SB的周期T，以确定过零检测信号SC的上升定时和下降定时。

例如，逻辑单元330在比较信号SB下降到低电平的时间点(例如，时间点t53)将过零检测信号SC从高电平降低到低电平。过零检测信号SC的该下降定时基本上与AC电压V0从负切换到正(即，过零从负切换到正)时的定时相同。

此外，逻辑单元330从比较信号SB下降到低电平的时间点开始对与预先获得的周期T相对应的待机时间T3(例如T3＝T/2)进行计数，并且在待机时间T3过去的时间点将过零检测信号SC从低电平增大到高电平。过零检测信号SC的上升定时与AC电压V0从正切换到负(即，过零从正切换到负)时的定时基本相同。

<过零检测单元(第二示例)>

图27是示出过零检测单元320的第二示例的图。该示例的过零检测单元320基于第一示例(图23)，并且还包括比较器322。比较器322将输入到非反相输入端子(+)的AC监测信号SA1与输入到反相输入端子(-)的预定阈值VTH(例如，VTH＝20mV)进行比较，从而生成比较信号SB2。当SA1>VTH成立时，比较信号SB2为高电平，而当SA1<VTH成立时，比较信号SB2为低电平。

在下面的描述中，参照半导体集成电路装置300的过零检测过程来描述引入比较器322的意义。

<过零检测过程(第四示例至第六示例)>

图28是示出过零检测过程的第四示例的时序图，其中AC电压V0、AC监测信号SA1(实线)和SA2(虚线)、比较信号SB和SB2、边缘检测信号EDGE和过零检测信号SC按从上到下的顺序依次示出。注意，该图示出了在整流单元12采用倍压整流方法(图21)的情况下的行为。

如该图所示，当AC监测信号SA1和SA2都下降至接近0V时，比较信号SB的逻辑电平可能变得不稳定，从而可能引起抖动。

因此，当AC监测信号SA1低于预定阈值VTH时，逻辑单元330对比较信号SB2而不是比较信号SB的周期T进行计数，并且使用该计数值来估计AC电压V0的过零。

具体地，如时间点t61至t65中的每一个所示，在逻辑单元330内部，在比较信号SB2的每个下降定时在边缘检测信号EDGE中生成脉冲。然后，逻辑单元330对边缘检测信号EDGE的脉冲间隔(即，比较信号SB2的周期T)进行计数，以便使用计数值来估计AC电压V0的过零。

例如，逻辑单元330在比较信号SB2下降到低电平的时间点(例如，在时间点t63)将过零检测信号SC从高电平降低到低电平。过零检测信号SC的该下降定时基本上与AC电压V0从负切换到正(即，过零从负切换到正)时的定时相同。

此外，逻辑单元330从比较信号SB2下降到低电平的时间点开始对与预先获得的周期T相对应的待机时间T3(例如T3＝T/2)进行计数，并且在待机时间T3过去的时间点将过零检测信号SC从低电平增大到高电平。过零检测信号SC的上升定时与AC电压V0从正切换到负(即，过零从正切换到负)时的定时基本相同。

图29和图30是分别示出过零检测过程的第五示例和第六示例的时序图，其中AC电压V0、AC监测信号SA1(实线)和SA2(虚线)、比较信号SB和SB2、边缘检测信号EDGE和过零检测信号SC按从上到下的顺序依次示出。注意，时序图示出了在整流单元12采用倍压整流方法(图21)的情况下的行为。

如图中所示，逻辑单元330具有屏蔽功能，作为针对比较信号SB2中的抖动的措施。具体地，如果在比较信号SB2从高电平下降到低电平之后的预定屏蔽时段Tm期间比较信号SB没有保持在低电平，则逻辑单元330忽略比较信号SB2的下降沿。

利用该屏蔽功能，即使在比较信号SB2中发生抖动，也不会生成边缘检测信号EDGE所不需要的脉冲，因此在AC电压V0的过零检测过程中不会发生障碍。

注意，应当在逻辑单元330内适当地调整屏蔽时段Tm的长度。此外，待机时间T3的计数开始定时可以是边缘检测信号EDGE的脉冲生成定时，而不是比较信号SB2的下降定时。在这种情况下，通过将待机时间T3设置为T/2-Tm，可以将过零检测信号SC的上升定时调整为AC电压V0的过零。

<电子设备(第五个结构示例)>

图31是示出电子设备10的第五结构示例(正常整流方法，单侧继电器)的图。该结构示例的电子设备10基于上述第三结构示例(图20)，并且与上述第三结构示例的不同之处在于继电器开关20设置在N端子侧。因此，具有与第三结构示例中相同结构的元件由与图20中相同的数字或符号表示，从而省略了重复的描述。在下面的描述中，主要描述第五结构示例的特征部分。

如该图所示，在该结构示例的电子设备10中，当电源关断时，继电器开关20断开，并且N端子开路。在这种情况下，如果L1端子和N1端子彼此完全绝缘，则即使AC电压V0连续地施加到L1端子，N1端子也保持在高阻抗状态，因此监测目标电压V11和V12不变为相同的电势。

然而，实际上，在L1端子和N1端子之间存在泄漏路径(即，电阻部件R)。因此，在继电器开关20断开之后，监测目标电压V11和V12变为相同电势(相同相位)。因此，在比较信号SB中可能发生抖动，使得在ACOUT信号S1中可能发生不期望的脉冲输出。

注意，该图例示了整流单元12采用正常整流方法的情况，但是在整流单元12采用倍压整流方法的情况下可能发生与上述相同的故障。

<半导体集成电路装置(第六实施方式)>

图32是示出半导体集成电路装置300的第六实施方式的图。本实施方式的半导体集成电路装置300基于上述第五实施方式(图22)并且还包括输入停止检测单元370。因此，具有与第五实施方式中相同结构的元件由与图22中相同的数字或符号表示，以便省略重复的描述。在下面的描述中，主要描述本实施方式的特征部分。

输入停止检测单元370包括偏置电源371和比较器372。

偏置电源371将AC监测信号SA1上拉预定的偏置电压Vofs(例如，Vofs＝20V至40V)，以便将结果输出到比较器372。

比较器372将输入到非反相输入端子(+)的偏移(SA1+Vofs)后的AC监测信号与输入到反相输入端子(-)的AC监测信号SA2进行比较，从而生成输入停止检测信号SE。因此，当SA1+Vofs>SA2成立时，输入停止检测信号SE为高电平，而当SA1+Vofs<SA2成立时，输入停止检测信号SE为低电平。

换句话说，在继电器开关20断开之后，当AC监测信号SA1和SA2变为相同相位(或相同电势)时，SA1+Vofs>SA2总是成立，因此输入停止检测信号SE不下降到低电平。

逻辑单元330检测到输入停止检测信号SE保持在高电平，并将过零检测信号SC固定在高电平。结果，即使在比较信号SB中发生不期望的抖动，ACOUT信号S1也可以固定在低电平。因此，在继电器开关20断开之后，可以可靠地停止ACOUT信号S1中的脉冲输出。

注意，设置为，如果在输入停止检测信号SE上升到高电平之后，输入停止检测信号SE在预定屏蔽时段Tmask(>T)内没有保持在高电平，则逻辑单元330忽略该上升。

通过这种布置，只要AC监测信号SA1和SA2之间的高低关系被周期性地反转，过零检测信号SC就不会被固定为高电平，因此在ACOUT信号S1的正常输出操作中不会出现障碍。

<输出脉冲停止过程>

图33是示出电源关断时的输出脉冲停止过程的一个示例的时序图，其中AC监测信号SA1(实线)和SA2(虚线)、过零检测信号SC和输入停止检测信号SE按从上到下的顺序依次示出。

在时间点t91之前，继电器开关20接通。因此，AC监测信号SA1和SA2之间的高低关系被周期性地反转，并且分别在过零检测信号SC和输入停止检测信号SE中生成周期性脉冲。注意，如上所述，除非输入停止检测信号SE在屏蔽时段Tmask(>T)内保持为高电平，否则过零检测信号SC不固定为高电平。

当继电器开关20在时间点t91断开时，AC监测信号SA1和SA2变为相同相位，因此输入停止检测信号SE不下降到低电平。然而，在该时间点没有经过屏蔽时段Tmask，因此过零检测信号SC没有固定为高电平。

此后，当在输入停止检测信号SE保持在高电平的同时在时间点t92经过屏蔽时段Tmask时，在确定AC监测信号SA1和SA2具有相同相位的情况下，过零检测信号SC被固定在高电平。因此，可以可靠地停止ACOUT信号S1中的脉冲输出。

注意，本实施方式的半导体集成电路装置300基于第五实施方式(图22)，但是过零检测方法并不关心何时引入输入停止检测单元370。例如，图32的过零检测单元320和逻辑单元330可以由图4的峰值检测单元120和过零检测单元130替换。注意，当执行该替换时，AC监测信号SA1和SA2中的仅一个(例如，AC监测信号SA1)应当被输入到峰值检测单元120。

<封装布局(第三示例)>

图34是示出半导体集成电路装置300的封装布局的第三示例的图(XZ平面图)。在该图的半导体集成电路装置300中，第一芯片300a和第二芯片300b安装在岛300c上。

首先，参照附图详细描述第一芯片300a和第二芯片300b的内部结构。图35是示出第一芯片300a和第二芯片300b的内部结构的图，并且示出了基于第五实施方式(图22)的一个示例。

第一芯片300a包括集成的AC监测单元310。此外，第一芯片300a具有焊盘P21至焊盘P25作为用于建立与芯片外部的电连接的装置。在第一芯片300a内部，焊盘P21连接到AC监测单元310的第一输入端子(对应于监测目标电压V11的输入端子)。焊盘P22连接到AC监测单元310的第二输入端子(对应于监测目标电压V12的输入端子)。焊盘P23连接到AC监测单元310的第一输出端子(对应于AC监测信号SA1的输出端子)。焊盘P24连接到AC监测单元310的第二输出端子(对应于AC监测信号SA2的输出端子)。焊盘P25连接到地线。

与之相比，第二芯片300b包括集成的过零检测单元320、逻辑单元330、第一输出单元340、比较单元350和欠压保护单元360。此外，第二芯片300b具有焊盘P26至焊盘P31作为用于建立与芯片外部的电连接的装置。在第二芯片300b内部，焊盘P26连接到过零检测单元320的第一输入端子(对应于AC监测信号SA1的输入端子)。焊盘P27连接到过零检测单元320的第二输入端子(对应于AC监测信号SA2的输入端子)。焊盘P28连接到地线。焊盘P29连接到欠压保护单元360的输入端子(即，电源线)。焊盘P30连接到地线。焊盘P31连接到第一输出单元340的输出端子。

注意，当第六实施方式(图32)作为基础时，输入停止检测单元370也应当集成在第二芯片300b中。

再次参照图34，继续描述封装布局。焊盘P21经由导线W21连接到引脚7(VHAC1引脚)。焊盘P22经由导线W22连接到引脚6(VHAC2引脚)。焊盘P23经由导线W23连接到焊盘P26。焊盘P24经由导线W24连接到焊盘P27。焊盘P25经由导线W25连接到焊盘P28。焊盘P29经由导线W26连接到引脚4(VCC引脚)。焊盘P30经由导线W27连接到引脚3(GND引脚)。焊盘P31经由导线W28连接到引脚1(ACOUT引脚)。

注意，关于封装内部的框架区域，引脚1(ACOUT引脚)、引脚4(VCC引脚)、引脚5(N.C.引脚)和引脚7(VHAC1引脚)中的每一个均大于引脚2(N.C.引脚)、引脚3(GND引脚)或引脚6(VHAC2引脚)。

换句话说，关于X方向(即纸张上的左右方向)，引脚1(ACOUT引脚)和引脚4(VCC引脚)具有比引脚2(N.C.脚)和引脚3(GND引脚)突出的部分。类似地，引脚5(N.C.引脚)和引脚7(VHAC1引脚)具有比引脚6(VHAC2引脚)突出的部分。

此外，关于Z方向(即纸上的上下方向)，引脚1(ACOUT引脚)和引脚4(VCC引脚)与岛300c部分重叠。类似地，引脚5(N.C.引脚)和引脚7(VHAC1引脚)与岛300c部分重叠。

此外，支撑岛300c的支撑框架300e和300f分别形成在引脚1(ACOUT引脚)和引脚7(VHAC1引脚)之间以及引脚4(VCC引脚)和引脚5(N.C.引脚)之间。

注意，芯片的相对位置、双芯片结构的优点以及第一芯片300a的接地路径与上述第一示例(图16)和第二示例(图19)中描述的相同，并且省略重复描述。

<封装布局(第四示例)>

图36是示出半导体集成电路装置300的封装布局的第四示例的图(XZ平面图)。在该图的半导体集成电路装置300中，类似于上述第三示例(图34)，第一芯片300a和第二芯片300b安装在岛300c上。此外，在该图的半导体集成电路装置300中，随着DC监测单元的并入(细节将在后面描述)，封装引脚的数量从“7”增加到“11”

首先，参照附图详细描述第一芯片300a和第二芯片300b的内部结构。图37是示出第一芯片300a和第二芯片300b的内部结构的图，并且示出了其中添加了DC监测单元380和第二输出单元390的基于第五实施方式(图22)的结构。

注意，第一芯片300a和第二芯片300b的内部结构与上述图35中基本相同。因此，在下面的描述中，主要描述了从图35中修改而来的部分。

第一芯片300a还包括集成的DC监测单元380。DC监测单元380是高压电路块(例如，具有650V的耐受电压)，其根据输入到引脚9(VHDC引脚)的整流电压V1生成DC监测信号Sx，并且对应于第一至第四实施方式中的DC监测单元150。

此外，将焊盘P32和焊盘P33与DC监测单元380的集成一起添加到第一芯片300a。在第一芯片300a内部，焊盘P32连接到DC监测单元380的输入端子。焊盘P33连接到DC监测单元380的输出端子。

与之相比，第二输出单元390附加地集成到第二芯片300b。第二输出单元390是接收DC监测信号Sx的输入以生成DCOUT信号S2并将DCOUT信号S2输出到引脚4(DCOUT引脚)的电路块，并且其对应于第一至第四实施方式中的第二输出单元160。

此外，将焊盘P34和P35与第二输出单元390的集成一起添加到第二芯片300b。在第二芯片300b内部，焊盘P34连接到第二输出单元390的输入端子。焊盘P35连接到第二输出单元390的输出端子。

再次参照图36，继续描述封装布局。焊盘P21经由导线W21连接到引脚11(VHAC1引脚)。焊盘P22经由导线W22连接到引脚10(VHAC2引脚)。焊盘P23经由导线W23连接到焊盘P26。焊盘P24经由导线W24连接到焊盘P27。焊盘P25经由导线W25连接到焊盘P28。焊盘P29经由导线W26连接到引脚7(VCC引脚)。焊盘P30经由导线W27连接到引脚5(GND引脚)。焊盘P31经由导线W28连接到引脚3(ACOUT引脚)。焊盘P32经由导线W29连接到引脚9(VHDC引脚)。焊盘P33经由导线W30连接到焊盘P34。焊盘P35经由导线W31连接到引脚4(DCOUT引脚)。

注意，对于封装内部的框架区域，引脚2(N.C.引脚)和引脚6(N.C.引脚)中的每一个均大于引脚3(ACOUT引脚)、引脚4(DCOUT引脚)或引脚5(GND引脚)。

换句话说，关于X方向(即纸张上的左右方向)，引脚2(N.C.引脚)和引脚6(N.C.引脚)具有比引脚3(ACOUT引脚)、引脚4(DCOUT引脚)和引脚5(GND引脚)突出的部分。

此外，关于Z方向(即纸张上的上下方向)，引脚2(N.C.引脚)和引脚6(N.C.引脚)没有与岛100c重叠的部分。与此类似，引脚1(N.C.引脚)、引脚7(VCC引脚)、引脚8(N.C.引脚)和引脚11(VHAC1引脚)也没有与岛100c重叠的部分。

此外，支撑岛300c的支撑框架300e和300f分别形成在引脚1(N.C.引脚)和引脚11(VHAC1引脚)之间以及引脚7(VCC引脚)和引脚8(N.C.引脚)之间。

<AC监测单元和DC监测单元>

图38是示出上述图37中的AC监测单元310和DC监测单元380的一个结构示例的图。该结构示例的AC监测单元310包括电阻器311a至315a和311b至315b、NMOSFET 316a和316b、PMOSFET 317a和317b以及熔丝318a和318b。

电阻器311a至315a按所示顺序串联连接在焊盘P21(VHAC1焊盘)和焊盘P25(GND焊盘)之间。注意，电阻器313a和电阻器314a的连接节点连接到焊盘P23(ACIN1焊盘)。换句话说，电阻器311a至315a用作分压器电路，其对输入到焊盘P21的监测目标电压V11(即，第一监测目标信号)进行分压，以生成AC监测信号SA1。

与之相比，电阻器311b至315b以所示顺序串联连接在焊盘P22(VHAC2焊盘)和焊盘P25(GND焊盘)之间。电阻器313b和电阻器314b的连接节点连接到焊盘P24(ACIN2焊盘)。换句话说，电阻器311b至315b用作分压器电路，其对输入到焊盘P22的监测目标电压V12(即，第二监测目标信号)进行分压，以生成AC监测信号SA2。

注意，在电阻器311a至315a和电阻器311b至315b中，电阻器311a和电阻器311b对应于第一反馈电阻器。此外，电阻器312a至315a和电阻器312b至315b对应于第二反馈电阻器。具体地，在第二反馈电阻器中，电阻器312a和315a以及电阻器312b和315b的每个电阻值可以通过使用熔丝318a和318b进行微调来任意调整。

NMOSFET 316a的漏极连接到焊盘P21。NMOSFET 316a的源极、栅极和背栅极连接到焊盘P25。PMOSFET 317a的漏极连接到焊盘P25。PMOSFET 317a的源极、栅极和背栅极连接到焊盘P23。

NMOSFET 316b的漏极连接到焊盘P22。NMOSFET 316b的源极、栅极和背栅极连接到焊盘P25。PMOSFET 317b的漏极连接到焊盘P25。PMOSFET 317b的源极、栅极和背栅极连接到焊盘P22。

以这种方式连接的NMOSFET 316a和316b以及PMOSFET 317a和317b中的每一个都用作静电保护元件。

与之相比，该结构示例的DC监测单元380包括电阻器381至385、NMOSFET 386、PMOSFET 387和熔丝388。

电阻器381至385按所示顺序串联连接在焊盘P32(VHDC焊盘)和焊盘P25(GND焊盘)之间。注意，电阻器383和电阻器384的连接节点连接到焊盘P33(DCIN焊盘)。换句话说，电阻器381至385用作分压器电路，其对输入到焊盘P32的整流电压V1(即，第三监测目标信号)进行分压，以生成DC监测信号Sx。

注意，在电阻器381至385中，电阻器381对应于第一反馈电阻器，电阻器382至385对应于第二反馈电阻器。具体地，在第二反馈电阻器中，可以通过使用熔丝388进行微调来任意地调整电阻器382和385的每个电阻值。

NMOSFET 386的漏极连接到焊盘P32。NMOSFET 386的源极、栅极和背栅极连接到焊盘P25。PMOSFET 387的漏极连接到焊盘P25。PMOSFET 387的源极、栅极和背栅极连接到焊盘P33。

以这种方式连接的NMOSFET 386和PMOSFET 387(以及伴随其的体二极管)用作静电保护元件。

<芯片布局(第一个芯片)>

图39是示出第一芯片300a的布局的图。注意，为了避免复杂性，未示出形成在第一芯片300a中的布线。此外，在下面的描述中，为了便于描述，纸张上的上、下、左和右方向被定义为第一芯片300a的平面图中的上、下、左和右方向，以便描述焊盘或元件的位置关系。

在平面图中，第一芯片300a被切割成矩形形状，该矩形形状在短边(右侧或左侧)和长边(上侧或下侧)之间具有基本上相等的比率(精确地说，略微横向的矩形形状)。

在第一芯片300a的平面图中，区域A1(即，第一芯片300a的大致左半区域)包括在第一芯片300a的上下方向上形成和布置的三个高压区域400X至400Z(稍后描述细节)。一对电阻器311a和焊盘P21(VHAC1)、一对电阻器311b和焊盘P22(VHAC2)以及一对电阻器381和焊盘P32(VHDC)分别形成在高压区域400X至400Z中。

与之相比，在第一芯片300a、焊盘P23至焊盘P25和焊盘P33的平面图中，电阻器312a至315a、312b至315b和382至385、NMOSFET 316a、316b和386、PMOSFET 317a、317b和387以及熔丝318a、318b和388形成在区域A2(即，第一芯片300a的大致右半侧区域)中。

在第一芯片300a的平面图中，焊盘P23至焊盘P25和焊盘P33形成并布置在第一芯片300a的左右方向上，从第一芯片300a的上下方向上的中间略向上侧(即，在从高压区域400Y和400Z之间的边界向右延伸的线上)。注意，焊盘应当以例如焊盘P33(DCIN)、焊盘P24(ACIN2)、焊盘P23(ACIN1)和焊盘P25(GND)从纸张左侧依次布置的方式布置。此外，焊盘P23和焊盘P25之间的焊盘间距离应当大于焊盘P23和焊盘P24之间的焊盘间距离或者焊盘P24和焊盘P33之间的焊盘间距离。

在第一芯片300a的平面图中，电阻器312a至315a形成在比焊盘P23至焊盘P25和焊盘P33更靠近第一芯片300a的下侧的位置处，并且形成在与高压区域400X的右侧相邻的位置处(更具体地，形成在高压区域400X的上下方向上从中间稍微向上侧的位置处)。此外，在纸张上的左右方向上，在第一芯片300a的平面图中，电阻器312a至315a从与焊盘P33(DCIN)的左侧基本上相同的线上的位置形成到与焊盘P23(ACIN1)的左侧基本上相同的线上的位置。

在第一芯片300a的平面图中，电阻器312b至315b形成在比焊盘P23至焊盘P25和焊盘P33更靠近第一芯片300a的下侧的位置处(更具体地，形成在电阻器312a至315a与焊盘P23至焊盘P25和焊盘P33之间的位置处)，并且形成在与高电压区域400Y的右侧相邻的位置处(更具体地，在接近高压区域400Y的下侧的位置处)。此外，在纸张上的左右方向上，与电阻器312a至315a类似，在第一芯片300a的平面图中，电阻器312b至315b从与焊盘P33(DCIN)的左侧基本上相同的线上的位置形成到与焊盘P23(ACIN1)的左侧基本上相同的线上的位置。

在第一芯片300a的平面图中，电阻器382至385形成在比焊盘P23至焊盘P25和焊盘P33更靠近第一芯片300a的上侧的位置处，并且形成在与高压区域400Z的右侧相邻的位置处(更具体地，形成在靠近高压区域400Z的上侧的位置处)。此外，在纸张上的左右方向上，与电阻器312a至315a和312b至315b类似，在第一芯片300a的平面图中，从与焊盘P33(DCIN)的左侧基本上相同的线上的位置到与焊盘P23(ACIN1)的左侧基本上相同的线上的位置形成电阻器382至385。

注意，电阻器312a和315a、电阻器312b和315b以及电阻器382和385各自具有多个单位电阻器，并且可以使用熔丝318a、318b和388任意改变其连接状态(串联连接的数目和并联连接的数目)。

在第一芯片300a的平面图中，在第一芯片300a的上下方向上形成和布置NMOSFET316a、316b和386。参照该图，NMOSFET 316a形成在焊盘P25下方，并且NMOSFET 316b形成在焊盘P25上方。此外，NMOSFET 386进一步形成在NMOSFET 316b上方(即，在第一芯片300a的右上角上)。

在第一芯片300a的平面图中，PMOSFET 317a形成在焊盘P23与第一芯片300a的下侧之间的大致中间位置处。与之相比，在第一芯片300a的平面图中，PMOSFET 317b形成在焊盘P33和高压区域400Y之间的位置处。此外，在第一芯片300a的平面图中，PMOSFET 387形成在焊盘P33和高压区域400Z之间的位置处。注意，PMOSFET 317b和387形成并布置在第一芯片300a的上下方向上。

在第一芯片300a的平面图中，在第一芯片300a的上下方向上形成并布置熔丝318a、318b和388。参照该图，熔丝318a形成在PMOSFET 317a和第一芯片300a的下侧之间，熔丝318b形成在焊盘P23和PMOSFET 317a之间。此外，熔丝388形成在焊盘P23和第一芯片300a的上侧之间。注意，熔丝318a、318b和388中的每一个可以理解为包括多个熔丝元件的熔丝元件组。

注意，优选使用具有100V或更高(例如，650V)的耐受电压的多晶硅电阻器作为被施加高电压的电阻器311a、311b和381。特别地，当集成上述电阻器时，不仅需要(在横向方向上)通过电阻器的路径的高耐受电压，而且需要(在垂直方向上)每个电阻器与半导体基板之间的高耐受电压。

因此，在集成有AC监测单元310和DC监测单元380的第一芯片300a中，优选地在基板厚度方向(在垂直方向)上形成具有比其它区域高的耐受电压的三个高压区域400X至400Z，并且分别在高压区域400X至400Z上形成电阻器311a和311b以及电阻器381。

注意，作为上述三个高电压区域400X至400Z，可以使用具有高耐受电压的丰富结果的横向双扩散MOSFET(LDMOSFET)区域。在下面的描述中，具体描述LDMOSFET区域的结构。

<高压区域(LDMOSFET区域)>

图40和图41分别是示出第一芯片300a的一个结构示例(具体地，分别位于高压区域400X至400Z的中间的反馈电阻器形成的区域及其附近)的纵向截面视图和俯视图。注意，图40的纵向截面视图示例性地示出了图41的α1-α2横截面。

该图的第一芯片300a包括p型半导体基板410，并且用作高压区域400(对应于上述高压区域400X至400Z)的LDMOSFET区域形成在p型半导体基板410上。更具体地，在p型半导体基板410上，低浓度n型半导体区域411和围绕该低浓度n型半导体区域411的高浓度p型半导体区域412形成在高压区域400的中间部分中。注意，通过降低低浓度n型半导体区域411中的杂质浓度或通过增加低浓度n型半导体区域411的厚度来增加高电压区域400中的基板的厚度方向上的耐受电压。

高浓度n型半导体区域413形成在低浓度n型半导体区域411中，高浓度n型半导体区域414形成在高浓度p型半导体区域412中。这些高浓度n型半导体区域413和414分别对应于LDMOSFET的漏极区域(D)和源极区域(S)。注意，如图41所示，在平面图中，多个同心环状漏极区域(D)和源极区域(S)交替形成在高压区400中。

另外，在低浓度n型半导体区域411的外表面层上，以包围高浓度n型半导体区域413的方式形成场氧化膜415。此外，在p型半导体基板410的表面层上，形成栅极氧化膜416以桥接在高浓度n型半导体区域414和场氧化膜415之间。注意，在栅极氧化膜416上形成由多晶硅制成的栅极区域417。

此外，在场氧化膜415上，形成由多晶硅制成的场板418，作为均衡电场分布(即等电位线之间的间隔)的手段，以防止介质击穿。

另外，在场氧化膜415的正下方形成低浓度p型半导体区域419，作为在场氧化膜415与低浓度n型半导体区域411之间形成寄生电容的装置。根据该结构，能够与寄生电容所保持的电压相对应地提高基板的厚度方向上的耐受电压。

此外，在被高浓度n型半导体区域413(对应于最内漏极区域(D))围绕的低浓度n型半导体区域411的中间部分的表面层上，形成场氧化物膜402，并且在该场氧化物膜402上形成反馈电阻器401(即电阻器311a、311b或381)。注意，反馈电阻器401应当使用与栅极区域417和场板418相同的多晶硅层形成。

此外，在该示出的示例中，反馈电阻器401的两端分别通过通孔连接到第一金属层1M，并且进一步地，第一金属层1M通过通孔连接到第二金属层2M。例如，焊盘403(即，焊盘P21、P22或P32)应当形成在第二金属层2M上。然而，金属层的数目不限于此。可以仅有一层，或者可以有三层或更多层。

进一步地，如图41所示，优选通过组合多个单位电阻器401(1)至401(m)(m≥2)来形成反馈电阻器401。例如，如果一个单位电阻器的电阻值是1MΩ，则应当串联连接十个单位电阻器，以便使反馈电阻器401具有10MΩ的组合电阻。

以这种方式，通过使用LDMOSFET区域(例如，具有600V的耐受电压)作为高压区域400，可以实现反馈电阻器401和p型半导体基板410之间的高耐受电压。

<芯片布局(第二芯片)>

图42是示出第二芯片300b的布局的图。在下面的描述中，为了便于描述，纸张上的上、下、左和右方向被定义为第二芯片300b的平面图中的上、下、左和右方向，以便描述焊盘或电路块的位置关系。

注意，在该图中，除了上面已经参考图37描述的焊盘P26至焊盘P31和焊盘P34至焊盘P35之外，还新示出了用于芯片测试的焊盘P41至焊盘P49。对焊盘P41至焊盘P49进行简要描述。焊盘P41(SCANIN)、焊盘P42(SCANMODE)、焊盘P43(SCANCLK)、焊盘P44(SCANRST)、焊盘P45(SCANEN)和焊盘P49(SCANOUT)是用于扫描通过测试的焊盘组(测试信号输入焊盘、模式切换信号输入焊盘、时钟信号输入焊盘、复位信号输入焊盘、使能信号输入焊盘和测试信号输出焊盘)。焊盘P46(TSD)是温度保护信号输出焊盘。焊盘P47(VCLA)是模拟电路的测试电压施加焊盘。焊盘P48(VCLD)是数字电路的测试电压施加焊盘。

在平面图中，第二芯片300b被切割成纵向矩形形状，其中右侧和左侧比上侧和下侧长。

在第二芯片300b的平面图中，在第二芯片300b的左侧附近，在纸张上在上下方向上按照从上到下的顺序依次形成和布置有焊盘P34(DCIN)、焊盘P27(ACIN2)、焊盘P26(ACIN1)、焊盘P28(GND)、焊盘P31(ACOUT)和焊盘P49(SCANOUT)。

相比较，在第二芯片300b的平面图中，在第二芯片300b的右侧附近，在纸张上在上下方向上按照从上到下的顺序依次形成和布置有焊盘P41(SCANIN)、焊盘P42(SCANMODE)、焊盘P43(SCANCLK)、焊盘P44(SCANRST)、焊盘P45(SCANRST)、焊盘P46(TSD)、焊盘P47(VCLA)和焊盘P48(VCLD)。

此外，在第二芯片300b的平面图中，在第二芯片300b的下侧附近，在纸张上在左右方向上按照从左到右的顺序依次形成和布置有焊盘P35(DCOUT)、焊盘P30(GND)和焊盘P29(VCC)。

焊盘P26和焊盘P27优选相互靠近放置。优选地，焊盘P27和焊盘P34之间的焊盘间距离大于焊盘P26和焊盘P27之间的焊盘间距离。优选地，将焊盘P28(GND)设置在焊盘P26(ACIN1)和焊盘P31(ACOUT)之间。优选地，将焊盘P30(GND)设置在焊盘P29(VCC)和焊盘P35(DCOUT)之间。静电保护元件(28VPD或EBZ)形成在焊盘P26至焊盘P28、焊盘P31和焊盘P34至焊盘P35的正下方。TEST块(测试电路)分别形成在焊盘P41和焊盘P42之间以及焊盘P43和焊盘P44之间。

在第二芯片300b的平面图中，在靠近焊盘P26至焊盘P28、焊盘P31和焊盘P34的区域(即，占据第二芯片300b的左侧的大约1/4和上侧的大约3/4的区域，除了焊盘形成区域之外)中，形成ACDET块(对应于比较单元350)、ACMON块(即，设置在ZERODET块的前一级上的RC滤波器，图37中未示出)、ZERODET块(对应于过零检测单元320)、ZERODET02V块(对应于输入停止检测单元370)和ACOUI块(对应于第一输出单元340)。

ACMON块、ZERODET块和ZERODET02V块中的每一个形成在从邻近焊盘P26的位置到邻近焊盘P31的位置的纵向区域中。此外，在第二芯片300b的左右方向上形成并布置有ACMON块、ZERODET块和ZERODET02V块。

在第二芯片300b的上侧与ACMON块的上侧、ZERODET块的上侧和ZERODET02V块的上侧之间的区域中形成ACDET块。注意，ACDET块具有比ACMON块、ZERODET块和ZERODET02V块中的每一个更大的面积。

ACOUT块形成在从ACMON块的下侧、ZERODET块的下侧和ZERODET02V块的下侧到第二芯片300b的左侧的具有弯曲形状的区域中。换句话说，ACOUT块的一部分形成在焊盘P31和焊盘P49之间的区域中。

在靠近焊盘P35(DCOUT)的区域(即，在被焊盘P35、焊盘P30和焊盘P49包围的横向区域)形成DCOUT块。DCOUT块具有比ACOUT块更大的面积。

在第二芯片300b的右上区域(即，除了焊盘形成区域之外，占据第二芯片300b的右侧的大约3/4和上侧的大约4/7的区域)中形成LOGIC块(对应于上述逻辑单元330)。LOGIC块具有比任何其它块更大的面积。

在第二芯片300b的平面图中，在未形成上述块(ACDET、ACMON、ZERODET、ZERODET02V、ACOUT、DCOUT和LOGIC)的区域(即，占据第二芯片300b的右侧的大约3/4和下侧的大约3/7的区域)中，形成生成带隙基准电压的BGR块、根据带隙基准电压生成内部参考电压的VREFAMP块、监测内部参考电压的VREFDET块(对应于欠压保护单元360)、生成内部参考电流的IREF块、向LOGIC块提供时钟信号的OSC块、以及设置LOGIC块的操作的FUSE块。

<封装布局(第五示例)>

图43是示出半导体集成电路装置300的封装布局的第五示例的图(XZ平面图)。该图的半导体集成电路装置300基于图34的封装布局(第三示例)，其中图39的第一芯片300和图42的第二芯片300b安装在岛300c上。

具体地，在该图中，图39的第一芯片300a沿顺时针方向(或沿逆时针方向)旋转180°，并且安装在岛300c的右上方区域中。此外，在该图中，图42的第二芯片300b沿顺时针方向旋转90°并安装在岛300c的左下方区域中。

焊盘P21(VHAC1)经由导线W21连接到引脚7(VHAC1)的远端侧。焊盘P22(VHAC2)经由导线W22连接到引脚6(VHAC2)。焊盘P23(ACIN1)经由导线W23连接到焊盘P26(ACIN1)。焊盘P24(ACIN2)经由导线W24连接到焊盘P27(ACIN2)。焊盘P25(GND)经由导线W25连接到焊盘P28(GND)。焊盘P33(DCIN)经由导线W30连接到焊盘P34(DCIN)。焊盘P29(VCC)经由导线W26连接到引脚4(VCC)的远端侧。焊盘P30(GND)经由导线W27连接到引脚3(GND)。焊盘P31(ACOUT)经由导线W28连接到引脚1(ACOUT)的远端侧。

注意，在该图的半导体集成电路装置300中，不使用DC电压监测功能，因此焊盘P32(VHDC)和焊盘P35(DCOUT)不连接到任何引脚。相比较，焊盘P33(DCIN)和焊盘P34(DCIN)经由导线W30彼此连接。因此，例如类似于上述图37，DC电压监测功能可以仅通过经由导线W29连接焊盘P32(VHDC)而不使用引脚5以及通过经由导线W30连接焊盘P35(DCOUT)而不使用引脚2来使用。

此外，第一芯片300a的焊盘P23至焊盘P25和焊盘P33，以及第二芯片300b的焊盘P26至焊盘P28和焊盘P34以每个对应的顺序在纸张上沿左右方向(X轴方向)布置。因此，焊盘之间的导线W23至W25和W30可以以最小距离形成而不交叉。

此外，第一芯片300a的焊盘P21至焊盘P22和焊盘P32分别以与引脚7(VHAC1引脚)、引脚6(VHAC2引脚)和引脚5(即当使用DC电压监测功能时的VHDC引脚)相对应的顺序在纸张上沿上下方向(Z轴方向)布置。因此，引脚和焊盘之间的导线W21和W22(以及当使用DC电压监测功能时的导线W29)可以以最小距离形成而不交叉。

类似地，第二芯片300b的焊盘P29至焊盘P30和焊盘P35以分别以与引脚4(VCC引脚)、引脚3(GND引脚)和引脚2(当使用DC电压监测功能时为DCOUT引脚)的顺序在纸张上沿上下方向(Z轴方向)布置。因此，引脚和焊盘之间的导线W26和W27(以及当使用DC电压监测功能时的导线W29)可以以最小距离形成而不交叉。

注意，在封装到半导体集成电路装置300中之后，不使用用于芯片测试的焊盘P41至焊盘P49，因此焊盘P41至焊盘P49不连接到任何引脚。

此外，关于封装内部的框架区域，引脚1(ACOUT引脚)、引脚4(VCC引脚)、引脚5(N.C.引脚)和引脚7(VHAC1引脚)中的每一个均大于引脚2(N.C.引脚)、引脚3(GND引脚)或引脚6(VHAC2引脚)。

<封装布局(第六示例)>

图44是示出半导体集成电路装置300的封装布局的第六示例的图(XZ平面图)。与上述第五示例(图43)类似，该图的半导体集成电路装置300基于图36的封装布局(第四示例)，其中图39的第一芯片300和图42的第二芯片300b安装在岛300c上。

具体地，在该图中，图39的第一芯片300a沿顺时针方向(或沿逆时针方向)旋转180°，并且安装在岛300c的左右中上侧区域中(即，从图43中的位置移动到岛300c的左中和右中的位置)。此外，在该图中，图42的第二芯片300b沿顺时针方向旋转90°并且安装在岛300c的左下区域中(即，从图43中的位置移动到岛300c的上下中部的位置)。

焊盘P21(VHAC1)经由导线W21连接到引脚11(VHAC1)。焊盘P22(VHAC2)经由导线W22连接到引脚10(VHAC2)。焊盘P32(VHDC)经由导线W29连接到引脚9(VHDC引脚)。焊盘P23(ACIN1)经由导线W23连接到焊盘P26(ACIN1)。焊盘P24(ACIN2)经由导线W24连接到焊盘P27(ACIN2)。焊盘P25(GND)经由导线W25连接到焊盘P28(GND)。焊盘P33(DCIN)经由导线W30连接到焊盘P34(DCIN)。焊盘P29(VCC)经由导线W26连接到引脚7(VCC)的远端侧。焊盘P30(GND)经由导线W27连接到引脚5(GND)。焊盘P35(DCOUT)经由导线W31连接到引脚4(DCOUT引脚)。焊盘P31(ACOUT)经由导线W28连接到引脚3(ACOUT)的远端侧。

注意，第一芯片300a的焊盘P23至焊盘P25和焊盘P33，以及第二芯片300b的焊盘P26至焊盘P28和焊盘P34分别以每个对应的顺序在纸张上沿左右方向(X轴方向)布置。因此，焊盘之间的导线W23至W25和W30可以以最小距离形成而不交叉。这与上面参照图43所描述的相同。

此外，第一芯片300a的焊盘P21至焊盘P22和焊盘P32以分别对应于引脚11(VHAC1引脚)、引脚10(VHAC2引脚)和引脚9(VHDC引脚)的顺序在纸张上沿上下方向(Z轴方向)布置。因此，引脚和焊盘之间的导线W21、W22和W29可以以最小距离形成而不交叉。

类似地，第二芯片300b的焊盘P29至焊盘P30和焊盘P35以分别对应于引脚7(VCC引脚)、引脚5(GND引脚)和引脚4(DCOUT引脚)的顺序在纸张上沿上下方向(Z轴方向)布置。因此，引脚和焊盘之间的导线W26、W27和W31可以以最小距离形成而不交叉。

注意，在封装到半导体集成电路装置300中之后，不使用用于芯片测试的焊盘P41至焊盘P49，因此焊盘P41至焊盘P49不连接到任何引脚。这也与上面参照图43所描述的相同。

此外，对于封装内部的框架区域，引脚2(N.C.引脚)和引脚6(N.C.引脚)中的每一个均大于引脚3(ACOUT引脚)、引脚4(DCOUT引脚)或引脚5(GND引脚)。

此外，关于Z方向(即纸张上的上下方向)，引脚2(N.C.引脚)和引脚6(N.C.引脚)没有与岛100c重叠的部分。类似地，引脚1(N.C.引脚)、引脚7(VCC引脚)、引脚8(N.C.引脚)和引脚11(VHAC1引脚)也没有与岛100c重叠的部分。

<引脚分配>

图45是示出采用七引脚封装(图43)的半导体集成电路装置300的引脚分配的平面图。在封装的左侧，引脚1(ACOUT)、引脚2(N.C.)、引脚3(GND)和引脚4(VCC)在纸张上按从上到下的顺序依次引出。相比较，在封装的右侧，引脚5(N.C.)、引脚6(VHAC2)和引脚7(VHAC1)在纸张上按从下到上的顺序依次引出。

注意，优选地，将每个施加有高电压的引脚7(VHAC1)与引脚6(VHAC2)之间的端子间距离w11设置为大于引脚1至引脚4的相邻引脚之间的端子间距离w12以及引脚5与引脚6之间的端子间距离w13。例如，在该示出的示例中，去除最初设置在引脚6和引脚7之间的外部端子(即，与引脚2相对的引脚)，因此增大了引脚6和引脚7之间的端子间距离w11。

此外，从封装左侧引出的引脚1至引脚4的长度不一定与从封装右侧引出的引脚5至引脚7的长度相同。例如，如该图所示，引脚5至引脚7可以被引出为比引脚1至引脚4长。

图46是示出采用十一引脚封装(图44)的半导体集成电路装置300的引脚分配的平面图。在该图的示例中，在封装的左侧，引脚1(N.C.)、引脚2(N.C.)、引脚3(ACOUT)、引脚4(DCOUT)、引脚5(GND)、引脚6(N.C.)和引脚7(VCC)在纸张上按从上到下的顺序依次引出。相比较，在封装的右侧，引脚8(N.C.引脚)、引脚9(VHDC)、引脚10(VHAC2)和引脚11(VHAC1)在纸张上按从下到上的顺序依次引出。

注意，优选地，将每个施加有高电压的引脚11(VHAC1)与引脚10(VHAC2)之间的端子间距离w21、引脚10(VHAC2)与引脚9(VHDC)之间的端子间距离w22以及引脚9(VHDC)与引脚8(N.C.)之间的端子间距离w23设置为大于引脚1至引脚7的相邻引脚之间的端子间距离w24。例如，在该示出的示例中，去除最初设置在引脚8与引脚9之间、引脚9与引脚10之间以及引脚10与引脚11之间的外部端子(即，分别与引脚2、引脚4和引脚6相对的引脚)，因此增大了引脚8与引脚9之间的端子间距离w23、引脚9与引脚10之间的端子间距离w22以及引脚10与引脚11之间的端子间距离w21。

此外，从封装左侧引出的引脚1至引脚7的长度不一定与从封装右侧引出的引脚8至引脚11的长度相同。例如，如该图所示，引脚8至引脚11可以被引出为比引脚1至引脚7短。

此外，优选地，引脚1至引脚11中的每一个在近端处形成为较薄。

<输入偏移和信号延迟>

接下来，参考图47至图49讨论过零检测单元320中的输入偏移和信号延迟。图47至图49是示出在过零检测单元320中生成比较信号SB的操作的示图，其中AC监测信号SA1(实线)和SA2(虚线)以及比较信号SB在纸张上从上到下依次示出。

注意，图47至图49分别示出了在第一条件(无输入偏移和无信号失真)、第二条件(无输入偏移和有信号失真)和第三条件(有输入偏移和有信号失真)下的行为。

如图47中所示，在AC监测信号SA1和SA2中几乎不发生失真的应用中(例如电动机由小电流驱动的烘干机)，即使过零检测单元320没有输入偏移，在比较信号SB中也几乎不发生抖动。因此，过零检测单元320没有信号延迟，并且每当AC监测信号SA1和SA2彼此交叉时，比较信号SB的逻辑电平无延迟地切换。

相比较，如图48中所示，在AC监测信号SA1和SA2中容易发生失真的应用中(例如电动机由大电流驱动的洗衣机)，如果过零检测单元320没有输入偏移，则在接近过零定时的比较信号SB中可能发生抖动。

注意，如图49中所示，如果过零检测单元320具有输入偏移(例如，将AC监测信号SA1向正侧移位的输入偏移SA1_ofs)，则即使在AC监测信号SA1和SA2中发生失真，也可以避免比较信号SB中的抖动。然而，如果过零检测单元320具有输入偏移，则比较信号SB的逻辑切换定时(因此过零定时的检测结果)被延迟延迟时间Td。

特别地，已知延迟时间Td依赖于施加到VHAC1引脚的监测目标电压V11(因此AC电压V0)，并且可能干扰应用的操作。在下面的描述中，提出了解决这种故障的新颖实施方式。

<半导体集成电路装置(第七实施方式)>

图50是示出半导体集成电路装置300的第七实施方式的图。该实施方式的半导体集成电路装置300基于图上述图37(即，第五实施方式(图22)加上DC监测功能加上十一引脚封装)，并且还包括延迟调整单元510和控制单元520。因此，上述结构元件由与图37中相同的数字或符号表示，因此省略重复的描述。在下面的描述中，主要描述本实施方式的特征部分。

延迟调整单元510设置在逻辑单元330的后一级，根据从控制单元520指示的延迟调整量Td_adj，调整过零检测信号SC的延迟时间Td(在下面的描述中称为过零延迟时间Td)。

控制单元520基于从比较单元350输出的多个比较信号SD(即，监测目标电压V11的峰值，因此是反映AC电压V0的峰值的逻辑信号)来设置延迟调整量Td_adj。此外，控制单元520还具有基于多个比较信号SD切换过零检测单元320的输入偏移SA1_ofs的功能。

图51是示出由延迟调整单元510和控制单元520进行的过零延迟时间Td的变化抑制过程的图，其中，在纸张上从上到下依次示出过零延迟时间Td、延迟调整量Td_adj和输入偏移SA1_ofs。

注意，该图中的横轴表示端子电压VHAC1的峰值(即，施加到VHAC1引脚的监测目标电压V11的峰值，因此对应于AC电压V0的峰值)，并且关于要与之比较的阈值电压VthH、VthM和VthL，VthH>VthM>VthL成立。

此外，关于过零延迟时间Td，实线L1示出在执行延迟调整量Td_adj和输入偏移SA1_ofs的切换控制的情况下的行为。相比较，虚线L2示出在不执行延迟调整量Td_adj和输入偏移SA1_ofs的切换控制的情况下(在Td_adj＝0并且SA1_ofs＝+OFS始终成立的情况下)的行为。此外，点虚线L3示出了在没有给出输入偏移SA1_ofs的情况下(在Td_adj＝0并且SA1_ofs＝0始终成立的情况下)的行为。

在不执行延迟调整量Td_adj和输入偏移SA1_ofs的切换控制的情况下，如虚线L2所示，随着端子电压VHAC1减小，过零延迟时间Td增大并与预定目标过零延迟时间Td_target分离。

相比较，在执行延迟调整量Td_adj和输入偏移SA1_ofs的切换控制的情况下，如实线L1所示，过零延迟时间Td被维持在预定目标过零延迟时间Td_target(或接近该预定目标过零延迟时间Td_target的值)。

具体地参照该图，例如，在VthH<VHAC1成立的电压范围(I)内，设置Td_adj＝0(无延迟调整)，并且SA1_ofs＝+OFS(有输入偏移)。在该电压范围(I)中，不调整过零延迟时间Td，因此实线L1表现出与虚线L2相同的行为。换句话说，随着端子电压VHAC1的降低，过零延迟时间Td增加并与目标过零延迟时间Td_target分离。然而，在电压范围(I)中，与目标过零延迟时间Td_target的间隔不是很大，因此没有特殊的故障。

相比较，在VthM<VHAC1<VthH成立的电压范围(II)中，设置Td_adj＝-ADJ1(小延迟调整)和SA1_ofs＝+OFS(具有输入偏移)。换句话说，延迟调整后的过零延迟时间Td(实线L1)被示为Td＝Td0-ADJ1(其中，Td0表示未调整延迟时的过零延迟时间(虚线L2))。

此外，在VthL<VHAC1<VthM成立的电压范围(III)内，设置Td_adj＝-ADJ2(较大延迟调整)且SA1_ofs＝+OFS(具有输入偏移)。换句话说，延迟调整之后的过零延迟时间Td(实线L1)被示为Td＝Td0-ADJ2(其中，ADJ2>ADJ1成立)。

当然，延迟调整后的过零延迟时间Td(实线L1)还根据端子电压VHAC1而变化，类似于未调整延迟时的过零延迟时间Td0(虚线L2)，但是因为仅延迟调整量Td_adj向负侧移位，所以可以将与目标过零延迟时间Td_target的间隔控制得较小。

此外，在VHAC1<VthL成立的电压范围(IV)内，设定Td_adj＝0(无延迟调整)，并且SA1_ofs＝0(无输入偏移)。这样，在即使执行延迟调整也不能将与目标过零延迟时间Td_target的间隔控制在期望范围内的电压范围(IV)中，停止给出输入偏移SA1_ofs。结果，在过零检测单元320中不发生信号延迟，因此过零延迟时间Td不与目标过零延迟时间Td_target分离。

注意，在AC监测信号SA1和SA2中几乎不发生失真的应用中，不依赖于端子电压VHAC1的峰值，延迟调整量Td_adj和输入偏移SA1_ofs都应当固定为零，并且过零延迟时间Td应当保持在目标过零延迟时间Td_target，如点虚线L3所示。

<半导体集成电路装置(第八实施方式)>

图52是示出半导体集成电路装置300的第八实施方式的图。本实施方式的半导体集成电路装置300基于第七实施方式(图50)，其中引脚6被用作延迟设置端子DSET。因此，上述结构元件由与图50中相同的数字或符号表示，因此省略重复的描述。在下面的描述中，主要描述本实施方式的特征部分。

在半导体集成电路装置300的内部，在内部基准电压VREF的输入端子与延迟设置端子DSET之间连接有内部电阻器531(具有电阻值R1)。此外，在半导体集成电路装置300的外部，外部电阻器532(具有电阻值R2)连接在延迟设置端子DSET和接地端子之间。因此，通过使用预定分压比α(＝R2/(R1+R2))对内部参考电压VREF进行分压而获得的端子电压VDSET(＝α×VREF)出现在延迟设置端子DSET处。

控制单元520具有根据端子电压VDSET(对应于延迟设置信号)将目标过零延迟时间Td_target设置为任意值的功能。

图53是示出任意设置目标过零延迟时间Td_target的示例的图。注意，该图中的横轴表示端子电压VDSET，对于要与之比较的阈值电压VH、VM和VL，VREF>VH>VM>VL成立(例如VREF＝3.0V、VH＝2.5V、VM＝1.0V且VL＝0.3V)。

具体参照该图，在VH<VDSET成立的电压范围(i)内，设定Td_target＝0。注意，为了将端子电压VDSET控制在电压范围(i)内，例如，延迟设置端子DSET应当处于开路(VDSET≈3.0V)。

此外，在VM<VDSET<VH成立的电压范围(ii)中，设定Td_target＝-2X(例如X＝200(μs))。注意，为了将端子电压VDSET控制在电压范围(ii)内，例如，330kΩ的外部电阻器532应当与280kΩ的内部电阻器531连接(VDSET≈1.6V)。

此外，在VL<VDSET<VM成立的电压范围(iii)内，设定Td_target＝-1X。注意，为了将端子电压VDSET控制在电压范围(iii)内，例如，68kΩ的外部电阻器532应当与280kΩ的内部电阻器531连接(VDSET≈0.6V)。

此外，在VDSET<VL成立的电压范围(iv)内，设定Td_target＝+1X。注意，为了将端子电压VDSET控制在电压范围(iv)内，例如，延迟端子DSET应当短路为GND(VDSET≈0V)。

这里，在逻辑单元330中，如上所述，检测前一周期中的AC监测信号SA1和SA2之间的交叉定时，并且执行下一周期中的过零检测信号SC的定时控制(参见图26等)。因此，如上所述，也可以将目标过零延迟时间Td_target设置为负值(<0)。

注意，任意设置目标过零延迟时间Td_target的功能(第八实施方式)不必与过零延迟时间Td的变化抑制功能(第七实施方式)组合，而是可以独立地引入其中的每一个。

此外，本实施方式示出了目标过零延迟时间Td_target根据端子电压VDSET以四个步长进行切换的示例，但是切换步长的数目是任意的。

<ACOUT输出波形>

接下来，检查ACOUT信号S1的输出波形。ACOUT信号S1的输出形式可以是矩形类型，其中在AC电压V0的每个过零定时交替地切换逻辑电平(图54)，或者可以是其中每AC电压V0的过零定时就生成具有预定脉冲宽度tw的触发脉冲的边缘型(图55)。

<半导体集成电路装置(第九实施方式)>

图56是示出半导体集成电路装置300的第九实施方式的图。本实施方式的半导体集成电路装置300基于上述的图37(即，第五实施方式(图22)加上DC监测功能加上十一引脚封装)，其中引脚2用作输出模式设置端子MODE。因此，上述结构元件由与图37中相同的数字或符号表示，因此省略重复的描述。在下面的描述中，主要描述本实施方式的特征部分。

逻辑单元330具有根据到输出模式设置端子MODE的输入信号将ACOUT信号S1的输出形式切换成矩形类型(图54)和边缘类型(图55)之一的功能。注意，到输出模式设置端子MODE的输入信号可以是模拟信号，也可以是数字信号。

进一步地，第七实施方式(图50)、第八实施方式(图52)以及第九实施方式(图56)示出了基于图37的示例，但是其也可以基于其它实施方式。例如，当采用第七至第九实施方式时，是否提供DC监测功能、封装引脚的数量等都不重要。

<发明内容>

在下面的描述中，以块的形式描述了本说明书中公开的各种实施方式。

例如，本说明书中公开的过零检测电路包括：峰值检测单元，该峰值检测单元用于检测通过二极管从AC信号输入端子输入的监测目标信号的峰值，从而生成峰值检测信号；以及过零检测单元，该过零检测单元用于根据所述峰值检测信号估计所述AC信号的过零，从而生成过零检测信号。

注意，具有上述结构的所述过零检测电路优选地还包括监测单元，该监测单元用于将所述监测目标信号调整为适应于输入到所述峰值检测单元。

此外，在具有上述结构的所述过零检测电路中，所述过零检测单元优选地对所述峰值检测信号的周期进行计数，并且使用其计数值来估计所述AC信号的过零。

此外，具有上述结构的所述过零检测电路优选地还包括：比较单元，该比较单元用于将所述监测目标信号与多个阈值进行比较，以生成多个比较信号；以及波形确定单元，该波形确定单元用于在所述过零检测信号的一个周期期间检测在所述比较信号中的至少一个中是否已经出现上升沿和下降沿两者，从而生成波形确定信号。

此外，在具有上述结构的所述过零检测电路中，当所述波形确定信号是异常确定逻辑电平时，所述过零检测单元优选地停止所述过零检测信号的生成或输出。

此外，在具有上述结构的所述过零检测电路中，如果所述峰值检测信号的逻辑电平被切换，并且切换之后的所述逻辑电平接着没有保持预定时段，则所述过零检测单元优选地忽略所述逻辑电平的切换。

此外，例如，本说明书中公开的所述过零检测电路包括：过零检测单元，该过零检测单元用于比较分别通过二极管从其间施加AC信号的第一节点和第二节点输入的第一监测目标信号和第二监测目标信号，从而生成第一比较信号；以及逻辑单元，该逻辑单元用于根据所述第一比较信号估计所述AC信号的过零，从而生成所述过零检测信号。

注意，具有上述结构的所述过零检测电路优选地还包括监测单元，该监测单元用于将所述第一监测目标信号和所述第二监测目标信号调整为适应于输入到所述过零检测单元。

此外，在具有上述结构的所述过零检测电路中，所述逻辑单元优选地对所述第一比较信号的周期进行计数，并使用其计数值来估计所述AC信号的过零。

此外，在具有上述结构的所述过零检测电路中，所述过零检测单元优选地将所述第一监测目标信号与预定阈值进行比较以生成第二比较信号，并且所述逻辑单元优选地在所述第一监测目标信号低于所述阈值时对所述第二比较信号而不是所述第一比较信号的周期进行计数，并且使用其计数值来估计所述AC信号的过零。

此外，在具有上述结构的所述过零检测电路中，如果所述第二比较信号的逻辑电平被切换，并且切换之后的所述逻辑电平接着没有保持预定时段，则所述逻辑单元优选地忽略所述逻辑电平的所述切换。

此外，具有上述结构的所述过零检测电路优选地还包括：控制单元，该控制单元用于基于所述AC信号的峰值来设置延迟调整量；以及延迟调整单元，该延迟调整单元用于根据所述延迟调整量来调整所述过零检测信号的延迟时间。

此外，在具有上述结构的所述过零检测电路中，优选地，所述AC信号的所述峰值越低，所述控制单元越增大所述延迟调整量。

此外，在具有上述结构的所述过零检测电路中，所述控制单元优选地基于所述AC信号的所述峰值切换所述过零检测单元的输入偏移。

此外，在具有上述结构的所述过零检测电路中，当所述AC信号的所述峰值低于预定阈值时，所述控制单元优选地将所述延迟调整量和所述输入偏移都设置为零。

此外，具有上述结构的所述过零检测电路优选地还包括比较单元，该比较单元用于将所述第一监测目标信号或其分压信号与多个阈值进行比较，以生成多个比较信号，并且所述控制单元优选地接收所述多个比较信号的输入，所述多个比较信号的输入具有反映所述AC信号的所述峰值的逻辑值。

此外，在具有上述结构的所述过零检测电路中，所述控制单元优选地具有在不依赖于所述AC信号的所述峰值的情况下将所述延迟调整量和所述输入偏移都设置为零的功能。

此外，具有上述结构的所述过零检测电路优选地还包括控制单元，该控制单元用于根据所述延迟设置信号来设置所述过零检测信号的所述延迟时间。

此外，在具有上述结构的所述过零检测电路中，所述延迟设置信号是具有与外部电阻器的电阻值相对应的电压值的模拟信号，并且所述控制单元优选地根据所述模拟信号与阈值之间的比较结果逐步切换所述延迟时间。

此外，在具有上述结构的所述过零检测电路中，所述过零检测信号优选地是其中在所述AC信号的每个过零定时交替切换逻辑电平的矩形类型，或者是其中在所述AC信号的每个过零定时生成具有预定脉冲宽度的触发脉冲的边缘类型。

此外，在具有上述结构的所述过零检测电路中，所述逻辑单元优选地根据输出模式设置信号将所述过零检测信号的输出形式切换为所述矩形类型和所述边缘类型之一。

此外，例如，本说明书中公开的所述过零检测电路包括：逻辑单元，该逻辑单元用于根据分别通过二极管从其间施加AC信号的第一节点和第二节点输入的第一监测目标信号和第二监测目标信号中的至少一个来估计所述AC信号的过零，从而生成过零检测信号；以及输入停止检测单元，该输入停止检测单元用于在向所述第一监测目标信号和所述第二监测目标信号中的一个给出偏移之后将其进行比较以生成输入停止检测信号，其中，所述逻辑单元根据所述输入停止检测信号固定所述过零检测信号的逻辑电平。

注意，在具有上述结构的所述过零检测电路中，如果所述输入停止检测信号的逻辑电平被切换，并且切换之后的所述逻辑电平接着没有保持预定时段，则所述逻辑单元优选地忽略所述逻辑电平的所述切换。

此外，具有上述结构的所述过零检测电路优选地还包括过零检测单元，该过零检测单元用于将所述第一监测目标信号与所述第二监测目标信号进行比较以生成比较信号，并且所述逻辑单元优选地根据所述比较信号估计所述AC信号的过零。

此外，具有上述结构的所述过零检测电路优选地还包括监测单元，该监测单元用于将所述第一监测目标信号和所述第二监测目标信号调整为适应于输入到所述过零检测单元。

此外，在具有上述结构的所述过零检测电路中，所述逻辑单元优选地对所述比较信号的周期进行计数，并使用其计数值来估计所述AC信号的过零。

此外，例如，本说明书中公开的所述半导体集成电路装置包括构成具有上述结构的所述过零检测电路的电路元件的至少一部分的集成。

注意，在具有上述结构的所述半导体集成电路装置中，优选地，接收所述监测目标信号的输入的第一外部端子和与所述第一外部端子相邻的第二外部端子之间的端子间距离应当大于其他外部端子之间的端子间距离。

此外，具有上述结构的所述半导体集成电路装置优选地还包括集成的AC/DC转换器，该集成的AC/DC转换器用于根据作为所述AC信号输入的AC电压生成第一DC电压。

此外，具有上述结构的所述半导体集成电路装置优选地还包括集成DC/DC转换器，该集成的DC/DC转换器用于根据所述第一DC电压生成第二DC电压。

此外，具有上述结构的所述半导体集成电路装置优选地由第一芯片和第二芯片构成，在所述第一芯片中集成有用于调整所述监测目标信号以适合于输入到所述峰值检测单元的监测单元，在所述第二芯片中集成有所述峰值检测单元和所述过零检测单元，所述第一芯片和所述第二芯片优选地用模制树脂密封。

此外，本说明书中公开的所述电子设备包括：整流单元，该整流单元用于执行AC电压的正常整流或倍压整流以生成整流电压；过零检测电路，该过零检测电路用于检测所述AC电压的过零；以及微计算机，该微计算机用于根据所述过零检测电路的检测结果来进行控制以驱动负载，其中，所述过零检测电路是具有上述结构的所述过零检测电路，或者是使用具有上述结构的所述半导体集成电路装置构成的所述过零检测电路。

注意，在具有上述结构的所述电子设备中，所述整流单元优选地包括串联连接在整流电压的输出端子和接地端子之间的第一电容器和第二电容器，并且第一电容器和第二电容器的连接节点优选地连接到从其引出所述第二监测目标信号的所述第二节点。

注意，在具有上述结构的所述电子设备中，所述过零检测电路优选地相对于所述微计算机公共的接地电压进行操作。

此外，在具有上述结构的所述电子设备中，所述负载优选为电动机或三端双向可控硅开关元件。

<注释A>

如下添加关于上述图39至图42的注释。在平面图中，其中集成有用于将所述第一监测目标信号和所述第二监测目标信号调整为适应于输入到所述过零检测单元的所述监测单元的所述第一芯片优选地被切割成在短边和长边之间具有基本上相等的比率的矩形形状。

注意，在所述第一芯片中，优选在基板厚度方向(在垂直方向)上形成具有比其它区域高的耐受电压的高压区域，并且在所述高压区域上方形成第一焊盘和与该第一焊盘连接的第一反馈电阻器，所述第一监测目标信号和所述第二监测目标信号被输入到所述第一焊盘。

此外，优选地，在所述第一芯片的平面图中沿着所述第一芯片的第一侧形成多个高压区域。此外，优选地，在所述第一芯片的平面图中，形成集中在所述第一芯片的第一区域(例如，所述第一芯片的一半区域)中的多个高压区域(例如，第一高压区域、第二高压区域和第三高压区域)。

相比较，在所述第一芯片的平面图中，优选地在所述第一芯片的第二区域(例如，所述第一芯片的剩余半区域)中形成将信号从所述监测单元输出到所述过零检测单元的第二焊盘、连接到所述第二焊盘的第二反馈电阻器、连接到所述接地端子的第三焊盘、保护所述焊盘的静电保护元件、以及调整所述第二反馈电阻器的电阻值的熔丝。

注意，在所述第一芯片的平面图中，优选地沿着与所述第一芯片的所述第一侧垂直的第二侧形成多个第二焊盘和第三焊盘。特别地，在所述第一芯片的平面图中，优选地沿着所述第二侧形成并布置所述第二焊盘和所述第三焊盘，并且所述第二焊盘和所述第三焊盘比所述第一侧的中间更靠近所述第二侧。此外，优选地，将所述第二焊盘和所述第三焊盘之间的焊盘间距离设置为大于所述多个第二焊盘的焊盘间距离。

此外，在所述第一芯片的平面图中，所述第二反馈电阻器优选地形成在与所述高压区域相邻的位置处。

此外，优选使用具有100V或更高(例如650V)的耐受电压的多晶硅电阻器作为被施加高电压的所述第一反馈电阻器。

此外，优选地，所述高压区域是LDMOSFET区域。

此外，在所述第一芯片的平面图中的所述LDMOSFET区域中，优选地，多个同心环状漏极区域和源极区域交替形成，并且所述第一反馈电阻器形成在由最内漏极区域围绕的场氧化物膜上。

此外，所述第一反馈电阻器和所述第二反馈电阻器中的每一个形成为多个单位电阻器的组合。

相比较，其中集成有所述过零检测单元的所述第二芯片优选地在平面图中被切割成长矩形形状。

注意，在所述第二芯片的平面图中，连接到所述第一芯片的多个焊盘优选地形成并布置为靠近所述第二芯片的第一侧。

相比较，在所述第二芯片的平面图中，未连接到所述第一芯片的多个焊盘优选地形成并布置为靠近与所述第二芯片的所述第一侧相对的第二侧。

此外，优选地，输入所述第一监测目标信号的分压信号的第一焊盘和输入所述第二监测目标信号的分压信号的第二焊盘彼此相邻地布置。

此外，优选地，输入所述第三监测目标信号的分压信号的所述第三焊盘与所述第二焊盘之间的焊盘间距离大于所述第一焊盘与所述第二焊盘之间的焊盘间距离。

此外，优选地，在所述第一焊盘和输出所述ACOUT信号的第四焊盘之间设置连接到所述接地电位的第五焊盘。

此外，优选地，在输出所述DCOUT信号的第六焊盘和连接到所述电源电位的第七焊盘之间设置连接到所述接地电位的第八焊盘。

此外，优选在第一焊盘至第六焊盘中的每一个的正下方形成静电保护元件。

此外，优选在第一测试焊盘和第二测试焊盘之间形成测试电路。

此外，在所述第二芯片的平面图中，优选在接近第一焊盘至第五焊盘的区域中形成所述比较单元、所述RC滤波器、所述过零检测单元、所述输入停止检测单元和所述第一输出单元。

此外，在所述第二芯片的平面图中，优选在靠近第六焊盘的区域中形成所述第二输出单元。

<注释B>

接下来，如下添加关于上述图43和图44的注释。第一芯片和第二芯片中的每个焊盘优选地经由导线连接到对应的引脚。

注意，第一芯片的DCIN引脚和第二芯片的DCIN引脚优选地彼此连接，而不管是否使用DC电压监测功能。

此外，优选地，分别彼此连接的所述第一芯片的多个输出焊盘和接地焊盘以及所述第二芯片的多个输入焊盘和接地焊盘应当以对应的顺序布置。

<注释C>

接下来，如下添加关于上述图45和图46的注释。作为所述半导体集成电路装置的封装，优选使用例如七引脚封装或十一引脚封装。

注意，优选从封装的第一侧引出未被施加高电压的引脚，并且从封装的第二侧引出被施加高电压的引脚。

此外，优选地，施加高电压的引脚之间的端子间距离应当大于未施加高电压的引脚之间的端子间距离。

此外，从封装的第一侧引出的引脚的长度不一定与从封装的第二侧引出的引脚的长度相同。例如，从第二侧引出的引脚可以比从第一侧引出的引脚长。此外，相反，来自第二侧的引脚可以比来自第一侧的引脚短。

此外，每个引脚可在近端形成为较薄。

<其它变型例>

注意，上述实施方式示出了根据过零检测电路的检测结果来控制电动机的驱动的示例，但是过零检测电路的应用不限于此。也可以适当地应用于检测AC电压的过零从而控制三端双向可控硅开关元件的驱动的电源装置等。

以这种方式，除了上述实施方式之外，在本说明书中公开的各种技术特征可以在不脱离其精神的情况下在技术发明的范围内进行各种修改。

例如，双极型晶体管和MOS场效应晶体管可以互换，各种信号的逻辑电平可以任意反转。换句话说，上述实施方式仅是每个方面的示例，不应被理解为限制。本发明的技术范围不限于实施方式，并且应当理解为包括在等同于权利要求的含义和范围内的所有变型。

工业实用性

本说明书中公开的过零检测电路可以用于控制例如电动机或三端双向可控硅开关元件的驱动。

符号的说明

10 电子设备

11 滤波器

12 整流单元

12a至12d 二极管

12e至12g 电容器

13 AC/DC转换器

13a、13b 电阻器

13c 误差放大器

13d 比较器

13e RS触发器

13f 电平移位器

13g NMOSFET

13h 线圈

13i 二极管

14 DC/DC转换器

15 微计算机

16 驱动器

17 电动机

18 过零检测电路

19 输入电抗器

20 继电器开关

100 半导体集成电路装置(过零IC)

100a 第一芯片

100b 第二芯片

100c 岛

100d 模塑树脂

100e、100f 支撑框架

110 AC监测单元

111至115 电阻器

116 NMOSFET

117 PMOSFET

118 二极管

120 峰值检测单元

121、122 电阻器

123、124 电容器

125 比较器

130 过零检测单元

140 第一输出单元

141、142 逆变器

143NMOSFET

144 电阻器

150 DC监测单元

160 第二输出单元

170 欠压保护单元

180 比较单元

181至184比较器

190 AC波形确定单元

200 印刷线路板

210 铜线

220 焊料

300 半导体集成电路装置(过零IC)

300a 第一芯片

300b 第二芯片

300c 岛

310 AC监测单元

311至314 电阻器

311a至315a、311b至315b 电阻器

316a、316b NMOSFET

317a、317b PMOSFET

318a、318b 熔丝

320 过零检测单元

321、322 比较器

330 逻辑单元

340 第一输出单元

350 比较单元

360 欠压保护单元

370 输入停止检测单元

371 偏置电源

372 比较器

380 DC监测单元

381至385 电阻器

386 NMOSFET

387 PMOSFET

388 熔丝

390 第二输出单元

400、400X至400Z 高压区域(LDMOSFET区域)

401 反馈电阻(多晶硅电阻)

401 (1)至401(m)单位电阻器

402 场氧化膜

410 p型半导体基板

411 低浓度n型半导体区域

412 高浓度p型半导体区域

413、414 高浓度n型半导体区域

415 场氧化膜

416 栅极氧化膜

417 栅极区域

418 场板

419 低浓度p型半导体区域

510 延时调整单元

520 控制单元

531 内部电阻器

532 外部电阻器

A1、A2 区域

C1、C11 电容器

D1、D11、D12 二极管

P1至P12、P21至P35、P41至P49 焊盘

R 电阻部件

W1至W9、W21至W31 导线

Claims

1.一种过零检测电路，其包括：

峰值检测单元，该峰值检测单元用于检测通过二极管从AC信号输入端子输入的监测目标信号的峰值，从而生成峰值检测信号；和

过零检测单元，该过零检测单元用于根据所述峰值检测信号估计所述AC信号的过零，从而生成过零检测信号。

2.根据权利要求1所述的过零检测电路，还包括监测单元，该监测单元用于将所述监测目标信号调整为能够适合输入到所述峰值检测单元。

3.根据权利要求1或2所述的过零检测电路，其中，所述过零检测单元对于所述峰值检测信号的周期进行计数并且使用计数值来估计所述AC信号的过零。

4.根据权利要求1或2所述的过零检测电路，还包括：

比较单元，该比较单元用于将所述监测目标信号与多个阈值进行比较从而生成多个比较信号；和

波形确定单元，该波形确定单元用于检测上升沿和下降沿是否都已经出现在所述过零检测信号的一个周期期间的至少一个所述比较信号中，从而生成波形确定信号。

5.根据权利要求4所述的过零检测电路，其中，当所述波形确定信号处于异常确定逻辑电平时，所述过零检测单元停止所述过零检测信号的生成或输出。

6.根据权利要求1或2所述的过零检测电路，其中，如果所述峰值检测信号的逻辑电平被切换，并且切换之后的所述逻辑电平未保持预定时间段，则所述过零检测单元忽略所述逻辑电平的所述切换。

7.一种半导体集成电路装置，其包括构成根据权利要求1至6中任一项所述的过零检测电路的电路元件的至少一部分的集成。

8.根据权利要求7所述的半导体集成电路装置，其中，接收所述监测目标信号的输入的第一外部端子与邻近所述第一外部端子的第二外部端子之间的端子间距离大于其他外部端子之间的端子间距离。

9.根据权利要求7所述的半导体集成电路装置，还包括集成的AC/DC转换器，该集成的AC/DC转换器用于根据作为AC信号而输入的AC电压来生成第一DC电压。

10.根据权利要求9所述的半导体集成电路装置，还包括集成的DC/DC转换器，该集成的DC/DC转换器用于根据所述第一DC电压生成第二DC电压。

11.根据权利要求7所述的半导体集成电路装置，还包括：

第一芯片，在该第一芯片中集成监测单元，该监测单元用于将所述监测目标信号调整为能够适合输入到所述峰值监测单元，和

第二芯片，在该第二芯片中集成所述峰值检测单元和所述过零检测单元，其中

所述第一芯片和所述第二芯片利用模制树脂密封。

12.一种电子设备，其包括：

整流单元，该整流单元用于对AC电压进行正常整流或倍压整流，以生成整流电压；

过零检测电路，该过零检测电路用于检测所述AC电压的过零；以及

微计算机，该微计算机用于根据所述过零检测电路的检测结果来控制负载的驱动，其中，

所述过零检测电路是根据权利要求1所述的过零检测电路，或者是使用根据权利要求7至11中的任一项所述的半导体集成电路装置形成的过零检测电路。

13.根据权利要求12所述的电子设备，其中，所述整流单元包括串联连接在整流电压的输出端子和接地端子之间的第一电容器和第二电容器，并且第一电容器和第二电容器的连接节点连接到从其引出监测目标信号的节点。

14.根据权利要求12所述的电子设备，其中，所述过零检测电路相对于与所述微计算机公用的接地电压进行操作。

15.根据权利要求12所述的电子设备，其中，所述负载是电动机或三端双向可控硅开关元件。