CN114630510B - 一种多层电路板的单张芯板对位方法 - Google Patents
一种多层电路板的单张芯板对位方法 Download PDFInfo
- Publication number
- CN114630510B CN114630510B CN202011475890.3A CN202011475890A CN114630510B CN 114630510 B CN114630510 B CN 114630510B CN 202011475890 A CN202011475890 A CN 202011475890A CN 114630510 B CN114630510 B CN 114630510B
- Authority
- CN
- China
- Prior art keywords
- single core
- area
- precision
- auxiliary
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000010030 laminating Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 144
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000003475 lamination Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 101100134058 Caenorhabditis elegans nth-1 gene Proteins 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请提供了一种多层电路板的单张芯板对位方法,包括:先确定单张芯板的设定表面的精密区域,单张芯板的设定表面的精密区域具有精密区域靶标,单张芯板的辅助区域具有辅助靶标;将参考板的单张芯板安装至叠板机;获取参考板的单张芯板的精密区域靶标的第一坐标与辅助靶标的第二坐标;然后将第N层单张芯板运送至叠板机,N≥2;获取第N层单张芯板的精密区域靶标的第三坐标和辅助靶标的第四坐标;然后将第N层单张芯板与第N‑1层单张芯板叠置,使第三坐标与第一坐标之间的偏差不大于第一设定阈值A,且第四坐标与第二坐标之间的偏差不大于第二设定阈值B。以减少各单张芯板之间的层偏,减少多层电路板的整体层偏,提高多层电路板的出线密度。
Description
技术领域
本申请涉及电子设备技术领域,尤其涉及到一种多层电路板的单张芯板对位方法。
背景技术
随着科技的发展,电子设备的功能越来越丰富,也越来越趋于小型化,因此,单面电路板或者双面电路板已经无法满足需求。因此,多层电路板越来越多的应用到电子设备中,电路板内部也需要设置多层线路,以实现电路板的小型化。在多层电路板制备过程中,可以先制备具有电路图案的单张芯板,再将各个单张芯板叠压形成多层电路板。各单张芯板之间的对位精度,直接影响了多层电路板的整体层偏能力,进而影响高密出线设计。图1a为多层电路板的设计剖面图,图1b为多层电路板的层偏影响示意图,如图1b所示,多层电路板的实际层偏,使导电通孔到不同网络的金属层的边缘的距离偏离图1a的设计值h1、h2,造成短路风险。设计时为配合多层板的层偏能力,需要将图中h1、h2距离设计足够大,以避免不同网络间的短路风险,进而阻碍多层电路板向高密、小型化的演进。
在将各单张芯板进行叠压时,各层之间的对位精度是影响上述多层电路板的整体层偏能力的重要因素。现有技术中,采用铆钉等机械对位的方式对各单张芯板进行对位,图3为现有技术中采用铆钉定位的流程示意图,如图所示,先在单张芯板上制作铆钉孔、然后根据需求选择合适的单张芯板,按照顺序将上述单张芯板套入铆钉机,利用铆钉机铆合多个单张芯板,之后进行压板,以实现多层电路板的各个单张芯板的叠压。上述过程中,在各个单张芯板制作铆钉孔的重复精度,铆钉机上下模精度等都会影响单张芯板之间对位精度。导致现有技术中多层电路板的层偏较大,多层电路板的出线密度较低。
发明内容
本申请提供了一种多层电路板的单张芯板对位方法,以减少各单张芯板之间的层偏,减少多层电路板的整体层偏,提高多层电路板的出线密度。
本申请提供了一种多层电路板的单张芯板对位方法,该方法应用于制备多层电路板时,将用于制备多层电路板的多张单张芯板进行对位。该方法具体包括:先确定单张芯板的设定表面的精密区域和辅助区域,上述精密区域具有精密区域靶标,上述辅助区域包括辅助靶标;将参考板的单张芯板安装至叠板机,该参考板指的是安装第N层单张芯板时用于作为对位参考的单张芯板;获取参考板的单张芯板的精密区域靶标的第一坐标与辅助靶标的第二坐标,具体可以通过镜头扫描单张芯板的表面形貌,进行图像处理和数据分析,获取上述第一坐标和第二坐标;然后将第N层单张芯板运送至叠板机,N≥2;获取第N层单张芯板的精密区域靶标的第三坐标和辅助靶标的第四坐标,上述第三坐标和第四坐标的获取方式与第一坐标和第二坐标获取方式类似,也可以采用镜头获取表面形貌图像,然后计算得到;然后将第N层单张芯板与第N-1层单张芯板叠置,使第三坐标与第一坐标之间的偏差不大于第一设定阈值A,且第四坐标与第二坐标之间的偏差不大于第二设定阈值B。该方案可以使多层电路板的单张芯板对位方法,将精密区域作为对位参考,进行对位,保证精密区域的对位精度,从而可以提高多层电路板整体的对位精度,因此该方案可以减少各单张芯板之间的层偏,减少多层电路板的整体层偏,提高多层电路板的出线密度。
一种技术方案中,确定单张芯板的设定表面的精密区域和辅助区域,上述精密区域具有精密区域靶标,上述辅助区域包括辅助区域靶标,具体包括:在单张芯板的设定表面的上述精密区域制作精密区域靶标,在单张芯板的辅助区域制作辅助靶标,该方案中,根据需求在单张芯板制作上述精密区域靶标和辅助靶标,以便于后续对位工艺。
或者,另一种技术方案中,上述精密区域靶标和辅助靶标除了可以通过后续工艺进行制备以外,还可以利用单张芯板上已经具有的结构,通过定义具有设定特征的图形作为靶标,来形成精密区域靶标和辅助靶标。也就是可以在单张芯板的设定表面的精密区域定义精密区域靶标,在单张芯板的辅助区域定义辅助靶标。该技术方案中,减少了制备靶标的工艺,多层电路板的单张芯板的对位效率较高。
上述对位用的精密区域为最精密区域,每个单张芯板包括多个导电通孔的位置,导电通孔到与该导电通孔位于不同网络的金属层的边缘的距离较小的区域,即为单张芯板的精密区域,上述导电通孔到与该导电通孔位于不同网络的金属层的边缘的距离最小的区域,即为单张芯板的最精密区域。上述辅助区域的具体位置也不做限制,可以为单张芯板的边缘,或者,上述辅助区域还可以为单张芯板的次精密区域,次精密区域指的是导电通孔到与该导电通孔位于不同网络的金属层的边缘的距离仅大于最精密区域上述距离的区域,当辅助区域为次精密区域时,以最精密区域和次精密区域都作为对位基准,则除了提升了最精密区域的对位精度,还提升了次精密区域的对位精度,可以提升多层电路板的整体对位精度。
上述第一设定阈值A与第二设定阈值B满足:A≤B,也就是说,在对位过程中,要优先保证精密区域的对位精度。
每个单张芯板包括两个表面,上述两个表面分别为第一表面和第二表面,可以先判断两个表面中,哪一个表面的密度较大,就选择该表面作为设定表面,也就是利用该表面进行对位,从而提高对位精度。具体可以计算第一表面的精密区域的导电通孔到与该导电通孔位于不同网络的金属层的边缘的第一最小距离,第二表面的精密区域的导电通孔到与该导电通孔位于不同网络的金属层的边缘的第二最小距离;当第一最小距离小于第二最小距离时,确定第一表面为设定表面;当第一最小距离大于第二最小距离时,确定第二表面为设定表面。
另一种技术方案中,当上述第一表面与第二表面的精密区域的密度相同时,还可以参考单张芯板两个表面的精密区域来进行对位,提高多层电路板的对位精度。具体的,计算第一表面的精密区域的导电通孔到与该导电通孔位于不同网络的金属层的边缘的第一最小距离,第二表面的精密区域的导电通孔到与该导电通孔位于不同网络的金属层的边缘的第二最小距离;当第一最小距离等于第二最小距离时,第一表面和第二表面都为设定表面;第一坐标和第三坐标为所在单张芯板的第一表面的精密区域靶标与第二表面的精密区域靶标的拟合中心坐标。
该方案中,上述拟合中心坐标可以为第一表面精密区域靶标的坐标和第二表面的精密区域靶标的坐标的平均值;或者,上述拟合中心坐标还可以为第一表面的图像与第二表面的图像重叠后,精密区域靶标的中心的坐标。总之,上述确定上述拟合中心坐标是通过第一表面的精密区域靶标和第二表面的精密区域靶标确定的。该方案可以兼顾两个表面的精密区域的对位情况,有利于提高对位精度。
在对位过程中,将第N层单张芯板进行对位时,可以参考与第N层单张芯板相邻的第N-1层单张芯板,从而可以保证相邻的两层单张芯板的对位精度。防止在对位过程中,第一层单张芯板出现移动,导致出现由此产生的层偏。
另一种技术方案中,还可以使相邻的两个表面作为相对的参考,以进行对位。具体的,分别获取各个单张芯板的第一表面的精密区域靶标和辅助靶标,以及第二表面的精密区域靶标和辅助靶标。在进行对位时,可以使第N-1层单张芯板朝向第N层单张芯板的一侧表面的第一坐标和第二坐标,与第N层单张芯板朝向第N-1层单张芯板的一侧表面的第三坐标和第四坐标进行对位,从而进一步的提高对位精准。
附图说明
图1a为多层电路板的设计剖面图;
图1b为多层电路板的层偏影响示意图;
图2为现有技术中单张芯板的一种表面结构示意;
图3为本申请实施例中多层电路板的单张芯板对位方法的流程图;
图4为本申请实施例中多层电路板的一种截面结构示意图;
图5为本申请实施例中单张芯板的一种表面结构示意图;
图6为本申请实施例中多层电路板的一种局部截面放大图;
图7a和图7b分别为本申请实施例中单张芯板的图案的局部放大图;
图8为本申请实施例中镜头与单张芯板的另一种配合示意图;
图9为本申请实施例中多层电路板的单张芯板的一种层叠示意图;
图10为本申请实施例中单张芯板的另一种表面结构示意图;
图11为本申请实施例中单张芯板的一种截面结构示意图;
图12为本申请实施例中镜头与单张芯板的另一种配合示意图;
图13为本申请实施例中多层电路板的单张芯板另一种层叠示意图;
图14为本申请实施例中多层电路板的单张芯板另一种层叠示意图;
图15为本申请实施例中图多层电路板的单张芯板另一种层叠示意图;
图16为本申请实施例中多层电路板的局部截面放大图。
附图说明:
100-单张芯板; 110-板边靶标;
120-板中心; 130-精密区域;
131-最精密区域; 132-次精密区域;
140-金属层; 141-铜片;
142-走线; 150-精密区域靶标;
160-辅助靶标; 170-第一表面;
180-第二表面; 200-半固化片;
300-导电通孔; 400-镜头。
具体实施方式
以下实施例中所使用的术语只是为了描述特定实施例的目的,而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样,单数表达形式“一个”、“一种”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式,除非其上下文中明确地有相反指示。
在本说明书中描述的参考“一个实施例”或“具体的实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。
为了方便理解本申请实施例提供的多层电路板的单张芯板对位方法,下面首先介绍一下其应用场景。随着多层电路板的需求越来越多,且对多层电路板的出线密度要求越来越高,对于多层电路板制备工艺也提出了越来越高的要求,以利于实现电子设备的小型化。具体制备多层电路板时,需要单独制备单张芯板,再将各个单张芯板叠压形成多层电路板,在将各个单张芯板叠压时,多层电路板的各个单张芯板的对位精度直接影响了多层电路板的出线密度。图2为现有技术中单张芯板的一种表面结构示意,如图2所示,现有技术中,利用单张芯板100的板边靶标110来模拟单张芯板100的板中心120作为对位中心,进行对位,该方法理论上单张芯板100的板中心120为对位精度最优的位置,然而,受单张芯板100的涨缩比不同的影响,与板中心120距离越远的区域,误差越大。而单张芯板100的精密区域130未必位于板中心120,因此,多层电路板的对位精度还有待提高,因此,本申请提出了一种多层电路板的单张芯板对位方法,下面列举具体的实施例来说明上述方法。
图3为本申请实施例中多层电路板的单张芯板对位方法的流程图,如图3所示,多层电路板的单张芯板对位方法包括以下步骤:
步骤S101、确定单张芯板的设定表面的精密区域,上述精密区域具有精密区域靶标,上述辅助区域包括辅助靶标;
图4为本申请实施例中多层电路板的一种截面结构示意图,如图4所示,多层电路板包括多个单张芯板100,相邻的单张芯板100之间还设置有半固化片200,以实现相邻单张芯板100之间的固定。为了实现多层电路板的各个单张芯板100之间实现导电连接,需要在多层电路板上制备导电通孔300,该导电通孔300与单张芯板100的金属层140的设定线路电连接。因此,在设计上述单张芯板100时,除了在单张芯板100表面设置金属层140的图案以外,还要设计上述导电通孔300的位置。因此,在将各个单张芯板100叠压的时候,需要使单张芯板100的上述导电通孔300所在的区域较为精准的对位,才可以在设计单张芯板100的走线142图案时,走线142图案设计的较为密集。图5为本申请实施例中单张芯板100的一种表面结构示意图,图6为本申请实施例中多层电路板的截面结构示意图,结合图5和图6,单张芯板100的表面具有金属层140,金属层140包括多个铜片141和多个走线142。上述金属层140的多个铜片141和多个走线142可以形成多个不同的网络,每个导电通孔300位于其中一个网络,该导电通孔300与同一网络中的金属层140的距离可以不限,但是需要保证导电通孔300到与导电通孔300位于不同网络的金属层140的距离大于设定值。图7a和图7b分别为本申请实施例中单张芯板100的金属层140的局部放大图,结合图6、图7a和图7b,图中的h1为导电通孔300到与该导电通孔300位于不同网络的金属层140的铜片141边缘的距离,图中的h2为导电通孔300到与该导电通孔300位于不同网络的金属层140的走线142边缘的距离。每个单张芯板100包括多个导电通孔300的位置,导电通孔300到与该导电通孔300位于不同网络的金属层140的边缘的距离较小的区域,即为单张芯板100的精密区域130,如图5所示。值得说明的是,同一多层电路板的单张芯板100的精密区域130在堆叠之后相互覆盖,也就是说,上述精密区域130为多层电路板的精密区域130,是相对于同一个或者同一组的导电通孔300的精密区域130,因此,再将各个单张芯板100以精密区域130为对位标准时,才可以保证多层电路板的整体层偏较小。具体的实施例中,上述精密区域130可以为最精密区域131,即导电通孔300到与该导电通孔300位于不同网络的金属层140的边缘的距离最小的区域,保证该区域的对位精度,则可以提高整个多层电路板的层间对位精度。
步骤S102、将参考板的单张芯板安装至叠板机;
步骤S103、获取参考板的单张芯板的精密区域靶标的第一坐标与辅助靶标的第二坐标;
图8为本申请实施例中镜头与单张芯板的另一种配合示意图,如图8所示。上述叠板机(图中未示出)具有镜头400和与镜头400连接的控制器(图中未示出),上述控制器可以控制镜头400对上述参考板的单张芯板100进行拍照,获取参考板的单张芯板100的表面形貌,并识别精密区域靶标150和辅助靶标160,计算得到上述精密区域靶标150的第一坐标与辅助靶标160的第二坐标。
步骤S104、将第N层单张芯板运送至叠板机,N≥2;
具体可以利用机械手将单张芯板运送至叠板机的工作台区域,具体可以搬运至参考板所在的区域。
步骤S105、获取第N层单张芯板的精密区域靶标的第三坐标和辅助靶标的第四坐标;
请继续参考图8,叠板机的控制器还可以控制镜头400对上述第N层单张芯板100进行拍照,获取第N层单张芯板100的表面形貌,并识别精密区域靶标150和辅助靶标160,计算得到上述精密区域靶标150的第三坐标与辅助靶标160的第四坐标。
步骤S106、将第N层单张芯板与第N-1层单张芯板叠置,使第三坐标与第一坐标之间的偏差不大于第一设定阈值A,且第四坐标与第二坐标之间的偏差不大于第二设定阈值B。
图9为本申请实施例中多层电路板的单张芯板的一种层叠示意图,如图所示,控制器控制机械手搬运单张芯板100运动,使第三坐标靠近第一坐标,且使第三坐标与第一坐标之间的偏差不大于第一设定阈值A,此外,使第四坐标靠近第二坐标,且使第四坐标与第二坐标之间的偏差不大于第二设定阈值B。从而认为第N层单张芯板100与参考板完成对位,将第N层单张芯板100与第N-1层单张芯板100叠置,从而完成第N层单张芯板100与第N-1层单张芯板100之间的叠置,依次类推,完成多层电路板的各个单张芯板100的对位,之后则可以进行压合,以将各层单张芯板100固定成多层电路板,再进行钻孔得后续工艺。
具体的实施例中,请继续参考图5,单张芯板100的精密区域130具有精密区域靶标150,辅助区域具有辅助靶标160。步骤S101具体通过在单张芯板100的设定表面的精密区域130制作精密区域靶标150,在辅助区域制作辅助靶标。则在后续步骤中实现层间对位时,可以利用精密区域靶标150和辅助靶标作为对位基准。辅助区域可以位于单张芯板100的边缘或者次精密区域132。如图5所示的实施例中,辅助区域即位于单张芯板100的边缘,此外,图10为本申请实施例中单张芯板的另一种表面结构示意图,如图10所示,单张芯板100包括最精密区域131和次精密区域132,精密区域靶标150位于最精密区域131,辅助靶标160位于次精密区域132。上述次精密区域132指的是导电通孔300到单张芯板100的与该导电通孔300位于不同网络的金属层140的边缘距离仅小于上述最精密区域131的导电通孔300到与该导电通孔300位于不同网络的金属层140的边缘的距离的区域,该方案则除了可以保证最精密区域131的对位精度以外,还可以保证次精密区域132的对位精度,则多层电路板整体的层间对位精度较高。利用精密区域靶标150与辅助靶标160配合,则可以提高多层电路板的层间对位精度。
对于上述精密区域靶标和辅助靶标,可以在相应位置制作额外的靶标;或者,可以根据单张芯板的设定表面的图形,选择合适的图案的图形作为靶标。也就是说可以在单张芯板的设定表面的精密区域定义精密区域靶标,在单张芯板的辅助区域定义辅助靶标。即无需制作单张芯板以外的结构,利用其自身结构来选择合适的图形作为靶标即可。该方案减少了制备靶标的工艺流程,有利于提高工艺效率。
具体的,在设计上述第一设定阈值A与第二设定阈值B时,可以使第一设定阈值A与第二设定阈值B满足:A≤B,即在进行层间对位时,需要优先保证精密区域130的对位精度多层电路板的多个单张芯板100叠压时,层间对位精度要求最高的区域为精密区域130。本申请技术方案中,通过在精密区域130制作或定义靶标,利用精密区域130的靶标进行层间对位,因此可以保证精密区域130的对位精度,从而有利于提高整个多层电路板的层间对位精度,减少整体层偏,提高多层电路板的出线密度,有利于实现多层电路板的小型化。具体应用上述多层电路板的单张芯板100对位方法对多层电路板进行单张芯板100对位时,例如,对于高密的BGA(Ball Grid Array,焊球阵列封装)的多层电路板,以单张芯板100的涨缩量为50μm为例,采用本申请技术方案可以使整体层偏收益13μm。
单张芯板100的实际结构中,单张芯板100的两个表面的金属层140的图案不同,因此步骤S101时,可以计算两个表面的每个导电通孔300到与该导电通孔300位于不同网络的金属层140的边缘的距离,选取距离更小的作为对位用的精密区域130,该对位用的精密区域130所在的表面作为对位用的设定表面。图11为本申请实施例中单张芯板100的一种截面结构示意图,如图11所示,单张芯板100包括两个表面,上述两个表面分别为第一表面170和第二表面180。结合图6、图7a和图7b,已知多层电路板的精密区域130所在的位置,则每个单张芯板100也具有与之对应的精密区域130,计算每个单张芯板100上述第一表面170的精密区域130的导电通孔300到与该导电通孔300位于不同网络的金属层140的边缘的距离中的第一最小距离,也就是说计算第一表面170的精密区域130的导电通孔300到与该导电通孔300位于不同网络的金属层140的边缘的每个距离,将上述所有距离进行对比,选取最小值的距离为第一最小距离;以同样的方法,可以计算第二表面180的精密区域130的导电通孔300到与该导电通孔300位于不同网络的金属层140的边缘的距离中的第二最小距离。对比上述第一最小距离和第二最小距离,当第一最小距离小于第二最小距离时,第一表面170为设定表面,即以第一表面170的精密区域130设定的精密区域靶标150作为对位标准。当然,当第一最小距离大于第二最小距离时,第二表面180为设定表面,即以第二表面180的精密区域130设定的精密区域靶标150作为对位标准。
图12为本申请实施例中镜头与单张芯板的另一种配合示意图,如图12所示,在执行步骤S104和S106时,叠板机在单张芯板100的两个表面侧均设置有镜头400,则位于设定表面所在一侧的表面可以获取对应的精密区域靶标150以及辅助靶标160的坐标,以用于实现对位操作。图13为本申请实施例中多层电路板的单张芯板另一种层叠示意图,如图13所示,第1层单张芯板100至第5层单张芯板100的上表面为设定表面,在上表面的精密区域130制作精密区域靶标150来作为对位基准,第6层单张芯板100至第9层单张芯板100的下表面为设定表面,在下表面的精密区域130制作精密区域靶标150来作为对位基准。
该方案中,考虑到每款多层电路板的单张芯板100的设计不同,可以考虑单张芯板100的两侧表面的实际布局情况,选择更为精密的一侧表面作为对位参与层来进行对位,可以优先保证更精密位置的层偏更佳,多层电路板的出线密度更高,产品的小型化程度也得到进一步的提升。具体的,多层电路板的整体层偏可以收益20~40μm,即导电通孔300到与该导电通孔300位于不同网络的金属层140的边缘的距离设计可缩短20~40μm,可以在较大程度上提高多层电路板的密度。
当执行步骤S101时,即在计算两个表面的精密区域130的第一最小距离和第二最小距离时,可能存在第一最小距离等于第二最小距离的情况,此时可以认为第一表面170和第二表面180均为设定表面。则在执行步骤S102时,在两个表面均制作精密区域靶标150。在执行步骤S104和S106时,叠板机在单张芯板100的两个表面侧均设置有镜头400,控制器利用镜头400获取单张芯板100的第一表面170的精密区域靶标150的坐标以及第二表面180的精密区域靶标150的坐标,计算上述第一表面170的精密区域靶标150的坐标以及第二表面180的精密区域靶标150的坐标的拟合中心坐标,例如可以取上述第一表面170的精密区域靶标150的坐标以及第二表面180的精密区域靶标150的坐标的平均坐标;或者,控制器利用镜头400获取单张芯板100的第一表面170的图像以及第二表面180的图像,将两个图像叠置,计算两个表面的精密区域靶标150叠置之后的中心的坐标作为拟合中心坐标。上述第一坐标为对应单张芯板100的拟合中心坐标,第三坐标也为对应单张芯板100的拟合中心坐标,用来进行对位操作。图14为本申请实施例中多层电路板的单张芯板另一种层叠示意图,如图14所示,每个单张芯板100的两侧表面均具有精密区域靶标150和辅助靶标160,利用拟合中心坐标进行对位。
一种技术方案中,可以使参考板为第N-1层单张芯板100,也就是说第N层单张芯板100对位时,需要先获取已经对位层叠的第N-1层单张芯板100的第一坐标和第二坐标,再使第N层单张芯板100的第三坐标和第四坐标与第N-1层单张芯板100的第一坐标和第二坐标进行对位,以实现多层电路板的单张芯板100的对位。该方案可以保证相邻层的精密区域130对位较为精准,可以防止第1层单张芯板100在叠板机出现移位时,导致之后对位的单张芯板100的偏差较大,该方案可以每次较好的防止第1层单张芯板100出现移位等问题导致的层偏。
图15为本申请实施例中图多层电路板的单张芯板另一种层叠示意图,如图15所示,再一种技术方案中,以相邻层的相对一侧表面进行对位,即第N层单张芯板100朝向第N-1层单张芯板100的一侧表面的第三坐标和第四对标,与第N-1层单张芯板100朝向第N层的单张芯板100的一侧表面的第一坐标和第二坐标进行对位,从而可以保证相对的表面的对位精度。该方案基于在单张芯板100的两侧表面制作精密区域靶标150以及辅助靶标160的方案的基础上,本申请对此过程不进行赘述。
图16为本申请实施例中多层电路板的局部截面放大图,如图16所示,单张芯板的金属层140包括走线142和铜片141,其中,两层铜片141可以屏蔽两层铜片141之间的走线142的信号,减少不同层的单张芯板的走线142出现串扰的情况。此外,上述铜片141相对于走线142的边缘需要延伸设定距离X,以防止走线142的信号传递至导电通孔300。考虑到多层电路板的单张芯板100在对位时可能存在的层偏,通常需要设计上述铜片141相对于走线142的边缘延伸设计距离为Y,Y≥X,具体的,上述设计距离Y与设定距离X之间的差值为△=Y-X,则Y=X+△。其中,△的值很大程度上取决于多层电路板的层偏能力,本申请技术方案中的层偏能力较强,因此,△的值可以较小,因此,设计距离Y可以设计的较小,从而有利于提高多层电路板的密度。
以上,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (20)
1.一种多层电路板的单张芯板对位方法,其特征在于,包括:
确定单张芯板的设定表面的精密区域和辅助区域,所述精密区域具有精密区域靶标,所述辅助区域具有辅助靶标;
将参考板的所述单张芯板安装至叠板机;
获取参考板的所述单张芯板的所述精密区域靶标的第一坐标与所述辅助靶标的第二坐标;
将第N层所述单张芯板运送至所述叠板机,N≥2;
获取第N层所述单张芯板的精密区域靶标的第三坐标和辅助靶标的第四坐标;
将第N层所述单张芯板与第N-1层单张芯板叠置,使所述第三坐标与所述第一坐标之间的偏差不大于第一设定阈值A,且所述第四坐标与所述第二坐标之间的偏差不大于第二设定阈值B;
所述第一设定阈值A与所述第二设定阈值B满足:A≤B。
2.根据权利要求1所述的对位方法,其特征在于,所述精密区域为最精密区域,所述辅助区域包括单张芯板的边缘或者次精密区域。
3.根据权利要求1或2任一项所述的对位方法,其特征在于,所述单张芯板的两个表面分别为第一表面和第二表面,计算所述第一表面的精密区域的导电通孔到与所述导电通孔位于不同网络的金属层的边缘的第一最小距离,所述第二表面的精密区域的导电通孔到与所述导电通孔位于不同网络的金属层的边缘的第二最小距离;
当所述第一最小距离小于所述第二最小距离时,确定所述第一表面为设定表面;
当所述第一最小距离大于所述第二最小距离时,确定所述第二表面为设定表面。
4.根据权利要求1或2任一项所述的对位方法,其特征在于,所述单张芯板的两个表面分别为第一表面和第二表面,计算所述第一表面的精密区域的导电通孔到与所述导电通孔位于不同网络的金属层的边缘的第一最小距离,所述第二表面的精密区域的导电通孔到与所述导电通孔位于不同网络的金属层的边缘的第二最小距离;
当所述第一最小距离等于所述第二最小距离时,所述第一表面和所述第二表面都为设定表面;
所述第一坐标和所述第三坐标为所在单张芯板的所述第一表面的精密区域靶标与所述第二表面的精密区域靶标的拟合中心坐标。
5.根据权利要求3所述的对位方法,其特征在于,所述单张芯板的两个表面分别为第一表面和第二表面,计算所述第一表面的精密区域的导电通孔到与所述导电通孔位于不同网络的金属层的边缘的第一最小距离,所述第二表面的精密区域的导电通孔到与所述导电通孔位于不同网络的金属层的边缘的第二最小距离;
当所述第一最小距离等于所述第二最小距离时,所述第一表面和所述第二表面都为设定表面;
所述第一坐标和所述第三坐标为所在单张芯板的所述第一表面的精密区域靶标与所述第二表面的精密区域靶标的拟合中心坐标。
6.根据权利要求1或2所述的对位方法,其特征在于,对于第N层所述单张芯板,所述参考板的所述单张芯板为第N-1层所述单张芯板。
7.根据权利要求3所述的对位方法,其特征在于,对于第N层所述单张芯板,所述参考板的所述单张芯板为第N-1层所述单张芯板。
8.根据权利要求4所述的对位方法,其特征在于,对于第N层所述单张芯板,所述参考板的所述单张芯板为第N-1层所述单张芯板。
9.根据权利要求5所述的对位方法,其特征在于,对于第N层所述单张芯板,所述参考板的所述单张芯板为第N-1层所述单张芯板。
10.根据权利要求6所述的对位方法,其特征在于,所述第一坐标和所述第二坐标位于所述第N-1层所述单张芯板朝向所述第N层所述单张芯板的一侧表面;所述第三坐标和所述第四坐标位于所述第N层所述单张芯板朝向所述第N-1层所述单张芯板的一侧表面。
11.根据权利要求1或2所述的对位方法,其特征在于,所述确定单张芯板的设定表面的精密区域和辅助区域,所述单张芯板的设定表面的精密区域具有精密区域靶标,单张芯板的辅助区域具有辅助区域靶标,具体包括:
在所述单张芯板的所述设定表面的所述精密区域制作精密区域靶标,在单张芯板的辅助区域制作辅助靶标。
12.根据权利要求3所述的对位方法,其特征在于,所述确定单张芯板的设定表面的精密区域和辅助区域,所述单张芯板的设定表面的精密区域具有精密区域靶标,单张芯板的辅助区域具有辅助区域靶标,具体包括:
在所述单张芯板的所述设定表面的所述精密区域制作精密区域靶标,在单张芯板的辅助区域制作辅助靶标。
13.根据权利要求4所述的对位方法,其特征在于,所述确定单张芯板的设定表面的精密区域和辅助区域,所述单张芯板的设定表面的精密区域具有精密区域靶标,单张芯板的辅助区域具有辅助区域靶标,具体包括:
在所述单张芯板的所述设定表面的所述精密区域制作精密区域靶标,在单张芯板的辅助区域制作辅助靶标。
14.根据权利要求6所述的对位方法,其特征在于,所述确定单张芯板的设定表面的精密区域和辅助区域,所述单张芯板的设定表面的精密区域具有精密区域靶标,单张芯板的辅助区域具有辅助区域靶标,具体包括:
在所述单张芯板的所述设定表面的所述精密区域制作精密区域靶标,在单张芯板的辅助区域制作辅助靶标。
15.根据权利要求11所述的对位方法,其特征在于,所述确定单张芯板的设定表面的精密区域和辅助区域,所述单张芯板的设定表面的精密区域具有精密区域靶标,单张芯板的辅助区域具有辅助区域靶标,具体包括:
在所述单张芯板的所述设定表面的所述精密区域制作精密区域靶标,在单张芯板的辅助区域制作辅助靶标。
16.根据权利要求1或2所述的对位方法,其特征在于,所述确定单张芯板的设定表面的精密区域和辅助区域,所述单张芯板的设定表面的精密区域具有精密区域靶标,单张芯板的辅助区域具有辅助区域靶标,具体包括:
在所述单张芯板的所述设定表面的所述精密区域定义精密区域靶标,在所述单张芯板的辅助区域定义辅助靶标。
17.根据权利要求3所述的对位方法,其特征在于,所述确定单张芯板的设定表面的精密区域和辅助区域,所述单张芯板的设定表面的精密区域具有精密区域靶标,单张芯板的辅助区域具有辅助区域靶标,具体包括:
在所述单张芯板的所述设定表面的所述精密区域定义精密区域靶标,在所述单张芯板的辅助区域定义辅助靶标。
18.根据权利要求4所述的对位方法,其特征在于,所述确定单张芯板的设定表面的精密区域和辅助区域,所述单张芯板的设定表面的精密区域具有精密区域靶标,单张芯板的辅助区域具有辅助区域靶标,具体包括:
在所述单张芯板的所述设定表面的所述精密区域定义精密区域靶标,在所述单张芯板的辅助区域定义辅助靶标。
19.根据权利要求6所述的对位方法,其特征在于,所述确定单张芯板的设定表面的精密区域和辅助区域,所述单张芯板的设定表面的精密区域具有精密区域靶标,单张芯板的辅助区域具有辅助区域靶标,具体包括:
在所述单张芯板的所述设定表面的所述精密区域定义精密区域靶标,在所述单张芯板的辅助区域定义辅助靶标。
20.根据权利要求11所述的对位方法,其特征在于,所述确定单张芯板的设定表面的精密区域和辅助区域,所述单张芯板的设定表面的精密区域具有精密区域靶标,单张芯板的辅助区域具有辅助区域靶标,具体包括:
在所述单张芯板的所述设定表面的所述精密区域定义精密区域靶标,在所述单张芯板的辅助区域定义辅助靶标。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011475890.3A CN114630510B (zh) | 2020-12-14 | 2020-12-14 | 一种多层电路板的单张芯板对位方法 |
PCT/CN2021/135377 WO2022127619A1 (zh) | 2020-12-14 | 2021-12-03 | 一种多层电路板的单张芯板对位方法 |
EP21905548.0A EP4262331A1 (en) | 2020-12-14 | 2021-12-03 | Single core board alignment method for multi-layer circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011475890.3A CN114630510B (zh) | 2020-12-14 | 2020-12-14 | 一种多层电路板的单张芯板对位方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114630510A CN114630510A (zh) | 2022-06-14 |
CN114630510B true CN114630510B (zh) | 2024-04-12 |
Family
ID=81896540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011475890.3A Active CN114630510B (zh) | 2020-12-14 | 2020-12-14 | 一种多层电路板的单张芯板对位方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP4262331A1 (zh) |
CN (1) | CN114630510B (zh) |
WO (1) | WO2022127619A1 (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104023486A (zh) * | 2014-06-11 | 2014-09-03 | 深圳华麟电路技术有限公司 | 软硬多层线路板及其电测定位孔的制作方法 |
CN104270889A (zh) * | 2014-09-28 | 2015-01-07 | 广州兴森快捷电路科技有限公司 | 局部高精度印制线路板及其制备方法 |
CN208079493U (zh) * | 2018-04-23 | 2018-11-09 | 广州兴森快捷电路科技有限公司 | 具有对位结构的印制电路板 |
CN110337199A (zh) * | 2019-04-29 | 2019-10-15 | 惠州中京电子科技有限公司 | 一种软硬结合板高精度成型的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012077288A1 (ja) * | 2010-12-06 | 2012-06-14 | パナソニック株式会社 | 多層配線基板および多層配線基板の製造方法 |
CN107635362B (zh) * | 2017-09-21 | 2019-04-30 | 无锡深南电路有限公司 | 一种提高pcb线路板多层间对位能力的方法 |
CN110769603B (zh) * | 2019-10-15 | 2021-06-08 | 广州美维电子有限公司 | 一种基于八点对位的多层pcb图形曝光对位方法及装置 |
-
2020
- 2020-12-14 CN CN202011475890.3A patent/CN114630510B/zh active Active
-
2021
- 2021-12-03 EP EP21905548.0A patent/EP4262331A1/en active Pending
- 2021-12-03 WO PCT/CN2021/135377 patent/WO2022127619A1/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104023486A (zh) * | 2014-06-11 | 2014-09-03 | 深圳华麟电路技术有限公司 | 软硬多层线路板及其电测定位孔的制作方法 |
CN104270889A (zh) * | 2014-09-28 | 2015-01-07 | 广州兴森快捷电路科技有限公司 | 局部高精度印制线路板及其制备方法 |
CN208079493U (zh) * | 2018-04-23 | 2018-11-09 | 广州兴森快捷电路科技有限公司 | 具有对位结构的印制电路板 |
CN110337199A (zh) * | 2019-04-29 | 2019-10-15 | 惠州中京电子科技有限公司 | 一种软硬结合板高精度成型的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114630510A (zh) | 2022-06-14 |
EP4262331A1 (en) | 2023-10-18 |
WO2022127619A1 (zh) | 2022-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101662895A (zh) | 多层电路板、该电路板的制作方法及其对准度的检测方法 | |
KR101966326B1 (ko) | 다층 경연성 인쇄회로기판 및 그 제조방법 | |
CN101472405B (zh) | 多层电路板的制作方法 | |
CN101309559B (zh) | 多层印刷电路板及其设计方法和终端产品主板 | |
CN102056414A (zh) | 印刷电路板的制作方法 | |
US20130161079A1 (en) | Multi-layer wiring substrate and manufacturing method thereof | |
JP2015012022A (ja) | プリント配線板 | |
KR20110066044A (ko) | 다층인쇄회로기판 및 그 제조방법 | |
TW201410097A (zh) | 柔性多層電路板及其製作方法 | |
CN105430944A (zh) | 多层印刷电路板的制作方法及多层印刷电路板 | |
CN114630510B (zh) | 一种多层电路板的单张芯板对位方法 | |
US20220232709A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
CN105744739A (zh) | 印刷电路板及其制造方法 | |
CN112087887B (zh) | 通过组合评估垫型和孔型对准标记来对准部件承载件结构 | |
JP2009099773A (ja) | シールド付回路配線基板 | |
CN116095988A (zh) | 多阶hdi印刷电路板的制作工艺以及印刷电路板 | |
JP5359757B2 (ja) | 多層プリント配線板の位置認識マーク | |
JP2006324378A (ja) | 多層プリント配線板およびその製造方法 | |
CN110708894B (zh) | 一种hdi板的制作方法 | |
CN110708896B (zh) | 一种hdi板的制作方法 | |
CN112504183B (zh) | 一种孔偏检测方法 | |
US9668362B2 (en) | Multilayer printed circuit board and method of manufacturing the same | |
JP2015026762A (ja) | プリント配線板 | |
CN110536569B (zh) | 一种避免压合后层偏的pcb板加工方法 | |
JP2000232267A (ja) | 多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |