CN1146043C - 通路结构 - Google Patents

通路结构 Download PDF

Info

Publication number
CN1146043C
CN1146043C CNB971818711A CN97181871A CN1146043C CN 1146043 C CN1146043 C CN 1146043C CN B971818711 A CNB971818711 A CN B971818711A CN 97181871 A CN97181871 A CN 97181871A CN 1146043 C CN1146043 C CN 1146043C
Authority
CN
China
Prior art keywords
hole
substrate
path
access structure
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971818711A
Other languages
English (en)
Other versions
CN1247635A (zh
Inventor
H����ɪ����ķ
H·赫瑟尔波姆
P·波德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1247635A publication Critical patent/CN1247635A/zh
Application granted granted Critical
Publication of CN1146043C publication Critical patent/CN1146043C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种通路结构，它是通过在衬底(1)中的通路位置处蚀刻一个通孔(3)并且在孔(3)的倾斜侧壁(8)上设置传输线(25)获得的。传输线(25)通过通路(29)延续至衬底(1)另一表面上的导体(17)，通路(29)设置在衬底底侧的一个薄膜结构的自由部分中。此自由部分是如此的强大，以致于其中可以制备多个通路(29)，从而连接至形成例如一个总线结构的多个平行传输线(25)。大的自由部分可以由一个厚的支撑层(33)辅助支撑，支撑层敷设在孔(3)中各层的顶部。通过在衬底(1)和传输线(25)之间敷设一个隔离的接地平面(19)和一个电介质层(23)，通路孔结构的倾斜侧壁(8)上的传输线可以做成阻抗匹配的。对于单晶硅衬底(1)，通路孔的倾斜侧壁(8)可以采用V型槽蚀刻技术容易地获得。所获得的通路结构特别适于数据传输总线，这不需要降低其通过通路结构的传输线密度。

Description

通路结构
技术领域
本发明涉及一种用于电介质材料的通路结构，即涉及一种用于将不同平面之间的电导体路径电性互连的装置，并且还涉及制造这种通路结构的方法。
背景技术
当设计用于电介质材料的通路结构时，通路则是一种电连接结构，用于连接相邻并且相互平行设置的不同平面中的导体、例如用于多层电路板或其它多层衬底中的导体，这可能存在多种问题。对于厚的衬底，用于数据总线中的平行传输线的通路不能按照与传输线相同的间距设置，原因在于为获得利用导电材料对通路孔进行充分填充所需的通路孔的纵横比。解决这个问题的方法可以是使衬底在要形成通路之处较薄。
因此，在美国专利5322816中公开了一种深的填料孔，采用设置在一个孔的底部的通路，孔具有倾斜的侧壁。此孔是通过硅衬底的异向性蚀刻形成的，其壁用金属材料覆盖，金属材料通过通路连接至衬底另一侧上的金属层。但是，这个孔的上部直径也可能对于要连接至紧密布置的平行传输线而言是太大了。在公告的英国专利申请2150749A中公开了一种类似的结构。
正如美国专利4613891中所公开的，一个集成电路芯片以其有源的上侧安装至一个硅晶片的底侧。在晶片中向下蚀刻出一个具有倾斜壁的孔直到芯片。导电路径在倾斜的壁上延伸并且向上延伸至晶片的顶侧，从而将芯片上的导电连接区连接至其它元件。这种结构不适于要在多片多层芯片模块中使用的通路结构，所述多片多层芯片模块包括可以相互拆装的多个衬底和芯片。
另外，当通过通路传输的信号的频率提高时，即对于高频信号而言，可能难以做到使信号在没有太大劣变/衰减或与其它信号的相互干扰的情况下传输。这些困难则与通路的阻抗未正确匹配的部分是相关的。
一般情况下，为了不使传输的高频信号产生任何太明显的差错，传输线的阻抗不匹配的部分应不超过通过电介质媒体所传输信号的最高频率的波长的1/20。例如，对于10GHz的频率和等于3的有效相对介电常数，波长的1/20等于1/2mm，即500μm。
因此，在从一个元件至另一个元件的电连接路径包括多个通路的情况下，诸如在多层结构中，导电路径可以穿过多个衬底，即穿过多个包含电导体路径的平面，连接路径的阻抗不匹配部分的总长度可能使在这个连接路径上传输的信号产生差错。为了使连接路径的重复的阻抗不匹配的部分不显著地影响接收到的信号，通常要求：
连接路径的每个阻抗不匹配的部分具有小于信号波长的1/20的长度；和
阻抗不匹配的部分各自由阻抗匹配的部分分离开，每个阻抗匹配部分具有大于信号波长的1/2的长度，即，在上述的情况下至少为5mm的距离，这尤其是对于包含重复通路的连接路径而言通常不能保证。
另一个问题是，支承导电路径的电介质媒体可能起到对高频信号的衰减作用。
这些问题的一个公用解决方法是采用被设计成同轴结构的阻抗匹配通路。例如美国专利5266912描述了一种多片模块MCM，它在同轴引线上具有外部连接。
在美国专利5253146中公开了一种同轴屏蔽，其中一个接地的中间导电屏蔽框架固定在两个电路板之间。此框架具有多个通孔，这些通孔围绕连接电路板的同轴电连接器。
在美国专利5338970中公开了另一种实现阻抗匹配的方法，该专利描述了一种多层封装结构，它采用屏蔽技术改善封装结构的高频特性。这是通过采用靠近导电通路设置的屏蔽通路获得的，从而形成了具有可控的特性阻抗的二线式传输线。
但是，例如形成同轴通路结构是非常困难的，这些同轴通路结构的长度或深度远大于其宽度，即具有远大于1的纵横比。例如，在多片模块或MCM的同一侧两个平行的电连接器之间的一般距离为50-75μm，而衬底的厚度在1/2-1mm之间。为了不使传输线在用作包括多个平行电导体路径的信号总线的通路上分散，将需要外径约20μm和长度0.5mm的同轴结构，即其长度对其厚度之比为25∶1的结构，实际上这是很难做到的。
例如，假设需要外尺寸即屏蔽金属的外径为25μm和特性阻抗为50欧姆的同轴结构。还假设屏蔽金属的厚度为3μm。这会导致绝缘体的外径为19μm。另外，假设绝缘体的相对介电常数等于3，根据等式：
Z 0 = 59.97 * 1 / ϵ r * ln ( R / r )
其中εr为绝缘体的相对介电常数，R和r分别为绝缘体的外径和内径，那么对于50欧姆阻抗，内导体的直径为4.5μm。为了用屏蔽金属大致均匀地覆盖25μm孔的壁，在这种情况下需要某种形式的汽相或液相淀积，以实现约26的长度或深度对直径的比率，因为蒸发或类似的方法不能提供所形成的层的良好均匀性。对于具有高导电率的金属，初始的淀积可以从非电镀获得，这可提供非常匀质的但可能较薄的层。
这个层可以借助于电解电镀加厚，但因为迁移和电流限制，将难以保证均匀的厚度。可以由钨W直接从汽相获得很均匀的层。但是，金属钨具有相当高的电阻率，因此可能不适合用作屏蔽材料。
但是，直接从汽相较均匀地淀积聚合物材料“聚酰亚胺(Pyraline)”的绝缘体应是可能的，因为当淀积这种材料时，淀积将单层单层地产生，所以，诸如在这种情况中，按照约20的长度/直径比率获得均匀的淀积也应当是可能的。
最困难的问题与形成内部的中心导体相关。根据上述讨论，4.5μm的直径导致111的长度/直径比率，这又导致用于形成这种很细的插塞可能采用的每种淀积方法将会遇到某种形式的迁移限制，这会导致大的危险，即，在足够厚的金属层被淀积在孔壁的内侧部分上之前，通孔的端部被封闭。
概述
本发明的一个目的是提供一种通路结构，它克服了为传输线的总线或其它密集封装的导体形成通路结构相关的问题，尤其是与同轴通路结构相关的问题。
具体地讲，本发明的一个目的是提供了一种包括电导体的通路结构，它可以做成几乎在其整个长度上形成阻抗匹配，阻抗不匹配的小部分不会影响通过通路结构传输的高频信号。
本发明的另一目的是要提供一种通路结构，它在衬底上需要小的位置或小的面积。
本发明的另一目的是要提供一种通路结构，它允许密集设置的平行导体路径耦合至一衬底的相反表面上的相似导体路径，该通路结构形成导体路径的延续，这种延续是从导体基本上向前沿直线延伸，或者它们基本上位于同一平面内，此平面垂直于导体所在的衬底表面。
本发明的另一目的是要提供一种通路结构，它具有通路导体，用于将密集设置的平行导体路径连接至一衬底的相反表面上的相似导体路径，正如在导体的相同方向上所看到的，通路导体具有与密集设置的导体相同的间距。
另外，本发明的一个目的是要提供一种制造通路结构的方法，它允许通路导体几乎在其整个长度上阻抗匹配，并且允许通路导体按照与总线结构中常规电导体相同的密集间距设置。
为实现基本上阻抗匹配的通路，通路结构不必采用同轴结构。而是，通路通过从衬底的顶表面蚀刻衬底形成，以便获得具有倾斜侧壁的通孔，侧壁从顶表面倾斜。借助于其上设置的一个或多个构图的导体，一根传输线或多根传输线组成的总线从衬底的一个表面沿蚀刻孔的倾斜侧壁延续到相反的表面。借助于直接位于形成传输线的导体之下的一个合适的电介质层且借助于设置在电介质层和衬底之间的一个接地平面，通路结构的电导体的在这些倾斜侧壁上的部分被制成阻抗匹配的。在通孔的底部设有短的阻抗不匹配的电导体，它将倾斜侧壁上的传输线耦连至衬底底表面上的传输线。
通孔的底部可以由一个薄膜结构封闭，此薄膜结构在衬底的底表面上延伸并且包括衬底底表面的传输线。因此，通路导体的短的阻抗不匹配的部分将具有这样的长度，即，它大致对应于为了使这些底表面传输线阻抗匹配所需的各层的总厚度，即例如对应于一个接地平面或接地层与一个电介质层的厚度之和。薄膜的这些层的厚度约为2-10μm，因此具有很高频率的信号可以在不受明显影响的情况下通过通路导体的阻抗不匹配的部分。
因此，总的说来，一种通路结构在两个相反表面的每个表面上具有电导体路径或传输线，即，在前表面或顶表面上形成顶部传输线的前或顶部导体路径和在后表面或底表面上形成底部传输线的后或底部导体路径，通路结构是在一个衬底中制备的，此衬底通常是电绝缘的或至少半电绝缘的，并且在一般情况下具有薄的大致平板形状。例如，衬底可以是三维多片模块中使用的通路芯片，用于电性互连此模块的不同平面或不同的叠置衬底，或者该衬底是三维多片模块中的衬底之一，这些衬底在多个平行的平面中尤其是在顶表面和底表面上具有电导体并且承载由导体互连的电子元件。尤其是，衬底可以由未掺杂的单晶硅制成并且可以是例如制造集成电路所使用类型的硅芯片。
在衬底中制备一个通孔，它具有从前表面的一个顶部开口向下至衬底后表面的一个底部开口倾斜的侧壁。侧壁可以相对于衬底的表面具有例如45-60°的倾角。在单晶硅衬底情况下，孔可以通过异向性蚀刻工艺制备，以便侧壁相对于衬底的表面将具有54.74°的倾角。一层电绝缘的和/或介电性的薄膜覆盖后表面或底表面，通孔相对于底表面是倾斜的，这样后导体路径便位于薄膜的下表面或底表面上。在薄膜中后导体路径的端部设置有第一孔，它从薄膜的底表面延伸并且终止于通孔的底部开口内的一个位置。这个位置可以如此优选，即此孔至通孔的一个侧壁的相邻下边缘具有一个相当大的距离，这个距离例如对应于至少孔的直径。一个电导体路径在顶部导体路径处开始并且沿一个侧壁向下延伸至底部开口到达第一孔。此电导体将优选在薄膜的自由部分的上表面上从侧壁至第一孔或凹口通过一段相当大的距离，这个距离对应于例如至少孔的直径。孔中的导电材料形成一个通路，它将侧壁导体路径和后导体路径电性互连。
为了实现传输线的密集布置和用于直通连接的小的面积，多个通路或至少两个不同的通路设置在通孔的底部。这意味着，单个通路的截面面积必须是通孔的底表面面积的一小部分，例如小于其1/10。侧壁上相应数量的传输线或侧壁导体路径可以连接至通路，每根传输线对应于例如一个单独的通路。于是总体上讲，可以布置至少两个侧壁导体路径以连接至一个相应通路。这两个侧壁导体路径可以平行地和彼此邻近地延伸，以便终止于连接的通路，连接的通路则可以沿与导体路径基本垂直的线设置。这两个侧壁导体路径还可以沿位于与衬底表面垂直的平面中的线延伸，并且它们可以终止于并连接至也位于这个平面中的通路。为了支撑和保护底部开口中电绝缘薄膜的自由部分，可以在通孔内薄膜的上表面的顶部设置一个支撑层，并且延伸至侧壁。
为了形成高频传输线，可以通过向侧壁上侧壁导体路径所在处敷设合适的材料层，将侧壁导体路径制成阻抗匹配的。第一电介质材料层设置在侧壁上和侧壁导体路径的下面。第一导电层直接设置在第一电介质材料层的下面，并且在该结构被使用时拟连接至电信号地线。第一层的电介质材料和厚度可以被选择为使侧壁导体路径阻抗匹配。
还可以通过设置第二导电层使后导体路径阻抗匹配，第二导电层位于电介质薄膜和衬底的底表面之间并且要连接至电信号地线。随后，第二电介质材料层设置在第二导电层和衬底的底表面之间。为了互连两个接地层，在第二电介质材料层中制备有第二孔，第二孔终止于通孔内。这个孔中的导电材料形成一个通路，此通路将第一和第二导电层彼此电连接。
附图简述
下面将参照附图通过非限制性实施例对本发明进行详细描述，附图中：
图1a是一种通路结构的截面示意图；
图1b是图1a中所示的通路结构的俯视示意图，图1a的示意图是沿图1b的线Ia-Ia截取的；
图1c是根据图1a的通路结构的截面示意图，它具有一个附加的层，用于电隔离一个接地层；
图1d是根据图1a的通路结构的截面示意图，它具有一个附加的外保护聚合物层；
图2a是通路结构的另一实施例的截面示意图，它允许密集设置传输线；
图2b是图2a中所示的通路结构的俯视示意图，图2a的示意图是沿图2b的线IIa-IIa截取的；
图3是通路结构的截面示意图，它是按照与图1a大致相同的通路结构制造的，但具有设置于顶表面和底表面上的接地平面的互连；
图4是从上方斜视看到的通路结构的立体图，它允许在四个正交的方向上布置传输线；
图5是多片封装结构的截面示意图，其中可以有益地采用图1a-4的通路。
详细描述
在图1a中显示出一种通路结构的截面。此图示出了单晶硅衬底1的一部分，此衬底已经从其顶表面至底表面被贯穿蚀刻，这种蚀刻是借助于V形槽蚀刻或异向性蚀刻方法实现的，从而形成一个槽3。槽3具有锥形的构形，因此它在衬底顶表面处比在衬底底表面处要宽阔。对于V形槽3相对于衬底1晶向的合适取向，从上方或垂直于衬底1的平面或表面看，槽3将呈矩形，正如在图1b的平面图中可清楚地看到的。因此，在衬底1的顶表面上形成一个大的矩形开口5，而在底表面上形成一个小的矩形开口7，此开口7和上面的开口5是同心的并且形状相似。对于具有<100>表面取向的硅衬底1，V形槽蚀刻的通孔3的四个平坦倾斜的侧壁8、8’具有54.74°的倾角，正如后面将要讨论的。
在衬底1的底表面上设有一个薄膜结构9，此结构包括一个导电的接地平面11，此平面被夹置在两个介电性的或电绝缘的材料层之间，这两个层即内侧的、后面的或上面的层13和外侧的或前面的、下面的或底部的层15。薄膜结构9在孔3下方以基本平坦的和连续的方式延伸，由此桥接该孔的底部开口7。在薄膜结构9的最下面的电介质层15的自由表面上设置有电传输线17。
至少在通孔3的相对置的长侧壁8上，而最好还在短的相对置侧壁8’上以及被蚀刻衬底1的顶表面上已经淀积了一个导电层19，此导电层用作接地平面，并且可以延伸至V形槽3的底表面、薄膜结构9的上侧的或后部的内表面上、其内侧电介质层13的自由的上表面上。当采用这种通路结构时，导电层19被连接至信号地线。导电层19可以通过一个电绝缘层21与衬底1电隔离，参见图1c的截面图，此电绝缘层21直接设置在衬底表面的顶部和导电接地层19的下面，由此它在V形槽3的倾斜侧壁上以及由薄膜结构9的后侧或上表面所构成的槽3的底表面上全区域延伸。
在导电接地层19的顶部，设有一个电介质材料层23，它在衬底1的顶表面上、在槽3的倾斜侧壁上以及其底表面上全区域延伸。传输线或通常所言的电导体路径25在电介质层23的顶部延伸。例如，如图1b中所示，这些传输线在槽3附近及其内可以全部按合适的间距相互平行地设置，并且大致垂直于孔3和其长侧壁8的纵向延伸。这种导体路径25将由此从衬底顶表面沿长的倾斜侧壁8向下延伸至槽3的底表面，并在此终止，其端头稍微越过或超过槽3的底部开口的纵向中心线27。它也可以沿相对的侧壁8向上延续到位于孔3的这一侧的衬底顶表面，但这种情况未在图中示出。中心线27在槽3的纵向方向上、在其底部开口7的平面中并且平行于其长的侧壁8延伸。
由此，在孔3的下部开口7中，传输线25由薄膜结构9和电绝缘层23支承。在此，它们通过通路29被电连接至此结构的底表面上的传输线17。通路29是竖直的或垂直的电导线，诸如插塞或管状结构，它们是通过在通孔上和通孔中淀积导电材料形成的，所述通孔是在介电性的电绝缘层中形成的。由此，通路29穿过位于槽3之底部7区域中的薄膜结构9和电绝缘层23。在图1c所示的通路结构中，通路29随后还将穿过附加的电绝缘层21。通路29可以例如沿中心线27设置，参见图1b。上部的接地层19和薄膜结构9的接地层11未延伸至通路29的区域，即不靠近此区域，但在此处具有合适地和相应设计的孔，以便不具有它们将与通路29电接触的危险。这种孔可以具有与槽3的下部开口7相同的形状或者具有与这个开口相似的形状，并且可以与槽3同心和平行地设置。
图1b显示出传输线25的密集封装，这些传输线位于衬底顶表面上和槽3的长侧壁8上，并且传输线25的基本上直线的构形不需要这些传输线在孔3的侧壁上或其附近有任何“扇形扩展”，这使得通路结构很紧凑并且使得它在衬底1上需要很小的空间或面积。
为了使衬底顶表面上的和槽3中的传输线25以合适的方式实现其阻抗匹配，从而允许高频信号以基本上被屏蔽的和无衰减的方式沿这些传输线传输，要求对直接位于传输线25下面、位于接地层19顶部的电介质层23的厚度进行相应地选择，并且对于传输线25的总长度而言所述厚度基本不变。这意味着，尤其是这个电介质层23的位于长倾斜侧壁8上的部分的厚度，相对于此电介质层23的位于衬底1之上侧的顶部水平表面上的围绕孔3之顶部开口5的部分的厚度而言，最多允许至多以有限的和可再现的方式产生偏差。
图1a-1c的结构的最上层和最下层可以由附加的聚合物层保护，参见图1d的截面图。一个保护性聚合物层31覆盖薄膜结构9的底部的自由表面和底部传输线17的全部区域。另一保护性聚合物层33覆盖电介质层23的上部自由表面和传输线25的全部区域。另外，还可设置最外侧屏蔽或接地平面，这在图中未示出。在这种情况下，将设有与电介质层15和23相似的电介质层，但它们直接位于传输线的电导体的顶表面或底表面上，并且这些电介质层随后分别由与接地层19和11相似的接地层覆盖。在任何情况下，保护层31、33都将是最外层。
通路结构的衬底槽可以做得比图1a-1d中示出的宽度大。由此，在图2a和2b的实施例中，底部开口7的宽度wb增大了。这将使得可以按相同的密度或间距将平行的信号导体或传输线25布置在通路结构3的两个相对的倾斜侧壁8上，就象在某一时间只有一个侧壁是可用的。这显示于图2b的平面图中，它示出了相对的双信号导体35和单信号导体25，二者与图1a-1d中的信号导体相同。于是在这种情况下，通路29将例如沿两根平行的线37设置在槽3的底部开口7中，线37沿槽3的纵向延伸。由此，两根相对的导体35将终止于两个通路29处，其中一个通路位于一根平行线37中，另一个通路位于另一平行线中，这两个通路29还沿两根相关的传输线35的方向位于一条垂直于两根平行线37的线上。在这个实施例中，单导体25可以终止于位于任一线37中的通路29处，参见图2b中的导体39。
通路还可以被布置成用于电互连上部的和下部的接地平面103和109，正如将要参照图3所描述的。这里，槽3被做成具有宽度wb，此宽度大于图1a中所示的宽度，例如与图2a的实施例相同。下部的接地层11和上部的接地层19还延伸至槽3的底部开口7的区域中，在这两层中形成了大致相同的孔，它们彼此平行并且同心。多个短的通路41被设置在槽3底部的两根平行的纵向线中并且将接地层相互电连接，这些通路41基本上只是延伸穿过薄膜结构的内部电介质层13。
在下部的接地层11中，还有处于这个层的孔内的岛43，岛的形状例如大致为矩形。这些岛43恰当地设置在孔内，以便它们与孔的边缘并因此与这个层11的其余部分电隔离。它们还相互隔开适当的距离设置，以便它们相互电隔离。导电的岛43通过下部的短通路45电连接至该结构底侧上的相应传输导体17，短通路45仅仅穿过薄膜结构9的外部绝缘层15。岛43还通过上部的长通路47电连接至该结构顶侧上的传输线25，传输线25延伸至槽3的底部。由此，上部的通路47延伸穿过薄膜结构9的上部的内绝缘层13并穿过位于衬底顶表面上的电介质层23。因此，在这里，通过由岛43连接的两个通路45和47实现了图1a结构中通路29的电连接功能。
如果槽的底部开口7的宽度wb足够大，用作传输线的电导体还可以设置在槽3的倾斜的短边表面8’上。宽度wb甚至可以增大到如此的程度，即，槽的底部和顶部开口7、5呈矩形，矩形的相邻边的长度比接近1∶1，这样孔102就不能被方便地称为“槽”了，图1a-2b的实施例示出的这种长度比约为4∶1。在图4的立体图中示出了大致方形的“槽”3的实施例。这里所示的传输线25被设置在两个相邻的倾斜侧壁上。
上述的结构可以设置在一个芯片或硅晶片中，并且芯片可以用作通路芯片，它将下部衬底的顶表面和位于此通路芯片顶部的衬底的底表面互连。例如，当用于互连三维多片模块MCM中的不同的层时，这种结构在MCM中是很有用的，参见瑞典专利申请9604690-9“集成电路的封装结构”(“A packaging structure for integrated circuits”)。
因此，在图5中示出了一个三维多片模块的截面，此模块具有四个衬底51，在衬底的顶表面上承载有集成电路芯片53和通路芯片55。衬底1顶表面上的定位凸起57与集成电路芯片53和通路芯片55的边缘或角部配合。标号59表示电连接凸起，这些凸起用于将衬底1的表面层连接至各芯片53、55底表面上的导电区域。另外，图5显示出一个通路芯片55与位于通路芯片55顶部上的一个衬底51的对准。这种对准是例如按照瑞典专利申请9604678-4“用于弹性定位的槽中凸起”(“Bumps ingrooves for elastic positioning”)中公开的方式实现的。如果采用这种对准方式，在相应的衬底中即其顶表面和/或其底表面中蚀刻出V形槽61，用于容纳设置在通路芯片55的顶表面上的弹性凸起63。相配合的凸起63和V形槽61可以被设计成还将通路芯片55和位于其上的衬底1相互电连接，这种电连接可以借助于瑞典专利申请9604677-6“高密度电连接器”(“High density electrical connectors”)中公开的装置实现。
图5的通路芯片55具有上述的通路结构，此结构包括深的V形槽3，在槽的倾斜表面上具有电导体。这种通路结构也可以布置在衬底51中，但要倒向。在图示的实施例中，连接至位于其顶部的衬底51的通路芯片55的深V形槽3是沿与此衬底中通路结构的深V形槽相同的垂直线设置的，相配合的对准凸起63和浅V形槽61对称地设置在通路结构的深V形槽3的两侧。
下面将描述上述的通路结构的制备。制备过程将覆盖制造图3中所示类型通路结构所需的所有步骤，这种通路结构具有互连的接地平面11、19，并且还具有直接位于上部接地层19下面的一个绝缘层21(参见图1c)和保护性的聚合物涂层31、33(参见图1d)。这种制备过程还适用于制备图2a-2b的结构。制备过程从单晶的硅晶片或硅衬底1开始。首先在晶片1的两侧表面上敷设氮化硅，氮化硅层是薄的并且在图中是看不到的。一个表面即底表面还敷设了一个聚合物类型的电介质层13，这种聚合物例如苯并环丁烯BCB，敷设采用旋涂和固化方法。采用光致抗蚀剂掩模，对另一表面即顶表面上的氮化硅进行蚀刻，从而形成界定槽3之顶部开口5的尺寸的窗口。掩模窗口的侧边或边缘要与合适的晶向对准，以允许后面的蚀刻步骤按预期的方式进行。随后，采用异向性蚀刻剂例如KOH在约85℃的温度下对晶片进行蚀刻，以形成槽3。
对于具有<100>表面取向的硅晶片，在开口的侧边与优选的晶向精确对准的情况下，通过异向性蚀刻形成的槽3的倾斜壁8、8’相对于晶片的表面呈54.74°的角度。假设这种槽或孔3为倒向的截棱锥形，其较小的下表面的长度lb等于50μm，深度h为500μm，此深度等于衬底1的厚度，那么孔3的顶表面的长度lt为：
lt＝lb+2h/tan54.74°
在这种情况下它等于687μm。
根据用作底表面上的内层13的聚合物，该结构的自由底表面可能需要防止蚀刻剂的腐蚀，例如采用某些合适的掩模材料掩蔽。如果掩模中孔的侧边具有大致相同的长度，硅将被除去而形成了图4的截棱锥。在任何情况下，蚀刻成的孔或槽3终止于晶片的另一表面或底表面上的氮化硅和聚合物薄膜13，氮化硅和聚合物薄膜13将蚀刻而成的孔或槽3的下部开口7进行桥接。
根据上部的接地平面19是否直接与硅衬底1接触，下一步骤将是对已经蚀刻的晶片的表面进行金属化，或者在此之前淀积一层介电性的或电绝缘的材料，参见图1c。这个层可以是氧化硅层，但在要求低介电常数的情况下，所使用的电介质可以是合适的聚合物。
为了在孔的壁和底上非常匀质地淀积这个电介质层21，可以采用某些由汽相或液相升华或沉淀方法。一种合适的材料是上述的聚合物“聚酰亚胺”。在这个电介质层21的顶部形成一个金属化层19之后，并且也在没有淀积任何这种电介质层的情况下金属化之后，需要使所得到的接地平面金属层19在孔3的底部上进行构图，以去除此处的导电材料。由此，在接地平面19中围绕以后要制备通路29、47的位置形成了合适的窗口，所述通路必须与接地平面19很好地电隔离。例如，可以去除孔底部中心部分的所有接地平面金属而形成单个的窗口，此窗口的形状与槽3的底部开口7的形状相似。
这是采用直接蚀刻或采用激光器实现的，但也可以采用等离子体或湿法蚀刻实现，其中采用光致抗蚀剂作掩模。为了获得这种抗蚀剂的合理曝光以及保证孔3的侧壁8、8’的充分覆盖，需要涂敷非常匀质的抗蚀剂。这将需要通过液相或汽相升华方法来淀积或者通过电镀方法来淀积，之所以可以采用电镀方法是因为抗蚀剂被淀积在一个金属层19上。
此后，以与上述相似的方式淀积一个新的电介质层23，之后，采用与上述相同的方法，淀积信号导体金属层并且使其构图，以形成传输线25、35、39。在传输线的电导体的线宽为几十微米的情况下，金属层的一般厚度约为2-4μm，电介质层的厚度约为10μm。
为了增大孔3底部开口7处支承的由初始的氮化硅层和内侧的BCB层13以及从顶表面淀积的金属和电介质层组成的结构的强度，具有暴露的孔3的这个上表面采用苯并环丁烯旋涂，从而形成层33，参见图1d，此层在孔3的中心或底部形成较厚的淀积。在此保护性的和起支撑作用的BCB层33开始固化之后，以与常规的多片模块的薄膜处理相似的方式，在晶片1的背面或底表面开始处理工艺。由此，采用抗蚀剂掩模，用于信号传输的通路29以及(如果接地平面11、19要互连的话)用于接地平面19、11的通路41采用等离子体蚀刻技术进行蚀刻。
在图3的结构中，即使对于信号通路的上部47和接地平面通路41而言电介质层的厚度是不同的，蚀刻也可以在同一步骤中进行，因为用于电介质层的蚀刻材料成分几乎对金属不产生蚀刻。在此步骤之后，就已经形成了通路孔，这些通路孔向上到达上部的接地平面19和上部的信号金属层、即到达传输线25、35、39。当在此步骤之后为形成下部接地平面11和岛43而淀积金属时，所淀积的金属覆盖这些孔并且按照与在多片模块中常规淀积的薄膜衬底中形成通路的相同方式建立通路。这是可能的，因为纵横比可以做成大致取决于电介质层的厚度和通路孔的直径。这与按照相同的节距制造常规通路时可能的纵横比是不同的。在附图中，各层的厚度是夸大的，以使得图示更清楚。总体上讲，用于形成通路的孔将比图中显示的要浅得多。
随后，对现在形成的下部的接地平面11进行构图，以隔离信号通路29或者形成通路岛43。一个电介质层15敷设在此结构的下侧的自由表面上，主要是敷设在下部的接地层11的下表面上。然后，再次向下蚀刻用于通路29、45的通路孔、通过一个或多个相应的聚合物层到达一个金属层或金属部分，此金属层或金属部分可以是图1a和2a所示结构的传输线25、35、39和图3所示结构的通路岛43。此结构的自由下侧或底表面被金属化，以形成相应的通路29、45，并且被构图以在底表面上形成传输线17。最后，一个保护性的聚合物层31被旋涂和固化在底表面上。
在图1a、1c、1d、2a的实施例中，传输线通路29可能长一点或深一点，尤其是当有一个绝缘层直接位于硅衬底1的顶部上时。用于这些通路的孔的蚀刻则将需要长的时间。图3的结构因此可能是合适的，在不需要或不形成用于互连接地平面的通路的情况下也是如此。它将仅仅需要一个附加的步骤，即蚀刻上部的通路孔部分。
在任何情况下，用于蚀刻通路孔的合适的蚀刻剂都将不会损害孔内暴露的接地平面或传输线部分，因为对于电介质材料和金属而言可能获得的蚀刻速率的差异可以做得非常大。
制备工艺的不同步骤概括如下：
1.在两侧表面上敷设氮化硅；
2.在底表面上旋涂聚合物；
3.对顶表面的氮化硅进行构图，以产生适于形成槽的开口；
4.向下蚀刻槽直到底表面上的聚合物；
5.氧化以便在顶表面上形成/淀积绝缘层——仅对应于图1c的实施例；
6.使顶表面金属化；
7.去除槽底上的金属层；
8.在顶表面上淀积电介质层；
9.在顶表面上淀积金属层；
10.对金属层进行构图，以形成导体；
11.在顶表面上旋涂聚合物保护层——仅对应于图1d的实施例；
12.从底表面上蚀刻通路孔——仅对应于图3的实施例；
13.在底表面上淀积金属层，以便还填充通路孔——填充仅仅是图3的实施例需要的；
14.对底表面上的金属层进行构图，以隔离用于传输线的通路或通路岛——通路岛仅仅是图3的实施例需要的；
15.在底表面上淀积电介质层；
16.从底表面上蚀刻通路孔；
17.在底表面上淀积金属层，以便还填充通路孔；
18.对底表面上的金属层进行构图；
19.在底表面上旋涂保护性的聚合物层——仅对应于图1d的实施例。
因此，获得了一种具有通路导体的通路结构，通过使其基本上常规的通路插塞非常非常短以致于通路结构的阻抗不匹配部分的长度减小到大约为薄膜结构的厚度，它可以很好地实现阻抗匹配。通路的阻抗不匹配部分的长度可以容易地变成小于所使用的最短波长的1/20。另外，在所获得的通路结构中，传输线的组装密度可以与安装在衬底顶部的常规数据信号总线一样高。这使得可以降低获得此通路结构所需的空间，又使得可以减小例如多片模块MCM或者三维多片模块的尺寸，所述MCM具有一个衬底，此衬底要求在相对的两个表面之间进行电连接，所述三维多片模块要求模块的相邻平面之间进行电连接。

Claims (14)

1.一种通路结构，包括：
一个电绝缘的或半绝缘的衬底，它具有第一和第二两个相反的表面，即一个前表面和一个后表面；
衬底之第一和第二相反表面的每一个表面上的电导体路径，即前表面上的一个前导体路径和后表面上的一个后导体路径；
衬底中的一个通孔，它具有从前表面上的顶部开口向下朝向衬底后表面上的底部开口倾斜的侧壁；
一层电绝缘薄膜，它覆盖在底部开口的一部分以及侧壁的邻近部分或后表面上，此电绝缘薄膜在通孔内具有一个面向通孔侧壁的自由的表面，
第一孔，它形成在电绝缘薄膜中，并且位于通孔的底部开口内，该第一孔远离侧壁的下边缘，
后导体路径在电绝缘薄膜上延伸至第一孔，
侧壁电导体路径，它电连接至前导体路径并且在倾斜的侧壁之一上延伸至第一孔，
第一孔中的导电通路，此通路将侧壁导体路径和后导体路径电性互连，以及
施加于侧壁上的层，该层包括一电介质材料层和一导电层，当采用此通路结构时，导电层连接至电信号地线，以便使侧壁导体路径阻抗匹配。
2.根据权利要求1的通路结构，其特征在于：通路的截面面积是后表面面积的一小部分。
3.根据权利要求1的通路结构，其特征在于：设置有至少两个不同的通路和连接至相应通路的至少两个侧壁导体路径，其中两个侧壁导体路径彼此邻近延伸，并且终止于沿与导体路径垂直的一条线设置的通路，两个侧壁导体路径沿位于与衬底表面垂直的平面中的线延伸，以便终止于也位于这个平面中的通路。
4.根据权利要求1的通路结构，其特征在于：电绝缘薄膜的自由表面具有一个电绝缘支撑层，此支撑层延伸至侧壁，用于支撑和保护自由表面，以便使自由表面承载至少两个不同的通路。
5.根据权利要求1的通路结构，其特征在于：该通路结构包括一个用于三维多片模块中的通路芯片，以便电性互连该模块的不同平面或不同的叠置衬底。
6.根据权利要求1的通路结构，其特征在于：该通路结构包括三维多片模块中的一个衬底，此衬底承载至少一个电子元件。
7.根据权利要求1的通路结构，其特征在于：侧壁相对于衬底的表面具有54.74°的倾角。
8.根据权利要求1的通路结构，其特征在于：衬底是由单晶硅制成的。
9.根据权利要求1的通路结构，其特征在于：所述衬底是一个芯片或板。
10.根据权利要求1的通路结构，其特征在于：侧壁相对于衬底的表面具有45°-60°的倾角。
11.一种通路结构，包括：
一个电绝缘的或半绝缘的衬底，它具有第一和第二两个相反的表面，即一个前表面和一个后表面；
衬底之第一和第二相反表面的每一个表面上的电导体路径，即前表面上的一个前导体路径和后表面上的一个后导体路径；
衬底中的一个通孔，它具有从前表面上的顶部开口向下朝向衬底后表面上的底部开口倾斜的侧壁；
一层电绝缘薄膜，它延伸于底部开口以及侧壁的邻近部分或后表面上，此电绝缘薄膜在通孔内具有一个面对通孔侧壁的自由的表面，
第一孔，它形成在电绝缘薄膜中，并且位于通孔的底部开口内，
后导体路径，它在电绝缘薄膜上延伸至第一孔，
侧壁电导体路径，它电连接至前导体路径并且在倾斜的侧壁之一上向下延伸至第一孔，
第一孔中的导电通路，此通路将侧壁导体路径和后导体路径电性互连，
第一电介质材料层，它设置于侧壁上并位于侧壁导体路径的下面，
第一导电层，它设置于第一电介质材料层的下面，并且当采用该通路结构时要被连接至电信号地线，和
第一层的电介质材料和厚度被选择为使侧壁导体路径阻抗匹配。
12.根据权利要求11的通路结构，其特征在于：电绝缘薄膜在后表面上延伸，该通路结构还包括：
第二导电层，它设置成在后表面上且在电绝缘薄膜和衬底的后表面之间延伸，并且当采用该通路结构时，它要被连接至电信号地线，
第二电介质材料层，它设置在第二导电层和衬底的后表面之间，
第二孔，它形成于第二电介质材料层中并且位于通孔内，和
一个导电通路，它设置于第二孔中，用于电性互连第一和第二导电层。
13.根据权利要求11的通路结构，其特征在于：所述第一孔远离侧壁的下边缘。
14.根据权利要求15的通路结构，其特征在于：电绝缘薄膜在后表面上延伸，该通路结构还包括：
第二导电层，它设置成在后表面上且在电绝缘薄膜和衬底的后表面之间延伸，并且当采用该通路结构时，它要被连接至电信号地线，
第二电介质材料层，它设置在第二导电层和衬底的后表面之间，
第二孔，它形成于第二电介质材料层中并且位于通孔内，和
一个导电通路，它设置于第二孔中，用于电性互连第一和第二导电层。
CNB971818711A 1996-12-19 1997-12-19 通路结构 Expired - Fee Related CN1146043C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE96046883 1996-12-19
SE9604688A SE511377C2 (sv) 1996-12-19 1996-12-19 Viaanordning

Publications (2)

Publication Number Publication Date
CN1247635A CN1247635A (zh) 2000-03-15
CN1146043C true CN1146043C (zh) 2004-04-14

Family

ID=20405054

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971818711A Expired - Fee Related CN1146043C (zh) 1996-12-19 1997-12-19 通路结构

Country Status (10)

Country Link
US (1) US6091027A (zh)
EP (1) EP0950262A1 (zh)
JP (1) JP2001506416A (zh)
KR (1) KR100411870B1 (zh)
CN (1) CN1146043C (zh)
AU (1) AU5505998A (zh)
CA (1) CA2275435A1 (zh)
SE (1) SE511377C2 (zh)
TW (1) TW347644B (zh)
WO (1) WO1998027588A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010060286A1 (zh) * 2008-11-03 2010-06-03 巨擘科技股份有限公司 多层基板的导孔结构及其制造方法
US9107315B2 (en) 2008-10-31 2015-08-11 Princo Middle East Fze Via structure in multi-layer substrate

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW420853B (en) 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
JP2000294677A (ja) * 1999-04-05 2000-10-20 Fujitsu Ltd 高密度薄膜配線基板及びその製造方法
US6326689B1 (en) 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6300670B1 (en) 1999-07-26 2001-10-09 Stmicroelectronics, Inc. Backside bus vias
US6566759B1 (en) * 1999-08-23 2003-05-20 International Business Machines Corporation Self-aligned contact areas for sidewall image transfer formed conductors
JP2001124961A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 光部品実装用基板及びその製造方法
DE10120257A1 (de) * 2001-04-25 2002-11-14 Siemens Production & Logistics Anschlußträger für ein elektronisches Bauelement und Verfahren zu dessen Herstellung
US7084354B2 (en) * 2002-06-14 2006-08-01 Intel Corporation PCB method and apparatus for producing landless interconnects
EP1517166B1 (en) * 2003-09-15 2015-10-21 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US7388279B2 (en) * 2003-11-12 2008-06-17 Interconnect Portfolio, Llc Tapered dielectric and conductor structures and applications thereof
US7275316B2 (en) * 2004-03-31 2007-10-02 Intel Corporation Method of embedding passive component within via
US20050248002A1 (en) * 2004-05-07 2005-11-10 Michael Newman Fill for large volume vias
CN1930680B (zh) * 2004-08-06 2011-08-17 联合材料公司 集合基板
US7129567B2 (en) * 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
SG135065A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
US7256119B2 (en) * 2005-05-20 2007-08-14 Semiconductor Components Industries, L.L.C. Semiconductor device having trench structures and method
US7851709B2 (en) * 2006-03-22 2010-12-14 Advanced Semiconductor Engineering, Inc. Multi-layer circuit board having ground shielding walls
US7531445B2 (en) * 2006-09-26 2009-05-12 Hymite A/S Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
DK1962344T3 (da) 2007-02-25 2012-07-02 Samsung Electronics Co Ltd Emballager til elektroniske indretninger og fremgangsmåder til fremstilling
TW200905759A (en) * 2007-07-20 2009-02-01 Azurewave Technologies Inc Through-hole structure for a wafer level packaging
SG155096A1 (en) 2008-03-03 2009-09-30 Micron Technology Inc Board-on-chip type substrates with conductive traces in multiple planes, semiconductor device packages including such substrates, and associated methods
KR101276333B1 (ko) * 2009-11-30 2013-06-18 한국전자통신연구원 3차원 인터커넥션 구조 및 그 제조 방법
FR2957749A1 (fr) * 2010-03-22 2011-09-23 Sorin Crm Sas Procede de realisation d'une traversee electrique dans la paroi metallique d'un boitier, notamment de dispositif medical actif, et dispositif pourvu d'une telle traversee
JP4856269B1 (ja) * 2010-09-06 2012-01-18 株式会社東芝 配線設計支援装置及び配線設計支援方法
TWI445143B (zh) * 2011-04-07 2014-07-11 Unimicron Technology Corp 封裝基板及其製法
US20130068516A1 (en) * 2011-09-19 2013-03-21 Tessera Research Llc High io substrates and interposers without vias
CN103474417B (zh) * 2013-09-29 2016-09-21 华进半导体封装先导技术研发中心有限公司 一种三维互连结构及其制备方法
JP2016127048A (ja) * 2014-12-26 2016-07-11 ローム株式会社 電子装置
WO2016194470A1 (ja) * 2015-06-01 2016-12-08 株式会社村田製作所 フロントエンド回路、アンテナ回路および通信装置
US10559534B2 (en) 2017-11-12 2020-02-11 Industrial Technology Research Institute Circuit substrate
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
KR102555883B1 (ko) 2018-10-29 2023-07-17 셀링크 코포레이션 가요성 하이브리드 상호 연결 회로
DE102020125201B4 (de) * 2020-02-27 2024-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Mikroelektro-mechanisches system und verfahren zu seinerherstellung
US12027466B2 (en) * 2020-09-21 2024-07-02 Intel Corporation Conductive route patterning for electronic substrates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2150749B (en) * 1983-12-03 1987-09-23 Standard Telephones Cables Ltd Integrated circuits
US4613891A (en) * 1984-02-17 1986-09-23 At&T Bell Laboratories Packaging microminiature devices
FI88244C (fi) * 1990-12-13 1993-04-13 Nokia Mobile Phones Ltd Jordad mellanstomme foer kretsskivor
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5266912A (en) * 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
US5322816A (en) * 1993-01-19 1994-06-21 Hughes Aircraft Company Method for forming deep conductive feedthroughs
US5338970A (en) * 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9107315B2 (en) 2008-10-31 2015-08-11 Princo Middle East Fze Via structure in multi-layer substrate
WO2010060286A1 (zh) * 2008-11-03 2010-06-03 巨擘科技股份有限公司 多层基板的导孔结构及其制造方法

Also Published As

Publication number Publication date
JP2001506416A (ja) 2001-05-15
CN1247635A (zh) 2000-03-15
TW347644B (en) 1998-12-11
US6091027A (en) 2000-07-18
KR20000069625A (ko) 2000-11-25
CA2275435A1 (en) 1998-06-25
WO1998027588A1 (en) 1998-06-25
AU5505998A (en) 1998-07-15
SE9604688D0 (sv) 1996-12-19
EP0950262A1 (en) 1999-10-20
SE511377C2 (sv) 1999-09-20
SE9604688L (sv) 1998-06-20
KR100411870B1 (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
CN1146043C (zh) 通路结构
US6995455B2 (en) Semiconductor device
US5817986A (en) Three dimensional package and architecture for high performance computer
US7592703B2 (en) RF and MMIC stackable micro-modules
US8581392B2 (en) Silicon based microchannel cooling and electrical package
CN1314117C (zh) 集成电路封装结构及集成电路封装方法
US5214000A (en) Thermal transfer posts for high density multichip substrates and formation method
KR100309957B1 (ko) 반도체장치
US20070175658A1 (en) High performance chip carrier substrate
US10128194B1 (en) Trace stacking structure and method
US20070246253A1 (en) Through Substrate, Interposer and Manufacturing Method of Through Substrate
JPH0714939A (ja) 薄膜構造体のバイア配列とノンプレーナ薄膜構造体のバイア配列
JP2020535636A (ja) ハイブリッド・ランド・グリッド・アレイ・コネクタを製造するための方法およびそのコネクタ
KR20000035210A (ko) 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법
JPH10290059A (ja) 配線基板
US20060145350A1 (en) High frequency conductors for packages of integrated circuits
US20100244274A1 (en) Wiring board
US20050174190A1 (en) Connection structure of high frequency lines and optical transmission module using the connection structure
US6946727B2 (en) Vertical routing structure
US20240290705A1 (en) Metal core substrate based package interconnect systems
JP7334819B2 (ja) 配線基板、および配線基板を有する半導体装置
US20220375885A1 (en) Flip-chip ball grid array-type integrated circuit package for very high frequency operation
CN217509130U (zh) 电子装置
TWI267957B (en) Two-layer electrical substrate for optical devices
CN116053230A (zh) 一种硅基基板及其制造方法、芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1026513

Country of ref document: HK