CN116053230A - 一种硅基基板及其制造方法、芯片 - Google Patents

Abstract

本发明实施例公开一种硅基基板及其制造方法、芯片，涉及半导体封装技术领域，方便通过同一硅基基板有效兼顾短距高密度的信号传输以及长距低损耗的信号传输。所述硅基基板包括：基板本体，所述基板本体中设置有至少两个过孔，所述至少两个过孔包括至少一个第一过孔以及至少一个第二过孔，所述第一过孔的横截面积大于所述第二过孔的横截面积；其中，所述第一过孔用于电连接布设在所述基板本体中的第一金属线，所述第二过孔用于电连接布设在所述基板本体中的第二金属线，所述第一金属线的横截面积大于所述第二金属线的横截面积。本发明适用于芯片封装中。

Description

一种硅基基板及其制造方法、芯片

技术领域

本发明涉及半导体封装技术领域，尤其涉及一种硅基基板及其制造方法、芯片。

背景技术

随着电子产品的小型化、集成化、智能化，芯片的复杂度及使用数量大幅度增加，芯片封装的复杂程度也越来越高。在芯片封装中，通常可以通过硅片以及有机基板实现单个晶粒的不同引脚之间或多个晶粒之间的互联。

对于上述通过硅片实现的互联而言，通常采用密集金属细线(通常线宽小于1um(微米)，线高度小于1um)作为互联线，并通过在硅片中设置细密的过孔连接硅片中不同层的金属细线。这些过孔一般尺寸较小、分布较均匀，既便于实现高密度、大带宽的片间短距信号传输，也便于制造工艺的控制。

然而，这种过孔和互联结构虽能有效支持短距信号传输，但在长距离、高速度信号传输中会导致损失信号完整性，使接收端信号与原始传输端不符，从而导致芯片功能失误。

发明内容

有鉴于此，本发明实施例提供一种硅基基板及其制造方法、芯片，方便在芯片封装中通过同一硅基基板有效兼顾短距高密度的信号传输以及长距低损耗的信号传输。

第一方面，本发明的实施例提供一种硅基基板，包括：基板本体，所述基板本体中设置有至少两个过孔，所述至少两个过孔包括至少一个第一过孔以及至少一个第二过孔，所述第一过孔的横截面积大于所述第二过孔的横截面积；其中，所述第一过孔用于电连接布设在所述基板本体中的第一金属线，所述第二过孔用于电连接布设在所述基板本体中的第二金属线，所述第一金属线的横截面积大于所述第二金属线的横截面积；其中，所述至少两个过孔中的至少一个过孔具有如下位置中的任一种：一端位于所述基板本体的第一表面，另一端位于所述基板本体内部；一端位于所述基板本体的第二表面，另一端位于所述基板本体内部；一端位于所述基板本体的第一表面，另一端位于所述基板本体的第二表面；两端均位于所述基板本体内部；其中，所述基板本体的第一表面用于布设晶粒，所述第二表面与所述第一表面相背向。

可选的，所述第一过孔的横截面积大于第一面积阈值，所述第二过孔的横截面积小于第二面积阈值，其中，所述第一面积阈值大于或等于所述第二面积阈值。

可选的，所述第一过孔的横截面积与所述第二过孔的横截面积的比值大于或等于第一比例阈值。

可选的，所述第一比例阈值为2:1、4:1、5:1、9:1、16:1。

可选的，在所述基板本体内的至少局部空间区域内，在平行于所述基板本体第一表面的方向上，和/或，在垂直于所述基板本体第一表面的方向上，第一过孔和第二过孔交错布置。

可选的，所述基板本体的第一表面用于布设晶粒；所述第二过孔用于电连接的第二金属线与所述第一过孔用于电连接的第一金属线在所述基板本体中分层布设，所述第二金属线所在层相对于所述第一金属线所在层，更靠近所述基板本体的第一表面。

可选的，所述第一金属线的长度大于第一长度阈值，所述第二金属线的长度小于或等于第一长度阈值。

可选的，所述第一长度阈值的取值范围为4毫米至6毫米。

第二方面，本发明的实施例还提供一种硅基基板的制造方法，包括：提供硅基的基板基材；在所述基板基材上设置至少一个第三过孔和至少一个第四过孔，所述第三过孔的横截面积大于所述第四过孔的横截面积，且所述第三过孔、所述第四过孔均贯穿所述基板基材；在设置有所述第三过孔和所述第四过孔的所述基板基材上，设置至少一层绝缘介质层，所述至少一层绝缘介质层包括第一绝缘介质层；所述基板基材和所述至少一层绝缘介质层形成所述硅基基板的基板本体；在所述第一绝缘介质层上设置第一刻蚀阻挡层，所述第一刻蚀阻挡层中设置有至少一个第一过孔图形和至少一个第二过孔图形，所述第一过孔图形的面积大于所述第二过孔图形的面积；在所述第一刻蚀阻挡层的保护下，在所述第一绝缘介质层上刻蚀出所述至少一个第一过孔图形对应的至少一个第一过孔以及所述至少一个第二过孔图形对应的至少一个第二过孔，所述第一过孔的横截面积大于所述第二过孔的横截面积；其中，各所述第一过孔、各所述第二过孔、各所述第三过孔、各所述第四过孔之间通过上下层相错或对齐形成基板过孔，其中，所述基板过孔的位置具有如下位置中的任一种：一端位于所述基板本体的第一表面，另一端位于所述基板本体内部；一端位于所述基板本体的第二表面，另一端位于所述基板本体内部；一端位于所述基板本体的第一表面，另一端位于所述基板本体的第二表面；两端均位于所述基板本体内部；其中，所述基板本体的第一表面用于布设晶粒，所述第二表面与所述第一表面相背向。

可选的，在所述第一绝缘介质层上刻蚀出所述至少一个第一过孔图形对应的至少一个第一过孔以及所述至少一个第二过孔图形对应的至少一个第二过孔之后，所述方法还包括：在所述第一绝缘介质层上布设第一金属线和第二金属线；其中，所述第一金属线与所述第一过孔电连接，所述第二金属线与所述第二过孔电连接，所述第一金属线的横截面积大于所述第二金属线的横截面积。

可选的，在所述第一绝缘介质层上布设第一金属线和第二金属线之后，所述方法还包括：在布设有第一金属线和第二金属线的第一绝缘介质层上，设置第二绝缘介质层；在所述第二绝缘介质层上刻蚀至少一个第五过孔和至少一个第六过孔，其中，所述第五过孔的横截面积与所述第一过孔的横截面积的差的绝对值小于预设阈值，所述第六过孔的横截面积与所述第二过孔的横截面积的差的绝对值小于所述预设阈值，所述第五过孔与所述第一过孔的上下位置相对齐或相交错。

可选的，所述第一绝缘介质层上的第一过孔和第二过孔，在所述第一绝缘介质层的宽度方向和/或长度方向上交错布置。

第三方面，本发明的实施例还提供一种芯片，包括基板以及设置在所述基板上的至少一个晶粒，其中，所述基板为本发明的实施例提供的任一种硅基基板，所述晶粒上的第一金属触点与所述基板中的所述第一金属线电连接，所述晶粒上的第二金属触点与所述基板中的第二金属线电连接；其中，所述第一金属线与所述第一过孔电连接，所述第二金属线与所述第二过孔电连接。

第四方面，本发明的实施例还提供一种芯片，包括：第一基板、第二基板和晶粒，其中，所述第一基板为本发明的实施例提供的任一种硅基基板；所述晶粒的至少部分引脚与所述第一基板的第一表面上的金属触点电连接；所述第一基板中布设有金属线，所述金属线包括至少一条所述第一金属线以及至少一条所述第二金属线；所述第一基板的第一表面上的一部分金属触点通过所述第一基板中的金属线互联，另一部分金属触点通过过孔及所述第一基板中的金属线，与所述第一基板的第二表面上的金属触点电连接；所述第一基板的第二表面上的金属触点与所述第二基板的第一表面上的金属触点电连接，所述第二基板的第一表面上的金属触点通过过孔及所述第二基板中的金属线，与所述第二基板的第二表面上的金属触点电连接。

可选的，所述第一基板的第一表面上的第一金属触点和第二金属触点通过所述第一金属线互联；和/或，所述第一基板的第一表面上的第三金属触点和第四金属触点通过所述第二金属线互联。

可选的，所述第一基板的第一表面上的金属触点之间的最小间距小于第一间距阈值；所述第二基板的第二表面上的金属触点之间的最小间距大于第二间距阈值，所述第一间距阈值小于所述第二间距阈值。

可选的，所述第一基板的第二表面上的金属触点之间的最小间距大于所述第一间距阈值且小于所述第二间距阈值。

可选的，所述第二基板为高密度互连印刷电路板。

可选的，所述第二金属线与所述第一金属线，在所述第一基板中分层布设，所述第一金属线和所述第二金属线处于不同层，所述第一金属线的厚度大于所述第二金属线的厚度。

可选的，所述第二金属线的宽度小于10微米。

可选的，所述晶粒的数量包括一个或多个。

可选的，所述第一基板的数量包括一个或多个，每个所述第一基板上设置有至少一个晶粒。

本发明的实施例提供的硅基基板及其制造方法、芯片，基板本体中设置有至少两个过孔，所述至少两个过孔中的至少一个过孔具有如下位置中的任一种：一端位于所述基板本体的第一表面，另一端位于所述基板本体内部；一端位于所述基板本体的第二表面，另一端位于所述基板本体内部；一端位于所述基板本体的第一表面，另一端位于所述基板本体的第二表面；两端均位于所述基板本体内部。这样，就便于将基板本体的第一表面、第二表面以及基板本体内部的金属线或金属触点电连接，从而为晶粒引脚的互联提供了丰富的可用资源，又由于第一过孔的横截面积大于第二过孔的横截面积，第一金属线的横截面积大于第二金属线的横截面积，因此第一过孔便于与第一金属线电连接，第二过孔便于与第二金属线电连接，这样，就便于通过横截面积较大的第一金属线对距离较远的晶粒引脚进行互联，以减小金属线阻抗对信号的衰减，保证传输的信号质量；同时又便于通过横截面积较小的第二金属线对距离较近的晶粒引脚进行互联，以实现高密度的信号传输，从而便于通过同一硅基基板兼顾短距高密度的信号传输以及长距低损耗的信号传输。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明的实施例提供的硅基基板的一种结构示意图；

图2为本发明的实施例中过孔的一种结构示意图；

图3为本发明的实施例中过孔的另一种结构示意图；

图4为本发明的实施例中过孔的又一种结构示意图；

图5为本发明的实施例中过孔的再又一种结构示意图；

图6为本发明的实施例提供的硅基基板的另一种结构示意图；

图7为本发明的实施例提供的硅基基板的又一种结构示意图；

图8为本发明的实施例提供的硅基基板的再一种结构示意图；

图9为本发明的实施例提供的硅基基板的制造方法的一种流程图；

图10为图9所示的实施例对应的一种工艺流程图；

图11为本发明的实施例提供的一种芯片的结构示意图。

具体实施方式

下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

第一方面，本发明的实施例提供一种硅基基板，方便通过同一硅基基板有效兼顾短距高密度的信号传输以及长距低损耗的信号传输。

图1为本发明的实施例提供的硅基基板的一种侧视图。如图1所示，本发明的实施例提供的硅基基板可以包括：

基板本体1，基板本体1中设置有至少两个过孔2，所述至少两个过孔2包括至少一个第一过孔21以及至少一个第二过孔22，第一过孔21的横截面积大于第二过孔22的横截面积；其中，第一过孔21用于电连接布设在基板本体1中的第一金属线31，第二过孔22用于电连接布设在基板本体1中的第二金属线32，第一金属线31的横截面积大于第二金属线32的横截面积；其中，至少两个过孔2中的至少一个过孔具有如下位置中的任一种：一端位于基板本体1的第一表面11，另一端位于基板本体1内部；一端位于基板本体1的第二表面12，另一端位于基板本体1内部；一端位于基板本体1的第一表面11，另一端位于基板本体1的第二表面12；两端均位于基板本体1内部；其中，基板本体1的第一表面11用于布设晶粒，第二表面12与第一表面11相背向。

本发明的实施例提供的硅基基板，基板本体1中设置有至少两个过孔2，所述至少两个过孔2中的至少一个过孔具有如下位置中的任一种：一端位于基板本体1的第一表面11，另一端位于基板本体1内部；一端位于基板本体1的第二表面12，另一端位于基板本体1内部；一端位于基板本体1的第一表面11，另一端位于基板本体1的第二表面12；两端均位于基板本体1内部。这样，就便于将基板本体的第一表面、第二表面以及基板本体内部的金属线或金属触点电连接，从而为晶粒引脚的互联提供了丰富的可用资源，又由于第一过孔21的横截面积大于第二过孔22的横截面积，第一金属线31的横截面积大于第二金属线32的横截面积，因此第一过孔21便于与第一金属线31电连接，第二过孔22便于与第二金属线32电连接，这样，就便于通过横截面积较大的第一金属线31对距离较远的晶粒引脚进行互联，以减小金属线阻抗对信号的衰减，保证传输的信号质量；同时又便于通过横截面积较小的第二金属线32对距离较近的晶粒引脚进行互联，以实现高密度的信号传输，从而便于通过同一硅基基板兼顾短距高密度的信号传输以及长距低损耗的信号传输。

本发明的实施例中，过孔2可以指硅基基板中用于电连接不同层金属线的任意孔。根据过孔2的两端开口是否位于基板本体1的表面，过孔2又可以进一步分为如下几种情况。需要说明的是，这里的过孔2，既可以包括横截面积较大的第一过孔21，也可以包括横截面积较小的第二过孔22。

如图2所示，在本发明的一个实施例中，至少两个过孔2中的至少一个过孔2的一端可以位于基板本体1的第一表面11，另一端可以位于基板本体1内部。这类过孔2可以用于将基板本体1的第一表面11上的金属触点与基板本体1内部的金属线电连接。或者，如图3所示，在本发明的另一个实施例中，至少两个过孔2中的至少一个过孔2的一端可以位于基板本体1的第二表面12，另一端可以位于基板本体1内部。这类过孔2可以用于将基板本体1内部的金属线与基板本体1的第二表面12上的金属触点电连接。或者，如图4所示，在本发明的另一个实施例中，至少两个过孔2中的至少一个过孔2的一端可以位于基板本体1的第一表面11，另一端可以位于基板本体1的第二表面12。这类过孔2可以用于将基板本体1的第一表面11上的金属触点与基板本体1的第二表面12上的金属触点电连接。或者，如图5所示，在本发明的又一个实施例中，至少两个过孔2中的至少一个过孔2的两端均可以位于基板本体1内部；这类过孔2可以用于将基板本体1内部不同层的两条金属线电连接。通过这几种过孔2就可以有效实现不同层金属线的各种互联。

具体实施中，可以根据需要确定采用第一过孔21、第一金属线31还是第二过孔22、第二金属线32进行晶粒引脚间的互联。由于第一过孔21和第一金属线31的横截面积较大，可以支持较远距离的信号传输，基于此，在本发明的一个实施例中，第一金属线31的长度可以大于第一长度阈值，从而在信号传输距离大于该第一长度阈值时，使用第一金属线31和第一过孔21进行互联。与此相对的，第二金属线32的长度可以小于或等于该第一长度阈值，从而在信号传输距离小于或等于该第一长度阈值时，使用第二金属线32和第二过孔22进行互联。可选的，第一长度阈值可以根据金属线的导电性的不同而不同，导电性越好第一长度阈值越大，导电性越差第一长度阈值越小。举例而言，在本发明的一个实施例中，对于金属铜制成的金属线而言，第一长度阈值的取值范围可以为4毫米至6毫米，典型的，可以为5毫米。

在本发明的实施例中，过孔2的大小可以用过孔的横截面积表示，较大的过孔的横截面积较大，较小的过孔的横截面积较小。由于第一过孔21、第一金属线31，适于进行较远距离低损耗的信号传输，第二过孔22、第二金属线32适于进行较近距离高密度的信号传输，即，二者具有不同的任务分工，因此，为了更有效地完成较远距离低损耗的信号传输任务以及较近距离高密度的信号传输任务，在本发明的一个实施例中，可以将第一过孔21的横截面积与第二过孔22的横截面积制造成具有较大差别。例如，在本发明的一个实施例中，第一过孔21的横截面积可以大于第一面积阈值，第二过孔22的横截面积可以小于第二面积阈值，其中，第一面积阈值大于或等于第二面积阈值。第一面积阈值和第二面积阈值的具体数值可以根据具体的工艺参数设置或调整。可选的，为了使第一过孔21的横截面积与第二过孔22的横截面积具有较大差别，在本发明的另一个实施例中，可以通过第一过孔21的横截面积与第二过孔22的横截面积的比值来限定第一过孔21的横截面积与第二过孔22的横截面积的差异。例如，第一过孔21的横截面积与第二过孔22的横截面积的比值可以大于或等于第一比例阈值，可选的，第一比例阈值例如可以为2:1、4:1、5:1、9:1、16:1等。

本发明的实施例中，第一过孔21和第二过孔22是为了将处于基板本体中不同层的金属线进行电连接的，因此，只要能够实现上述有效的电连接即可，而对每个过孔2的具体形状不限，例如，各过孔2可以为圆形、椭圆形、矩形、多边形等，具体形状可以根据版图布局进行设置和改变，而且各过孔2的形状既可以相同，也可以不同。

进一步地，由于晶粒引脚的互联常常复杂多样，为了实现这样的互联，用于互联的金属线和过孔的分布也可以存在各种情况。例如，基板上可以布设多层金属线，相邻层金属线之间可以设置有绝缘介质层，任意两个不同层的金属线都可以通过过孔2实现电连接，其中，对于横截面积较大的第一金属线31可以通过第一过孔21实现电连接，对于横截面积较小的第二金属线32可以通过第二过孔22实现电连接。

可选的，为了便于不同层金属线进行电连接，过孔2的位置可以根据需要设置在任意位置或进行任意排布，本发明的实施例对此不做限定。例如，在本发明的一个实施例中，既可以为第一过孔21规划一定的分布区域、为第二过孔22规划一定的分布区域，使两种过孔在基板中的分布有显著的界限，也可以使第一过孔21和第二过孔22彼此交错分布或随机分布等，从而使过孔在基板中的分布更均匀，应力和电学性能更优化。

举例而言，如图6至图8所示，在本发明的一个实施例中，在基板本体1内的至少局部空间区域内，在平行于基板本体1第一表面11的方向上，和/或，在垂直于基板本体1第一表面11的方向上，第一过孔21和第二过孔22可以交错布置。这里，基板本体1的第一表面11可以为基板本体1的任一表面，例如可以为用于布设晶粒的表面。其中，图6中的第一过孔21和第二过孔22在平行于基板本体1第一表面11的方向上交错布置，图7中的第一过孔21和第二过孔22在垂直于基板本体1第一表面11的方向上交错布置，图8中的第一过孔21和第二过孔22在平行于基板本体1第一表面11的方向上和垂直于基板本体1第一表面11的方向上，均交错布置。

前文已经有所提及，第一过孔21和第一金属线31由于具有较大的横截面积，因此更适合进行较远距离低损耗的信号传输，而第二过孔22和第二金属线32由于具有较小的横截面积，因此更适合进行较近距离高密度的信号传输。在本发明的一个实施例中，由于基板本体1的第一表面11用于布设晶粒，为了能使第二金属线32的长度尽量短，以免引起更多的信号损耗，第二过孔22用于电连接的第二金属线32与第一过孔21用于电连接的第一金属线31在基板本体1中可以分层布设，其中，第二金属线32所在层相对于第一金属线31所在层，可以更靠近基板本体1的第一表面11，也就是更靠近晶粒。由于不同层的第一金属线31是通过第一过孔21进行电连接的，不同层的第二金属线32是通过第二过孔22电连接的，因此，相应的，第二过孔22在分布上，也可以较为靠近基板本体1的第一表面11。例如，在本发明的一个实施例中，第二过孔22的一端可以位于基板本体1的第一表面11，另一端可以位于基板本体1内部。

可选的，在本发明的一个实施例中，第一金属线31所在层既可以较靠近基板本体1的第一表面11，也可以较靠近基板本体1的第二表面12，相应的，用于电连接第一金属线31的第一过孔21，在分布上可以不做特别限定。例如，在本发明的一个实施例中，第一过孔21的一端可以位于基板本体1的第一表面11，另一端可以位于基板本体1内部，或者，第一过孔21的一端可以位于基板本体1的第二表面12，另一端位于基板本体1内部，或者，第一过孔21的一端可以位于基板本体1的第一表面11，另一端可以位于基板本体1的第二表面12，或者，第一过孔21的两端均可以位于基板本体1内部。

相应的，本发明的实施例还提供一种基板的制造方法，方便在芯片封装中有效兼顾短距高密度的信号传输以及长距低损耗的信号传输。

图9为本发明的实施例提供的硅基基板制造方法的流程图，图10为图9对应的工艺流程图，结合图9和图10，本发明的实施例提供的硅基基板的制造方法可以包括：

S31、提供硅基的基板基材；

本发明的实施例中，基板基材可以指基板中用于承重的板材。基板中的各种电路可以在基板基材的基础上，通过进一步加工工艺实现。

S32、在所述基板基材上设置至少一个第三过孔和至少一个第四过孔，所述第三过孔的横截面积大于所述第四过孔的横截面积，且所述第三过孔、所述第四过孔均贯穿所述基板基材；

S33、在设置有所述第三过孔和所述第四过孔的所述基板基材上，设置至少一层绝缘介质层，所述至少一层绝缘介质层包括第一绝缘介质层；所述基板基材和所述至少一层绝缘介质层形成所述硅基基板的基板本体；

可选的，在基板基材上设置了第三过孔和第四过孔后，可以进一步设置一个或多个绝缘介质层。本步骤中所述的第一绝缘介质层可以为其中任一个绝缘介质层，相应的，图10中所示的第一绝缘介质层也可以为其中任一个绝缘介质层。

S34、在所述第一绝缘介质层上设置第一刻蚀阻挡层，所述第一刻蚀阻挡层中设置有至少一个第一过孔图形和至少一个第二过孔图形，所述第一过孔图形的面积大于所述第二过孔图形的面积；

刻蚀阻挡层可以指在半导体刻蚀工艺中，用于根据其中的图案，部分暴露被刻蚀表面、部分遮挡被刻蚀表面的遮蔽物。在刻蚀阻挡层的保护下，对被刻蚀对象进行刻蚀后，可以使刻蚀阻挡层中的图案转移到被刻蚀对象上。在本发明的一个实施例中，刻蚀阻挡层可以为经过曝光显影后的图形化光刻胶、或者基于光刻胶形成相应图案的其他掩蔽物，例如，二氧化硅等。具体到本实施例中，第一刻蚀阻挡层是第一绝缘介质层的刻蚀掩蔽物，第一刻蚀阻挡层中第一过孔图形和第二过孔图形即为需要转移到第一绝缘介质层上的图案。

S35、在所述第一刻蚀阻挡层的保护下，在所述第一绝缘介质层上刻蚀出所述至少一个第一过孔图形对应的至少一个第一过孔以及所述至少一个第二过孔图形对应的至少一个第二过孔，所述第一过孔的横截面积大于所述第二过孔的横截面积；其中，各所述第一过孔、各所述第二过孔、各所述第三过孔、各所述第四过孔之间通过上下层相错或对齐形成基板过孔；

其中，所述基板过孔的位置具有如下位置中的任一种：一端位于所述基板本体的第一表面，另一端位于所述基板本体内部；一端位于所述基板本体的第二表面，另一端位于所述基板本体内部；一端位于所述基板本体的第一表面，另一端位于所述基板本体的第二表面；两端均位于所述基板本体内部；其中，所述基板本体的第一表面用于布设晶粒，所述第二表面与所述第一表面相背向。

本步骤中，第一绝缘介质层上覆盖有图形化的第一刻蚀阻挡层，在第一刻蚀阻挡层的保护下，可以通过刻蚀液体或刻蚀气体，对暴露在第一刻蚀阻挡层外的第一绝缘介质层进行刻蚀，可以通过刻蚀时间控制刻蚀深度，直至将第一绝缘介质层刻透，即在第一绝缘介质层上形成了至少一个第一过孔和至少一个第二过孔，其中，第一过孔的横截面积大于第二过孔的横截面积。

本发明的实施例中，各所述第一过孔、各所述第二过孔、各所述第三过孔、各所述第四过孔之间可以通过上下层相错或对齐形成基板过孔。由于第一过孔的横截面积大于第二过孔的横截面积，第三过孔的横截面积大于第四过孔的横截面积，因此，第一过孔和第三过孔更适于连接较粗的金属线，而第二过孔和第四过孔则更适于连接较细的金属线。基于此，在本发明的一个实施例中，在第一过孔与第三过孔上下位置对齐的情况下，第一过孔和第三过孔形成的基板过孔可以使穿过该基板过孔的金属线穿透基板基材实现互联，在第一过孔与第三过孔上下位置相交错的情况下，则第一过孔和第三过孔分别可以形成两个独立的基板过孔，分别实现不同的金属线互联。类似地，在第二过孔与第四过孔上下位置对齐的情况下，第二过孔和第四过孔形成的基板过孔可以使穿过该基板过孔的金属线穿透基板基材实现互联，在第二过孔与第四过孔上下位置相交错的情况下，则第二过孔和第四过孔分别可以形成两个独立的基板过孔，分别实现不同的金属线互联。

本发明的实施例提供的硅基基板制造方法，在基板基材上设置了第三过孔和第四过孔，在基板基材的第一绝缘层介质层上设置了第一过孔和第二过孔，并通过各第一过孔、各第二过孔、各第三过孔、各第四过孔之间上下层相错或对齐形成基板过孔，其中，所述基板过孔的位置具有如下位置中的任一种：一端位于所述基板本体的第一表面，另一端位于所述基板本体内部；一端位于所述基板本体的第二表面，另一端位于所述基板本体内部；一端位于所述基板本体的第一表面，另一端位于所述基板本体的第二表面；两端均位于所述基板本体内部。这样，就便于将基板本体的第一表面、第二表面以及基板本体内部的金属线或金属触点电连接，从而为晶粒引脚的互联提供了丰富的可用资源，又由于第一过孔的横截面积大于第二过孔的横截面积，因此，第一过孔便于与较粗的金属线电连接，第二过孔便于与较细的金属线电连接，这样，就便于通过较粗的金属线对距离较远的晶粒引脚进行互联，以减小金属线阻抗对信号的衰减，保证传输的信号质量；同时又便于通过较细的金属线对距离较近的晶粒引脚进行互联，以实现高密度的信号传输，从而便于通过同一硅基基板兼顾短距高密度的信号传输以及长距低损耗的信号传输。

可选的，步骤S32中，在基板基材上制造第三过孔和第四过孔时，为了使第三过孔的横截面积与第四过孔的横截面积具有较大差别，在本发明的一个实施例中，可以通过第三过孔的横截面积与第四过孔的横截面积的比值来限定第三过孔的横截面积与第四过孔的横截面积的差异。例如，第三过孔的横截面积与第四过孔的横截面积的比值可以大于或等于第一比例阈值，可选的，第一比例阈值例如可以为2:1、4:1、5:1、9:1、16:1等。

具体实施中，可以通过刻蚀工艺或激光工艺，在基板基材上设置至少一个第三过孔和至少一个第四过孔。其中，通过刻蚀工艺在基板基材上设置至少一个第三过孔和至少一个第四过孔具体可以包括：在所述基板基材的第一表面制造第二刻蚀阻挡层，所述第二刻蚀阻挡层中设置有第三过孔图形和第四过孔图形；在所述第二刻蚀阻挡层的保护下，在所述基板基材上刻蚀出所述第三过孔图形对应的第三过孔和第四过孔图形对应的第四过孔。可选的，刻蚀出第三过孔和第四过孔之后，可以将第二刻蚀阻挡层去除。

进一步地，在所述第二刻蚀阻挡层的保护下，在所述基板基材上刻蚀出所述第三过孔图形对应的第三过孔和第四过孔图形对应的第四过孔之后，本发明的实施例提供的硅基基板制造方法还可以包括：从所述基板基材的第二表面，对所述基板基材减薄，以使所述第三过孔和所述第四过孔从被减薄的表面露出，其中，所述基板基材的第二表面与所述基板基材的第一表面相背向。

步骤S35中，在第一绝缘介质层上制造第一过孔和第二过孔时，所述第一绝缘介质层上的第一过孔和第二过孔的位置可以根据需要设置在任意位置或进行任意排布，本发明的实施例对此不做限定。例如，在本发明的一个实施例中，既可以为第一过孔规划一定的分布区域、为第二过孔规划一定的分布区域，使两种过孔在基板中的分布有显著的界限，也可以使第一过孔和第二过孔彼此交错分布或随机分布等。例如，第一绝缘介质层上的第一过孔和第二过孔，可以在所述第一绝缘介质层的宽度方向和/或长度方向上交错布置，从而使过孔在基板中的分布更均匀，应力和电学性能更优化。

进一步地，为了使第一绝缘层上的第一过孔和第二过孔能够有效辅助晶粒的信号互联，在本发明的一个实施例中，步骤S35在所述第一绝缘介质层上刻蚀出所述至少一个第一过孔图形对应的至少一个第一过孔以及所述至少一个第二过孔图形对应的至少一个第二过孔之后，本发明的实施例提供的硅基基板制造方法还可以包括：在所述第一绝缘介质层上布设第一金属线和第二金属线；其中，所述第一金属线与所述第一过孔电连接，所述第二金属线与所述第二过孔电连接，所述第一金属线的横截面积大于所述第二金属线的横截面积。可选的，第一金属线和第二金属线可以通过大马士革工艺结合化学气相淀积、溅射等方式设置在第一绝缘介质层上。

为了将第一绝缘介质层上布设的第一金属线和第二金属线保护起来，从而进行有效的信号互联，本发明的一个实施例中，在所述第一绝缘介质层上布设第一金属线和第二金属线之后，本发明的实施例提供的硅基基板制造方法还可以包括：在布设有第一金属线和第二金属线的第一绝缘介质层上，设置第二绝缘介质层；在所述第二绝缘介质层上刻蚀至少一个第五过孔和至少一个第六过孔，其中，所述第五过孔的横截面积与所述第一过孔的横截面积的差的绝对值小于预设阈值，所述第六过孔的横截面积与所述第二过孔的横截面积的差的绝对值小于所述预设阈值。其中，该预设阈值可以为一个相对于过孔的横截面积较小的数值，例如可以为比过孔的横截面积小至少一个数量级的数值，从而保证第一过孔的横截面积与第五过孔的横截面积大致相等，第二过孔的横截面积与第六过孔的横截面积大致相等。本发明的实施例中，第五过孔可以用于电连接第一绝缘介质层上布设的第一金属线，第六过孔可以用于电连接第一绝缘介质层上布设的第二金属线。可选的，所述第五过孔与所述第一过孔的上下位置可以对齐或相交错，第六过孔与第二过孔的上下位置可以对齐或相交错。在第五过孔与第一过孔上下位置对齐的情况下，可以使第二绝缘介质层和第一绝缘介质层被打通，以便进行跨层的金属线连接，在第五过孔与第一过孔上下位置相交错的情况下，可以使过孔在基板中的分布更均匀，应力和电学性能更优化。同理，在第六过孔与第二过孔上下位置对齐的情况下，可以使第二绝缘介质层和第一绝缘介质层被打通，以便进行跨层的金属线连接，在第六过孔与第二过孔上下位置相交错的情况下，可以使过孔在基板中的分布更均匀，应力和电学性能更优化。

相应的，本发明的实施例还提供一种芯片，方便通过同一硅基基板有效兼顾短距高密度的信号传输以及长距低损耗的信号传输。

本发明的实施例提供的芯片可以包括基板以及设置在基板上的至少一个晶粒，其中，所述基板为前述实施例提供的任一种硅基基板，所述晶粒上的第一金属触点与所述基板中的所述第一金属线电连接，所述晶粒上的第二金属触点与所述基板中的第二金属线电连接；其中，所述第一金属线与所述第一过孔电连接，所述第二金属线与所述第二过孔电连接。

本发明的实施例提供的芯片利用前述实施例提供的任一种硅基基板进行晶粒互联，因此也能实现相应的有益技术效果，前文已经进行了详细的说明，此处不再赘述。

相应的，本发明的实施例还提供一种芯片，方便通过同一硅基基板有效兼顾短距高密度的信号传输以及长距低损耗的信号传输。

如图11所示，本发明的实施例提供的芯片可以包括：第一基板10、第二基板20和晶粒30；其中，第一基板10为前述实施例提供的任一种硅基基板；晶粒30的至少部分引脚与第一基板10的第一表面101上的金属触点110电连接；第一基板10中布设有金属线102，金属线102可以包括至少一条第一金属线1021以及至少一条第二金属线1022，第一金属线1021的横截面积大于第二金属线1022的横截面积；

第一基板10的第一表面101上的一部分金属触点可以通过第一基板10中的金属线102互联，另一部分金属触点可以通过过孔103及第一基板10中的金属线102，与第一基板10的第二表面104上的金属触点140电连接；

第一基板10的第二表面104上的金属触点140与第二基板20的第一表面201上的金属触点电连接，第二基板20的第一表面201上的金属触点通过过孔203及第二基板20中的金属线202，与第二基板20的第二表面204上的金属触点电连接。

本发明的实施例提供的芯片，晶粒30的至少部分引脚与第一基板10的第一表面101上的金属触点110电连接，第一基板10中布设有金属线102，第一基板10的第一表面101上的一部分金属触点可以通过第一基板10中的金属线102互联，另一部分金属触点可以通过过孔103及第一基板10中的金属线102，与第一基板10的第二表面104上的金属触点140电连接，并进一步与第二基板20电连接，由于第一基板10中的金属线102既包括横截面积较大的第一金属线1021，也包括横截面积较小的第二金属线1022，这样，就能通过横截面积较大的第一金属线1021对距离较远的晶粒引脚进行互联，以减小金属线阻抗对信号的衰减，保证传输的信号质量；同时又能够通过横截面积较小的第二金属线1022对距离较近的晶粒引脚进行互联，以便于实现高密度的信号传输，从而便于实现短距高密度的信号传输以及长距低损耗的信号传输。

需要说明的是，本发明的实施例中所述的各种金属触点可以泛指具有电连接功能的金属接触点，而不对该金属接触点的具体形式和形状进行限定，例如，金属触点可以为平面金属点，也可以为突出表面的金属凸块或金属球等。

可选的，在本发明的实施例中，封装的芯片中可以包括一个或多个晶粒30，这些晶粒30可以设置在一个或多个第一基板10上，也即是说，晶粒30的数量可以包括一个或多个，第一基板10的数量也可以包括一个或多个，各第一基板10可以设置在第二基板20上，其中，每个第一基板10上可以设置有一个或多个晶粒30。

可选的，第二基板20可以为多种适于进行芯片封装的基板，例如，在本发明的一个实施例中，第二基板20可以为高密度互连印刷电路板。

具体实施中，在对晶粒的引脚信号进行互联时，为了更有效地实现第一金属线1021降低信号损耗的效果以及第二金属线1022提高信号互联密度的效果，在本发明的一个实施例中，第一金属线1021与第二金属线1022的横截面积可以具有较大差距，例如，第一金属线1021的横截面积可以大于第一面积阈值，第二金属线1022的横截面积可以小于第二面积阈值，其中，第一面积阈值可以大于或等于第二面积阈值，例如，第一面积阈值可以为以下面积阈值中的其中一项：4平方微米、10平方微米、100平方微米。此外，也可以对第二金属线1022的宽度进行限定，例如，可以限定第二金属线1022的宽度小于10微米，以便使单位面积的第一基板10可以布设更多条第二金属线1022，有效提高第二金属线1022的信号互联密度。

本发明的实施例提供的芯片可以指对晶粒30进行封装后得到的芯片产品。为了实现同一个晶粒30不同引脚之间的信号互联，或者不同晶粒30的引脚之间的互联，本发明的实施例中，可以将晶粒30设置在第一基板10上，以通过第一基板10中布设的金属线102实现上述信号互联。可选的，在第一基板10中布设多层金属线102的情况下，不同层的金属线102可以进一步通过第一基板10中的过孔103实现电连接。

进一步地，为了便于芯片的应用，例如为了便于将封装好的芯片设置在设备主板上或者与其他外电路相连，本发明的实施例中，第一基板10除了可以通过金属线102对晶粒30的引脚进行信号互联之外，还可以通过金属线102和过孔13，将晶粒30的引脚信号引出至第二基板20，以便通过第二基板20与设备主板或其他外电路电连接。

可选的，无论是用于进行晶粒引脚信号互联的金属线102还是用于将晶粒引脚信号引出至第二基板20的金属线102，都可以根据信号传输端点之间的路径的长短，采用横截面积较大的第一金属线1021实现，或采用横截面积较小的第二金属线1022实现。举例而言，在本发明的一个实施例中，第一基板10的第一表面101上的第一金属触点和第二金属触点可以通过第一金属线1021互联；和/或，第一基板10的第一表面101上的第三金属触点和第四金属触点可以通过第二金属线1022互联。也即是说，本实施例中，用于实现晶粒引脚信号互联的金属线102，既可以包括第一金属线1021，也可以包括第二金属线1022，还可以二者都包括。类似的，在本发明的另一个实施例中，用于将晶粒引脚信号引出至第二基板20的金属线102，同样既可以包括第一金属线1021，也可以包括第二金属线1022，还可以二者都包括。

为了便于根据信号传输端点之间的路径的长短，选择第一金属线1021或第二金属线1022进行信号互联，在本发明的一个实施例中，可以对第一金属线1021和第二金属线1022的长度设置一定的范围。例如，第一金属线1021的长度可以大于预设长度阈值，第二金属线1022的长度可以小于或等于该预设长度阈值，可选的，该预设长度阈值的取值范围可以为4毫米至6毫米，例如5毫米。这样，若信号传输端点之间的路径大于该预设长度阈值，则可以通过第一金属线1021进行信号互联，若信号传输端点之间的路径小于或等于该预设长度阈值，则可以通过第二金属线1022进行信号互联。

为了能够在第一基板1中传输更多的信号，第一基板10中可以布设较大数量的金属线102。当一个平面上无法布设该金属线102时，可以将各条金属线102分层布设，不同层的金属线102之间可以通过绝缘介质层隔离。例如，在本发明的一个实施例中，金属线102在第一基板10中可以分为一个或多个层布设，不同层的金属线102之间设置有绝缘介质层。不同层的金属线102之间可以通过绝缘介质层上的过孔进行电连接。可选的，本发明的实施例中，第一基板10中的过孔103可以包括至少一个第一过孔和至少一个第二过孔，其中，第一过孔可以与第一金属线1021电连接，第二过孔可以与第二金属线1022电连接，第一过孔的横截面积大于第二过孔的横截面积。

可选的，第一金属线1021和第二金属线1022既可以处于同一层，也可以分别处于不同层。例如，在本发明的一个实施例中，第二金属线1022与第一金属线1021，在第一基板10中分层布设，第二金属线1022所在层相对于第一金属线1021所在层，更靠近第一基板10的第一表面101。这样，由于晶粒30设置在第一基板10的第一表面101上，第二金属线1022会比第一金属线1021更靠近晶粒30，从而能够有效减小第二金属线1022的长度，降低第二金属线1022的信号传输损耗。

进一步地，在第一金属线1021与第二金属线1022处于同一层的情况下，第一金属线1021与第二金属线1022横截面积的不同，可以通过金属线不同的宽度实现。在第一金属线1021与第二金属线1022处于不同层时，第一金属线1021与第二金属线1022横截面积的不同，可以通过金属线不同的宽度和/或不同的厚度实现。例如，在本发明的一个实施例中，第二金属线1022与第一金属线1021，在第一基板10中分层布设，第一金属线1021和第二金属线1022处于不同层，第一金属线1021的厚度可以大于第二金属线1022的厚度。

一般的，相对于封装好的芯片产品而言，晶粒30的面积和体积都较小，因此同一晶粒30的引脚间距也较小，例如，在本发明的一个实施例中，同一晶粒30的引脚间的最小距离可以为40微米至150微米。而主板等外电路中焊盘之间的最小间距则一般会较大，例如可以为800微米至1000微米。有鉴于此，为了适于将晶粒30与主板等外电路连接，本发明的实施例中，可以通过第一基板1和第二基板2进行过渡，逐步将40微米至150微米的引脚间距，过渡到800微米至1000微米的焊盘间距。

具体而言，在本发明的一个实施例中，在芯片封装中，晶粒30例如可以通过倒装焊等工艺设置在第一基板10的第一表面101上，第一基板10也可以通过倒装焊等工艺设置在第二基板20的第一表面201上，第二基板20的第二表面204可以用于与主板等外电路电连接。第一基板10的第一表面101上的金属触点110之间的最小间距可以小于第一间距阈值，第二基板20的第二表面204上的金属触点之间的最小间距可以大于第二间距阈值，其中，第一间距阈值可以小于第二间距阈值。例如，在一个例子中，第一间距阈值可以为100微米，第二间距阈值可以为800微米。

为了从第一基板10的第一表面101上的金属触点110之间的最小间距，顺利过渡到第二基板20的第二表面204上的金属触点之间的最小间距，在本发明的一个实施例中，可以对第一基板10的第二表面104上的金属触点140之间的最小间距进行进一步限定，例如，第一基板10的第二表面104上的金属触点140之间的最小间距可以大于上述第一间距阈值且小于上述第二间距阈值。例如，在一个例子中，金属触点140之间的最小间距可以为350微米至600微米。

可以理解的，由于第一基板10是通过倒装焊工艺设置在第二基板20的第一表面201上的，因此，第一基板10的第二表面104上的金属触点140可以与第二基板20的第一表面201上的金属触点相对应，即金属触点之间的最小间距与金属触点140之间的最小间距相等。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (22)

1.一种硅基基板，其特征在于，包括：

基板本体，所述基板本体中设置有至少两个过孔，所述至少两个过孔包括至少一个第一过孔以及至少一个第二过孔，所述第一过孔的横截面积大于所述第二过孔的横截面积；其中，所述第一过孔用于电连接布设在所述基板本体中的第一金属线，所述第二过孔用于电连接布设在所述基板本体中的第二金属线，所述第一金属线的横截面积大于所述第二金属线的横截面积；

其中，所述至少两个过孔中的至少一个过孔具有如下位置中的任一种：

一端位于所述基板本体的第一表面，另一端位于所述基板本体内部；

一端位于所述基板本体的第二表面，另一端位于所述基板本体内部；

一端位于所述基板本体的第一表面，另一端位于所述基板本体的第二表面；

两端均位于所述基板本体内部；

其中，所述基板本体的第一表面用于布设晶粒，所述第二表面与所述第一表面相背向。

2.根据权利要求1所述的硅基基板，其特征在于，所述第一过孔的横截面积大于第一面积阈值，所述第二过孔的横截面积小于第二面积阈值，其中，所述第一面积阈值大于或等于所述第二面积阈值。

3.根据权利要求1所述的硅基基板，其特征在于，所述第一过孔的横截面积与所述第二过孔的横截面积的比值大于或等于第一比例阈值。

4.根据权利要求3所述的硅基基板，其特征在于，所述第一比例阈值为2:1、4:1、5:1、9:1、16:1。

5.根据权利要求1所述的硅基基板，其特征在于，在所述基板本体内的至少局部空间区域内，在平行于所述基板本体第一表面的方向上，和/或，在垂直于所述基板本体第一表面的方向上，第一过孔和第二过孔交错布置。

6.根据权利要求1所述的硅基基板，其特征在于，

所述基板本体的第一表面用于布设晶粒；

所述第二过孔用于电连接的第二金属线与所述第一过孔用于电连接的第一金属线在所述基板本体中分层布设，所述第二金属线所在层相对于所述第一金属线所在层，更靠近所述基板本体的第一表面。

7.根据权利要求1所述的硅基基板，其特征在于，所述第一金属线的长度大于第一长度阈值，所述第二金属线的长度小于或等于第一长度阈值。

8.根据权利要求7所述的硅基基板，其特征在于，所述第一长度阈值的取值范围为4毫米至6毫米。

9.一种硅基基板的制造方法，其特征在于，包括：

提供硅基的基板基材；

在所述基板基材上设置至少一个第三过孔和至少一个第四过孔，所述第三过孔的横截面积大于所述第四过孔的横截面积，且所述第三过孔、所述第四过孔均贯穿所述基板基材；

在设置有所述第三过孔和所述第四过孔的所述基板基材上，设置至少一层绝缘介质层，所述至少一层绝缘介质层包括第一绝缘介质层；所述基板基材和所述至少一层绝缘介质层形成所述硅基基板的基板本体；

在所述第一绝缘介质层上设置第一刻蚀阻挡层，所述第一刻蚀阻挡层中设置有至少一个第一过孔图形和至少一个第二过孔图形，所述第一过孔图形的面积大于所述第二过孔图形的面积；

在所述第一刻蚀阻挡层的保护下，在所述第一绝缘介质层上刻蚀出所述至少一个第一过孔图形对应的至少一个第一过孔以及所述至少一个第二过孔图形对应的至少一个第二过孔，所述第一过孔的横截面积大于所述第二过孔的横截面积；

其中，各所述第一过孔、各所述第二过孔、各所述第三过孔、各所述第四过孔之间通过上下层相错或对齐形成基板过孔，其中，所述基板过孔的位置具有如下位置中的任一种：

一端位于所述基板本体的第一表面，另一端位于所述基板本体内部；

一端位于所述基板本体的第二表面，另一端位于所述基板本体内部；

一端位于所述基板本体的第一表面，另一端位于所述基板本体的第二表面；

两端均位于所述基板本体内部；

其中，所述基板本体的第一表面用于布设晶粒，所述第二表面与所述第一表面相背向。

10.根据权利要求9所述的方法，其特征在于，

在所述第一绝缘介质层上刻蚀出所述至少一个第一过孔图形对应的至少一个第一过孔以及所述至少一个第二过孔图形对应的至少一个第二过孔之后，所述方法还包括：

在所述第一绝缘介质层上布设第一金属线和第二金属线；其中，所述第一金属线与所述第一过孔电连接，所述第二金属线与所述第二过孔电连接，所述第一金属线的横截面积大于所述第二金属线的横截面积。

11.根据权利要求10所述的方法，其特征在于，在所述第一绝缘介质层上布设第一金属线和第二金属线之后，所述方法还包括：

在布设有第一金属线和第二金属线的第一绝缘介质层上，设置第二绝缘介质层；

在所述第二绝缘介质层上刻蚀至少一个第五过孔和至少一个第六过孔，其中，所述第五过孔的横截面积与所述第一过孔的横截面积的差的绝对值小于预设阈值，所述第六过孔的横截面积与所述第二过孔的横截面积的差的绝对值小于所述预设阈值，所述第五过孔与所述第一过孔的上下位置相对齐或相交错。

12.根据权利要求9所述的方法，其特征在于，

所述第一绝缘介质层上的第一过孔和第二过孔，在所述第一绝缘介质层的宽度方向和/或长度方向上交错布置。

13.一种芯片，其特征在于，包括基板以及设置在所述基板上的至少一个晶粒，其中，所述基板为权利要求1至8中任一项所述的硅基基板，所述晶粒上的第一金属触点与所述基板中的所述第一金属线电连接，所述晶粒上的第二金属触点与所述基板中的第二金属线电连接；其中，所述第一金属线与所述第一过孔电连接，所述第二金属线与所述第二过孔电连接。

14.一种芯片，其特征在于，包括：第一基板、第二基板和晶粒，其中，所述第一基板为权利要求1至8中任一项所述的硅基基板；所述晶粒的至少部分引脚与所述第一基板的第一表面上的金属触点电连接；所述第一基板中布设有金属线，所述金属线包括至少一条所述第一金属线以及至少一条所述第二金属线；

所述第一基板的第一表面上的一部分金属触点通过所述第一基板中的金属线互联，另一部分金属触点通过过孔及所述第一基板中的金属线，与所述第一基板的第二表面上的金属触点电连接；

所述第一基板的第二表面上的金属触点与所述第二基板的第一表面上的金属触点电连接，所述第二基板的第一表面上的金属触点通过过孔及所述第二基板中的金属线，与所述第二基板的第二表面上的金属触点电连接。

15.根据权利要求14所述的芯片，其特征在于，

所述第一基板的第一表面上的第一金属触点和第二金属触点通过所述第一金属线互联；和/或，

所述第一基板的第一表面上的第三金属触点和第四金属触点通过所述第二金属线互联。

16.根据权利要求14所述的芯片，其特征在于，所述第一基板的第一表面上的金属触点之间的最小间距小于第一间距阈值；所述第二基板的第二表面上的金属触点之间的最小间距大于第二间距阈值，所述第一间距阈值小于所述第二间距阈值。

17.根据权利要求16所述的芯片，其特征在于，所述第一基板的第二表面上的金属触点之间的最小间距大于所述第一间距阈值且小于所述第二间距阈值。

18.根据权利要求14所述的芯片，其特征在于，所述第二基板为高密度互连印刷电路板。

19.根据权利要求14所述的芯片，其特征在于，所述第二金属线与所述第一金属线，在所述第一基板中分层布设，所述第一金属线和所述第二金属线处于不同层，所述第一金属线的厚度大于所述第二金属线的厚度。

20.根据权利要求14所述的芯片，其特征在于，所述第二金属线的宽度小于10微米。

21.根据权利要求14所述的芯片，其特征在于，所述晶粒的数量包括一个或多个。

22.根据权利要求14所述的芯片，其特征在于，所述第一基板的数量包括一个或多个，每个所述第一基板上设置有至少一个晶粒。

Images