CN114512339A - 多层电容器 - Google Patents

多层电容器 Download PDF

Info

Publication number
CN114512339A
CN114512339A CN202111299646.0A CN202111299646A CN114512339A CN 114512339 A CN114512339 A CN 114512339A CN 202111299646 A CN202111299646 A CN 202111299646A CN 114512339 A CN114512339 A CN 114512339A
Authority
CN
China
Prior art keywords
multilayer capacitor
dielectric layer
crystal grains
dielectric
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111299646.0A
Other languages
English (en)
Inventor
尹基明
赵俊烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN114512339A publication Critical patent/CN114512339A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

本公开提供一种多层电容器。所述多层电容器包括:主体,包括介电层和内电极;以及外电极,设置在所述主体上以连接到所述内电极,其中,所述介电层包括具有核‑壳结构的多个晶粒,所述核‑壳结构在核中具有孔,并且在所述介电层的所述多个晶粒中,具有两个或更少的孔的晶粒的比为20%至40%。

Description

多层电容器
本申请要求于2020年11月17日在韩国知识产权局提交的第10-2020-0153477号韩国专利申请的优先权的权益,所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电容器。
背景技术
在最新的智能手机中,可使用大量的(多达约1000个)多层电容器,并且对于减小多层电容器的尺寸和增大多层电容器的电容的需求不断增长。
为了减小多层电容器的尺寸和增大多层电容器的电容,需要使多层电容器的介电层和内电极层变薄。
然而,当层变薄时,由于施加在层之间的电压可能增加,因此难以确保多层电容器的可靠性。
发明内容
本公开的一方面在于提供一种多层电容器,即使当介电层的厚度减小时,该多层电容器也能够实现相对较高的介电特性,同时减少可靠性的劣化。
根据本公开的一方面,一种多层电容器包括:主体,包括介电层和内电极;以及外电极,设置在所述主体上以连接到所述内电极,其中,所述介电层包括具有核-壳结构的多个晶粒,所述核-壳结构在核中具有孔,并且在所述介电层的所述多个晶粒中,具有两个或更少的孔的晶粒的比为20%至40%。
在本公开的实施例中,所述介电层中的所述多个晶粒的平均尺寸可以为200nm或更小。
在本公开的实施例中,所述介电层的平均厚度可以为0.7μm或更小。
在本公开的实施例中,介电层的介电常数可以为2500至4000。
在本公开的实施例中,所述介电层的介电常数与平均晶粒尺寸的比可以为20或更大。
在本公开的实施例中,所述主体可包括彼此相对的第一表面和第二表面,连接到所述第一表面和所述第二表面并且彼此相对的第三表面和第四表面,以及连接到所述第一表面和所述第二表面、连接到所述第三表面和所述第四表面并且彼此相对的第五表面和第六表面,并且所述内电极可包括分别从所述主体的所述第三表面和所述第四表面暴露的第一内电极和第二内电极。
在本公开的实施例中,所述外电极可包括:一对连接部,分别设置在所述主体的所述第三表面和所述第四表面上;以及一对弯折部,分别从所述一对连接部延伸到所述主体的所述第一表面上。
在本公开的实施例中,所述主体可包括:有效区,包括所述第一内电极和所述第二内电极;以及上覆盖部和下覆盖部,分别设置在所述有效区的在所述第一表面和所述第二表面彼此相对的方向上的上方和下方。
根据本公开的另一方面,一种多层电容器包括:主体,包括介电层和内电极,所述介电层包括多个晶粒;以及外电极,设置在所述主体上以连接到所述内电极,其中,所述多个晶粒中的每个具有核-壳结构,所述核-壳结构在核中包括孔,并且在所述主体的区域中的预定数量的晶粒中,具有两个或更少的孔的晶粒的比为20%至40%。
根据本公开的另一方面,一种多层电容器包括:主体,包括介电层和内电极,所述介电层包括多个晶粒;以及外电极,设置在所述主体上以连接到所述内电极,其中,所述多个晶粒中的每个具有核-壳结构,所述核-壳结构在核中包括孔,并且在所述主体的切割表面中的多个单位面积中分别获得的晶粒中,具有两个或更少的孔的晶粒的比的平均值为20%至40%。
附图说明
通过结合附图以及以下具体实施方式,本公开的以上和其他方面、特征及优点将被更清楚地理解,在附图中:
图1是示意性地示出根据本公开的实施例的多层电容器的立体图。
图2是沿着线I-I'截取的图1的多层电容器的截面图。
图3是示出根据本公开的实施例的主体的介电层和内电极的结构的分解立体图。
图4是示出图2中的A部分的放大的截面图。
具体实施方式
在下文中,将参照附图描述本公开的优选实施例。
然而,本公开的实施例可按照各种其他形式变型,并且本公开的范围不限于下面描述的实施例。
另外,可提供本公开的实施例以向本领域普通技术人员更完整地描述本公开。
因此,为了清楚起见,可夸大附图中的要素的形状和尺寸,并且在附图中,相同的附图标记指示的要素可以是相同的要素。
另外,在整个附图中,对于具有相似功能的部分,可使用相同的附图标记。
另外,除非另有明确相反规定,否则在整个说明书中“包括”或“包含”某个组件是指可进一步包括其他组件而不是排除其他组件。
在下文中,当定义多层电容器的方向以清楚地描述本公开的实施例时,附图中所示的X、Y和Z分别表示主体110的长度方向、宽度方向和厚度方向,或者分别表示第一方向、第二方向和第三方向。
此外,在该实施例中,可将Z方向作为与堆叠介电层111的堆叠方向相同的概念使用。
图1是示意性地示出根据本公开的实施例的多层电容器的立体图,并且图2是沿着线I-I'截取的图1的多层电容器的截面图。图3是示出根据本公开的实施例的主体的介电层和内电极的结构的分解立体图。
参照图1至图3,根据该实施例的多层电容器100可包括主体110以及第一外电极131和第二外电极132,主体110包括多个介电层111、第一内电极121和第二内电极122。
主体110可通过在Z方向上堆叠多个介电层111并烧结来获得,并且可一体化到在不使用扫描电子显微镜(SEM)的情况下难以识别主体110中彼此相邻的介电层111之间的边界的程度。
在这种情况下,主体110没有特别限制,但是可具有基本上直平行六面体形状。然而,本公开不限于此。
另外,主体110的形状和尺寸以及堆叠的介电层111的数量不限于该实施例的附图中所示的主体110的形状和尺寸以及堆叠的介电层111的数量。
在该实施例中,为了便于解释,主体110在Z方向上彼此相对的两个表面可被定义为第一表面1和第二表面2,主体110的连接到第一表面1和第二表面2并且在X方向上彼此相对的两个表面可被定义为第三表面3和第四表面4,并且主体110的连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在Y方向上彼此相对的两个表面可被定义为第五表面5和第六表面6。
在该实施例中,多层电容器100的安装表面可以为主体110的第一表面1。
包括在主体110中的介电层111可通过包含介电组合物而形成。
另外,如图4所示,介电层111的晶粒G可具有核C和壳S以形成核-壳结构,核C具有四方相,壳S固溶各种添加剂而主要具有伪立方相,并且孔P可存在于核C中。在图4中,缩写GB表示晶界。
在这种情况下,介电层111可包括20%至40%的具有两个或更少的孔P的晶粒G。
另外,介电层111的平均厚度可以为0.7μm或更小。
在一个示例中,本公开中的要素的厚度(例如,介电层111的厚度等)可意指要素在与要素的平坦表面垂直的方向上的尺寸。除非与明确描述的另一定义相矛盾,否则要素的厚度可以为平均厚度、最大厚度、最小厚度和在预定区域中测量的要素的厚度中的任何一个。在一个示例中,可通过以下方法确定要素的厚度:从要素的参考中心点以相等的间隔(或可选地,非相等的间隔)向左限定预定数量(例如,5)的点并向右限定预定数量(例如,5)的点,测量相等的间隔(或可选地,非相等的间隔)的点中的每个点的厚度,并从其获得平均值。可选地,厚度可以为多次测量的最大厚度或最小厚度。可选地,厚度可以为测量区域中的参考中心点的厚度。在一个示例中,可在测量中使用光学显微镜或扫描电子显微镜(SEM),尽管本公开不限于此。即使在本公开中没有描述,也可使用本领域普通技术人员理解的其他测量方法和/或工具。
另外,介电层111的介电常数可以为2500至4000。
另外,包括在介电层111中的晶粒G的平均尺寸可以为200nm或更小。在另一示例中,包括在介电层111中的晶粒G的尺寸可以为多个晶粒的平均晶粒尺寸。
另外,介电层111的介电常数与平均晶粒尺寸的比可以为20或更大。
另外,主体110可包括有效区115以及上覆盖部112和下覆盖部113,有效区115作为对形成电容器的电容有贡献的部分,上覆盖部112和下覆盖部113分别形成在有效区115的在Z方向上的上方和下方以作为上边缘和下边缘。
除了上覆盖部112和下覆盖部113不包括内电极之外,上覆盖部112和下覆盖部113可具有与有效区115的介电层111相同的材料和构造。
在这种情况下,上覆盖部112和下覆盖部113可通过在Z方向上在有效区115的上表面和下表面上分别堆叠单个介电层或两个或更多个介电层来形成。
上覆盖部112和下覆盖部113可从根本上防止由于物理应力或化学应力对第一内电极121和第二内电极122的损坏。
第一内电极121和第二内电极122可以是施加有不同极性的电压的电极,可在Z方向上交替地设置,且介电层111介于第一内电极121和第二内电极122之间,并且第一内电极121的一端和第二内电极122的一端可分别从主体110的第三表面3和第四表面4暴露。
在这种情况下,第一内电极121和第二内电极122可通过设置在其间的介电层111彼此电绝缘。
另外,从主体110的第三表面3和第四表面4交替地暴露的第一内电极121的端部和第二内电极122的端部可分别电连接到设置在主体110的第三表面3上的第一外电极131和设置在主体110的第四表面4上的第二外电极132。
根据上述构造,当将预定电压施加到第一外电极131和第二外电极132时,电荷可积聚在第一内电极121和第二内电极122之间。
在这种情况下,多层电容器100的电容可与有效区115中的第一内电极121和第二内电极122在Z方向上彼此叠置的面积成比例。
第一外电极131和第二外电极132可以是施加有不同极性的电压的电极,可分别设置在主体110的X方向上的两个端部上,并且可分别连接到第一内电极121的从主体110的第三表面3暴露的端部和第二内电极122的从主体110的第四表面4暴露的端部,以形成电容器电路。
第一外电极131可包括第一连接部131a和第一弯折部131b。
第一连接部131a可形成在主体110的第三表面3上,并且可以是连接到第一内电极121的部分,并且第一弯折部131b可以是从第一连接部131a延伸到主体110的第一表面1(其可以为安装表面)的一部分的部分。
在这种情况下,第一弯折部131b可进一步延伸到主体110的第五表面5的一部分和第六表面6的一部分以及主体110的第二表面2的一部分,以改善粘附强度等。
第二外电极132可包括第二连接部132a和第二弯折部132b。
第二连接部132a可形成在主体110的第四表面4上,并且可以是连接到第二内电极122的部分,并且第二弯折部132b可以是从第二连接部132a延伸到主体110的第一表面1(其可为安装表面)的一部分的部分。
在这种情况下,第二弯折部132b可进一步延伸到主体110的第五表面5的一部分和第六表面6的一部分以及主体110的第二表面2的一部分,以改善粘附强度等。
另外,根据需要,第一外电极131和第二外电极132可包括形成在主体110的第三表面3和第四表面4上的导电层,以及形成在导电层上的镀层。
在这种情况下,镀层可包括形成在导电层上的镍(Ni)镀层和形成在镍(Ni)镀层上的锡(Sn)镀层。
通常,含有BaTiO3的介电材料可能具有缺陷,例如在晶格中掺入杂质,在其制造过程期间形成空隙等。
可大量生产的含有BaTiO3的介电材料的制造方法可主要分为固相法和液相法。
在约800℃的高温下制造的固相法中,由于高温合成方法,缺陷可能很少。该方法中的粒度分布可能由于细颗粒之间的颈缩和凝聚而不均匀,该方法通常可能涉及水性精细粉碎过程,并且可能由于Ba成分的洗脱而增加表面缺陷。
在液相合成法中,该方法的合成通常可在300℃或更低的低温下进行,并且由于涉及低温合成和水性反应,该方法可能无法避免缺陷(如羟基缺陷)的增加。
在多层电容器中,为了形成具有高介电常数的介电层111,需要使用具有高结晶度的BaTiO3基粉末。在这种情况下,为了使介电层111变薄并保持可靠性,需要细粒度的基体粉末。
当基体材料的尺寸大且不均匀时,介电层的平坦度可能降低,并且介电层的厚度和要施加的电场可能不均匀,这导致可靠性劣化。因此,由于基体材料具有小的尺寸并且更均匀,可制造具有更高可靠性的多层电容器。
另外,在BaTiO3介电粉末中,由于粒度的影响,粒度较小,可能涉及介电常数的降低。因此,考虑到要大量生产的多层电容器的介电特性和可靠性特性,选择粉末的尺寸和结晶度可能是重要的。
在该实施例中,为了制造具有优异的介电常数和可靠性的多层电容器,可采用两步水热合成法,使用平均尺寸为200nm或更小(更优选为100nm至160nm)、结晶度高、粒度分布优异的BaTiO3粉末。
在下文中,将通过发明示例和比较示例更详细地描述本公开。这是为了帮助具体地理解本公开,并且本公开的范围不受以下示例的限制。
首先,使用乙醇和甲苯作为溶剂将作为主成分的BaTiO3铁电粉末和添加剂BaCO3、MgCO3、SiO2、Al2O3、Dy2O3、Mn3O4和V2O5(副成分)与分散剂混合,然后将粘合剂和增塑剂与其混合,以制备陶瓷片。
在制备的陶瓷片上印刷Ni电极并堆叠印刷有Ni电极的陶瓷片之后,将堆叠的陶瓷片压缩并切割以制备生坯,将制备的生坯煅烧以从其中除去粘合剂,然后在1050℃和1250℃之间烧结,以评估电特性和可靠性。使用平均粒度为200nm或更小的BaTiO3粉末作为主成分基体材料。
将含有主成分和副成分的原材料粉末与乙醇/甲苯、分散剂和粘合剂混合,使用氧化锆球作为混合/分散介质,然后进行珠磨。
使用涂布机加工所制备的浆料以制备厚度为1.0μm或更小的成型片材。然后,在成型片材上印刷Ni内电极。
堆叠30层3μm的覆盖片材以制备上覆盖部和下覆盖部,并压缩片材以制备条。
然后,使用切割器将压缩后的条切割成1.0mm×0.5mm和0.6mm×0.3mm的生坯。
将制造的1005/0603尺寸的生坯煅烧,在0.1%H2/99.9%N2(H2O/H2/N2气氛)的还原气氛中在1050℃至1250℃的温度下烧结1小时,然后在1000℃的温度下在N2气氛中再氧化加热3小时。
通过封端工艺和使用铜(Cu)膏的电极烧结工艺来加工烧结的生坯,以制备外电极。
因此,在烧结之后,制备出超薄多层电容器,超薄多层电容器具有厚度为约0.7μm或更小的介电层111并且具有下表1中所示的介电常数和晶粒尺寸。
通过扫描透射电子显微镜(STEM)(40K)分析在预定数量的位置(例如,两个随机位置)处观察预定数量的晶粒(例如,100个晶粒)来计算介电晶粒中存在的孔的数量。即使在本公开中没有描述,也可使用本领域普通技术人员理解的其他方法和/或工具。本领域普通技术人员可理解用于测量的选择的预定数量的随机位置和观察到的预定数量的晶粒。根据样品处理,每个晶粒可具有核-壳结构不清晰的形状。将观察到的所有晶粒表示为分母,以计算具有孔的晶粒数作为分数。
在这种情况下,由于添加剂的充分扩散,可通过对识别到的壳的分析和对成分的分析清楚地检测到核。
例如,对于以最高浓度添加的可以是介电添加剂之一的稀土元素,当通过TEM-EDS分析绘制添加浓度时,与其中均匀观察到添加剂的壳相比,除了二次相之外,在核中没有检测到添加剂。
在另一示例中,当在上述分析中观察晶粒时,可使用主体110的切割表面。这样的切割表面可包括通过在第一方向(X方向)-第三方向(Z方向)平面上切割主体110而获得的截面,或者在第一方向(X方向)-第二方向(Y方向)平面上切割主体110而获得的截面。在切割表面包括在第一方向(X方向)-第三方向(Z方向)平面上切割主体110而获得的表面的情况下,切割表面可以是切割主体110在第二方向(Y方向)上的中央部分而获得的表面,并且在切割表面包括在第一方向(X方向)-第二方向(Y方向)平面上切割主体110而获得的表面的情况下,切割表面可以是切割主体110在第三方向(Z方向)上的中央部分而获得的表面。切割表面的位置不限于这些示例,并且如果需要,本领域普通技术人员可在主体110中的其他位置处选择切割表面。例如,当在不同的切割表面处执行多次测量时,本领域普通技术人员可在第二方向(Y方向)上的内部在第一方向(X方向)-第三方向(Z方向)平面上选择切割表面,或者本领域普通技术人员可在第三方向(Z方向)上的内部在第一方向(X方向)-第二方向(Y方向)平面上选择切割表面。
如上所述,可通过观察包括在主体110的切割表面内的单位面积中的预定数量的晶粒来计数介电晶粒中存在的孔的数量。单位面积可具有正方形形状,并且可具有例如3μm×3μm、2μm×2μm、1μm×1μm或0.5μm×0.5μm的尺寸。单位面积可不限于正方形形状。例如,单位面积可具有矩形形状,矩形形状的一个边具有0.5μm至3μm的长度,另一边具有0.5μm至3μm的高度。在另一示例中,单位面积的高度可以是介电层111的厚度。对于另一个示例,单位面积可具有直径为0.5μm至3μm的圆形形状。单位面积的尺寸和形状不限于这些示例,并且如果需要,本领域普通技术人员可选择其他尺寸或形状。
例如,测量中的单位面积可位于切割表面的中央部分处。在同一切割表面的不同位置处执行多次测量的情况下,可在切割表面的中央部分处执行其中一次测量,并且可在距中央部分具有间隔(由本领域普通技术人员设定)的部分处执行其余测量。单位面积的位置可不限于此,并且如果需要,可由本领域普通技术人员做出不同的选择。
应当理解,在测量的单位面积中确定具有两个或更少的孔的晶粒相对于总晶粒的比时,可应用相同的标准来确定与测量的单位面积相关联的晶粒是否被计数。例如,在测量中计数的晶粒可包括完全在所选择的单位面积内的晶粒,并且还包括与所选择的单位面积的边界接触或与边界相切但不与所选择的单位面积的边界交叉的晶粒。可选地,在测量中计数的晶粒可包括完全在所选择的单位面积内的晶粒,并且还包括与所选择的单位面积的边界接触或与所选择的单位面积的边界交叉的晶粒。
在一个示例中,可通过以下方法来计算具有两个或更少的孔的晶粒的比:计算在主体110的切割表面中的多个单位面积中分别获得的晶粒中具有两个或更少的孔的晶粒的比,并且对与多个单位面积相关联的获得的比求平均值。
[表1]
Figure BDA0003337796380000091
Figure BDA0003337796380000101
原材料BT(BaTiO3)中存在的缺陷可能在高温烧结工艺期间聚集并形成孔。与原材料尺寸相比,最终晶粒尺寸越大,即晶粒生长率越高,壳分数越大。因此,观察到的孔的数量可能减少。
当极大地伴随着这种晶粒生长时,多层电容器的诸如温度特性和可靠性的特性可能劣化。为了得到具有高介电常数的特性,原材料BT的结晶度应该高。另外,为了实现高可靠性并减小多层电容器的特性分散,期望具有小晶粒尺寸的结构。
多层电容器可实现优异的特性,因为它们在规格内具有更高的电容,并且可通过在苛刻条件下烧结(通常,通过增加烧结温度和延长保持时间)来控制和调节晶粒尺寸。随着晶粒尺寸增大,可实现高介电常数和高电容。
由于该方法使电容值的温度变化率(TCC)劣化,期望通过应用高结晶度BT来增大材料的固有介电常数,从而增大相对于晶粒尺寸的介电常数值。
在BaTiO3合成工艺中,颗粒中的缺陷的数量可根据工艺条件而变化。在本公开中应用的水热合成工艺中,缺陷的数量通常可随着合成温度/压力的降低而增加。结果,多层电容器中晶粒中的孔的数量将增加。
在应用了这种具有许多缺陷的粉末的多层电容器中,相对于晶粒尺寸的介电常数可能相对较低,并且在0.7μm或更小的薄层中可能无法实现高可靠性或良好的温度特性(TCC)(例如#8至#21)。
另外,BaTiO3中存在的缺陷可在上述工艺的高温烧结过程中聚集形成孔。在壳中,由于晶格可在烧结过程中与添加剂成分一起重建,因此可能几乎没有孔,并且孔可集中存在于核中。
因此,在这种孔形成中,最终晶粒尺寸与粉末原材料的比(即晶粒生长率)可增大,以将具有两个或更少的孔的晶粒的比控制为小于20%(例如#8至#11、#14、#15和#17)。当形成这种基于晶粒生长的介电结构时,如上所述,温度特性可能劣化。
因此,作为分析的结果,当介电常数/晶粒尺寸的比为20或更大,并且具有两个或更少的孔的晶粒的比为20%至40%时,可证实其具有优异的温度特性(TCC)和可靠性。
本公开不受上述实施例和附图的限制,而是旨在受所附权利要求的限制。
根据本公开的实施例,即使当介电层的厚度减小时,也可减少多层电容器的可靠性的劣化,并且可实现多层电容器的高介电特性。
虽然上面已经示出和描述了示例实施例,但是对于本领域技术人员将易于理解的是,在不脱离由所附权利要求限定的本公开的范围的情况下,可进行修改和变化。

Claims (18)

1.一种多层电容器,包括:
主体,包括介电层和内电极;以及
外电极,设置在所述主体上以连接到所述内电极,
其中,所述介电层包括具有核-壳结构的多个晶粒,所述核-壳结构在核中具有孔,并且
在所述介电层的所述多个晶粒中,具有两个或更少的孔的晶粒的比为20%至40%。
2.如权利要求1所述的多层电容器,其中,所述介电层中的所述多个晶粒的平均尺寸为200nm或更小。
3.如权利要求1所述的多层电容器,其中,所述介电层的平均厚度为0.7μm或更小。
4.如权利要求1所述的多层电容器,其中,所述介电层的介电常数为2500至4000。
5.如权利要求1所述的多层电容器,其中,所述介电层的介电常数与平均晶粒尺寸的比为20或更大。
6.如权利要求1所述的多层电容器,其中,所述主体包括彼此相对的第一表面和第二表面,连接到所述第一表面和所述第二表面并且彼此相对的第三表面和第四表面,以及连接到所述第一表面和所述第二表面、连接到所述第三表面和所述第四表面并且彼此相对的第五表面和第六表面,并且
所述内电极包括分别从所述主体的所述第三表面和所述第四表面暴露的第一内电极和第二内电极。
7.如权利要求6所述的多层电容器,其中,所述外电极包括:
一对连接部,分别设置在所述主体的所述第三表面和所述第四表面上;以及
一对弯折部,分别从所述一对连接部延伸到所述主体的所述第一表面上。
8.如权利要求6所述的多层电容器,其中,所述主体包括:
有效区,包括所述第一内电极和所述第二内电极;以及
上覆盖部和下覆盖部,分别设置在所述有效区的在所述第一表面和所述第二表面彼此相对的方向上的上方和下方。
9.一种多层电容器,包括:
主体,包括介电层和内电极,所述介电层包括多个晶粒;以及
外电极,设置在所述主体上以连接到所述内电极,
其中,所述多个晶粒中的每个具有核-壳结构,所述核-壳结构在核中包括孔,并且
在所述主体的区域中的预定数量的晶粒中,具有两个或更少的孔的晶粒的比为20%至40%。
10.如权利要求9所述的多层电容器,其中,所述介电层中的所述多个晶粒的平均尺寸为200nm或更小。
11.如权利要求9所述的多层电容器,其中,所述介电层的平均厚度为0.7μm或更小。
12.如权利要求9所述的多层电容器,其中,所述介电层的介电常数为2500至4000。
13.如权利要求9所述的多层电容器,其中,所述介电层的介电常数与平均晶粒尺寸的比为20或更大。
14.一种多层电容器,包括:
主体,包括介电层和内电极,所述介电层包括多个晶粒;以及
外电极,设置在所述主体上以连接到所述内电极,
其中,所述多个晶粒中的每个具有核-壳结构,所述核-壳结构在核中包括孔,并且
在所述主体的切割表面中的多个单位面积中分别获得的晶粒中,具有两个或更少的孔的晶粒的比的平均值为20%至40%。
15.如权利要求14所述的多层电容器,其中,所述介电层中的所述多个晶粒的平均尺寸为200nm或更小。
16.如权利要求14所述的多层电容器,其中,所述介电层的平均厚度为0.7μm或更小。
17.如权利要求14所述的多层电容器,其中,所述介电层的介电常数为2500至4000。
18.如权利要求14所述的多层电容器,其中,所述介电层的介电常数与平均晶粒尺寸的比为20或更大。
CN202111299646.0A 2020-11-17 2021-11-04 多层电容器 Pending CN114512339A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0153477 2020-11-17
KR1020200153477A KR20220067122A (ko) 2020-11-17 2020-11-17 적층형 커패시터

Publications (1)

Publication Number Publication Date
CN114512339A true CN114512339A (zh) 2022-05-17

Family

ID=81548454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111299646.0A Pending CN114512339A (zh) 2020-11-17 2021-11-04 多层电容器

Country Status (3)

Country Link
US (1) US11776745B2 (zh)
KR (1) KR20220067122A (zh)
CN (1) CN114512339A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2780735A (en) 1955-01-21 1957-02-05 Gen Electric Automatic parallel operation of transformers
JP3204933B2 (ja) 1997-08-20 2001-09-04 太陽誘電株式会社 セラミック電子部品とその製造方法
JP4626207B2 (ja) * 2004-07-28 2011-02-02 Tdk株式会社 チタン酸バリウム粉末の製造方法
CN101346784B (zh) 2005-12-26 2011-08-03 京瓷株式会社 层叠陶瓷电容器
WO2014207900A1 (ja) * 2013-06-28 2014-12-31 Tdk株式会社 誘電体磁器組成物および積層セラミックコンデンサ
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
JP6329236B2 (ja) * 2015-12-01 2018-05-23 太陽誘電株式会社 積層セラミックコンデンサ用誘電体材料および積層セラミックコンデンサ

Also Published As

Publication number Publication date
US11776745B2 (en) 2023-10-03
KR20220067122A (ko) 2022-05-24
US20220157527A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
JP7338825B2 (ja) 誘電体磁器組成物及びそれを含む積層セラミックキャパシター、並びに積層セラミックキャパシターの製造方法
KR100278417B1 (ko) 유전체 세라믹과 이것의 제조방법, 및 적층 세라믹 전자부품과
CN109585164B (zh) 多层陶瓷电容器
WO2013145423A1 (ja) 積層セラミックコンデンサ及びその製造方法
KR102609146B1 (ko) 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품
JP6523930B2 (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
JP2022104984A (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
US11380490B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20190116153A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
US11657971B2 (en) Multilayer capacitor
KR20190116111A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
CN115148496A (zh) 包括液囊的多层电容器
JP7311256B2 (ja) 誘電体組成物及びそれを用いた電子部品
KR20190116141A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
US9384894B2 (en) Dielectric composition to be sintered at low temperature, multilayer ceramic electronic component containing the same, and method of manufacturing the multilayer ceramic electronic component
KR101274953B1 (ko) 유전체 세라믹 및 적층 세라믹 콘덴서
JP6913614B2 (ja) コンデンサ
CN114512339A (zh) 多层电容器
CN110676052B (zh) 多层陶瓷电子组件及制造多层陶瓷电子组件的方法
CN108231409B (zh) 介电组合物和具有介电组合物的多层陶瓷电容器
KR20190116110A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
CN111584234B (zh) 介电组合物和包括该介电组合物的多层电容器
KR102409109B1 (ko) 유전체 조성물 및 이를 이용한 전자 부품
CN117352300A (zh) 多层电子组件和制造多层电子组件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination