CN114464532B - 碳化硅肖特基二极管的制造方法 - Google Patents
碳化硅肖特基二极管的制造方法 Download PDFInfo
- Publication number
- CN114464532B CN114464532B CN202210383943.1A CN202210383943A CN114464532B CN 114464532 B CN114464532 B CN 114464532B CN 202210383943 A CN202210383943 A CN 202210383943A CN 114464532 B CN114464532 B CN 114464532B
- Authority
- CN
- China
- Prior art keywords
- layer
- bpsg
- silicon nitride
- silicon dioxide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 49
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 76
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 43
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 43
- 235000012239 silicon dioxide Nutrition 0.000 claims description 38
- 239000000377 silicon dioxide Substances 0.000 claims description 38
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 36
- 239000002131 composite material Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 16
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- -1 aluminum ions Chemical class 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000011148 porous material Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种碳化硅肖特基二极管的制造方法，属于半导体技术领域，通过包括外延层和肖特基金属层；外延层上设有依次排列的多个P型区；在外延层上表面沉积有肖特基金属层；P型区为亚微米级；由于P型区为亚微米级，故在较小的元胞尺寸范围内增加肖特基占比，增强了两个PN结夹断电场效应，从而降低了肖特基区的电场强度，增加了电流密度并降低了漏电流，实现了低正向压降和低漏电流的碳化硅肖特基二极管。
Description
技术领域
本申请属于半导体技术领域，尤其涉及一种碳化硅肖特基二极管的制造方法。
背景技术
碳化硅肖特基二极管是融合PN结及肖特基结的器件,其基本元胞结构是在两个PN结之间插入肖特基结，通过两个PN结夹断电场，降低肖特基结处的电场强度，具备较低的反向恢复时间及超软的恢复特性，被广泛应用在电源领域中。在碳达峰、碳中和的时代背景下，对该器件的需求越来越广泛，同时对该器件的性能提出低正向压降和低漏电流的要求。
相关的碳化硅肖特基二极管的结构改进方式如下：
（1）在电流密度相同及低漏电流的情况下，可以通过增加芯片的面积降低正向压降，但增加了芯片成本，市场很难接受；
（2）增加肖特基元胞的尺寸，虽然提升了正向电流密度，但漏电流随之变大；
（3）通过剪薄技术，降低欧姆接触电阻，有利于降低正向压降，但容易产生碎片，不利于经济成本；
（4）通过光刻及刻蚀技术使PN结注入区在1μm以下，但现阶段该器件主要在4至6寸线进行生产，光刻及刻蚀线宽达不到设计需求，故受到现有制程的最小线宽的限制。
故相关的碳化硅肖特基二极管存在无法在降低正向压降的同时减小漏电流的缺陷。
发明内容
本申请的目的在于提供一种碳化硅肖特基二极管的制造方法，旨在解决相关的碳化硅肖特基二极管无法在降低正向压降的同时减小漏电流的问题。
本申请实施例还提供了一种碳化硅肖特基二极管的制造方法，其特征在于，所述制造方法包括：
步骤A：在衬底上表面形成外延层；
步骤B：在所述外延层上表面形成二氧化硅掩膜层；
步骤C：在所述二氧化硅掩膜层上表面形成氮化硅层；其中，所述氮化硅层部分填充所述二氧化硅掩膜层中的牺牲区域，以形成第一凹槽；
步骤D：移除所述氮化硅层的上表面且保留所述二氧化硅掩膜层侧壁上的所述氮化硅层以形成第一复合层，且使所述第一凹槽延伸至所述外延层上表面；其中，所述第一复合层包括二氧化硅区和氮化硅区；
步骤E：移除所述二氧化硅区以形成第二凹槽，得到氮化硅掩膜层；
步骤F：在所述氮化硅掩膜层上表面形成BPSG层；其中，所述BPSG层完全填充所述第一凹槽和所述第二凹槽；
步骤G：移除所述BPSG层的上表面，以形成第二复合层；所述第二复合层包括BPSG区和氮化硅区；
步骤H：移除所述第二复合层中的氮化硅区，以形成BPSG掩膜层；
步骤I：在所述BPSG掩膜层上表面离子注入以形成多个P型区；
步骤J：移除所述BPSG掩膜层，沉积碳膜并高温退火，移除所述碳膜后，在所述外延层上表面形成肖特基金属层。
在其中一个实施例中，所述步骤B包括：
在所述外延层上表面形成二氧化硅层；
通过显像移除所述二氧化硅层的牺牲区域以形成二氧化硅掩膜层；其中，所述牺牲区域在所述二氧化硅层中依次排列。
在其中一个实施例中，所述BPSG掩膜层中包括微孔，所述微孔的位置与所述氮化硅区相对应。
在其中一个实施例中，步骤I具体为：以所述BPSG掩膜层作掩膜，在所述外延层的所述微孔处注入铝离子以形成多个所述P型区。
本申请实施例还提供了一种根据上述的碳化硅肖特基二极管的制造方法制造出的碳化硅肖特基二极管的结构，包括外延层和肖特基金属层；
所述外延层上设有依次排列的多个P型区；
在所述外延层上表面沉积有所述肖特基金属层;
所述P型区为亚微米级。
在其中一个实施例中，所述外延层为N-层；
所述P型区与所述N-层形成PN结。
在其中一个实施例中，所述肖特基金属层为钛、银或镍中的一种；所述外延层为碳化硅。
在其中一个实施例中，所述外延层设置于衬底的上表面；所述衬底为N+衬底；所述衬底为碳化硅。
在其中一个实施例中，每两个所述P型区之间的间距为微米级。
本申请实施例还提供一种电力电子设备，所述电力电子设备包括上述的碳化硅肖特基二极管的结构。
本发明实施例与现有技术相比存在的有益效果是：由于P型区为亚微米级，故在较小的元胞尺寸范围内增加肖特基占比，增强了两个PN结夹断电场效应，从而降低了肖特基区的电场强度，增加了电流密度并降低了漏电流，实现了低正向压降和低漏电流的碳化硅肖特基二极管。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的碳化硅肖特基二极管的结构的一种结构示意图；
图2为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成外延层的一种示意图；
图3为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成二氧化硅层的一种示意图；
图4为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成二氧化硅掩膜层的一种示意图；
图5为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成氮化硅层的一种示意图；
图6为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成第一复合层的一种示意图；
图7为本申请实施例提供的碳化硅肖特基二极管的制造方法中得到氮化硅掩膜层的一种示意图；
图8为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成BPSG层的一种示意图；
图9为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成第二复合层的一种示意图；
图10为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成BPSG掩膜层的一种示意图；
图11为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成多个P型区的一种示意图；
图12为本申请实施例提供的碳化硅肖特基二极管的制造方法中移除BPSG掩膜层的一种示意图；
图13为本申请实施例提供的碳化硅肖特基二极管的制造方法中沉积碳膜的一种示意图；
图14为本申请实施例提供的碳化硅肖特基二极管的制造方法中形成肖特基金属层的一种示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
图1示出了本发明实施例提供的碳化硅肖特基二极管的模块结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
上述碳化硅肖特基二极管的结构，包括外延层10和肖特基金属层20。
外延层10上设有依次排列的多个P型区11；在外延层10上表面沉积有肖特基金属层20；P型区11为亚微米级。
需要说明的是，外延层10为N-层；P型区11与N-层形成PN结。
由于P型区11为亚微米级且P型区11与N-层形成PN结，故在较小的元胞尺寸范围内增加肖特基占比，增强了两个PN结夹断电场效应，从而降低了肖特基区的电场强度，增加了电流密度并降低了漏电流，实现了低正向压降和低漏电流的碳化硅肖特基二极管。
作为示例而非限定，肖特基金属层20为钛、银或镍中的一种；外延层10为碳化硅。
采用碳化硅作为外延层10，具有临界击穿电场强度高、热导率高以及饱和电子漂移速度高等优点。
具体实施中，外延层10设置于衬底90的上表面；衬底90为N+衬底；衬底90为碳化硅。
采用碳化硅作为衬底90，具有临界击穿电场强度高、热导率高以及饱和电子漂移速度高等优点。
需要强调的是，每两个P型区11之间的间距为微米级。
通过每两个P型区11之间的间距为微米级，使得两个PN结形成夹断电场更强，使得肖特基结处的电场进一步减弱，故进一步减小了漏电流；即：进一步在降低正向压降的同时减小漏电流。
与一种碳化硅肖特基二极管实施例相对应，本发明还提供了一种碳化硅肖特基二极管的制造方法的一种实施例。
一种碳化硅肖特基二极管的制造方法，制造方法包括步骤301至步骤308。
在步骤301中，如图2所示，在衬底90上表面形成外延层10。
通过气相沉积或者溅射在衬底90上表面形成外延层10；该外延层10可以为N-层，该衬底90可以为N+衬底90，该外延层10和衬底90可以为碳化硅。
在步骤302中，在外延层10上表面形成二氧化硅掩膜层40。
具体实施中，步骤302包括步骤302-1和步骤302-2。
在步骤302-1中，如图3所示，在外延层10上表面形成二氧化硅层30。
通过气相沉积或者溅射在外延层10上表面形成二氧化硅层30。
在步骤302-2中，如图4所示，通过显像移除二氧化硅层30的牺牲区域41以形成二氧化硅掩膜层40；其中，牺牲区域41在二氧化硅层30中依次排列。
具体实施中，二氧化硅掩膜层40间距的最小线宽为1μm，也可根据实际设计需求适当调整，为最大限度的降低漏电流，二氧化硅掩膜层40间距的最小线宽可以选择1μm至2μm。
显像包括光刻和干法刻蚀。
在步骤303中，如图5所示，在二氧化硅掩膜层40上表面形成氮化硅层50；其中，氮化硅层50部分填充二氧化硅掩膜层40中的牺牲区域41，以形成第一凹槽51。
氮化硅层50的厚度决定了第一凹槽51的大小，氮化硅层50的厚度越大，相应构造出的第一凹槽51越小。
在步骤304中，如图6所示，移除氮化硅层50的上表面且保留二氧化硅掩膜层40侧壁上的氮化硅层50以形成第一复合层60，且使第一凹槽51延伸至外延层10上表面；其中，第一复合层60包括二氧化硅区61和氮化硅区62。
无掩膜干法刻蚀氮化硅层50，移除氮化硅层50的上表面且保留二氧化硅掩膜层40侧壁上的氮化硅层50以形成第一复合层60，且使第一凹槽51延伸至外延层10上表面。
在步骤305中，如图7所示，移除二氧化硅区61以形成第二凹槽71，得到氮化硅掩膜层70。
通过湿法刻蚀移除二氧化硅区61以形成第二凹槽71，得到氮化硅掩膜层70。
在步骤306中，如图8所示，在氮化硅掩膜层70上表面形成硼磷硅玻璃(Boro-phospho-silicate Glass，BPSG)层80；其中，BPSG层80完全填充第一凹槽51和第二凹槽71。
通过气相沉积或者溅射在外延层10上表面形成BPSG层80；
在步骤307中，如图9所示，移除BPSG层80的上表面，以形成第二复合层90；第二复合层90包括BPSG区91和氮化硅区62。
无掩膜干法刻蚀BPSG层80，移除BPSG层80的上表面，以形成第二复合层90。
在步骤308中，如图10所示，移除第二复合层90中的氮化硅区62，以形成BPSG掩膜层100；需要说明的是，BPSG掩膜层100中包括微孔101，微孔101的位置与氮化硅区62相对应。
通过刻蚀移除第二复合层90中的氮化硅区62，以形成BPSG掩膜层100。
由于第二复合层90中的氮化硅区62由步骤304中保留在二氧化硅掩膜层40侧壁上的第一氮化硅层50形成，故该氮化硅区62远小于制程的最小线宽，从而在1μm最小线宽的制程下，构造出0.1μm至0.5μm的微孔101，从而在1μm最小线宽的制程下实现了小于1μm的最小线宽。
在步骤309中，如图11所示，在BPSG掩膜层100上表面离子注入以形成多个P型区11。
以BPSG掩膜层100作掩膜，在外延层10的微孔101处注入铝离子以形成多个P型区11。从而使得多个P型区11与外延层10形成多个 PN结。
通过在远小于制程的最小线宽的微孔101处注入铝离子，从而形成远小于制程的最小线宽的PN结，在现有4-6英寸产线最小线宽大于1μm的条件下，形成小于1μm的PN结，PN结的大小由氮化硅层50的厚度控制，可以实现0.1μm至1.0μmPN结区，满足在较小的元胞尺寸范围内增加肖特基占比，降低肖特基区的电场强度，增加电流密度和降低漏电流，实现低正向压降和低漏电流碳化硅肖特基二极管。
在步骤310中，如图12所示，移除BPSG掩膜层100；如图13所示，沉积碳膜110并高温退火；如图14所示，移除碳膜110后，在外延层10上表面形成肖特基金属层20。
具体实施中，可以通过气相沉积和溅射在外延层10上表面形成肖特基金属层20。可以通过湿法刻蚀移除BPSG掩膜层100。
本发明实施例还提供一种电力电子设备， 该电力电子设备包括上述的碳化硅肖特基二极管的结构。
本发明实施例通过包括外延层和肖特基金属层；外延层上设有依次排列的多个P型区；在外延层上表面沉积有肖特基金属层； P型区为亚微米级；由于P型区为亚微米级，故在较小的元胞尺寸范围内增加肖特基占比，增强了两个PN结夹断电场效应，从而降低了肖特基区的电场强度，增加了电流密度并降低了漏电流，实现了低正向压降和低漏电流的碳化硅肖特基二极管。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (4)
1.一种碳化硅肖特基二极管的制造方法，其特征在于，所述制造方法包括：
步骤A：在衬底上表面形成外延层；
步骤B：在所述外延层上表面形成二氧化硅掩膜层；
步骤C：在所述二氧化硅掩膜层上表面形成氮化硅层；其中，所述氮化硅层部分填充所述二氧化硅掩膜层中的牺牲区域，以形成第一凹槽；
步骤D：移除所述氮化硅层的上表面且保留所述二氧化硅掩膜层侧壁上的所述氮化硅层以形成第一复合层，且使所述第一凹槽延伸至所述外延层上表面；其中，所述第一复合层包括二氧化硅区和氮化硅区；
步骤E：移除所述二氧化硅区以形成第二凹槽，得到氮化硅掩膜层；
步骤F：在所述氮化硅掩膜层上表面形成BPSG层；其中，所述BPSG层完全填充所述第一凹槽和所述第二凹槽；
步骤G：移除所述BPSG层的上表面，以形成第二复合层；所述第二复合层包括BPSG区和氮化硅区；
步骤H：移除所述第二复合层中的氮化硅区，以形成BPSG掩膜层；
步骤I：在所述BPSG掩膜层上表面离子注入以形成多个P型区；
步骤J：移除所述BPSG掩膜层，沉积碳膜并高温退火，移除所述碳膜后，在所述外延层上表面形成肖特基金属层。
2.根据权利要求1所述的碳化硅肖特基二极管的制造方法，其特征在于，所述步骤B包括：
在所述外延层上表面形成二氧化硅层；
通过显像移除所述二氧化硅层的牺牲区域以形成二氧化硅掩膜层；其中，所述牺牲区域在所述二氧化硅层中依次排列。
3.根据权利要求1所述的碳化硅肖特基二极管的制造方法，其特征在于，所述BPSG掩膜层中包括微孔，所述微孔的位置与所述氮化硅区相对应。
4.根据权利要求3所述的碳化硅肖特基二极管的制造方法，其特征在于，
步骤I具体为：以所述BPSG掩膜层作掩膜，在所述外延层的所述微孔处注入铝离子以形成多个所述P型区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210383943.1A CN114464532B (zh) | 2022-04-13 | 2022-04-13 | 碳化硅肖特基二极管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210383943.1A CN114464532B (zh) | 2022-04-13 | 2022-04-13 | 碳化硅肖特基二极管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114464532A CN114464532A (zh) | 2022-05-10 |
| CN114464532B true CN114464532B (zh) | 2022-07-12 |
Family
ID=81418636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210383943.1A Active CN114464532B (zh) | 2022-04-13 | 2022-04-13 | 碳化硅肖特基二极管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114464532B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090224354A1 (en) * | 2008-03-05 | 2009-09-10 | Cree, Inc. | Junction barrier schottky diode with submicron channels |
| JP2013120822A (ja) * | 2011-12-07 | 2013-06-17 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| US9589958B1 (en) * | 2016-01-22 | 2017-03-07 | International Business Machines Corporation | Pitch scalable active area patterning structure and process for multi-channel finFET technologies |
| CN109103077A (zh) * | 2018-08-30 | 2018-12-28 | 深圳基本半导体有限公司 | 离子注入方法及掩膜层结构 |
| CN112993017B (zh) * | 2021-02-23 | 2022-08-09 | 厦门市三安集成电路有限公司 | 碳化硅器件外延结构及其制备方法 |
-
2022
- 2022-04-13 CN CN202210383943.1A patent/CN114464532B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114464532A (zh) | 2022-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101084067B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| US6518152B2 (en) | Method of forming a trench schottky rectifier | |
| KR100246975B1 (ko) | 반도체 장치의 제조방법 | |
| CN115274435B (zh) | 一种凸形碳化硅mps器件及其制备方法、芯片 | |
| CN115241062B (zh) | 一种凸形碳化硅jbs器件及其制备方法、芯片 | |
| US8183660B2 (en) | Semiconductor component having rectifying junctions of different magnitudes and method for producing the same | |
| CN114464531B (zh) | 碳化硅肖特基二极管的制造方法 | |
| CN114464532B (zh) | 碳化硅肖特基二极管的制造方法 | |
| CN113193039A (zh) | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 | |
| CN110931569A (zh) | 具有肖特基金属结的半导体装置及其制作方法 | |
| CN114530504B (zh) | 一种高阈值电压SiC MOSFET器件及其制造方法 | |
| CN210607277U (zh) | 具有肖特基金属结的半导体装置 | |
| CN114446784A (zh) | 碳化硅结势垒肖特基二极管及其制备方法 | |
| WO2022028365A1 (zh) | 一种沟槽型肖特基二极管终端结构及其制作方法 | |
| CN115394853A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| JP4100071B2 (ja) | 半導体装置 | |
| CN113363315A (zh) | 平面t型栅晶体管原胞结构及制作方法 | |
| CN108470719B (zh) | 一种复合型tmbs器件及其制造方法 | |
| CN217691183U (zh) | 一种新型碳化硅肖特基二极管 | |
| CN108461549A (zh) | 一种碳化硅二极管器件及其制备方法 | |
| CN117153894B (zh) | 一种中高压肖特基二极管芯片结构及其制备方法 | |
| CN117594658A (zh) | 一种沟槽型场效应晶体管及其制备方法 | |
| CN102376758B (zh) | 绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法 | |
| CN116779648A (zh) | 一种肖特基二极管版图结构及其制作方法 | |
| CN116884996A (zh) | 一种降低关断损耗的igbt芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20220510 Assignee: Suzhou Heyu Finance Leasing Co.,Ltd. Assignor: SHENZHEN XINER SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Contract record no.: X2023980039186 Denomination of invention: Manufacturing method of silicon carbide Schottky diode Granted publication date: 20220712 License type: Exclusive License Record date: 20230808 |
|
| EE01 | Entry into force of recordation of patent licensing contract | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Manufacturing method of silicon carbide Schottky diode Effective date of registration: 20230810 Granted publication date: 20220712 Pledgee: Suzhou Heyu Finance Leasing Co.,Ltd. Pledgor: SHENZHEN XINER SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Registration number: Y2023980051584 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |