CN114420567A - 一种二维硫化铼-硫化钼垂直异质结构的制备方法 - Google Patents

一种二维硫化铼-硫化钼垂直异质结构的制备方法 Download PDF

Info

Publication number
CN114420567A
CN114420567A CN202111638376.1A CN202111638376A CN114420567A CN 114420567 A CN114420567 A CN 114420567A CN 202111638376 A CN202111638376 A CN 202111638376A CN 114420567 A CN114420567 A CN 114420567A
Authority
CN
China
Prior art keywords
molybdenum
rhenium
sulfide
quartz
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111638376.1A
Other languages
English (en)
Inventor
陈飞
吕秋燃
夏媛
苏伟涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN202111638376.1A priority Critical patent/CN114420567A/zh
Publication of CN114420567A publication Critical patent/CN114420567A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02568Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种二维硫化铼‑硫化钼垂直异质结构的制备方法,采用化学气相沉积法,以Si/SiO2为衬底,金属铼箔(Re)为铼源,金属钼箔(Mo)为钼源,金属铼箔平铺在金属钼箔的一端表面上,衬底倒扣在金属钼箔上,与硫蒸气反应,在衬底上制备得到了以多层ReS2为底层、双层MoS2为顶层的二维ReS2/MoS2垂直异质结构。所得二维ReS2/MoS2垂直异质结材料,是由两种不同尺寸的晶体堆叠而成的晶体,呈现出显著的发光性质,可作为晶体管的沟道材料应用于超薄电子器件领域,在高效光探测器领域中有潜在的应用。

Description

一种二维硫化铼-硫化钼垂直异质结构的制备方法
技术领域
本发明属于材料制备技术领域,尤其涉及一种二维硫化铼-硫化钼垂直异质结构的制备方法。
背景技术
超薄二维半导体材料,如过渡金属二硫化物(TMDs)、黑磷、氮化硼(BN)等,具有优异的光学和电学特性,从而使得它们在场效应晶体管、光探测器、发光二极管、能源等领域有着可观的应用前景。与块材相比,以二硫化钼(MoS2)为代表的薄层二维过渡金属二硫化物(TMDs)具有非常优异的光、电学性能,如层数相关的间接-直接带隙转变、可调带宽、高的光发射效率、丰富的激子、良好的柔性。然而,单一的二维TMDs材料很难实现层间激子的调控以及电荷转移的控制,从而极大地限制了它们在高性能、低能耗超薄光电子器件领域的应用。为了深入研究材料本征光电性质并拓展其应用领域,广大科研工作者将目光投向了二维TMD基垂直异质结构。
二维TMD基垂直异质结构通常是由两种及以上二维材料基于层间范德华力堆垛而成。由于TMD二维材料表面无悬挂键,基于TMD的垂直异质结构在制备过程中无需考虑晶格失配度的问题,从而使得TMD垂直异质结的构建及其性能研究成为目前二维材料最为热门的方向之一。二维TMD垂直异质结通常呈现出许多新奇的现象,如高的光吸收、可调层间激子、以及超快且高效的电荷转移,从而使得范德华垂直异质结构在下一代高性能、低功耗光电子器件领域有着巨大的应用潜力。
到目前为止,已有研究工作主要集中在机械剥离堆叠垂直异质结构,以及多步(两步或三步)化学气相沉积法研究不同垂直异质结构的构建,如MoS2/WSe2,WSe2/MoSe2,MoS2/WS2,WS2/MoSe2以及ReS2/MoS2,并探索了它们在光、电学性能方面所具有的新奇现象。截止目前,已报道ReS2/MoS2二维垂直异质结构均是利用机械剥离+转移或化学气相沉积+转移的策略制备得到的,并观察到明显的电荷和空穴的迁移,基于光、电学性能分析确认该异质结构的能带排布为I型结构。
然而,利用一步化学气相沉积法制备二维硫化铼/硫化钼垂直异质结构,其中以硫化铼为底层、硫化钼为顶层,还尚未有报道。因此,还有待开发一种简单可行的途径实现二维硫化铼-硫化钼垂直异质结构的制备,并能研究其激子发光特性,从而满足其在高效率、低功耗超薄光电子器件领域的应用。
发明内容
本发明的目的在于提供一种二维硫化铼-硫化钼垂直异质结构的制备方法,通过一步化学气相沉积法实现以二维硫化铼为底层、二维硫化钼为顶层的硫化铼/硫化钼垂直异质结构的制备,该方法简单、成本低、无催化剂且对环境友好。
本发明解决其技术问题所采用的技术方案是:一种二维硫化铼-硫化钼垂直异质结构的制备方法,包括以下步骤:
S1、以Si/SiO2为衬底,金属铼箔为铼源,金属钼箔为钼源,硫粉为硫源;
S2、双温区水平管式炉按照气流方向依次设定为硫源温区和沉积温区,将两个石英舟置于同一石英管内,石英管置于管式炉内,其中一个石英舟放置硫源,位于硫源温区,另一个放置铼源、钼源、生长衬底,将氧化后的金属铼箔平铺在氧化后的金属钼箔一端表面上,该端靠近硫源温区,将衬底倒扣在金属钼箔正上方,衬底靠近硫源的一端用石英柱支撑,另一端与金属钼箔接触,该石英舟位于沉积温区;
S3、先对石英管抽真空,再向石英管中通入惰性气体,对硫源温区和沉积温区升温,硫源温区的目标温度为220-240℃,沉积温区的目标温度为800-850℃,两个温区同时升至设定目标温度值;
S4、硫蒸气被惰性气体输送到沉积温区与铼、钼反应,反应时间为15-20分钟,在衬底上得到二维硫化铼-硫化钼垂直异质结构,反应结束后在惰性气体保护下冷却至室温。
优选的,Si/SiO2衬底尺寸为1cm×2cm。
优选的,Si/SiO2衬底为不含有催化剂及种子层的硅片。
优选的,钼源为在350℃空气中氧化两小时的金属钼箔,铼源为在350℃空气中氧化两小时的金属铼箔。
优选的,金属钼箔的质量纯度99.99%,厚度0.1mm,尺寸1.2cm×3cm,金属铼箔的质量纯度99.99%,厚度0.04mm,尺寸0.5cm×0.5cm,硫粉的质量纯度为99.99%,加入量为200~400毫克。
优选的,硫源石英舟靠近管式炉进气端。
优选的,石英柱垂直支撑,底部与金属钼箔接触,石英柱高度为0.7-1.0mm。
优选的,两个石英舟的间距为16-18cm。
优选的,惰性气体为氩气。
优选的,S3中,对石英管抽真空后,采用500立方厘米/分钟的氩气清洗石英管30分钟。
优选的,S4中,两个温区同时升温至设定目标温度值的操作为:先以22℃/min的升温速率将沉积温区升温至600℃,再对硫源温区升温。
优选的,两温区升温阶段和反应阶段的氩气通入速率均为70立方厘米/分钟。
本发明的有益效果:本发明通过一步化学气相沉积法实现以二维硫化铼为底层、二维硫化钼为顶层的硫化铼/硫化钼垂直异质结构的制备。该方法是基于铼/钼源蒸发温度的不同,以及硫化铼/硫化钼生长温度的不同,从而利用一步化学气相沉积法实现二维硫化铼-硫化钼垂直异质结构的生长。同时提供的方法可以拓展到其它二维垂直异质结构的制备,即利用类似的方法在不同衬底上合成其它二维垂直异质结构。该方法简单、成本低、无催化剂且对环境友好。
附图说明
图1为本发明所述二维硫化铼-硫化钼垂直异质结构制备所用装置的示意图。
图2为本发明实施例一制得ReS2/MoS2垂直异质结构的低倍光学显微镜(OM)照片。
图3为本发明实施例一制得ReS2/MoS2垂直异质结构的高倍光学显微镜(OM)照片。
图4为本发明实施例一所制得ReS2/MoS2垂直异质结构的拉曼光谱图。
图5为本发明实施例一所制得ReS2/MoS2垂直异质结构的光致发光光谱图。
具体实施方式
下面对本发明涉及的结构或这些所使用的技术术语做进一步的说明。这些说明仅仅是采用举例的方式进行说明本发明的方式是如何实现的,并不能对本发明构成任何的限制。
实施例一
一种二维硫化铼-硫化钼垂直异质结构的制备方法,采用化学气相沉积法,以Si/SiO2为沉积衬底,金属铼箔为铼源,金属钼箔为钼源,与硫源硫粉反应,制备而成。其制备是在双温区水平管式炉中进行,装置示意图如图1所示,其中,温区1为硫源温区,温区2为沉积温区,具体包括如下制备步骤:
S1、选择不含有催化剂及种子层的Si/SiO2衬底,衬底大小为1cm×2cm。
S2、双温区水平管式炉按照气流方向依次设定为硫源温区和沉积温区;将装有300毫克硫粉的石英舟放置于硫源温区,将装有铼(Re)源、钼(Mo)源、生长衬底的石英舟放置于沉积温区正中央,将氧化后的厚度0.04mm、尺寸0.5cm×0.5cm的小金属铼箔平铺在氧化后的厚度0.1mm、尺寸1.2cm×3cm的大金属钼箔的一端,该端靠近硫源温区,金属铼箔面积小于金属钼箔面积,再将衬底倒扣在金属钼箔正上方,衬底一端用石英柱垂直支撑,高度约为0.7mm,另一端直接与金属钼箔接触,石英柱靠近硫源一侧,石英柱底部与金属钼箔接触,将两个石英舟置于同一石英管内,两个石英舟间距为16cm,石英管置于管式炉内。
S3、在加热升温前先用500立方厘米/分钟的高纯氩气(99.99%)冲洗30分钟,用于排除炉膛中残余的氧和水分;在70立方厘米/分钟的高纯氩气保护下以22℃/min的升温速率将沉积温区升温至600℃,此时硫源温区开始加热,硫源温区的目标温度为230℃,沉积温区的目标温度为825℃,两个温区同时升至设定目标温度值。
S4、硫源温区产生的硫蒸气被氩气输送到沉积温区与钼、铼反应,反应时间为15分钟,在衬底上得到二维硫化铼-硫化钼垂直异质结构,反应结束后在氩气保护下冷却至室温。所得二维ReS2/MoS2垂直异质结材料,是由两种不同尺寸的晶体堆叠而成的晶体。
图2所示为制备得到的二维硫化铼-硫化钼垂直异质结构的低倍光学照片图,可以看出制备得到的样品是独立、分散的棱形或三角形的晶体,如图中白色箭头所指。
图3所示为单个棱形状晶体的高倍光学照片,可以看出该晶体的中心位置处(2)颜色较深,边缘区域(1)颜色较浅,表明有厚度的变化,中心深色区域的形状是不规则的,大棱形的边长尺寸大约为20微米。
图4所示为图3中三角状垂直异质结构中心深色区域(2)和外围浅色区域(1)的拉曼光谱图。从图中可以看出,两条光谱的不同之处是中心区域有多余的拉曼峰,其中心处位于380.3cm-1和402.7cm-1,这两个拉曼峰可归结为六方相MoS2的E1 2g(Γ)和A1g(Γ)模,其差值仅为20.4cm-1,表明异质结构中存在双层的MoS2。此外,标记为1-8的拉曼峰同时出现在位置1-2处,且峰位和峰型基本一致,标记1-8号的拉曼峰可归属为多层1T-ReS2的E2g和A1g模,以及对称分裂导致的无序性产生的振动模,由不同位置的拉曼分析可以得知该晶体的底部是多层硫化铼,中间顶部为双层的硫化钼。
图5所示为图3中三角状垂直异质结构中心深色区域(2)和外围浅色区域(1)的光致发光光谱图,从图中可以看出在外围浅色边缘区域(1)未能观察到发光峰,是由于该区域为多层硫化铼,而在中心深色区域(2)处的发光谱中有两个明显的发光峰位于692纳米和644纳米处,表明有多层MoS2的存在。发光谱分析进一步说明中心区域有ReS2/MoS2垂直异质结的形成。拉曼和发光光谱表征证实该垂直异质结是由双层MoS2为顶层、多层ReS2为底层组合而成。
综上所述,本发明是利用化学气相沉积法,基于金属钼箔和金属铼箔的蒸发温度,以及二硫化钼和二硫化铼的生长温度不同,从而实现了二维硫化铼-硫化钼垂直异质结构的生长。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种二维硫化铼-硫化钼垂直异质结构的制备方法,其特征在于,包括以下步骤:
S1、以Si/SiO2为衬底,金属铼箔为铼源,金属钼箔为钼源,硫粉为硫源;
S2、双温区水平管式炉按照气流方向依次设定为硫源温区和沉积温区,将两个石英舟置于同一石英管内,石英管置于管式炉内,其中一个石英舟放置硫源,位于硫源温区,另一个放置铼源、钼源、生长衬底,将氧化后的金属铼箔平铺在氧化后的金属钼箔一端表面上,该端靠近硫源温区,将衬底倒扣在金属钼箔正上方,衬底靠近硫源的一端用石英柱支撑,另一端与金属钼箔接触,该石英舟位于沉积温区;
S3、先对石英管抽真空,再向石英管中通入惰性气体,对硫源温区和沉积温区升温,硫源温区的目标温度为220-240℃,沉积温区的目标温度为800-850℃,两个温区同时升至设定目标温度值;
S4、硫蒸气被惰性气体输送到沉积温区与铼、钼反应,反应时间为15-20分钟,在衬底上得到二维硫化铼-硫化钼垂直异质结构,反应结束后在惰性气体保护下冷却至室温。
2.如权利要求1所述的一种二维硫化铼-硫化钼垂直异质结构的制备方法,其特征在于,Si/SiO2衬底为不含有催化剂及种子层的硅片,尺寸为1cm×2cm。
3.如权利要求1所述的一种二维硫化铼-硫化钼垂直异质结构的制备方法,其特征在于,钼源为在350℃空气中氧化两小时的金属钼箔,铼源为在350℃空气中氧化两小时的金属铼箔。
4.如权利要求1所述的一种二维硫化铼-硫化钼垂直异质结构的制备方法,其特征在于,金属钼箔的质量纯度99.99%,厚度0.1mm,尺寸1.2cm×3cm,金属铼箔的质量纯度99.99%,厚度0.04mm,尺寸0.5cm×0.5cm,硫粉的质量纯度为99.99%,加入量为200~400毫克。
5.如权利要求1所述的一种二维硫化铼-硫化钼垂直异质结构的制备方法,其特征在于,硫源石英舟靠近管式炉进气端。
6.如权利要求1所述的一种二维硫化铼-硫化钼垂直异质结构的制备方法,其特征在于,石英柱垂直支撑,底部与金属钼箔接触,高度为0.7-1.0mm,两个石英舟的间距为16-18cm。
7.如权利要求1所述的一种二维硫化铼-硫化钼垂直异质结构的制备方法,其特征在于,惰性气体为氩气。
8.如权利要求7所述的一种二维硫化铼-硫化钼垂直异质结构的制备方法,其特征在于,S3中,对石英管抽真空后,采用500立方厘米/分钟的氩气清洗石英管30分钟。
9.如权利要求7所述的一种二维硫化铼-硫化钼垂直异质结构的制备方法,其特征在于,S4中,两个温区同时升温至设定目标温度值的操作为:先以22℃/min的升温速率将沉积温区升温至600℃,再对硫源温区升温。
10.如权利要求7所述的一种二维硫化铼-硫化钼垂直异质结构的制备方法,其特征在于,两温区升温阶段和反应阶段的氩气通入速率均为70立方厘米/分钟。
CN202111638376.1A 2021-12-29 2021-12-29 一种二维硫化铼-硫化钼垂直异质结构的制备方法 Pending CN114420567A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111638376.1A CN114420567A (zh) 2021-12-29 2021-12-29 一种二维硫化铼-硫化钼垂直异质结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111638376.1A CN114420567A (zh) 2021-12-29 2021-12-29 一种二维硫化铼-硫化钼垂直异质结构的制备方法

Publications (1)

Publication Number Publication Date
CN114420567A true CN114420567A (zh) 2022-04-29

Family

ID=81269760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111638376.1A Pending CN114420567A (zh) 2021-12-29 2021-12-29 一种二维硫化铼-硫化钼垂直异质结构的制备方法

Country Status (1)

Country Link
CN (1) CN114420567A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116695241A (zh) * 2023-06-09 2023-09-05 北京大学 一种过渡金属硫族化合物晶圆及其制备方法和装置
CN116695241B (zh) * 2023-06-09 2024-06-07 北京大学 一种过渡金属硫族化合物晶圆及其制备方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116695241A (zh) * 2023-06-09 2023-09-05 北京大学 一种过渡金属硫族化合物晶圆及其制备方法和装置
CN116695241B (zh) * 2023-06-09 2024-06-07 北京大学 一种过渡金属硫族化合物晶圆及其制备方法和装置

Similar Documents

Publication Publication Date Title
CN112663021B (zh) 一种二维钼-钨-硫垂直异质结构的制备方法
Leskelä et al. Atomic layer deposition of optoelectronic materials
JP3945782B2 (ja) 半導体発光素子及びその製造方法
KR100810730B1 (ko) 태양전지용 광흡수층의 제조방법
CN1156024C (zh) 太阳能电池及其制造方法
CN112663139B (zh) 一种特殊形貌二维硫化钼晶体材料的制备方法
CN110565052B (zh) 一种二维硫化钨基垂直异质结构材料的制备方法
CN102326262A (zh) 太阳能电池及其制造方法
KR100789064B1 (ko) 금속유기물증착법에 의한 CuInS2 박막의 제조방법,그로 제조된 CuInS2 박막 및 그를 이용한 In2S3박막의 제조방법
CN113957538B (zh) 一种不同覆盖率的双层硫化钼晶体材料的制备方法
CN113278948B (zh) 一种硫化锡/二硫化锡异质结材料及其制备方法
CN104746137A (zh) 一种层状的二硫化钼薄膜的制备方法
KR100857227B1 (ko) 단일 유기금속 화학기상 증착 공정에 의한 ⅰ-ⅲ-ⅵ2화합물 박막의 제조방법
KR102132278B1 (ko) 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체
CN108807617A (zh) 生长在硅/石墨烯复合衬底上的GaN基纳米柱LED外延片及其制备方法
KR20180034274A (ko) 은이 첨가된 czts계 박막 태양전지 및 이의 제조방법
CN110777356A (zh) 稀土掺杂的硫化钼单分子层薄膜及制备方法
KR100531073B1 (ko) 나노 바늘을 가지는 반도체 발광 소자 및 그 제조 방법
CN114420567A (zh) 一种二维硫化铼-硫化钼垂直异质结构的制备方法
CN109023296B (zh) 一种在氟金云母衬底上化学气相沉积生长钼钨硒合金的方法
CN110993752A (zh) 一种以石墨烯为缓冲层的led外延生长方法
CN113913940B (zh) 一种一维双层二硫化钨水平纳米带的制备方法
KR101472409B1 (ko) 화학적 증착법을 이용한 cis 박막 태양전지의 제조방법
KR102429848B1 (ko) 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서
CN114525589A (zh) 利用离子注入释放单晶氮化铝应力的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination