KR102429848B1 - 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서 - Google Patents

3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서 Download PDF

Info

Publication number
KR102429848B1
KR102429848B1 KR1020200008132A KR20200008132A KR102429848B1 KR 102429848 B1 KR102429848 B1 KR 102429848B1 KR 1020200008132 A KR1020200008132 A KR 1020200008132A KR 20200008132 A KR20200008132 A KR 20200008132A KR 102429848 B1 KR102429848 B1 KR 102429848B1
Authority
KR
South Korea
Prior art keywords
layer
forming
quantum dot
detailed block
manufacturing
Prior art date
Application number
KR1020200008132A
Other languages
English (en)
Other versions
KR20210094402A (ko
Inventor
손동익
안석훈
박영재
이규승
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020200008132A priority Critical patent/KR102429848B1/ko
Publication of KR20210094402A publication Critical patent/KR20210094402A/ko
Application granted granted Critical
Publication of KR102429848B1 publication Critical patent/KR102429848B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0296—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0324—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIVBVI or AIIBIVCVI chalcogenide compounds, e.g. Pb Sn Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0328—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명의 일 관점에 따르면, 3차원 적층구조체의 제조 방법이 제공된다. 상기 3차원 적층구조체의 제조 방법은, (A) 적어도 하나의 기능층을 포함하는 블록층을 형성하는 단계; (B) 상기 블록층을 절단하여 복수의 세부 블록층을 형성하는 단계; (C) 제 1 세부 블록층을 기판 상에 전사하는 단계; (D) 상기 제 1 세부 블록층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성한 후, 제 2 세부 블록층을 추가로 적층하는 단계; 및 (E) 상기 (D) 단계를 반복 수행하여 세부 블록층 및 양자점층이 교번적으로 적층된 다층구조를 형성하는 단계;를 포함한다.

Description

3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서{Method for manufacturing three-dimensional laminated structure, three-dimensional laminated structure manufactured thereby and photo sensor using the same}
본 발명은 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서에 관한 것으로, 이차원 구조의 물질층과 0차원 구조의 양자점을 적층하여 제조하는 3차원 적층구조체에 관한 것이다.
이차원 전이금속 디칼코게나이드(2D transition metal dichalcogenide)는 절연체, 직접 대역 간극 반도체로부터 금속까지 특유의 이차원 구속(confined) 화학적 구조와 관련된 우수한 광전 특성에 기인하여 최근 큰 관심을 끌고 있다.
최근에는 서로 다른 전기적 특성을 갖는 이차원 전이금속 디칼코게나이드 물질을 적층하여 새로운 구조의 트랜지스터를 제작하여 이에 대한 전기적 특성을 관찰한 연구가 보고되고 있다. 또한 WS2와 MoS2를 화학기상증착법(CVD)을 이용하여 실리콘(Si) 기판 위에 직접으로 성장시켜 hetero-junction을 만들어 새로운 물질특성 평가에 대한 연구가 진행되었고, WS2/MoS2 또는 WSe2/MoS2 구조를 만들어 태양전지 및 photodetector 등의 광전자 소자에 적용한 사례가 수차례 보고되고 있다. 다양한 전기적 특성을 갖는 이차원 전이금속 디칼코게나이드 물질을 이용하여 다양한 응용분야에 적용된 연구가 활발하게 이루어지는 가운데, 이러한 구조를 효과적으로 적층하는 것에 대한 관심이 주목되고 있다.
한국 출원번호 제10-2017-0150925호
종래의 이차원 구조의 물질층을 형성하기 위해 화학기상증착법을 사용하여 적층할 경우, 대상 기재의 표면 특성에 따라 균일한 이차원 구조의 물질층 형성에 문제가 있었다. 특히, 이차원 구조의 물질층의 사이에 무차원의 양자점 층을 형성하게 될 경우 화학기상증착법으로 추가 물질층을 적층할 때 표면이 매끄럽지 않아 균일한 표면층의 형성이 어렵고, 고온의 CVD 챔버 구동 환경에 의해 양자점의 특성이 변할 수도 있다는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 이차원 구조의 물질층과 0차원 양자점을 효과적으로 적층하는 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 양자점 및 이차원 구조의 물질층을 다층으로 적층하여 양자점을 효과적으로 보호하고, 광전자 소자에 사용되는 적층구조체의 전기적 특성을 향상시키는 것을 목적으로 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
상기 과제를 해결하기 위한 본 발명의 일 관점에 따르면, (A) 적어도 하나의 기능층을 포함하는 블록층을 형성하는 단계, (B) 상기 블록층을 절단하여 복수의 세부 블록층을 형성하는 단계, (C) 제 1 세부 블록층을 기판 상에 전사하는 단계, (D) 상기 제 1 세부 블록층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성한 후, 제 2 세부 블록층을 추가로 적층하는 단계 및 (E) 상기 (D) 단계를 반복 수행하여 세부 블록층 및 양자점층이 교번적으로 적층된 다층구조를 형성하는 단계를 포함하는, 3차원 적층구조체의 제조방법이 제공된다.
본 발명의 다른 관점에 따르면, (A) 적어도 하나의 기능층 및 코어-쉘 구조의 양자점을 포함하는 양자점층을 포함하는 블록층을 형성하는 단계, (B) 상기 블록층을 절단하여 복수의 세부 블록층을 형성하는 단계, (C) 제 1 세부 블록층을 기판 상에 전사하는 단계, (D) 상기 제 1 세부 블록층 상에 제 2 세부 블록층을 추가로 적층하는 단계 및 (E) 상기 (D) 단계를 반복 수행하여 세부 블록층이 반복 적층된 다층구조를 형성하는 단계를 포함하는, 3차원 적층구조체의 제조방법이 제공된다.
본 발명의 일 실시예에 따르면, 상기 (A) 적어도 하나의 기능층 및 코어-쉘 구조의 양자점을 포함하는 양자점층을 포함하는 블록층을 형성하는 단계는, (a1) 금속 판(Metal plate)층 상에 제1 기능층을 형성하는 단계, (a2) 상기 제1 기능층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성하는 단계, (a3) 상기 양자점층 상에 캐리어 고분자층을 형성하는 단계 및 (a4) 상기 금속 판층을 제거하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 기능층은 기능성 물질 전구체를 이용하여 화학기상증착법(Chemical vapor deposition)으로 형성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 기능층은 그래핀, h-BN, WSe2 및 MoS2으로 이루어진 군에서 선택된 어느 하나일 수 있다.
본 발명의 일 실시예에 따르면, 상기 기능층은 p형 반도체 또는 n형 반도체 특성을 가질 수 있다.
본 발명의 일 실시예에 따르면, 상기 양자점층은 코어-쉘 구조의 양자점을 스핀코팅(spin coating)하여 형성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 코어-쉘 구조의 양자점은, 상기 코어는 CdSe, CdTe, CdS, InP, ZnCdSe, PbS, PbSe, CGS, CIGS 및 CIS으로 이루어진 군에서 선택된 어느 하나이고, 상기 쉘은 ZnS, CdS 및 ZnSe으로 이루어진 군에서 선택된 어느 하나일 수 있다. 뿐만 아니라, 페로브스카이트계 양자점인 CsPbX3 (X= Cl, Br, I), CH3NH3PbX3 (X = Cl, Br, I)군 에서 선택 될 수 있다. 본 발명의 일 실시예에 따르면, 상기 기판은, 실리콘(Silicon) 및 실리콘옥사이드(Silicon oxide)를 포함할 수 있다.
본 발명의 다른 관점에 따르면, (A) 적어도 하나의 기능층을 포함하는 블록층을 형성하는 단계, (B) 상기 블록층을 절단하여 복수의 세부 블록층을 형성하는 단계, (C) 제 1 세부 블록층을 기판 상에 전사하는 단계, (D) 상기 제 1 세부 블록층 상에 절연층을 형성하는 단계, (E) 상기 절연층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성한 후, 제 2 세부 블록층을 추가로 적층하는 단계, (F) 상기 (D) 및 (E) 단계를 반복 수행하여 세부 블록층 및 양자점층이 교번적으로 적층되고, 상기 세부 블록층 및 양자점층 사이에 절연층이 형성된 다층구조를 형성하는 단계를 포함하는, 광센서의 제조방법이 제공된다.
본 발명의 또 다른 관점에 따르면, (A) 적어도 하나의 기능층 및 코어-쉘 구조의 양자점을 포함하는 양자점층을 포함하는 블록층을 형성하는 단계, (B) 상기 블록층을 절단하여 복수의 세부 블록층을 형성하는 단계, (C) 제 1 세부 블록층을 기판 상에 전사하는 단계, (D) 상기 제 1 세부 블록층 상에 절연층을 형성한 후, 제 2 세부 블록층을 추가로 적층하는 단계 및 (E) 상기 (D) 단계를 반복 수행하여 세부 블록층이 반복 적층된 다층구조를 형성하는 단계를 포함하는 광센서의 제조방법이 제공된다.
본 발명의 일 실시예에 따르면, 상기 (A) 단계는, (a1) 금속 판(Metal plate)층 상에 기능층을 형성하는 단계, (a2) 상기 기능층 상에 절연층을 형성하는 단계, (a3) 상기 절연층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성하는 단계, (a4) 상기 양자점층 상에 캐리어 고분자층을 형성하는 단계 및 (a5) 상기 금속 판층을 제거하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 기능층은 p형 반도체 또는 n형 반도체 특성을 가지고, 상기 n 형 반도체 기능층은 MoS2로 형성되고, 상기 p형 반도체 기능층은 WSe2로 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 절연층은 금속산화물, 고분자 및 h-BN으로 이루어진 군에서 선택된 어느 하나일 수 있다.
본 발명의 일 실시예에 따르면, 상기 절연층을 형성하는 단계는 원자층증착(ALD), 화학기상증착 (CVD) 또는 전사 방법에 의해 수행될 수 있다.
본 발명의 또 다른 관점에 따르면, 상기 방법에 의해 제조되고, 기판; 상기 기판 상에 형성되고, 적어도 하나의 기능층을 포함하는 블록층; 상기 블록층 상에 형성된 절연층; 및 상기 절연층 상의 적어도 일부에 형성되고, 코어-쉘 구조의 양자점을 포함하는 양자점층;을 포함하고, 상기 블록층, 절연층 및 양자점층을 포함하는 다층구조가 기판 상에 적어도 하나 이상 반복 적층된 광센서가 제공된다.
본 발명의 또 다른 관점에 따르면, 상기 방법에 의해 제조되고, 기판; 상기 기판 상에 형성되고, 적어도 하나의 기능층 및 코어-쉘 구조의 양자점을 포함하는 양자점층을 포함하는 블록층; 및 상기 블록층 상에 형성된 절연층; 을 포함하고, 상기 블록층 및 절연층을 포함하는 다층구조가 기판 상에 적어도 하나 이상 반복 적층된 광센서가 제공된다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 이차원 구조의 물질층과 0차원의 양자점을 효과적으로 적층하는 3차원 적층구조체의 제조방법을 제공할 수 있다.
또한, 본 발명에 따르면, 상기 제조방법으로 양자점 및 이차원 구조의 물질층을 다층으로 적층하여 양자점을 효과적으로 보호하고, 광전자 소자에 사용되는 3차원 적층구조체의 전기적 특성을 향상시키는 효과가 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 3차원 적층구조체의 제조방법을 나타내는 순서도이다.
도 2는 본 발명의 일 실시예에 따른 3차원 적층구조체을 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 기능층을 적층하여 블록층을 형성하는 방법을 나타내는 개략도이다.
도 4는 본 발명의 일 실시예에 따른 기능층을 적층하여 블록층을 형성하는 방법을 나타내는 개략도이다.
도 5는 본 발명의 일 실시예에 따른 복수의 세부 블록층을 적층하여 다층구조를 형성하는 방법을 나타내는 개략도이다.
도 6은 본 발명의 일 실시예에 따른 빌딩블록법에 따라 적층구조체를 형성하는 방법을 나타내는 개략도이다.
도 7은 본 발명의 일 실시예에 따라 제조된 적층구조체의 단면을 나타낸 사진이다.
도 8은 본 발명의 일 실시예에 따른 광센서의 정공 및 전하의 이동 경로를 나타낸 것이다.
도 9는 본 발명의 일 실시예에 따른 광센서의 광전류를 측정하여 나타낸 것이다.
도 10은 본 발명의 일 실시예에 따른 광센서의 광 유무에 따른 광전류 측정값을 나타낸 것이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 3차원 적층구조체(10)의 제조방법에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 3차원 적층구조체(10)의 제조방법을 나타내는 순서도이고, 도 2는 본 발명의 일 실시예에 따른 3차원 적층구조체(10)을 나타내는 단면도이다.
본 발명의 제 1 실시예에 따르면, 3차원 적층구조체(10)를 제조하는 단계는, 적어도 하나의 기능층을 포함하는 블록층(100)을 형성하는 단계(S10), 블록층(100)을 절단하여 복수의 세부 블록층을 형성하는 단계(S20), 제 1 세부 블록층(110)을 기판(50) 상에 전사(transfer)하는 단계(S30), 제1 세부 블록층(110) 상의 적어도 일부에 코어-쉘 구조의 양자점(310)을 포함하는 양자점층(300)을 형성하는 단계(S40) 및 양자점층(300) 상에 제 2 세부 블록층(120)을 추가로 적층하는 단계(S50)을 포함하고, 상기 S40 및 S50 단계를 반복 수행하여 세부 블록층 및 양자점층(300)이 교번적으로 적층된 다층구조를 형성할 수 있다.
본 발명의 제 2 실시예에 따르면, 3차원 적층구조체(10)를 제조하는 단계는, 적어도 하나의 기능층 및 코어-쉘 구조의 양자점(310)을 포함하는 양자점층(300)을 포함하는 블록층(100)을 형성하는 단계(S10'), 블록층(100)을 절단하여 복수의 세부 블록층을 형성하는 단계(S20'), 제 1 세부 블록층(110)을 기판(50) 상에 전사(transfer)하는 단계(S30') 및 제1 세부 블록층(110) 상에 제 2 세부 블록층(120)을 추가로 적층하는 단계(S40')를 포함하고, 상기 S40' 단계를 반복 수행하여 세부 블록층이 반복 적층된 다층구조를 형성할 수 있다.
3차원 적층구조체(10)는 우수한 전기적 특성을 가지는 기능층과 외부의 에너지를 흡수할 수 있는 양자점(310)을 포함할 수 있고, 이를 효과적으로 적층하여 광 소자에 적용이 가능하다. 한편, 본 발명의 기능층은, 높은 에너지 전도율을 가지는 전도층일 수 있고, 절연특성이 우수한 절연층, 밴드갭을 가지는 반도체 기능층 일 수 있다. 다만 이에 의해 본 발명이 한정되는 것은 아니다.
블록층(100)은 적어도 하나의 기능층이 적층된 구조를 형성할 수 있다. 기능층은 이차원 구조를 가지며, 평면형 내지 시트형으로 형성될 수 있다. 블록층(100)은 기능층이 한 층 혹은 두 층 이상 적층될 수 있는데, 이는 3차원 적층구조체(10)의 용도에 따라 적절히 조절될 수 있다.
도 2는 본 발명의 제 1 실시예에 따라 제조된 적층구조체(10)의 구조를 나타낸다.
블록층(100)은 제 1 기능층(210) 및 제 2 기능층(220)을 포함하고, 블록층(100)에서 분할된 3 개의 세부 블록층(110, 120, 130)은 동일하게 제 1 기능층(210) 및 제 2 기능층(220)을 포함한다. 제 1 세부 블록층(110), 제 2 세부 블록층(120) 및 제 3 세부 블록층(130)은 기판(50) 상에 순차적으로 적층된다. 제 1 세부 블록층(110)은 제 2 세부 블록층(120) 및 제 3 세부 블록층(130)과 동일한 구조를 가지며, 최하부의 기판(50) 상에 전사되는 블록층을 제1 블록층(100)이라 정의한다. 제 1 세부 블록층(110) 상부 및 제 2 세부 블록층(120) 상부에 양자점층(300)이 형성되고, 최상부에 형성되는 제 3 세부 블록층(130)은 상부에 양자점층(300)이 형성되지 않는다.
양자점층(300)은 상하부에 기능층(210, 220)이 샌드위치 형태로 형성되어 있기 때문에, 양자점(310)이 흡수하는 에너지를 효과적으로 전달할 수 있다. 그리고, 양자점(310)에 직접 화학기상증착을 통해 기능층을 형성하는 것이 아닌, 블록층을 형성하여 전사하는 방식으로 블록층을 적층하기 때문에 양자점(310) 상에 안전하게 적층구조를 형성하는 것이 가능하다.
도 3은 본 발명의 제 1 실시예에 따른 제조방법을 나타낸 것이다. 먼저, 금속 판(Metal plate)층(500) 상에 화학기상증착법(Chemical vapor deposition, CVD)을 이용하여 제1 기능층(210)을 형성한다. 이때, 금속 판층(500)은 그 종류에 한정되지 않으나, 바람직하게는 구리 판 또는 철 판을 사용할 수 있고, 구리 또는 철을 포함하는 금속 호일(Metal foil) 일 수도 있으며, 나아가 NaCl와 같은 물에서도 용해도가 뛰어난 기판도 사용 가능 하다. 화학기상증착을 통해 제1 기능층(210)을 형성할 때, 전구체의 종류 및 온도, 압력, 시간을 조절하여 원하는 기능층을 형성할 수 있다.
본 발명의 일 실시예에 따르면, 기능층은 기능성 물질 전구체를 이용하여 화학기상증착법(Chemical vapor deposition, CVD)으로 형성될 수 있다. 종래의 물리적으로 이차원 구조의 물질층을 제조하는 스카치 테이프법의 경우, 하나의 층마다 스카치 테이프를 이용하여 직접 박리하는 방법으로 대량생산이 불가능한 단점이 있었다. 반면에, 화학기상증착법(CVD)는 전구체 물질이 기재에 기체상태로 증착하여 이차원 구조의 물질층을 형성하는 방법으로, 대량생산이 가능하고 대면적으로 합성하여 선택적으로 제단할 수 있는 장점이 있다.
한편, 본 발명의 일 실시예에 따르면, 기능층은 그래핀, h-BN, WSe2 및 MoS2으로 이루어진 군에서 선택된 어느 하나일 수 있다.
그래핀 및 h-BN은 분자 구조가 육각형의 평면의 구조를 가지고 있고, WSe2와 MoS2는 이차원 전이금속 디칼코게나이드(transition metal dicalcogenide) 물질로써 평면형 구조를 가지고 있다. 이들 모두 전기적 특성이 우수하여 광 소자 또는 전기 소자에 활용 가능한 물질이다. 3차원 적층구조체(10)가 사용되는 제품의 필요에 따라 기능성 물질을 선택하여 제조할 수 있다.
다음으로, 제1 기능층(210) 상에 캐리어 고분자층(510)을 형성한다. 바람직하게는 캐리어 고분자층(510)은 폴리메틸메타크릴레이트(Poly (methyl methacrylate), PMMA)를 포함할 수 있다. 캐리어 고분자층(510)은 제1 기능층(210)을 전사하는 단계에서 이를 보호하고 형태를 유지하는 효과가 있다. 금속 판을 제거하여도 기능성 물질이 형성하는 제1 기능층(210)은 이차원 구조를 유지할 수 있다.
다음으로, 금속 판층(500)을 식각하여 제거함으로써 캐리어 고분자층(510)이 형성되어 있는 제1 기능층(210)을 제조한다. 기능층과 캐리어 고분자층(510)만 형성하고 있는 경우, 다른 기능층에 전사하여 적층하는 공정을 안전하고 효과적으로 수행할 수 있다. 예를 들어, 제 1 기능층(210)과 동일한 방법으로 형성된 제2 기능층(220)에 캐리어 고분자층(510)이 형성되어 있는 제 1 기능층(210)을 전사한 후 캐리어 고분자층(510)을 제거함으로써 2 개의 기능층(210, 220)이 적층된 구조의 블록층(100)을 형성할 수 있다.
다음으로, 블록층(100)을 절단하여 4개의 세부 블록층(110, 120, 130, 140)을 형성할 수 있다. 4개의 세부 블록층은 블록층(100)과 동일하게 2 개의 기능층(210, 220)이 적층된 구조를 가진다. 제 1 세부 블록층(110)을 기판(50) 상에 전사하고, 제 1 세부 블록층(110) 상의 적어도 일부에 코어-쉘 구조의 양자점(310)을 포함하는 양자점층(300)을 형성한다. 그 후, 제 2 세부 블록층(120)을 추가로 적층하는 단계를 수행할 수 있다. 또한, 동일한 공정을 반복적으로 수행하여 제2 세부 블록층(120) 상의 적어도 일부에 코어-쉘 구조의 양자점(310)을 포함하는 양자점층(300)을 형성한 후, 제 3 세부 블록층(130)을 추가로 적층할 수 있다. 이에 따라, 세부 블록층(110, 120, 130, 140) 및 양자점층(300)이 교번적으로 적층된 다층구조를 형성할 수 있다. 외부의 에너지를 흡수하는 특성을 가진 양자점(310)을 포함하는 양자점층(300)이 여러층 필요할 경우, 세부 블록층과 함께 교대로 적층하여 3차원 적층구조체(10) 내에서 다적층 구조를 형성할 수 있다.
본 발명의 제 1 실시예에 따라 제 1 세부 블록층(110) 상에 양자점층(300)을 형성하고 제2 세부 블록층(120)을 적층할 때, 빌딩 블록법(Building block)을 이용하여 안전하고 효과적으로 적층할 수 있다. 양자점층(300)이 형성된 후 그 상부에 기능층을 포함하는 블록층을 적층할 때, 원자층증착법이나 화학기상증착법을 이용하여 직접 적층하는 방법은 양자점(310)의 표면 특성에 영향을 줄 수도 있다. 반면에, 빌딩 블록법(Building block)을 이용하여 별도로 제조된 블록층을 양자점층(300) 상에 전사하는 방법으로 적층한다면 양자점(310)의 표면에 영향을 주지 않고 안전하게 적층하여 양자점(310)의 보호가 가능하고, 별도로 제조되는 블록층의 기능층도 균일한 표면을 가질 수 있다.
상기의 방법을 통해 제 1 세부 블록층(110)과 제 2 세부 블록층(120)을 형성하면 기능층 상에 직접 화학기상증착법을 이용하여 적층하는 방법보다 균일한 기능층의 형성이 가능하고, 이미 형성되어 있는 기능층의 손상을 방지할 수 있다.
한편, 본 발명의 일 실시예에 따르면, 코어-쉘 구조의 양자점(310)은, 코어는 CdSe, CdTe, CdS, InP, ZnCdSe, PbS, PbSe, CGS, CIGS 및 CIS으로 이루어진 군에서 선택된 어느 하나이고, 쉘은 ZnS, CdS 및 ZnSe으로 이루어진 군에서 선택된 어느 하나이거나 Perovskite 계 Quantum dot인 CsPbX3 (X= Cl, Br, I), CH3NH3PbX3 (X = Cl, Br, I)군 에서 선택된 어느 하나일 수 있다.
양자점(310)은 높은 광 발광, 에너지 흡수율을 가질 수 있다. 전기적 소자에 사용되는 3차원 적층구조체(10)에 삽입되어 에너지는 흡수하고, 상하에 형성된 기능층에 에너지를 전달하여 3차원 적층구조체(10)의 우수한 전기적 특성을 구현할 수 있다.
본 발명의 일 실시예에 따르면, 양자점층(300)은 코어-쉘 구조의 양자점(310)을 스핀코팅(spin coating)하여 형성할 수 있다.
통상적으로 사용되는 스핀코터를 사용하여 블록층(100)의 상부에 캐리어 고분자층(510)을 제거하고 양자점(310)을 스핀코팅하여 양자점층(300)을 형성할 수 있다.
본 발명의 일 실시예에 따르면, 기판(50)은 실리콘(Silicon) 및 실리콘옥사이드(Silicon oxide)를 포함할 수 있다. 기판(50)은 전기적 소자에 통상적으로 사용되는 종류의 기판일 수 있다. 트랜지스터, 광촉매 및 메모리 등에 사용되는 기판은 실리콘 및 실리콘옥사이드를 포함하고 있으며, 본 발명의 3차원 적층구조체(10)도 기판(50)을 베이스로 하여 제조할 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 제조방법을 나타낸 것이다. 먼저, 금속 판(Metal plate)층(500) 상에 화학기상증착법(Chemical vapor deposition, CVD)을 이용하여 제1 기능층(210)을 형성한 후, 제 1 기능층(210) 상의 적어도 일부에 코어-쉘 구조의 양자점(310)을 스핀코팅하여 양자점층(300)을 형성한다.
다음으로, 양자점층(300) 상부에 캐리어 고분자층(510)을 형성하고, 금속 판층(500)을 에칭하여 제거한다. 제 1 기능층(210)과 동일한 방법으로 형성된 제2 기능층(220)에 제 1 기능층(210)을 전사한 후 캐리어 고분자층(510)을 제거함으로써 2 개의 기능층(210, 220) 및 양자점층(300)이 적층된 구조의 블록층(100)을 형성할 수 있다.
다음으로, 블록층(100)을 절단하여 4개의 세부 블록층(110, 120, 130, 140)을 형성할 수 있다. 4개의 세부 블록층은 블록층(100)과 동일하게 2 개의 기능층(210, 220) 및 양자점층(300)이 적층된 구조를 가진다.
도 5는 본 발명의 실시예에 따라 빌딩 블록법(Building block)을 이용하여 적층구조체(10)를 형성하는 것을 나타낸 모식도이다.
화학기상증착법을 이용하여 기능성 물질을 적층하게 될 경우, 증착이 이루어지는 기재의 표면 특성에 따라 기능성 물질이 형성될 때 영향을 받게 된다. 그리고, 전 단계에서 형성된 기능성 물질이 화학기상증착 공정이 수행되는 챔버 내의 온도와 압력 환경에서 형태가 변하거나 균열이 생길 수도 있다. 이러한 문제점을 방지하기 위하여, 화학기상증착법으로 형성된 기능성 물질도 빌딩 블록법(Building block)을 이용하여 기능성 물질의 변형을 방지하면서 효과적으로 적층할 수 있다.
도 5를 참조하면, 본 발명의 제 2 실시예에 따라 제 1 기능층(210), 제 2 기능층(220) 및 양자점층(300)을 포함하는 블록층(100)이 절단되어 4개의 세부 블록층(110, 120, 130, 140)이 형성된다. 즉, 4개의 블록층을 따로 제작할 필요 없이 1개의 블록층을 절단하여 동일한 구조를 가지는 4개의 세부 블록층을 일거에 형성할 수 있다. 4개의 세부 블록층을 차례로 적층하는 경우 4층으로 이루어진 적층구조체(10)가 형성된다.
이와 같이, 본 발명의 실시예에 따르면, 다층 구조를 형성하기 위해 블록층(100)을 여러번 제조할 필요가 없다. 블록층(100)을 절단하여 동일한 기능층을 포함하는 n개의 세부 블록층을 형성하고, 분할된 세부 블록층을 차례로 적층함으로써 n층으로 이루어진 적층구조체(10)를 형성할 수 있다.
도 6 및 도 7은 본 발명의 실시예에 따라 빌딩 블록법(Building block)을 이용하여 5층 구조의 적층구조체(10)를 형성하는 것을 나타낸 것이다.
도 6을 참조하면, 그래핀과 WSe2 이 서로 적층되어 있고 그 사이에 CdSe-ZnS 양자점이 형성되어 있다. 먼저, 구리 포일(Cu foil) 상에 그래핀이 형성되어 있는 제1 기능층(210)을 제조한다. 그래핀 상에 양자점(310)을 스핀코팅하여 양자점층(300)을 형성한다. WSe2 를 사용하여 구리 포일 상에 제2 기능층(220)을 형성한 후, 제 2 기능층(220)에 제 1 기능층(210)을 전사한다. 이후 캐리어 고분자층(510)을 제거하여 블록층(100)을 5층으로 적층한다. 도 6 및 도 7에서 나타난 바와 같이 본 발명의 실시예에 따라 적층구조체(10)를 제조할 경우, 이차원 구조의 기능층 및 0차원의 양자점을 효과적으로 다적층할 수 있고 균일한 기능층의 형성이 가능하다.
본 발명의 다른 관점에 따르면, 적층구조체(10)를 포함하는 광센서를 제조할 수 있다. 본 발명의 실시예에 따라 제조된 적층구조체(10)는, 높은 광 효율을 가지는 양자점(310)을 포함하여 양자점(310)의 상하부에 형성되는 기능층에 에너지가 효과적으로 전달되고, 전기적 특성이 우수한 광전자 소자의 제조가 가능하다.
본 발명의 실시예에 따른 광센서는 블록층(100)과 양자점층(300) 사이에 절연층이 개재될 수 있다. 구체적으로, 본 발명의 실시예에 따른 광센서는 다음과 같은 방법에 따라 제조될 수 있다.
본 발명의 제 3 실시예에 따르면, 광센서의 제조방법은, (A) 적어도 하나의 기능층을 포함하는 블록층(100)을 형성하는 단계, (B) 블록층(100)을 절단하여 복수의 세부 블록층을 형성하는 단계, (C) 제 1 세부 블록층(110)을 기판(50) 상에 전사하는 단계, (D) 제 1 세부 블록층(110) 상에 절연층을 형성하는 단계 및 (E) 상기 절연층 상의 적어도 일부에 코어-쉘 구조의 양자점(310)을 포함하는 양자점층(300)을 형성한 후, 제 2 세부 블록층(120)을 추가로 적층하는 단계를 포함하고, 상기 (D) 및 (E) 단계를 반복 수행하여 세부 블록층 및 양자점층(300)이 교번적으로 적층되고, 상기 세부 블록층 및 양자점층(300) 사이에 절연층이 형성된 다층구조를 형성할 수 있다.
상기 방법에 의해 제조된 광센서는, 기판(50), 기판(50) 상에 형성되고, 적어도 하나의 기능층을 포함하는 블록층(100), 블록층(100) 상에 형성된 절연층, 및 상기 절연층 상의 적어도 일부에 형성되고, 코어-쉘 구조의 양자점(310)을 포함하는 양자점층(300)을 포함하고, 블록층(100), 상기 절연층 및 양자점층(300)을 포함하는 다층구조가 기판(50) 상에 적어도 하나 이상 반복 적층될 수 있다.
본 발명의 제 4 실시예에 따르면, 광센서의 제조방법은, (A) 적어도 하나의 기능층 및 코어-쉘 구조의 양자점(310)을 포함하는 양자점층(300)을 포함하는 블록층(100)을 형성하는 단계, (B) 블록층(100)을 절단하여 복수의 세부 블록층을 형성하는 단계, (C) 제 1 세부 블록층(110)을 기판(50) 상에 전사하는 단계 및 (D) 제 1 세부 블록층(110) 상에 절연층을 형성한 후, 제 2 세부 블록층(120)을 추가로 적층하는 단계를 포함하고, 상기 (D) 단계를 반복 수행하여 세부 블록층이 반복 적층된 다층구조를 형성할 수 있다. 이 때, 기능층과 양자점층(300) 사이에 절연층이 개재될 수 있다.
본 발명의 제 4 실시예에 있어서, 상기 (A) 단계는, (a1) 금속 판(Metal plate)층 상에 기능층을 형성하는 단계, (a2) 상기 기능층 상의 적어도 일부에 코어-쉘 구조의 양자점(310)을 포함하는 양자점층(300)을 형성하는 단계, (a3) 양자점층(300) 상에 캐리어 고분자층(510)을 형성하는 단계 및 (a4) 상기 금속 판층을 제거하는 단계를 포함할 수 있다. 바람직하게는, 상기 기능층의 두께는 10 nm 이상으로 제어될 수 있다. MoS2, WeS2 등으로 이루어진 기능층의 두께를 10 nm 이상으로 제어하여 캐리어 재결합 현상을 방지할 수 있다. 양자점층(300) 형성 이전에 상기 기능층 상에 절연층을 형성하는 단계를 더 포함할 수 있다. 본 발명의 실시예에 따르면, 제1전극과 제2전극 사이에 제 1 세부 블록층(110) 및 제 2 세부 블록층(120)이 끼워진 형태를 가지고, 제 1 세부 블록층(110) 및 제 2 세부 블록층(120)은 p형 반도체 기능층 또는 n형 반도체 기능층을 포함할 수 있다. 상기 p형 반도체 기능층 및 n형 반도체 기능층은 그래핀, h-BN, WSe2 및 MoS2으로 이루어진 군에서 선택된 어느 하나일 수 있다.
상기 방법에 의해 제조된 광센서는, 기판(50), 기판(50) 상에 형성되고, 적어도 하나의 기능층 및 코어-쉘 구조의 양자점(310)을 포함하는 양자점층(300)을 포함하는 블록층(100), 블록층(100) 상에 형성된 절연층을 포함하고, 블록층(100) 및 상기 절연층을 포함하는 다층구조가 기판(50) 상에 적어도 하나 이상 반복 적층될 수 있다.
본 발명의 실시예에 따르면, 광센서에 입사한 광은 상기 반도체 기능층에서 흡수되어 전자-정공 쌍을 형성하며, 이러한 전자-정공 쌍에 의하여 발생하는 전류 신호는 독출회로에 의하여 전압 신호로 출력될 수 있다. 본 발명의 실시예에 따르면, 광을 전기신호로 변환하는 광전 변환소자로서, p-i-n형 다이오드가 사용될 수 있으나, 이에 제한되지 않는다.
도 8 내지 도 10은 종래 제조방법에 따라 제조한 광센서의 광전류 값을 측정하여 나타낸 것이다. 도 8에 나타난 바와 같이, n형 반도체 기능층으로 MoS2가 사용될 수 있고 p형 반도체 기능층으로는 WSe2가 사용될 수 있다. 상기 p형 반도체 기능층 및 n형 반도체 기능층 사이에 코어-쉘 구조의 CdSe/ZnS 양자점(QDs)이 개재될 수 있다. 즉, MoS2 박막 주위에 CdSe/ZnS 코어-쉘 양자점(CdSe/ZnS core-shell quantum dots)들이 분포되고 그 주위에 다시 WSe2박막이 분포되는 p(WSe2)-i(CdSe/ZnS QDs)-n(MoS2) 구조의 블록층을 구성할 수 있다.
상기 p-i-n 구조를 통해 특정 파장의 빛에 노출되었을 경우 전하 해리(charge dissociation)에 의한 광전류(photo current) 증가가 예상되었으나, 도 9 및 도 10에 따르면, 반대 현상이 관찰되었다. 2차원 전이금속 디칼코게나이드 박막은 층상 구조를 가지므로 매우 얇게 제작이 가능한데, 10 nm 이하의 얇은 박막으로 인해서 블록층 내에서 전하가 재결합(recombination)하여 광전류가 감소한 것으로 추측된다.
본 발명의 일 실시예에 따르면, 재결합(recombination) 현상을 막기 위해 기능층 및 양자점층 사이에 절연층을 형성할 수 있다. 상기 절연층은 금속산화물, 고분자 및 h-BN으로 이루어진 군에서 선택된 어느 하나일 수 있다. 본 발명의 일 실시예에 따르면, 상기 절연층을 형성하는 단계는 원자층증착(ALD) 또는 전사 방법에 의해 수행될 수 있다. 상기 절연층의 두께는 5 nm 미만으로 형성될 수 있다.
본 발명의 실시예에 따르면, n형 또는p형 기능층의 두께를 조절하여 캐리어의 원활한 운송을 통해 재결합 현상을 막을 수 있다. 상기 기능층들은 화학기상증착법으로 증착시 성장 조건을 변화하여 두께를 제어할 수 있다. 상기 기능층의 두께는 10 nm 이상으로 형성될 수 있다.
이하에서는 본 발명의 이해를 돕기 위한 실험예들을 설명한다. 다만, 하기의 실험예들은 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 아래의 실험예들만으로 한정되는 것은 아니다.
실시예 1: 화학기상증착법(Chemical vapor deposition, CVD) 을 통한 그래핀 기능층의 제조
본 발명에 일 실시예에 따른 그래핀(Graphene)을 포함하는 제1 기능층을 제조하는 방법에 대하여 설명한다. 촉매는 Cu 35nm 를, 전구체로는 메탄(CH4)을 사용하였다. 먼저, 그래핀이 형성되는 기재로 사용되는 구리 포일(Cu foil)을 아세톤(Acetone), 이소프로필 알코올(Isopropylalcohol, IPA), 에탄올(Ethanol)의 순서로 세척한다. 그리고, 화학기상증착이 수행되는 2인치 석영관에 Cu foil을 로딩(loading)한다. 석영관에 H2 기체를 100sccm으로 공급하고 90분 동안 어닐링(annealing)을 진행한다. 이 후, H2 기체 100sccm 과 CH4 기체 5sccm 을 1분간 공급한다. 그리고, H2 기체 100sccm 과 CH4 기체 13sccm 을 8분간 공급하여 그래핀을 포함하는 기능층을 성장시킨다. 8분후 석영관을 열고 구리 포일(Cu foil)의 온도가 200℃ 이하로 내려갈 때까지 H2 기체 15sccm을 공급하며 냉각시킨다. 상기의 방법을 통해, 구리 포일(Cu foil) 상에 그래핀이 형성되어 있는 제2기능층을 제조한다.
실시예 2: 화학기상증착법(Chemical vapor deposition, CVD)법을 통한 WSe2 기능층의 제조
다음으로, 본 발명에 일 실시예에 따른 WSe2를 포함하는 기능층을 제조하는 방법에 대하여 설명한다. 먼저, 아세톤과 IPA로 세척된 SiO2/Si 기판을 순도 99.999% 아르곤(Ar) 가스 분위기의 챔버에 주입한다. 그리고, 고순도의 MoO3 (99.5%)와 황분말 (Sulfur powder)(99.5%)을 quartz boat에 넣고 챔버 내에 위치 시킨 뒤 상압에서 650도로 30분간 아르곤 150sccm 의 양으로 주입한 뒤, 상온까지 냉각하여 MoS2 기능층을 제조한다.
아세톤과 IPA로 세척된 SiO2/Si 기판을 챔버 내에 위치시키고 WO3 0.3g과 Se 파우더를 두 칸으로 나뉘어진 세라믹 보트에 각각 위치시킨다. 그리고 이를 270℃에서 반응시킨다. 그 후, Carrier gas로는 아르곤 80sccm, 수소 20sccm 압력은 1Torr로 유지시키고, 925℃에서 15분간 반응시킨 뒤 상온으로 냉각하여 WSe2 기능층을 형성한다.
실시예 3: CdSe-ZnS 양자점의 제조
다음으로, 본 발명의 일 실시예에 따른 CdSe-ZnS 양자점 제조방법에 대하여 설명한다. Trioctylamine(TOA), Oleic acid(OA), 및 Cadmium oxide를 환류 콘덴서가 설치된 125ml 플라스크에 넣고, 300℃에서 700rpm으로 교반하여 혼합물을 제조하였다. 이와 별개로, Se 분말을 순도97%의 Trioctylphosphine(TOP)에 녹여 Se-TOP 착화물 용액을 제조한다. 상기 교반한 300℃의 혼합물에 Se-TOP 착화물 용액을 빠른 속도로 주입하여 반응시킨다. 반응 중에서는 질소 분위기에서 일정한 교반속도를 유지하였다. 상기의 방법으로 CdSe 코어를 제조하고, 이에 ZnMe2와(TMS)2S를 주입하여 CdSe 코어와 ZnS 쉘을 갖는 양자점을 제조한다. 상기 양자점 나노 입자을 헥산(hexane) 15mL에 녹여 정제한다. CHCl3와 CH3OH를 1:1의 부피비로 혼합한 용액 15 mL를 나노 입자가 녹아 있는 헥산(hexane) 용액에 첨가 하여 양자점을 추출하였다. 혼합 용액의 상층에는 순수한 양자점 나노 입자가 녹아 있기 때문에 상층만 분리하였다. 분리된 상층 용액에 아세톤(acetone)을 사용하여 원심분리 시킨다. 형성되는 양자점이 녹색의 경우 140℃에서 30분간 반응시켰으며 적색의 경우 240℃에서 30분간, 청색의 경우 120℃에서 10분간 반응시켜 나노 입자를 얻었다.
실시예 4: 빌딩블록법을 이용한 3차원 적층구조체의 제조방법
도 6을 참조하여, 상기 실시예1, 2에서 제조된 기능층과 실시예 3에서 제조된 양자점을 이용하여 본 발명의 일 실시예에 따른 3차원 적층구조체의 제조방법에 대하여 설명한다.
먼저, 실시예 2의 WSe2 을 포함하는 제1 기능층의 상부에 폴리메틸메타크릴레이트(Poly(methyl methacrylate), PMMA)를 코팅하고 Si 기판과 WSe2 를 분리한다. 그리고, 실시예 1의 그래핀을 포함하는 제2 기능층의 상부에 2wt% 농도로 톨루엔에 분산한 실시예 3의 CdSe-ZnS 양자점을 스핀코터를 이용하여 3000rpm 에 40초로 코팅하고 110℃에서 10분간 열처리를 진행하여 [Cu foil/그래핀/CdSe-ZnS]층을 형성한다. CdSe-ZnS 양자점 상부에 [WSe2/PMMA]층을 전사한다. 구리를 에칭하여(Cu etchant) Cu 포일을 제거하여 [그래핀/CdSe-ZnS/WSe2/PMMA]층의 PMMA가 형성된 블록층을 제조하고, 이를 5등분으로 절단한 다음, Cu foil 기판에 전사하여 [Cu foil/그래핀/CdSe-ZnS/WSe2/PMMA] 층을 제조한다. 이후, 이를 아세톤에 1시간동안 침지 시키고 후에 증류수로 세척을 20분 진행한 뒤 60℃ 오븐에 건조시켜 PMMA를 제거한다. 상기의 과정을 5회 반복하여 3차원 적층구조체를 형성한다.
<실험예 1>
도 7은 상기 실시예 4에 따라 제조된 적층구조체를 SEM으로 관찰한 결과이다. 도 7에 나타난 바와 같이, 본 발명의 실시예인 빌딩블록법에 의하면, 이차원 구조의 기능층 및 0차원의 양자점을 용이하게 다적층할 수 있고 균일한 기능층을 형성할 수 있음을 확인할 수 있다.
따라서, 본 발명의 일 실시예에 따른 3차원 적층구조체는 양자점 및 기능층(이차원 전이금속 디칼코게나이드, 그래핀, h-BN)을 효과적으로 적층할 수 있고, 기능층을 통해 양자점이 흡수한 에너지의 전달율을 향상시키는 효과가 있다.
본 발명은 상술한 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형과 변경이 가능하다. 그러한 변형예 및 변경예는 본 발명과 첨부된 청구범위의 범위 내에 속하는 것으로 보아야 한다.
10: 적층구조체
50: 기판
100: 블록층
110: 제 1 세부 블록층
120: 제 2 세부 블록층
130: 제 3 세부 블록층
140: 제 4 세부 블록층
210: 제 1 기능층
220: 제 2 기능층
300: 양자점층
310: 양자점
500: 금속 판층
510: 캐리어 고분자층

Claims (18)

  1. (A) 적어도 하나의 기능층을 포함하는 블록층을 형성하는 단계;
    (B) 상기 블록층을 절단하여 동일한 기능층을 포함하는 n개의 세부 블록층을 형성하는 단계;
    (C) 제 1 세부 블록층을 기판 상에 전사하는 단계;
    (D) 상기 제 1 세부 블록층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성한 후, 분할된 세부 블록층을 적층하는 단계; 및
    (E) 상기 (D) 단계를 반복 수행하여 세부 블록층 및 양자점층이 교번적으로 적층된 다층구조를 형성하는 단계;를 포함하는,
    3차원 적층구조체의 제조방법.
  2. (A) 적어도 하나의 기능층 및 코어-쉘 구조의 양자점을 포함하는 양자점층을 포함하는 블록층을 형성하는 단계;
    (B) 상기 블록층을 절단하여 동일한 기능층을 포함하는 n개의 세부 블록층을 형성하는 단계;
    (C) 제 1 세부 블록층을 기판 상에 전사하는 단계;
    (D) 상기 제 1 세부 블록층 상에 분할된 세부 블록층을 적층하는 단계; 및
    (E) 상기 (D) 단계를 반복 수행하여 세부 블록층이 반복 적층된 다층구조를 형성하는 단계;를 포함하는,
    3차원 적층구조체의 제조방법.
  3. 제 2 항에 있어서,
    상기 (A) 단계는,
    (a1) 금속 판(Metal plate)층 상에 제1 기능층을 형성하는 단계;
    (a2) 상기 제1 기능층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성하는 단계;
    (a3) 상기 양자점층 상에 캐리어 고분자층을 형성하는 단계; 및
    (a4) 상기 금속 판층을 제거하는 단계;를 포함하는,
    3차원 적층구조체의 제조방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 기능층은 기능성 물질 전구체를 이용하여 화학기상증착법(Chemical
    vapor deposition)으로 형성하는, 3차원 적층구조체의 제조방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 기능층은 그래핀, h-BN, WSe2 및 MoS2으로 이루어진 군에서 선택된 어느 하나인, 3차원 적층구조체의 제조방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 기능층은 p형 반도체 또는 n형 반도체 특성을 가지는, 3차원 적층구조체의 제조방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 양자점층은 코어-쉘 구조의 양자점을 스핀코팅(spin coating)하여 형성하는, 3차원 적층구조체의 제조방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 코어-쉘 구조의 양자점은,
    상기 코어는 CdSe, CdTe, CdS, InP, ZnCdSe, PbS, PbSe, CGS, CIGS 및 CIS으로 이루어진 군에서 선택된 어느 하나이고,
    상기 쉘은 ZnS, CdS, ZnSe, CsPbX3 (X= Cl, Br, I) 및 CH3NH3PbX3 (X = Cl, Br, I)으로 이루어진 군에서 선택된 어느 하나인,
    3차원 적층구조체의 제조방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 기판은, 실리콘(Silicon) 및 실리콘옥사이드(Silicon oxide)를 포함하는, 3차원 적층구조체의 제조방법.
  10. (A) 적어도 하나의 기능층을 포함하는 블록층을 형성하는 단계;
    (B) 상기 블록층을 절단하여 동일한 기능층을 포함하는 n개의 세부 블록층을 형성하는 단계;
    (C) 제 1 세부 블록층을 기판 상에 전사하는 단계;
    (D) 상기 제 1 세부 블록층 상에 절연층을 형성하는 단계;
    (E) 상기 절연층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성한 후, 분할된 세부 블록층을 적층하는 단계; 및
    (F) 상기 (D) 및 (E) 단계를 반복 수행하여 세부 블록층 및 양자점층이 교번적으로 적층되고, 상기 세부 블록층 및 양자점층 사이에 절연층이 형성된 다층구조를 형성하는 단계;를 포함하는,
    광센서의 제조방법.
  11. (A) 적어도 하나의 기능층 및 코어-쉘 구조의 양자점을 포함하는 양자점층을 포함하는 블록층을 형성하는 단계;
    (B) 상기 블록층을 절단하여 동일한 기능층을 포함하는 n개의 세부 블록층을 형성하는 단계;
    (C) 제 1 세부 블록층을 기판 상에 전사하는 단계;
    (D) 상기 제 1 세부 블록층 상에 절연층을 형성한 후, 분할된 세부 블록층을 적층하는 단계; 및
    (E) 상기 (D) 단계를 반복 수행하여 세부 블록층이 반복 적층된 다층구조를 형성하는 단계;를 포함하는,
    광센서의 제조방법.
  12. 제 11항에 있어서,
    상기 (A) 단계는,
    (a1) 금속 판(Metal plate)층 상에 기능층을 형성하는 단계;
    (a2) 상기 기능층 상의 적어도 일부에 코어-쉘 구조의 양자점을 포함하는 양자점층을 형성하는 단계;
    (a3) 상기 양자점층 상에 캐리어 고분자층을 형성하는 단계; 및
    (a4) 상기 금속 판층을 제거하는 단계; 를 포함하고,
    상기 기능층의 두께는 10 nm 이상인,
    광센서의 제조방법.
  13. 제 11항에 있어서,
    상기 (a1) 단계 이후 (a2) 단계 이전에,
    상기 기능층 상에 절연층을 형성하는 단계;를 더 포함하는,
    광센서의 제조방법.
  14. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 기능층은 p형 반도체 또는 n형 반도체 특성을 가지고,
    상기 n 형 반도체 기능층은 MoS2 로 형성되고, 상기 p형 반도체 기능층은 WSe2 로 형성되는,
    광센서의 제조방법.
  15. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 절연층은 금속산화물, 고분자 및 h-BN으로 이루어진 군에서 선택된 어느 하나인,
    광센서의 제조방법.
  16. 제 10 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 절연층을 형성하는 단계는 원자층증착(ALD), 화학기상증착 (CVD) 또는 전사 방법에 의해 수행되는,
    광센서의 제조방법.
  17. 삭제
  18. 삭제
KR1020200008132A 2020-01-21 2020-01-21 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서 KR102429848B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200008132A KR102429848B1 (ko) 2020-01-21 2020-01-21 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200008132A KR102429848B1 (ko) 2020-01-21 2020-01-21 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서

Publications (2)

Publication Number Publication Date
KR20210094402A KR20210094402A (ko) 2021-07-29
KR102429848B1 true KR102429848B1 (ko) 2022-08-05

Family

ID=77127781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200008132A KR102429848B1 (ko) 2020-01-21 2020-01-21 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서

Country Status (1)

Country Link
KR (1) KR102429848B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102627439B1 (ko) * 2022-03-23 2024-01-19 한국표준과학연구원 버블 프리 계면을 가지는 2차원 나노 소재 적층 구조체 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049514A (ja) * 2012-08-30 2014-03-17 Hamamatsu Photonics Kk 側面入射型のフォトダイオードの製造方法、及び、半導体ウエハ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190054521A (ko) * 2017-11-13 2019-05-22 한국과학기술연구원 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체
KR102491856B1 (ko) * 2017-12-18 2023-01-27 삼성전자주식회사 복수의 양자점층을 포함하는 광전 소자
KR102132278B1 (ko) * 2019-12-03 2020-07-09 한국과학기술연구원 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049514A (ja) * 2012-08-30 2014-03-17 Hamamatsu Photonics Kk 側面入射型のフォトダイオードの製造方法、及び、半導体ウエハ

Also Published As

Publication number Publication date
KR20210094402A (ko) 2021-07-29

Similar Documents

Publication Publication Date Title
JP4718652B2 (ja) 太陽電池およびその製造方法
TWI408834B (zh) 基於奈米晶粒之光電元件及其製造方法
US20160126404A1 (en) Graphene-based multi-junctions flexible solar cell
US20200388490A1 (en) Material having single crystal perovskite, device including the same, and manufacturing method thereof
US11437535B2 (en) Voltage-matched multi-junction solar module made of 2D materials
KR101189686B1 (ko) 실리콘 양자점에 의한 광활성층 및 이의 제조방법
JP4949540B2 (ja) 太陽電池及びその製造法
KR102132278B1 (ko) 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체
US20140014169A1 (en) Nanostring mats, multi-junction devices, and methods for making same
KR102429848B1 (ko) 3차원 적층구조체의 제조방법, 이에 의해 제조된 3차원 적층구조체 및 이를 이용한 광센서
TWI506802B (zh) 多層量子井型太陽能電池及多層量子井型太陽能電池之製造方法
JP2010267934A (ja) 太陽電池およびその製造方法
TWI469929B (zh) 新穎的化合物半導體及其應用
JP3692867B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子
JP5742069B2 (ja) 太陽電池及びその製造方法
KR102522298B1 (ko) 양자점을 포함하는 광센서
JP2011258631A (ja) 発光ダイオード素子およびその製造方法
CN114420567A (zh) 一种二维硫化铼-硫化钼垂直异质结构的制备方法
TWI457287B (zh) 新穎的化合物半導體及其應用
KR20190054521A (ko) 3차원 적층구조체의 제조방법 및 이에 의해 제조된 3차원 적층구조체
KR101670286B1 (ko) 양자점 광활성층 및 이의 제조방법
CN109411581A (zh) 一种发光二极管外延片及其制造方法
CN111341862B (zh) 一种日盲紫外雪崩光电探测器及其制备方法
KR101928353B1 (ko) 질화물을 이용한 광전소자 및 그 제조방법
KR102105092B1 (ko) 유기물 및 다공성 질화물을 이용한 광전소자 및 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant