CN109411581A - 一种发光二极管外延片及其制造方法 - Google Patents

一种发光二极管外延片及其制造方法 Download PDF

Info

Publication number
CN109411581A
CN109411581A CN201810949620.8A CN201810949620A CN109411581A CN 109411581 A CN109411581 A CN 109411581A CN 201810949620 A CN201810949620 A CN 201810949620A CN 109411581 A CN109411581 A CN 109411581A
Authority
CN
China
Prior art keywords
layer
shallow
barrier layer
indium
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810949620.8A
Other languages
English (en)
Other versions
CN109411581B (zh
Inventor
苏晨
王慧
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201810949620.8A priority Critical patent/CN109411581B/zh
Publication of CN109411581A publication Critical patent/CN109411581A/zh
Application granted granted Critical
Publication of CN109411581B publication Critical patent/CN109411581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制造方法，属于半导体技术领域。所述发光二极管外延片包括衬底、N型半导体层、浅量子阱层、有源层、电子阻挡层和P型半导体层，所述N型半导体层、所述浅量子阱层、所述有源层、所述电子阻挡层和所述P型半导体层依次层叠在所述衬底上；所述浅量子阱层包括多个浅阱层和多个浅垒层，所述多个浅阱层和所述多个浅垒层交替层叠设置；所述浅阱层为未掺杂的氮化铟镓层，所述浅垒层包括未掺杂的氮化镓层以及插入在所述氮化镓层中的至少一个未掺杂的氮化铝铟层。本发明使浅量子阱层作为N区一侧的电子阻挡层，与P区一侧设置的电子阻挡层搭配，有效避免电子跃迁到P型半导体层中与空穴进行非辐射复合。

Description

一种发光二极管外延片及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制造方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。作为一种高效、环保、绿色的新型固态照明光源，LED正在被迅速广泛地应用在交通信号灯、汽车内外灯、城市景观照明、手机背光源等领域。
外延片是在晶体结构匹配的单晶材料上生长出来的半导体薄膜。对外延片进行工艺加工可形成芯片，芯片封装之后即为发光二极管。现有的LED外延片包括衬底、N型半导体层、有源层和P型半导体层，N型半导体层、有源层和P型半导体层依次层叠在衬底上。P型半导体层用于提供进行复合发光的空穴，N型半导体层用于提供进行复合发光的电子，有源层用于进行电子和空穴的辐射复合发光，衬底用于为外延材料提供生长表面。
有源层包括多个阱层和多个垒层，多个阱层和多个垒层交替层叠设置，垒层将注入有源层的电子和空穴限定在阱层中进行复合发光。通常阱层的材料采用高铟组分的氮化铟镓(InGaN)，垒层的材料采用氮化镓(GaN)。由于氮化镓的晶格常数为3.181，氮化铟的晶格常数为3.538，因此阱层和垒层之间存在较大的晶格失配，阱层和垒层的交界处形成较大的压电极化效应，影响电子和空穴在空间的复合效率，导致LED的发光效率较低。
为了缓解阱层和垒层之间的晶格失配，一般会在有源层生长之前，先在N型半导体层上生长浅量子阱层，即浅量子阱层设置在N型半导体层和有源层之间。浅量子阱层包括多个浅阱层和浅垒层，多个浅阱层和多个浅垒层交替层叠设置；浅阱层的材料采用低铟组分的氮化铟镓，具体为浅阱层中铟组分的含量低于阱层中铟组分的含量；浅垒层的材料采用氮化镓，与垒层的材料一样。浅阱层采用低铟组分的氮化铟镓，与材料采用氮化镓的浅垒层的晶格匹配较好，同时氮化铟镓的生长质量较差，对有源层中阱层和垒层之间的晶格失配具有缓解作用。
另外，N型半导体提供的电子数量远大于P型半导体层的空穴数量，加上电子的体积远小于空穴的体积，导致LED中电子的迁移率远高于空穴的迁移率(LED中电子的迁移率和空穴的迁移率相差一个数量级)。为了避免N型半导体层提供的电子迁移到P型半导体层中与空穴进行非辐射复合，通常会在有源层和P型半导体层之间设置电子阻挡层，可以阻挡电子从有源层跃迁到P型半导体层。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
电子阻挡层的材料采用高铝组分的氮化铝镓(AlGaN)。电子阻挡层中铝组分的含量越高，对电子的阻挡作用越好。但是如果电子阻挡层中铝组分的含量过高，则电子阻挡层在导带有效阻挡电子的同时，在价带也会引入较高的价带带阶阻碍P型半导体层提供的空穴注入有源层中。而如果降低电子阻挡层中铝组分的含量，则无法有效阻挡电子从有源层跃迁到P型半导体层中。
发明内容
本发明实施例提供了一种发光二极管外延片及其制造方法，能够解决现有技术电子阻挡层无法有效阻挡电子跃迁到P型半导体层中的问题。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、N型半导体层、浅量子阱层、有源层、电子阻挡层和P型半导体层，所述N型半导体层、所述浅量子阱层、所述有源层、所述电子阻挡层和所述P型半导体层依次层叠在所述衬底上；所述浅量子阱层包括多个浅阱层和多个浅垒层，所述多个浅阱层和所述多个浅垒层交替层叠设置；所述浅阱层为未掺杂的氮化铟镓层，所述浅垒层包括未掺杂的氮化镓层以及插入在所述氮化镓层中的至少一个未掺杂的氮化铝铟层。
可选地，所述氮化铝铟层为AlxIn1-xN层，0.6≤x≤0.9。
可选地，所述氮化铝铟层两侧的氮化镓层的厚度相等。
优选地，所述浅垒层还包括插入在所述氮化镓层和所述浅阱层之间的未掺杂的氮化铝铟层，插入在所述氮化镓层和所述浅阱层之间的氮化铝铟层、以及插入在所述氮化镓层中的氮化铝铟层与所述氮化镓层形成超晶格结构。
可选地，所述浅垒层的厚度为20nm～60nm。
优选地，所述氮化铝铟层的厚度为所述浅垒层的厚度为25％～75％。
可选地，所述浅垒层的数量为2个～10个。
另一方面，本发明实施例提供了一种发光二极管外延片的制造方法，所述制造方法包括：
提供一衬底；
在所述衬底上依次生长N型半导体层、浅量子阱层、有源层、电子阻挡层和P型半导体层；
其中，所述浅量子阱层包括多个浅阱层和多个浅垒层，所述多个浅阱层和所述多个浅垒层交替层叠设置；所述浅阱层为未掺杂的氮化铟镓层，所述浅垒层包括未掺杂的氮化镓层以及插入在所述氮化镓层中的至少一个未掺杂的氮化铝铟层。
可选地，所述氮化铟镓层、所述氮化镓层、以及所述氮化铝铟层的生长条件相同，所述生长条件包括生长温度和生长压力。
优选地，所述浅量子阱层的生长温度为800℃～900℃，所述浅量子阱层的生长压力为100torr～300torr。
本发明实施例提供的技术方案带来的有益效果是：
通过在未掺杂的氮化镓层中插入至少一个未掺杂的氮化铝铟层形成浅垒层，浅垒层与氮化铟镓层形成的浅阱层交替层叠形成浅量子阱层，由于氮化铝铟层的势垒较高，因此在有源层之前生长在N型半导体层上的浅量子阱层也可以起到阻挡电子的作用，使浅量子阱层作为N区一侧的电子阻挡层，与P区一侧设置的电子阻挡层搭配，有效避免电子跃迁到P型半导体层中与空穴进行非辐射复合，弥补LED中电子和空穴迁移率不同带来的空间复合几率的降低，提高LED的光电转换效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图；
图2是本发明实施例提供的浅量子阱层的结构示意图；
图3是本发明实施例提供的一种浅垒层的结构示意图；
图4是本发明实施例提供的另一种浅垒层的结构示意图；
图5是本发明实施例提供的又一种浅垒层的结构示意图；
图6是本发明实施例提供的又一种浅垒层的结构示意图；
图7是本发明实施例提供的一种发光二极管外延片的制造方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管外延片。图1为本发明实施例提供的一种发光二极管外延片的结构示意图。参见图1，该发光二极管外延片包括衬底10、N型半导体层20、浅量子阱层30、有源层40、电子阻挡层50和P型半导体层60，N型半导体层20、浅量子阱层30、有源层40、电子阻挡层50和P型半导体层60依次层叠在衬底10上。
图2为本发明实施例提供的浅量子阱层的结构示意图。参见图2，浅量子阱层30包括多个浅阱层31和多个浅垒层32，多个浅阱层31和多个浅垒层32交替层叠设置。浅阱层31为未掺杂的氮化铟镓层。
图3为本发明实施例提供的一种浅垒层的结构示意图，图4为本发明实施例提供的另一种浅垒层的结构示意图，图5为本发明实施例提供的又一种浅垒层的结构示意图，图6为本发明实施例提供的又一种浅垒层的结构示意图。参见图3～图6，浅垒层32包括未掺杂的氮化镓层32a以及插入在氮化镓层32a中的至少一个未掺杂的氮化铝铟层32b。
本发明实施例通过在未掺杂的氮化镓层中插入至少一个未掺杂的氮化铝铟层形成浅垒层，浅垒层与氮化铟镓层形成的浅阱层交替层叠形成浅量子阱层，由于氮化铝铟层的势垒较高，因此在有源层之前生长在N型半导体层上的浅量子阱层也可以起到阻挡电子的作用，使浅量子阱层作为N区一侧的电子阻挡层，与P区一侧设置的电子阻挡层搭配，有效避免电子跃迁到P型半导体层中与空穴进行非辐射复合，弥补LED中电子和空穴迁移率不同带来的空间复合几率的降低，提高LED的光电转换效率。而且氮化铝的晶格常数比氮化镓大，氮化铟的晶格常数比氮化镓小，因此氮化铝铟可以与氮化镓保持晶格匹配，不会产生新的晶格失配问题。浅垒层与浅阱层交替层叠形成浅量子阱层生长在有源层之前，可以有效缓解阱层和垒层之间的晶格失配。
可选地，如图3～图6所示，氮化铝铟层32b两侧的氮化镓层32a的厚度可以相等，使氮化铝铟层均匀插入在氮化镓层中，电子阻挡和晶格匹配的整体效果达到最佳。
在本实施例的一种实现方式中，如图5和图6所示，浅垒层32还可以包括插入在氮化镓层32a和浅阱层31之间的未掺杂的氮化铝铟层32b，插入在氮化镓层32a和浅阱层31之间的氮化铝铟层32b、以及插入在氮化镓层32a中的氮化铝铟层32b与氮化镓层32a形成超晶格结构。此时浅垒层中氮化铝铟层32b的数量为2个以上，氮化镓层32a也被氮化铝铟层32b分成至少两个部分，相当于多个氮化镓层32a和多个氮化铝铟层32b交替层叠设置形成浅垒层32。
浅垒层采用氮化镓层和氮化铝铟层交替层叠形成的超晶格结构，可以利用超晶格结构缓解异质材料之间的晶格失配，有利于提升外延片整体的晶体质量，最终提高LED的发光效率。
在上述实现方式中，浅垒层32中可以最先层叠氮化镓层32a，最后层叠氮化铝铟层32b，如图5所示；浅垒层32中也可以最先层叠氮化铝铟层32b，最后层叠氮化镓层32a，如图6所示。
在本实施例的另一种实现方式中，如图3和图4所示，氮化铟铝层32b仅插入在氮化镓层32a中。
浅垒层的两侧均为氮化镓层，可以避免氮化铟铝层中的铝组分掺杂到浅阱层中，破坏形成浅阱层的氮化铟镓层的结构，影响氮化铟镓层缓解有源层中阱层和垒层之间晶格失配。
在上述实现方式中，浅垒层32中氮化铟铝层32b的数量可以为1个，如图3所示，此时实现上最为简单方便；浅垒层32中氮化铟铝层32b的数量也可以为2个以上，如图4所示。
可选地，氮化铝铟层32b可以为AlxIn1-xN层，0.6≤x≤0.9，x优选为0.89。
氮化铝铟层中铝组分你的含量较高，可以有效阻挡电子，弥补LED中电子和空穴迁移率不同带来的空间复合几率的降低，提高LED的光电转换效率。
可选地，浅阱层31的厚度可以为2nm～3nm，优选为2.5nm。
如果浅阱层的厚度小于2nm，则可能由于浅阱层较薄而无法有效缓解有源层中阱层和垒层之间的晶格失配；如果浅阱层的厚度大于3nm，则可能由于浅阱层较厚而影响外延片整体的晶体质量，最终降低LED的发光效率。
可选地，浅垒层32的厚度可以为20nm～60nm，优选为40nm，以与浅阱层的厚度匹配，有效有源层中阱层和垒层之间的晶格失配，同时避免影响到外延片整体的晶体质量。
优选地，氮化铝铟层32b的厚度可以为浅垒层32的厚度的25％～75％，优选为50％。
如果氮化铝铟层的厚度小于浅垒层的厚度的25％，则可能由于氮化铝铟层较薄而无法有效阻挡层电子，影响有源层中电子和空穴的辐射复合发光；如果氮化铝铟层的厚度大于浅垒层的厚度的75％，则可能由于氮化铝铟层较厚而影响到浅垒层的主体结构，对外延片的整体质量造成负影响。
具体地，浅阱层31的数量可以与浅垒层32的数量相同。
浅阱层和浅垒层构成超晶格结构，可以利用超晶格结构释放晶格失配产生的应力，进一步减小晶格失配产生的影响。
可选地，浅垒层32的数量可以为2个～10个，优选为3个。
如果浅垒层的数量小于2个，则可能由于浅阱层和浅垒层的数量太少无法有效缓解有源层中阱层和垒层之间的晶格失配；如果浅垒层的数量大于10个，则可能由于浅阱层和浅垒层的数量太多而增加生产的复杂度，提高生产成本，造成材料的浪费。
具体地，衬底10的材料可以采用蓝宝石。N型半导体层20的材料可以采用N型掺杂(如硅)的氮化镓。有源层40可以包括多个阱层和多个垒层，多个阱层和多个垒层交替层叠设置；阱层的材料可以采用未掺杂的氮化铟镓，垒层的材料可以采用未掺杂的氮化镓。电子阻挡层50的材料可以采用P型掺杂的氮化铝镓。P型半导体层60的材料可以采用P型掺杂的氮化镓。
进一步地，N型半导体层20的厚度可以为1.5μm～3.5μm，优选为2μm；N型半导体层20中N型掺杂剂的掺杂浓度可以为1019cm-3～1020cm-3，优选为1.5*1019cm-3。阱层的厚度可以为3nm～8nm，优选为5nm；垒层的厚度可以为8nm～15nm，优选为12nm；阱层的数量可以与垒层的数量相同，垒层的数量可以为5个～10个，优选为8个。电子阻挡层50的厚度可以为20nm～100nm，优选为25nm；电子阻挡层50中P型掺杂剂的掺杂浓度可以为1019cm-3～8*1020cm-3，优选为1020cm-3。P型半导体层60的厚度可以为8nm～50nm，优选为15nm；P型半导体层60中P型掺杂剂的掺杂浓度可以为1019cm-3～8*1020cm-3，优选为1020cm-3。
可选地，如图1所示，该发光二极管外延片还可以包括缓冲层71，缓冲层71设置在衬底10和N型半导体层20之间，以缓解衬底和N型半导体层之间的晶格失配。
具体地，缓冲层71的材料可以采用氮化铝或者氮化镓。
进一步地，缓冲层71的厚度可以为5nm～40nm，优选为25nm。
优选地，如图1所示，该发光二极管外延片还包括未掺杂氮化镓层72，未掺杂氮化镓层72设置在缓冲层71和N型半导体层20之间，以进一步缓解衬底和N型半导体层之间的晶格失配，提高外延片整体的晶体质量，进而提高LED的发光效率。
具体地，未掺杂氮化镓层72的厚度可以为1μm～2μm，优选为1μm。
在具体实现时，缓冲层为首先在衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为高温缓冲层。本实施例中将三维成核层、二维恢复层和高温缓冲层统称为未掺杂氮化镓层。
可选地，如图1所示，该发光二极管外延片还可以包括低温P型层80，低温P型层80设置在有源层40和电子阻挡层50之间，以缓解电子阻挡层和P型半导体层高温生长对有源层的影响。
具体地，低温P型层80的材料可以与P型半导体层60的材料相同。在本实施例中，低温P型层80的材料可以采用P型掺杂的氮化镓。
进一步地，低温P型层80的厚度可以为20nm～100nm，优选为30nm；低温P型层80中P型掺杂剂的掺杂浓度可以为1019cm-3～8*1020cm-3，优选为1020cm-3。
可选地，如图1所示，该发光二极管外延片还可以包括P型接触层90，P型接触层90设置在P型半导体层60上，实现外延片与芯片制作过程中形成的电极或者透明导电薄膜之间的欧姆接触。
具体地，P型接触层90的材料可以采用P型掺杂的氮化铟镓。
进一步地，P型接触层9的厚度可以为1nm～2nm，优选为1.5nm；P型接触层9中P型掺杂剂的掺杂浓度可以为1019cm-3～8*1020cm-3，优选为3*1020cm-3。
本发明实施例提供了一种发光二极管外延片的制造方法，适用于制造图1所示的发光二极管外延片。图7为本发明实施例提供的一种发光二极管外延片的制造方法的流程图。参见图7，该制造方法包括：
步骤201：提供一衬底。
可选地，该步骤201可以包括：
控制温度为1000℃～1200℃(优选为1100℃)，压力为200torr～500torr(优选为350torr)，在氢气气氛中高温处理衬底5分钟～20分钟(优选为12分钟)；
对衬底进行氮化处理。
通过上述处理清洁衬底的表面，避免杂质掺入外延片中，提高外延片整体的生长质量。
步骤202：在衬底上依次生长N型半导体层、浅量子阱层、有源层、电子阻挡层和P型半导体层。
在本实施例中，浅量子阱层包括多个浅阱层和多个浅垒层，多个浅阱层和多个浅垒层交替层叠设置。浅阱层为未掺杂的氮化铟镓层，浅垒层包括未掺杂的氮化镓层以及插入在氮化镓层中的至少一个未掺杂的氮化铝铟层。
可选地，氮化铟镓层、氮化镓层、以及氮化铝铟层的生长条件可以相同，生长条件包括生长温度和生长压力。采用相同的生长条件，简化生长工艺，方便实现。
优选地，浅量子阱层的生长温度可以为800℃～900℃。用较低的生长温度，以得到生长质量较差的浅量子阱层，有效缓解有源层阱层和垒层之间的晶格失配。
进一步地，浅量子阱层的生长压力可以为100torr～300torr，以匹配浅量子阱层的生长温度，得到所需的浅量子阱层。
具体地，该步骤202可以包括：
第一步，控制温度为1000℃～1100℃(优选为1050℃)，压力为200torr～300torr(优选为250torr)，在衬底上生长N型半导体层；
第二步，控制温度为800℃～900℃(优选为850℃)，压力为100torr～300torr(优选为200torr)，在N型半导体层上浅量子阱层；
第三步，在浅量子阱层上生长有源层；其中，阱层的生长温度为700℃～820℃(优选为760℃)，生长压力为150torr～300torr(优选为200torr)；垒层的生长温度为840℃～900℃(优选为870℃)，生长压力为150torr～300torr(优选为200torr)；
第四步，控制温度为900℃～1000℃(优选为950℃)，压力为100torr～600torr(优选为350torr)，在有源层上生长电子阻挡层；
第五步，控制温度为750℃～1050℃(优选为980℃)，压力为100torr～600torr(优选为350torr)，在有源层上生长P型半导体层。
可选地，在第一步之前，该制造方法还可以包括：
在衬底上形成缓冲层。
相应地，N型半导体层生长在缓冲层上。
具体地，在衬底上形成缓冲层，可以包括：
采用物理气相沉积(英文：Physical Vapor Deposition，简称：PVD)技术在衬底上形成缓冲层。
优选地，在衬底上形成缓冲层之前，该制造方法还可以包括：
在缓冲层上生长未掺杂氮化镓层。
相应地，N型半导体层生长在未掺杂氮化镓层上。
具体地，在缓冲层上生长未掺杂氮化镓层，可以包括：
控制温度为800℃～1180℃(优选为1040℃)，压力为120torr～600torr(优选为360torr)，在缓冲层上生长未掺杂氮化镓层。
可选地，在第四步之前，该制造方法还可以包括：
在有源层上生长低温P型层。
相应地，电子阻挡层生长在低温P型层上。
具体地，在有源层上生长低温P型层，可以包括：
控制温度为700℃～900℃(优选为800℃)，压力为150torr～250torr(优选为200torr)，在有源层上生长低温P型层。
可选地，在第五步之后，该制造方法还可以包括：
在P型半导体层上生长P型接触层。
具体地，在P型半导体层上生长P型接触层，可以包括：
控制温度为700℃～800℃(优选为750℃)，压力为300torr～600torr(优选为450torr)，在P型半导体层上生长P型接触层。
需要说明的是，在上述外延生长结束之后，会先将温度降低至500℃～900℃(优选为800℃)，在氮气气氛中对外延片进行5分钟～15分钟(优选为10分钟)的退火处理，然后再将外延片的温度降低至室温，结束外延工艺生长。
控制温度、压力均是指控制生长外延片的反应腔中的温度、压力，如型号为VeecoK465i C4的金属有机化合物化学气相沉淀(英文：Metal Organic Chemical VaporDeposition，简称：MOCVD)设备中的温度、压力。实现时以高纯氢气、或者高纯氮气、或者氢气和氮气的混合气体作为载气，高纯氨气作为氮源，三甲基镓或三乙基镓作为镓源，三甲基铟作为铟源，三甲基铝作为铝源，硅烷作为N型掺杂剂，二茂镁作为P型掺杂剂。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片，所述发光二极管外延片包括衬底、N型半导体层、浅量子阱层、有源层、电子阻挡层和P型半导体层，所述N型半导体层、所述浅量子阱层、所述有源层、所述电子阻挡层和所述P型半导体层依次层叠在所述衬底上；所述浅量子阱层包括多个浅阱层和多个浅垒层，所述多个浅阱层和所述多个浅垒层交替层叠设置；所述浅阱层为未掺杂的氮化铟镓层，其特征在于，所述浅垒层包括未掺杂的氮化镓层以及插入在所述氮化镓层中的至少一个未掺杂的氮化铝铟层。
2.根据权利要求1所述的发光二极管外延片，其特征在于，所述氮化铝铟层为AlxIn1-xN层，0.6≤x≤0.9。
3.根据权利要求1或2所述的发光二极管外延片，其特征在于，所述氮化铝铟层两侧的氮化镓层的厚度相等。
4.根据权利要求3所述的发光二极管外延片，其特征在于，所述浅垒层还包括插入在所述氮化镓层和所述浅阱层之间的未掺杂的氮化铝铟层，插入在所述氮化镓层和所述浅阱层之间的氮化铝铟层、以及插入在所述氮化镓层中的氮化铝铟层与所述氮化镓层形成超晶格结构。
5.根据权利要求1或2所述的发光二极管外延片，其特征在于，所述浅垒层的厚度为20nm～60nm。
6.根据权利要求5所述的发光二极管外延片，其特征在于，所述氮化铝铟层的厚度为所述浅垒层的厚度为25％～75％。
7.根据权利要求1或2所述的发光二极管外延片，其特征在于，所述浅垒层的数量为2个～10个。
8.一种发光二极管外延片的制造方法，其特征在于，所述制造方法包括：
提供一衬底；
在所述衬底上依次生长N型半导体层、浅量子阱层、有源层、电子阻挡层和P型半导体层；
其中，所述浅量子阱层包括多个浅阱层和多个浅垒层，所述多个浅阱层和所述多个浅垒层交替层叠设置；所述浅阱层为未掺杂的氮化铟镓层，所述浅垒层包括未掺杂的氮化镓层以及插入在所述氮化镓层中的至少一个未掺杂的氮化铝铟层。
9.根据权利要求8所述的制造方法，其特征在于，所述氮化铟镓层、所述氮化镓层、以及所述氮化铝铟层的生长条件相同，所述生长条件包括生长温度和生长压力。
10.根据权利要求9所述的制造方法，其特征在于，所述浅量子阱层的生长温度为800℃～900℃，所述浅量子阱层的生长压力为100torr～300torr。
CN201810949620.8A 2018-08-20 2018-08-20 一种发光二极管外延片及其制造方法 Active CN109411581B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810949620.8A CN109411581B (zh) 2018-08-20 2018-08-20 一种发光二极管外延片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810949620.8A CN109411581B (zh) 2018-08-20 2018-08-20 一种发光二极管外延片及其制造方法

Publications (2)

Publication Number Publication Date
CN109411581A true CN109411581A (zh) 2019-03-01
CN109411581B CN109411581B (zh) 2020-07-07

Family

ID=65463688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810949620.8A Active CN109411581B (zh) 2018-08-20 2018-08-20 一种发光二极管外延片及其制造方法

Country Status (1)

Country Link
CN (1) CN109411581B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635626A (zh) * 2021-01-04 2021-04-09 厦门乾照光电股份有限公司 一种半导体外延结构及其制作方法、led芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952987A (zh) * 2017-03-17 2017-07-14 武汉大学 紫外发光二极管外延结构及其制备方法
CN107068824A (zh) * 2017-03-07 2017-08-18 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制造方法
CN207624727U (zh) * 2017-11-28 2018-07-17 厦门三安光电有限公司 发光二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068824A (zh) * 2017-03-07 2017-08-18 华灿光电（浙江）有限公司 一种发光二极管的外延片及其制造方法
CN106952987A (zh) * 2017-03-17 2017-07-14 武汉大学 紫外发光二极管外延结构及其制备方法
CN207624727U (zh) * 2017-11-28 2018-07-17 厦门三安光电有限公司 发光二极管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635626A (zh) * 2021-01-04 2021-04-09 厦门乾照光电股份有限公司 一种半导体外延结构及其制作方法、led芯片

Also Published As

Publication number Publication date
CN109411581B (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
CN103337573B (zh) 半导体发光二极管的外延片及其制造方法
CN109786529A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109065679A (zh) 一种发光二极管外延片及其制造方法
CN109192831A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109346583A (zh) 一种发光二极管外延片及其制备方法
CN109346576A (zh) 一种发光二极管外延片及其制备方法
CN109860358A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109860359A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109256445A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109216514A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109103303A (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN109065682B (zh) 一种发光二极管外延片及其制造方法
CN109473514A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN110364598A (zh) 发光二极管外延片及其制作方法
CN109273571A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109920884A (zh) 发光二极管外延片及其生长方法
CN109473516A (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109346568A (zh) 一种发光二极管外延片及其制备方法
CN109671817A (zh) 一种发光二极管外延片及其制备方法
CN109103312A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109087977A (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109768136A (zh) 一种发光二极管外延片及其生长方法
CN109950375A (zh) 发光二极管外延片及其生长方法
CN109686823A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109411581A (zh) 一种发光二极管外延片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant