CN114391184A - 半导体装置以及电力转换装置 - Google Patents

半导体装置以及电力转换装置 Download PDF

Info

Publication number
CN114391184A
CN114391184A CN202080061875.6A CN202080061875A CN114391184A CN 114391184 A CN114391184 A CN 114391184A CN 202080061875 A CN202080061875 A CN 202080061875A CN 114391184 A CN114391184 A CN 114391184A
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor
layer
semiconductor substrate
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080061875.6A
Other languages
English (en)
Inventor
古川智康
白石正树
渡边聪
三好智之
竹内悠次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Publication of CN114391184A publication Critical patent/CN114391184A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种能够抑制由制造时的形状偏差、杂质偏差引起的IGBT单元间的电场偏差所导致的局部的电流电场集中、芯片终端部的电流集中的切断耐量高的半导体装置。其特征在于，具备：发射极电极，其经由层间绝缘膜形成于半导体基板的表面上；集电极，其形成于所述半导体基板的背面上；第一导电型的第一半导体层，其与所述集电极相接，形成于所述半导体基板的背面；第二导电型的第二半导体层，其形成于比所述第一半导体层更靠内侧处；中心区域单元，其沿着所述半导体基板的表面配置；外周区域单元，其在所述半导体基板的平面方向上，位于比所述中心区域单元更靠外侧处，配置在所述中心区域单元与芯片终端保护环区域之间。

Description

半导体装置以及电力转换装置
技术领域
本发明涉及半导体装置的构造，特别是涉及适用于搭载于电力转换装置的绝缘栅型双极晶体管(IGBT)而有效的技术。
背景技术
作为逆变器等电力转换器的主要部件的IGBT模块(Insulated Gate BipolarTransistor：以下简称为IGBT)要求低成本化和小型化。同样地，功率模块内的功率器件芯片也要求低成本化和小型化，要求实现IGBT芯片的高输出电流密度的新技术。
若成为高输出电流密度，则功率器件的每单位芯片面积的损耗增加，芯片温度上升。因此，在IGBT芯片中，需要扩大高输出电流下的关断时的安全工作区域(Reverse BiasSafe Operating Area：以下，也称为RBSOA)。即，需要即使在更高的电流、电压、温度下IGBT也不会破坏，具有充分的电流切断耐量。
在这样的背景下，作为电流切断能力的提高技术，例如，在专利文献1中提出了减少IGBT芯片的周边保护环部的p型集电极层的空穴注入，抑制作为有源区域发挥作用的单元部分的电流集中的技术。由此，能够抑制由电流集中引起的IGBT单元的寄生双极晶体管动作，提高电流切断能力。
另外，在专利文献2中提出了如下结构：通过IGBT芯片的终端区域的沟槽构造的删除和使终端区域的接触孔的开口面积与中央部相等或缩小，由此与IGBT单元相比，终端区域的雪崩耐量高。由此，能够抑制终端部的电场集中，即使在产生了高浪涌电压的情况下，元件也不会破坏，能够提高RBSOA。
另外，在专利文献3中提出了如下技术：在IGBT单元的沟槽间中央部设置由PN结形成的电场集中区域，在单元间均等地产生基于关断时的碰撞电离的电子注入，抑制电流集中，提高切断耐量。
现有技术文献
专利文献
专利文献1：日本特开2003-133556号公报
专利文献2：日本特开2011-100877号公报
专利文献3：日本特开2016-012581号公报
发明内容
发明所要解决的课题
然而，在专利文献1、专利文献2的现有技术中，在产生了因IGBT单元的制造时的形状偏差、杂质偏差而产生的多个IGBT单元间的电场偏差的情况下，存在电场强的单元中产生电流电场集中而切断耐量降低的情况。
另外，在专利文献3的现有技术中，来自芯片终端部的空穴电流在芯片外周单元、芯片角部的单元中电流集中，有时妨碍切断耐量提高。
因此，本发明的目的在于提供一种能够抑制由制造时的形状偏差、杂质偏差引起的IGBT单元间的电场偏差所导致的局部的电流电场集中、芯片终端部的电流集中的切断耐量高的半导体装置和使用该半导体装置的电力转换装置。
用于解决课题的手段
为了解决上述课题，本发明的半导体装置具备：发射极电极，其经由层间绝缘膜形成于半导体基板的表面上；集电极，其形成于所述半导体基板的背面上；第一导电型的第一半导体层，其与所述集电极相接，形成于所述半导体基板的背面；第二导电型的第二半导体层，其形成于比所述第一半导体层更靠内侧处；中心区域单元，其沿着所述半导体基板的表面配置；外周区域单元，其在所述半导体基板的平面方向上，位于比所述中心区域单元更靠外侧处，配置在所述中心区域单元与芯片终端保护环区域之间，所述中心区域单元包含：沟槽，其形成在所述发射极电极与所述半导体基板之间；栅极电极，其经由栅极绝缘膜形成于所述沟槽的内侧，经由所述层间绝缘膜与所述发射极电极绝缘；第二导电型的第三半导体层，其形成为与所述栅极绝缘膜相接，且杂质浓度比所述半导体基板高；第一导电型的第四半导体层，其经由发射极接触部形成为与所述发射极电极的所述半导体基板侧相接，且杂质浓度比所述第一半导体层高；第一导电型的第五半导体层，其与所述栅极绝缘膜相接，且形成在所述第二半导体层的所述半导体基板侧，且杂质浓度比所述第四半导体层低；第一导电型的第六半导体层，其与所述第四半导体层的所述半导体基板侧的表面相接，且形成为从所述第五半导体层向所述半导体基板侧突出，载流子浓度比所述第四半导体层低；第二导电型的第七半导体层，其形成为与所述第六半导体层的所述集电极侧表面相接，且杂质浓度比所述半导体基板高，所述外周区域单元具有所述沟槽、所述栅极电极、所述第四半导体层、所述第五半导体层以及所述第六半导体层，并且，所述外周区域单元不具有所述第三半导体层和所述第七半导体层中的至少一方。
另外，本发明是一种电力转换装置，具备：一对直流端子；与交流的相数相同数量的交流端子；开关桥臂，其连接在所述一对直流端子间，将2个与开关元件极性相反的二极管的并联电路串联连接，所述并联电路的相互连接点构成与连接于不同的交流端子的交流的相数相同数量的电力转换单位，其特征在于，所述开关元件是上述记载的半导体装置。
发明效果
根据本发明，能够实现能够抑制由制造时的形状偏差、杂质偏差引起的IGBT单元间的电场偏差所导致的局部的电流电场集中、芯片终端部的电流集中的切断耐量高的半导体装置和使用了该半导体装置的电力转换装置。
由此，能够实现IGBT芯片的高电流密度化，能够有助于搭载该IGBT芯片的电力转换装置的小型化。
上述以外的课题、结构以及效果通过以下的实施方式的说明而变得明确。
附图说明
图1A是本发明的实施例1涉及的IGBT半导体芯片的俯视图。
图1B是图1A的单元终端区域105的放大图。
图2是图1B的A-A’部的截面图。
图3是现有的IGBT半导体芯片的截面图。
图4是表示本发明的实施例1涉及的IGBT半导体芯片的制造工艺的图。
图5是表示IGBT半导体芯片的关断波形(正常波形)的图。
图6是表示现有的IGBT半导体芯片的关断中的内部状态的示意图。
图7是表示现有的IGBT半导体芯片的关断中的内部状态的示意图。
图8是表示IGBT半导体芯片的关断中的碰撞电离系数α和电场的变化的图。
图9是表示本发明的实施例1涉及的IGBT半导体芯片的关断中的内部状态的示意图。
图10是本发明的实施例2涉及的IGBT半导体芯片的截面图。
图11是本发明的实施例3涉及的IGBT半导体芯片的截面图。
图12是本发明的实施例4涉及的IGBT半导体芯片的截面图。
图13是本发明的实施例5涉及的IGBT半导体芯片的截面图。
图14是本发明的实施例6涉及的IGBT半导体芯片的单元终端区域的俯视图。
图15是本发明的实施例6涉及的IGBT半导体芯片的鸟瞰图。
图16是本发明的实施例7涉及的IGBT半导体芯片的鸟瞰图。
图17是本发明的实施例8涉及的IGBT半导体芯片的鸟瞰图。
图18是本发明的实施例9涉及的IGBT半导体芯片的单元终端区域的俯视图。
图19是本发明的实施例9涉及的IGBT半导体芯片的鸟瞰图。
图20是本发明的实施例10涉及的电力转换装置的电路框图。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。此外，在各图中，附图标记相同的要素表示相同的构成要件或者具备类似的功能的构成要件。另外，p-、p、p+表示半导体层的导电型为p型，且相对的杂质浓度按该顺序变高。而且，n-、n、n+表示半导体层的导电型为n型，且相对的杂质浓度按该顺序变高。
实施例1
参照图1A至图9，对本发明的实施例1的半导体装置及其制造方法进行说明。此外，图3、图6、图7是表示为了容易理解本发明而作为比较例示出的现有的IGBT半导体芯片的图。
图1A是IGBT半导体芯片101的俯视图。在芯片的中央设置有配置有多个IGBT的单元部(unit cell)的单元区域103。另外，设置有IGBT的栅极电压施加用的栅极电极PAD104。另外，在IGBT半导体芯片101的外周设置有芯片终端保护环区域102。
图1B是IGBT半导体芯片101的单元终端区域105的放大图，是表示为没有发射极电极的表面构造的示意图。在单元区域103内配置有周期性地配置了沟槽栅极204的多个单元部，在单元部的中央部设置有发射极接触部203。单元部上设置有IGBT半导体芯片101的中心区域单元201和外周区域单元202，所述外周区域单元202位于比中心区域单元201更靠IGBT半导体芯片101的平面方向上的外侧处，且位于与芯片终端保护环区域102之间。
图2是图1B的A-A’部的截面图。中心区域单元201形成为包含：沟槽(后述的图4的符号501)，其形成于发射极电极301与半导体基板308之间；栅极电极(沟槽栅极204)，其形成于沟槽的内侧且经由绝缘层(层间绝缘膜302)与发射极电极301绝缘；栅极绝缘膜310，其形成于沟槽；第二导电型的第三半导体层(n+源极层)303，其形成为与栅极绝缘膜310相接且杂质浓度比半导体基板308高；第一导电型的第四半导体层(浅p+层)304，其形成为经由发射极接触部203与发射极电极301的半导体基板308侧的表面相接且杂质浓度比第一半导体层(p型集电极层)312高；第一导电型的第五半导体层(p基极层)305，其与栅极绝缘膜310相接且形成于第二半导体层(n型缓冲层)311的半导体基板308侧，且杂质浓度比第四半导体层(浅p+层)304低；第一导电型的第六半导体层(深p+层)306，其形成为与第四半导体层(浅p+层)304的半导体基板308侧的表面相接且从第五半导体层(p基极层)305向半导体基板308侧突出，载流子浓度比第四半导体基板(浅p+层)304低；第二导电型的第七半导体层(深n层)307，其形成为与第六半导体层(深p+层)306的集电极313侧表面接触，且杂质浓度比半导体基板308高。
IGBT半导体芯片101的平面方向的中心区域单元201的外侧的外周区域单元202形成有：沟槽(后述的图4的符号501)，其形成于发射极电极301与半导体基板308之间；栅极电极(沟槽栅极204)，其形成于沟槽的内侧且经由绝缘层(层间绝缘膜302)与发射极电极301绝缘；栅极绝缘膜310，其形成于沟槽；第二导电型的第三半导体层(n+源极层)303，其形成为与栅极绝缘膜310相接且杂质浓度比半导体基板308高；第一导电型的第四半导体层(浅p+层)304，其形成为与发射极电极301的半导体基板308侧的表面相接且杂质浓度比第一半导体层(p型集电极层)312高；第一导电型的第五半导体层(p基极层)305，其与栅极绝缘膜310相接且形成于第三半导体层(n+源极层)303的半导体基板308侧，且杂质浓度比第四半导体层(浅p+层)304低；第一导电类型的第六半导体层(深p+层)306，其形成为与第四半导体层(浅p+层)304的半导体基板308侧的表面相接且从第五半导体层(p基极层)305向半导体基板308侧突出，载流子浓度比第四半导体层(浅p+层)304低。
图4是表示本实施例(图2)的IGBT半导体芯片101的制造工艺的图。
《(a)沟槽栅形成》
首先，准备n-半导体基板308(例如Si晶片等半导体晶片)。
接着，通过光刻将在n-半导体基板308上成膜的绝缘膜(例如SiO2)图案化为沟槽形成用。
接着，将图案化的绝缘膜作为掩模，通过各向异性蚀刻形成沟槽501。
《(b)p基极层、n+源极层形成》
接着，形成栅极绝缘膜，堆积多晶硅膜，利用光刻进行曝光后，加工形成沟槽栅极204。
接着，将用于形成p基极层305而进行了图案化的光致抗蚀剂作为掩模，进行p型杂质的离子注入，并且进行热处理，由此形成第五半导体层(p基极层)305。
接着，将用于形成n+源极层303而进行了图案化的光致抗蚀剂作为掩模，进行n型杂质的离子注入，形成第三半导体层(n+源极层)303。
《(c)接触部形成》
接着，在n-半导体基板308的整个面上堆积层间绝缘膜302。对层间绝缘膜302实施平坦化。平坦化例如应用BPSG(Boron-Phosphors Silicate Glass：硼磷硅玻璃)膜的回流、CMP(Chemical Mechanical Polishing：化学机械抛光)等平坦化手段等。
在使层间绝缘膜302平坦化之后，通过光刻和各向异性蚀刻形成接触孔502。此时，接触孔502贯通层间绝缘膜302，并且到达第五半导体层(p基极层)305。由此，在以截面观察p基极层305的情况下，形成一对n+源极层，并且形成与在后续工序中形成的接触金属层接触的槽部。
《(d)浅p层形成、深p层形成》
接着，将层间绝缘膜302作为掩模，依次进行浅p+层304和深p+层306的离子注入，分别形成第四半导体层(浅p+层)304和第六半导体层(深p+层)306。
《(e)深n+层形成》
接着，在n-半导体基板308的整个面上涂敷抗蚀剂503，通过光刻，仅在中心区域使抗蚀剂503开口，通过离子注入形成第七半导体层(深n层)307，在除去抗蚀剂后，进行热处理，由此相对于接触孔502自对准地形成p+接触和n+源极接触。
《(f)发射极电极、背面n缓冲部、p集电极层、集电极形成》
接着，用由Ti、TiN、W这样的高熔点金属构成的层叠金属膜埋入接触孔502，并且，通过蚀刻或CMP进行平坦化，从而形成接触金属层(发射极接触部203)。然后，堆积由铝等制成的金属层，并且通过光刻和蚀刻形成发射极电极301和栅极电极PAD104(未图示)。之后，虽未图示，但形成由聚酰亚胺等构成的表面保护膜，并进行图案化。
以上的工序是半导体基板308的表面侧处理。
接下来，从半导体基板308的背面侧向半导体基板308进行n型以及p型杂质的离子注入，并且进行激光退火，由此形成第二半导体层(n型缓冲层)311以及第一半导体层(p型集电极层)312。
此外，通过适当调整离子注入时的加速能量，能够形成距半导体基板308的背面的深度不同的n型缓冲层311以及p型集电极层312。然后，在半导体基板308的背面侧，通过溅射形成层叠金属层、例如Al-Ti-Ni-Au膜，而形成集电极313。
实施例1的特征在于，IGBT半导体芯片101的平面方向的中心区域单元201在第六半导体层306和第七半导体层307形成电场容易集中的pn结，IGBT半导体芯片101的平面方向的中心区域单元201的平面方向的外侧的单元(外周区域单元202)成为与中心单元区域201相比没有第七半导体层307的构造。其效果在于，关断时的切断耐量提高。其原理记载如下。
图5是IGBT半导体芯片的关断波形例。在IGBT半导体芯片的关断中，当栅极电压成为阈值电压以下时，来自沟槽栅极的主动的电子注入消失，因此空穴电流的路径变得不稳定(容易移动)。此时，由于沟槽的尺寸、形状等的偏差，不可避免地产生局部电场稍强的部位。在这样的部位，基于碰撞电离的电子注入相对变多，因此空穴电流开始集中。
图8表示现有技术和本发明的关断中的碰撞电离系数α与电场的变化关系。碰撞电离非常依赖于电场，在图3所示的现有技术的情况下，没有图2所示的本实施例那样的由第六半导体层(深p+层)306和第七半导体层(深n层)307形成的电场集中层pn结，关断期间t1～t2的电场较低，因此t1～t2期间的碰撞电离系数的变化较大。
即，在关断中碰撞电离的载流子少。在这样的情况下，如图6所示，即使在由于沟槽的尺寸、形状等的偏差而电场局部地稍微不均等的情况下，碰撞电离也会产生差异，由于电流集中和局部的发热，在寄生晶闸管(n+源极/p基极/n-基板/p型集电极层)中流过电流而产生无法截止(off)的闩锁，导致热破坏，关断时的切断耐量降低。
外周区域单元202也被加上来自芯片终端保护环区域102的空穴电流，因此电流进一步集中，成为使切断耐量降低的主要原因。
在图7所示的现有的IGBT半导体芯片的情况下，在IGBT单元内由第六半导体层(深p+层)和第七半导体层(深n层)形成电场集中pn结时，关断期间t1～t2的电场高，且t1～t2期间的碰撞电离系数的变化小。因此，基于碰撞电离的电子注入在单元间均等地产生，空穴电流均等地流过IGBT单元，抑制电流集中。因此，关断时的切断耐量提高。
然而，第七半导体层(深n层)对于空穴成为阻挡层，因此具有第七半导体层(深n层)的单元中，空穴电流难以穿过，外周区域单元202被加上来自芯片终端保护环区域102的空穴电流，因此产生电流集中，成为进一步提高切断耐量的障碍。
因此，在本实施例中，如图9所示，中心区域单元201具有如下效果：在第六半导体层(深p+层)和第七半导体层(深n层)形成电场集中pn结，在单元间均等地产生基于碰撞电离的电子注入，空穴电流均等化，能够提高切断耐量。
另一方面，外周区域单元202通过设为没有第七半导体层(深n层)的结构，能够将从芯片终端保护环区域102相加的空穴电流高效地在外周区域单元202中抽出，因此具有能够抑制外周区域单元202的电流集中的效果。
由此，能够提供切断耐量优异的IGBT半导体芯片。
实施例2
参照图10，对本发明的实施例2的半导体装置进行说明。图10是本实施例的IGBT半导体芯片的截面图，相当于实施例1(图2)的变形例。
本实施例的中心区域单元201的结构与实施例1(图2)相同，省略重复的说明。
另一方面，本实施例的外周区域单元202与实施例1(图2)的结构的不同点在于，在发射极接触部203与栅极绝缘膜310之间的区域未形成第三半导体层(n+源极层)303。因此，在发射极接触部203与栅极绝缘膜310之间的区域，形成为层间绝缘膜302与第五半导体层(p基极层)305的表面接触。
在本实施例中，中心区域单元201的结构与实施例1(图9)相同，能够得到同样的效果。
另一方面，相对于实施例1(图9)，外周区域单元202由于没有第三半导体层(n+源极层)303，所以没有寄生晶闸管(n+源极/p基极/n-基板/p型集电极层)构造，除了实施例1的效果之外，还能够防止闩锁。由此，能够提供切断耐量优异的IGBT半导体芯片。
实施例3
参照图11，对本发明的实施例3的半导体装置进行说明。图11是本实施例的IGBT半导体芯片的截面图，相当于实施例2(图10)的变形例。
本实施例的中心区域单元201的结构与实施例2(图10)相同，省略重复的说明。
另一方面，相对于实施例2(图10)的外周区域单元202，本实施例的外周区域单元202与实施例2(图10)的结构的不同点在于，形成有第二导电型的第七半导体层(深n层)307，该第七半导体层307形成为与第六半导体层(深p+层)306的集电极313侧表面接触且杂质浓度比半导体基板308高。
在本实施例中，中心区域单元201和外周区域单元202均在第六半导体层(深p+层)306和第七半导体层(深n层)307形成电场集中pn结，在单元间均等地产生基于碰撞电离的电子注入，具有空穴电流均等化而能够提高切断耐量的效果。
另一方面，外周区域单元202与实施例2(图10)同样地，由于没有第三半导体层(n+源极层)303，所以没有寄生晶闸管(n+源极/p基极/n-基板/p型集电极层)构造，能够防止闩锁。
另外，外周区域单元202由于没有第三半导体层(n+源极层)303，所以在接通时没有电子注入，与中心区域单元201相比空穴量变少。因此，关断时的空穴密度也低，能够防止电流集中和闩锁。由此，能够提供切断耐量优异的IGBT半导体芯片。
实施例4
参照图12，对本发明的实施例4的半导体装置进行说明。图12是本实施例的IGBT半导体芯片的截面图，相当于实施例2(图10)的变形例。
本实施例的中心区域单元201和外周区域单元202的结构与实施例2(图10)相同，省略重复的说明。
另一方面，在本实施例中，在IGBT半导体芯片101的中心区域单元201与外周区域单元202的平面方向的中间位置配置有中间区域单元1201，这一点与实施例2(图10)的结构不同。
本实施例的中间区域单元1201的结构与实施例3(图11)的外周区域单元202的结构相同。因此，在中间区域单元1201中，形成有第二导电型的第七半导体层(深n层)307，该第七半导体层307形成为与第六半导体层(深p+层)306的集电极313侧表面接触且杂质浓度比半导体基板308高。
另外，在发射极接触部203与栅极绝缘膜310之间的区域未形成第三半导体层(n+源极层)303。
在本实施例中，中心区域单元201和中间区域单元1201均在第六半导体层(深p+层)306和第七半导体层(深n层)307形成电场集中pn结，在单元间均等地产生基于碰撞电离的电子注入，具有空穴电流均等化而能够提高切断耐量的效果。
特别是，由于在中间区域单元1201中没有第三半导体层(n+源极层)303，因此以没有寄生晶闸管(n+源极/p基极/n-基板/p型集电极层)的构造抽出碰撞电离的载流子，从而具有缓和在中心区域单元201与外周区域单元202之间产生的载流子密度差，抑制局部的电流集中的效果。
另外，外周区域单元202通过去掉第七半导体层(深n层)307，成为能够高效地抽出从芯片终端保护环区域102相加的空穴电流的构造，具有还能够抑制外周区域单元202中的电流集中的效果。
另外，中间区域单元1201和外周区域单元202均没有第三半导体层(n+源极层)303，因此没有寄生晶闸管(n+源极/p基极/n-基板/p型集电极层)，能够防止闩锁。由此，能够提供切断耐量优异的IGBT半导体芯片。
实施例5
参照图13，对本发明的实施例5的半导体装置进行说明。图13是本实施例的IGBT半导体芯片的截面图，相当于实施例4(图12)的变形例。
本实施例的IGBT半导体芯片在中心区域单元201与外周区域单元202的平面方向的中间位置配置有中间区域单元1201这一点等基本的结构与实施例4(图12)相同，省略重复的说明。
在实施例4(图12)中，在中心区域单元201、外周区域单元202、中间区域单元1201的全部区域中，栅极电极以沟槽构造(沟槽栅极204以及栅极绝缘膜310)形成，与此相对，在本实施例(图13)中，在中心区域单元201、外周区域单元202、中间区域单元1201的全部区域中，以侧栅极构造(侧栅极1301、Poly-Si场板1302、栅极绝缘膜310)形成，在这一点上与实施例4(图12)的结构不同。
如图13所示，本实施例的栅极电极构成为：沟槽，其形成在发射极电极301与半导体基板308之间；栅极电极(侧栅极1301)，其形成在沟槽的内侧，经由绝缘层(层间绝缘膜302)与发射极电极301绝缘；Poly-Si场板1302，其形成在沟槽的内侧，经由发射极接触部203与发射极电极301连接。
在本实施例中，IGBT单元由侧栅极结构形成，反馈电容小，能够实现高开关且低损耗化。
另外，中心区域单元201和中间区域单元1201均在第六半导体层(深p+层)306和第七半导体层(深n层)307形成电场集中pn结所带来的效果、外周区域单元202中没有第七半导体层(深n层)307所带来的效果、中间区域单元1201和外周区域单元202均没有第三半导体层(n+源极层)303所带来的效果与实施例4(图12)相同。
此外，本实施例的侧栅极构造包含后述的实施例6～10，在所有的实施例中都能够同样地应用。
实施例6
参照图14和图15，对本发明的实施例6的半导体装置进行说明。图14是本实施例的IGBT半导体芯片的单元终端区域(图1A的符号105)的俯视图。将IGBT的单元部的沟槽栅极配置为条纹状。图15是本实施例的IGBT半导体芯片的鸟瞰图。
在本实施例中，如图14所示，在y方向上排列条纹状的沟槽栅极204，形成外周区域单元202。中心区域单元201是与实施例1(图2)以及实施例5(图13)相同的构造。
外周区域单元202形成与实施例1(图2)和实施例2(图10)相同的结构。即使在将IGBT单元配置成条纹状的情况下，如图15所示，由于在沟槽的进深方向上配置中心区域单元201和外周区域单元202，因此在第六半导体层(深p+层)306和第七半导体层(深n层)307形成电场集中pn结，在单元间均等地产生基于碰撞电离的电子注入，具有空穴电流均等化而能够提高切断耐量的效果。
另外，外周区域单元202通过去掉第七半导体层(深n层)307，成为能够高效地抽出从芯片终端保护环区域102相加的空穴电流的构造，具有还能够抑制外周区域单元202中的电流集中的效果。
另外，外周区域单元202由于没有第三半导体层(n+源极层)303，所以没有寄生晶闸管(n+源极/p基极/n-基板/p型集电极层)，能够防止闩锁。由此，能够提供切断耐量优异的IGBT半导体芯片。
实施例7
参照图16，对本发明的实施例7的半导体装置进行说明。图16是本实施例的IGBT半导体芯片的鸟瞰图，相当于实施例6(图15)的变形例。IGBT的单元部的沟槽栅极配置为条纹状。
在本实施例中，如图16所示，在沟槽深度方向上，构成与实施例3(图11)同样的外周区域单元202。即使在将IGBT单元配置成条纹状的情况下，中心区域单元201和外周区域单元202均在第六半导体层(深p+层)306和第七半导体层(深n层)307形成电场集中pn结，在单元间均等地产生基于碰撞电离的电子注入，具有空穴电流均等化而能够提高切断耐量的效果。
另一方面，外周区域单元202与实施例3(图11)同样地，由于没有第三半导体层(n+源极层)303，所以没有寄生晶闸管(n+源极/p基极/n-基板/p型集电极层)构造，能够防止闩锁。
另外，外周区域单元202由于没有第三半导体层(n+源极层)303，所以在接通时没有电子注入，与中心区域单元201相比空穴量变少。因此，关断时的空穴密度也较低，能够防止电流集中和闩锁。由此，能够提供切断耐量优异的IGBT半导体芯片。
实施例8
参照图17，对本发明的实施例8的半导体装置进行说明。图17是本实施例的IGBT半导体芯片的鸟瞰图，相当于实施例7(图16)的变形例。将IGBT的单元部的沟槽栅极配置为条纹状。
即使在将IGBT单元配置成条纹状的情况下，也与实施例4(图12)同样地，在进深方向上，中心区域单元201和中间区域单元1201均在第六半导体层(深p+层)306和第七半导体层(深n层)307形成电场集中pn结，在单元间均等地产生基于碰撞电离的电子注入，具有空穴电流均等化而能够提高切断耐量的效果。
特别是，由于在中间区域单元1201中没有第三半导体层(n+源极层)303，因此以没有寄生晶闸管(n+源极/p基极/n-基板/p型集电极层)的构造抽出碰撞电离的载流子，所以具有缓和在中心区域单元201与外周区域单元202之间产生的载流子密度差，抑制局部的电流集中的效果。
另外，外周区域单元202通过去掉第七半导体层(深n层)307，成为能够高效地抽出从芯片终端保护环区域102相加的空穴电流的构造，具有还能够抑制外周区域单元202中的电流集中的效果。
另外，中间区域单元1201和外周区域单元202均没有第三半导体层(n+源极层)303，因此没有寄生晶闸管(n+源极/p基极/n-基板/p型集电极层)，能够防止闩锁。由此，能够提供切断耐量优异的IGBT半导体芯片。
实施例9
参照图18和图19，对本发明的实施例9的半导体装置进行说明。图18是本实施例的IGBT半导体芯片的单元终端区域(图1A的符号105)的俯视图。将IGBT的单元部的沟槽栅极配置为条纹状。图19是本实施例的IGBT半导体芯片的鸟瞰图。
在IGBT为条纹状的配置中，还在y方向、x方向上都配置中心区域单元201和外周区域单元202，在中心区域单元201中，在第六半导体层(深p+层)306和第七半导体层(深n层)307形成电场集中pn结，在单元间均等地产生基于碰撞电离的电子注入，具有空穴电流均等化而能够提高切断耐量的效果。
另一方面，在外周区域单元202中，通过去掉第七半导体层(深n层)307，成为能够高效地抽出从芯片终端保护环区域102相加的空穴电流的构造，具有还能够抑制外周区域单元202中的电流集中的效果。
另外，外周区域单元202由于没有第三半导体层(n+源极层)303，所以没有寄生晶闸管(n+源极/p基极/n-基板/p型集电极层)，能够防止闩锁。由此，能够提供切断耐量优异的IGBT半导体芯片。
实施例10
参照图20，对将本发明的半导体装置应用于电力转换装置的实施方式的一例进行说明。图20是表示采用本发明的实施例1～9的半导体装置作为构成要素的电力转换装置600的电路框图。图20表示本实施例的电力转换装置600的电路结构、以及直流电源与三相交流电动机(交流负载)的连接关系。
在本实施例的电力转换装置600中，将实施例1～9的半导体装置用作电力开关元件601～606。电力开关元件601～606例如是IGBT。
如图20所示，本实施例的电力转换装置600具备一对直流端子即P端子631、N端子632和与交流输出的相数相同数量的交流端子即U端子633、V端子634、W端子635。
具备由一对电力开关元件601和602的串联连接构成，并将与该串联连接点连接的U端子633作为输出的开关桥臂(switching leg)。另外，具备由与其相同结构的电力开关元件603以及604的串联连接构成，并将与该串联连接点连接的V端子634作为输出的开关桥臂。另外，具备由与其相同结构的电力开关元件605以及606的串联连接构成，并将与该串联连接点连接的W端635作为输出的开关桥臂。
由电力开关元件601～606构成的3相的开关桥臂连接在P端子631、N端子632的直流端子之间，从未图示的直流电源供给直流电力。电力转换装置600的3相交流端子即U端子633、V端子634、W端子635作为三相交流电源与未图示的三相交流电动机连接。
在电力开关元件601～606上分别反并联地连接有二极管621～626。在由IGBT构成的电力开关元件601～606各自的栅极输入端子上连接有栅极驱动电路611～616，由各栅极驱动电路611～616进行驱动控制。
即，本实施例的电力转换装置600是从外部输入直流电力，并将所输入的直流电力转换为交流电力而输出的电力转换装置，具备如下结构：具备用于输入直流电力的一对直流端子631、632、和用于输出交流电力的交流端子且与该交流电力所涉及的交流的相数相同数量的交流端子633～635，对于相数量的交流端子633～635中的每一个，在一对直流端子631、632中的一方的端子(P端子631)与另一方的端子(N端子632)之间，连接有将开关元件(例如电力开关元件601)和与该开关元件相反极性的二极管(例如二极管621)相互并联连接而成的并联电路(例如电力开关元件601和二极管621的并联电路)串联连接2个而构成的串联电路(例如电力开关元件601和二极管621的并联电路、电力开关元件602和二极管622的并联电路的串联电路)，构成该串联电路的2个并联电路的相互连接点与对应于该串联电路的相(例如U相)的交流端子(例如U端子633)连接。
根据在上述的各实施例1～9中说明的IGBT半导体芯片101，能够抑制由制造时的形状偏差、杂质偏差引起的IGBT单元间的电场偏差造成的局部的电流电场集中、芯片终端部的电流集中，能够提高切断耐量。
因此，通过各实施例1～9的IGBT半导体芯片101，能够实现IGBT芯片的高电流密度化，能够实现搭载该IGBT芯片的电力转换装置的小型化。
此外，本发明并不限定于上述的实施方式，包含各种变形例。例如，上述的实施方式是为了易于理解地说明本发明而详细地进行了说明的实施方式，并不限定于必须具备所说明的所有结构。能够将某实施方式的结构的一部分置换为其他实施方式的结构，也能够在某实施方式的结构中添加其他实施方式的结构。另外，对于各实施方式的结构的一部分，也能够进行其他结构的追加、删除、置换。
附图标记说明
101…IGBT半导体芯片、102…芯片终端保护环区域、103…单元区域、104…栅极电极PAD、105…单元终端区域、201…中心区域单元、202…外周区域单元、203…发射极接触部、204…沟槽栅极、301…发射极电极、302…层间绝缘膜、303…第三半导体层(n+源极层)、304…第四半导体层(浅p+层)、305…第五半导体层(p基极层)、306…第六半导体层(深p+层)、307…第七半导体层(深n层)、308…半导体基板(n-半导体基板)、310…栅极绝缘膜、311…第二半导体层(n型缓冲层)、312…第一半导体层(p型集电极层)、313…集电极、501…沟槽、502…接触孔、503…抗蚀剂、600…电力转换装置、601～606…电力开关元件、621～626…二极管、611～616…栅极驱动电路、631，632…直流端子、633～635…交流端子、1201…中间区域单元、1301…侧栅极、1302…Poly-Si场板。

Claims (8)

1.一种半导体装置，其特征在于，具备：
发射极电极，其经由层间绝缘膜形成于半导体基板的表面上；
集电极，其形成于所述半导体基板的背面上；
第一导电型的第一半导体层，其与所述集电极相接，形成于所述半导体基板的背面；
第二导电型的第二半导体层，其形成于比所述第一半导体层更靠内侧处；
中心区域单元，其沿着所述半导体基板的表面配置；
外周区域单元，其在所述半导体基板的平面方向上，位于比所述中心区域单元更靠外侧处，配置在所述中心区域单元与芯片终端保护环区域之间，
所述中心区域单元包含：
沟槽，其形成在所述发射极电极与所述半导体基板之间；
栅极电极，其经由栅极绝缘膜形成于所述沟槽的内侧，经由所述层间绝缘膜与所述发射极电极绝缘；
第二导电型的第三半导体层，其形成为与所述栅极绝缘膜相接，且杂质浓度比所述半导体基板高；
第一导电型的第四半导体层，其形成为经由发射极接触部与所述发射极电极的所述半导体基板侧相接，且杂质浓度比所述第一半导体层高；
第一导电型的第五半导体层，其与所述栅极绝缘膜相接，且形成在所述第二半导体层的所述半导体基板侧，且杂质浓度比所述第四半导体层低；
第一导电型的第六半导体层，其与所述第四半导体层的所述半导体基板侧的表面相接，且形成为从所述第五半导体层向所述半导体基板侧突出，载流子浓度比所述第四半导体层低；
第二导电型的第七半导体层，其形成为与所述第六半导体层的所述集电极侧表面相接，且杂质浓度比所述半导体基板高，
所述外周区域单元具有所述沟槽、所述栅极电极、所述第四半导体层、所述第五半导体层以及所述第六半导体层，并且，所述外周区域单元不具有所述第三半导体层和所述第七半导体层中的至少一方。
2.根据权利要求1所述的半导体装置，其特征在于，
所述外周区域单元具有：第二导电型的第三半导体层，其形成为与所述栅极绝缘膜相接，且杂质浓度比所述半导体基板高。
3.根据权利要求1所述的半导体装置，其特征在于，
所述外周区域单元具有：第二导电型的第七半导体层，其形成为与所述第六半导体层的所述集电极侧表面相接，且杂质浓度比所述半导体基板高而比所述第二半导体层低。
4.根据权利要求1所述的半导体装置，其特征在于，
在所述半导体基板的平面方向上，在所述中心区域单元与所述外周区域单元之间具备中间区域单元，
所述中间区域单元具有所述沟槽、所述栅极电极、所述第四半导体层、所述第五半导体层、所述第六半导体层以及所述第七半导体层，并且不具有所述第三半导体层。
5.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于，
所述栅极电极是在所述沟槽的内侧沿着所述沟槽的形状形成的沟槽栅极电极。
6.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于，
所述栅极电极是在所述沟槽的内侧沿着所述沟槽的侧壁形成的侧壁形状的侧栅极电极，
所述半导体装置在所述沟槽的内侧还具备经由发射极接触部与所述发射极电极连接的Poly-Si场板。
7.根据权利要求1至4中的任意一项所述的半导体装置，其特征在于，
所述栅极电极在所述半导体基板的平面方向上被配置为条纹状。
8.一种电力转换装置，具备：
一对直流端子；
与交流的相数相同数量的交流端子；
开关桥臂，其连接在所述一对直流端子间，将2个与开关元件极性相反的二极管的并联电路串联连接，
所述并联电路的相互连接点构成与连接于不同的交流端子的交流的相数相同数量的电力转换单位，其特征在于，
所述开关元件是权利要求1至7中的任意一项所述的半导体装置。
CN202080061875.6A 2019-09-13 2020-04-22 半导体装置以及电力转换装置 Pending CN114391184A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019166780A JP7171527B2 (ja) 2019-09-13 2019-09-13 半導体装置および電力変換装置
JP2019-166780 2019-09-13
PCT/JP2020/017346 WO2021049090A1 (ja) 2019-09-13 2020-04-22 半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
CN114391184A true CN114391184A (zh) 2022-04-22

Family

ID=74863199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080061875.6A Pending CN114391184A (zh) 2019-09-13 2020-04-22 半导体装置以及电力转换装置

Country Status (6)

Country Link
US (1) US20220278194A1 (zh)
EP (1) EP4030489A4 (zh)
JP (2) JP7171527B2 (zh)
CN (1) CN114391184A (zh)
TW (1) TWI734543B (zh)
WO (1) WO2021049090A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100877A (ja) 2009-11-06 2011-05-19 Toshiba Corp 半導体装置及びその製造方法
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
DE112013001796B4 (de) * 2012-03-30 2018-03-29 Fuji Electric Co., Ltd. Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren einer vertikalen Hochspannungshalbleitervorrichtung
JP5939624B2 (ja) * 2012-03-30 2016-06-22 国立研究開発法人産業技術総合研究所 縦型高耐圧半導体装置の製造方法および縦型高耐圧半導体装置
JP5985105B2 (ja) 2014-05-01 2016-09-06 三菱電機株式会社 半導体装置
JP6302767B2 (ja) 2014-06-27 2018-03-28 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
JP6353804B2 (ja) 2015-03-27 2018-07-04 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
JP6624300B2 (ja) * 2016-10-17 2019-12-25 富士電機株式会社 半導体装置
CN110431669B (zh) 2017-03-07 2023-03-28 三菱电机株式会社 半导体装置以及电力变换装置
JP6911486B2 (ja) * 2017-04-20 2021-07-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit

Also Published As

Publication number Publication date
US20220278194A1 (en) 2022-09-01
JP7171527B2 (ja) 2022-11-15
WO2021049090A1 (ja) 2021-03-18
TW202111948A (zh) 2021-03-16
JP7503612B2 (ja) 2024-06-20
JP2021044462A (ja) 2021-03-18
EP4030489A4 (en) 2023-10-18
EP4030489A1 (en) 2022-07-20
TWI734543B (zh) 2021-07-21
JP2023011834A (ja) 2023-01-24

Similar Documents

Publication Publication Date Title
US10134888B2 (en) Semiconductor device and method of manufacturing the same
CN110352497B (zh) 碳化硅半导体装置以及电力变换装置
US5702961A (en) Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby
US8569117B2 (en) Systems and methods integrating trench-gated thyristor with trench-gated rectifier
EP2359404B1 (en) Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
JP5963385B2 (ja) 半導体装置
JPWO2007013367A1 (ja) 半導体素子及び電気機器
US10115793B2 (en) Semiconductor device
CN111466031A (zh) 碳化硅半导体装置以及电力变换装置
CN111466032A (zh) 碳化硅半导体装置以及电力变换装置
JP2020013836A (ja) 半導体装置および半導体回路装置
JP6101440B2 (ja) ダイオードおよびそれを用いた電力変換装置
US11876127B2 (en) Semiconductor device and method of manufacturing the same
JP7488153B2 (ja) 半導体装置およびその製造方法
JP7171527B2 (ja) 半導体装置および電力変換装置
US11374091B2 (en) Semiconductor device
CN114342089A (zh) 碳化硅半导体装置以及电力变换装置
WO2023032439A1 (ja) 半導体装置、半導体装置の製造方法、電力変換装置
CN117178370A (zh) 半导体装置以及使用它的电力变换装置、半导体装置的制造方法
JP2013251464A (ja) 半導体装置
JP2020004864A (ja) 半導体装置
JP2009158643A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination