CN114167931A - 一种可快速启动的带隙基准电压源及其应用 - Google Patents

一种可快速启动的带隙基准电压源及其应用 Download PDF

Info

Publication number
CN114167931A
CN114167931A CN202111468254.2A CN202111468254A CN114167931A CN 114167931 A CN114167931 A CN 114167931A CN 202111468254 A CN202111468254 A CN 202111468254A CN 114167931 A CN114167931 A CN 114167931A
Authority
CN
China
Prior art keywords
pmos
circuit
tube
reference voltage
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111468254.2A
Other languages
English (en)
Other versions
CN114167931B (zh
Inventor
盛荣华
欧阳托日
吕向东
任军
李政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hengshuo Semiconductor Hefei Co ltd
Original Assignee
Hengshuo Semiconductor Hefei Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hengshuo Semiconductor Hefei Co ltd filed Critical Hengshuo Semiconductor Hefei Co ltd
Priority to CN202111468254.2A priority Critical patent/CN114167931B/zh
Publication of CN114167931A publication Critical patent/CN114167931A/zh
Application granted granted Critical
Publication of CN114167931B publication Critical patent/CN114167931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明涉及电路设计技术领域，公开了一种可快速启动的带隙基准电压源及其应用，其中带隙基准电压源包括带隙基准主电路、驱动电路、偏置电路和快启动电路，快启动电路包括偏置电路快启模块、主电路快启模块和驱动电路快启模块；本发明通过在关键节点建立初值，能够大大地加快带隙基准电压源的建立速度，具有较高的实用价值和广泛的应用前景。

Description

一种可快速启动的带隙基准电压源及其应用
技术领域
本发明涉及电路设计技术领域，具体涉及一种可快速启动的带隙基准电压源及其应用。
背景技术
带隙基准电压源作为电路设计中的基础模块被广泛应用于模拟、混合信号和射频系统芯片中。
而在一些应用场合，带隙基准电路需要在很短的时间内建立好稳定的电压输出，然而带隙基准电路中一些节点上有大量电容减慢了带隙基准的建立时间，所以如何使得带隙基准电路快速建立，成为了亟需解决的问题。
发明内容
针对现有技术的不足，本发明提供一种可快速启动的带隙基准电压源电路，能实现带隙基准电压源的快速建立。
本发明解决技术问题采用如下技术方案：
一种可快速启动的带隙基准电压源，包括带隙基准主电路、驱动电路、偏置电路和快启动电路，其中，
所述带隙基准主电路配置成用于产生基准电压Vref1并送入驱动电路；
所述驱动电路配置成用于接收基准电压Vref1以增加所述电压源的驱动能力并输出优化基准电压Vref2；
所述偏置电路配置成用于向带隙基准主电路和驱动电路提供适配的偏置电压VBiasn；
所述快启动电路包括依次匹配偏置电路、带隙基准主电路和驱动电路设置的偏置电路快启模块、主电路快启模块和驱动电路快启模块，配置成在接收到使能信号后实现偏置电压VBiasn、基准电压Vref1和优化基准电压Vref2的快速建立和输出。
优选地，所述接收到使能信号后实现偏置电压VBiasn、基准电压Vref1和优化基准电压Vref2的快速建立和输出具体包括：
在接收到高电平的使能信号后，所述偏置电路快启模块、主电路快启模块和驱动电路快启模块依次开启，并配合偏置电路、带隙基准主电路和驱动电路顺次实现偏置电压VBiasn、基准电压Vref1和优化基准电压Vref2的快速建立和输出，并在偏置电压VBiasn、基准电压Vref1和优化基准电压Vref2稳定建立后依次自动关闭偏置电路快启模块、主电路快启模块和驱动电路快启模块。
优选地，所述偏置电路快启模块包括NMOS管NM3～NM5、PMOS管PM6和PM7，其中，
NMOS管NM3源端、NM4源端、PMOS管PM7栅端均接地；
所述NMOS管NM3栅端接入偏置电压VBiasn，并与PMOS管PM7共漏端并连接NMOS管NM4栅端；
所述NMOS管NM4漏端和NM5源端相连，NMOS管NM5、PMOS管PM6共栅端并接入所述使能信号、共漏端并输出偏置电路输入电压VBiasp；
所述PMOS管PM6和PM7源端均接入电源电压。
优选地，所述主体电路快启模块包括NMOS管NM6～NM11、PMOS管PM8～PM11和反相器I1～I4，其中，
PMOS管PM8、PM10和PM11源端均接入电源电压，PMOS管PM11、PM8和NMOS管NM6的漏端均接入反相器I1输入端，反相器I1～I4的输入端和输出端依次相连，反相器I1输出端接入PMOS管PM9的栅端，反相器I2输出端和NMOS管NM8、NM9、NM10的栅端相连；
所述NMOS管NM6栅端接入基准电压Vref1，所述PMOS管PM8接入所述使能信号，NMOS管NM7栅端接入偏置电压VBiasn；
反相器I4输出端分别接入NMOS管NM9、NM10漏端，NMOS管NM7漏端与NM8源端相连，NMOS管NM8和PMOS管PM9漏端相连，PMOS管PM10漏端和栅端相连后接入PM9源端；
所述NMOS管NM6、NM7源端和PMOS管PM11栅端均接地。
优选地，所述驱动电路快启模块包括NMOS管NM11～NM13、PMOS管PM12～PM15、反相器I5和I6，其中，
PMOS管PM12、PM14和PM15源端均接入电源电压，PMOS管PM12、PM15和NMOS管NM11共漏端并接入反相器I5输入端，反相器I5输出端与I6输入端共同接入PMOS管PM13栅端，反相器I6输出端与NMOS管NM13栅端相连；
所述NMOS管NM11栅端接入优化基准电压Vref2，所述PMOS管PM12接入所述使能信号，NMOS管NM12栅端接入偏置电压VBiasn、源端与NM13源端相连，PMOS管PM14的栅端、漏端相连接入PM13的源端；
所述NMOS管NM11、NM12源端和PMOS管PM15栅端均接地。
优选地，所述偏置电路包括NMOS管NM1和NM2、PMOS管PM4和PM5以及电阻R7，其中，
所述PMOS管PM4和PM5源端均接入电源电压，PM4栅端和漏端与PM5栅端相连并接入偏置电路输入电压VBiasp；
NMOS管NM1、NM2栅端与NM2和PMOS管PM5的漏端均相连并作为输出节点输出偏置电压VBiasn；
电阻R7一端与NMOS管NM1的源端相连，另一端与NMOS管NM2的源端均接地。
优选地，所述带隙基准主电路包括PMOS管PM1和PM2、电阻R1～R4、三极管Q1和Q2以及运算放大器E1，其中，
运算放大器E1输出端接入PMOS管PM1和PM2栅端，并同步接入所述主体电路快启模块中NMOS管NM8和NM9的漏端；
PMOS管PM1和PM2的源端均接入电源电压，电阻R1和R2一端共同接入运算放大器E1正输入端，另一端分别接PM1的漏端和三极管Q1的发射极，三极管Q1的发射极还接入所述主体电路快启模块中NMOS管NM9的源端；电阻R3和R4一端共同接入运算放大器E1负输入端，另一端分别接PM2的漏端和三极管Q2的发射极，三极管Q2的发射极还接入所述主体电路快启模块中NMOS管NM10的源端，三极管Q1和Q2的基极和集电极均接地；
PMOS管PM2漏端作为输出节点输出基准电压Vref1。
优选地，所述驱动电路包括PMOS管PM3、电阻R5和R6以及运算放大器E2，其中，
PMOS管PM3源端接入电源电压、栅端接入运算放大器E2输出端，运算放大器E2输出端还接入所述驱动电路快启模块中PMOS管PM13和NMOS管NM13的漏端，所述电阻R5与R6一端共同接入运算放大器E2正输入端，另一端分别接PM3的漏端和地端；
运算放大器E2负输入端接入基准电压Vref1，PMOS管PM3漏端作为输出节点输出优化基准电压Vref2。
优选地，所述运算放大器为带尾电流源的五管放大器。
本发明还提供一种芯片电路，所述芯片电路中包括前述的带隙基准电压源。
与现有技术相比，本发明具有如下的有益效果：
本发明设计的带隙基准主电路、驱动电路、偏置电路和快启动电路相互匹配工作，能够有效提高带隙基准电压源的工作性能，通过依次匹配偏置电路、带隙基准主电路和驱动电路设置的偏置电路快启模块、主电路快启模块和驱动电路快启模块，能够在接收到使能信号后实现偏置电压VBiasn、基准电压Vref1和优化基准电压Vref2的快速建立和输出，通过在关键节点建立初值，能够有效提高带隙基准电压源的建立速度，大大减小带隙基准的启动时间，从而大幅度的提高整体电路的工作频率。
关于本发明相对于现有技术，其他突出的实质性特点和显著的进步在实施例部分进一步详细介绍。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是本实施例中带隙基准电压源的结构图；
图2是带隙基准主电路的电路结构图；
图3是驱动电路的电路结构图；
图4是偏置电路的电路结构图；
图5是偏置电路快启模块的电路结构图；
图6是主体电路快启模块的电路结构图；
图7是驱动电路快启模块的电路结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在说明书及权利要求书当中使用了某些名称来指称特定组件。应当理解，本领域普通技术人员可能会用不同名称来指称同一个组件。本申请说明书及权利要求书并不以名称的差异作为区分组件的方式，而是以组件在功能上的实质性差异作为区分组件的准则。如在本申请说明书和权利要求书中所使用的“包含”或“包括”为一开放式用语，其应解释为“包含但不限定于”或“包括但不限定于”。具体实施方式部分所描述的实施例为本发明的较佳实施例，并非用以限定本发明的范围。
实施例1
如图1所示，本施例的一种可快速启动的带隙基准电压源，包括带隙基准主电路、驱动电路、偏置电路和快启动电路；
上述的带隙基准主电路，如图2所示，包括第一PMOS管PM1和第二PMOS管PM2，第一电阻R1和第二电阻R2，第三电阻R3和第四电阻R4，第一三极管Q1和第二三极管Q2，第一运算放大器E1。
其中第一运算放大器E1的输出端、第一PMOS管PM1的栅端和第二PMOS管PM2的栅端相连，第一PMOS管PM1的源端和第二PMOS管PM2的源端和电源电压VDD相连，第一PMOS管PM1的漏端和第一电阻R1上端相连，第一电阻R1下端、第二电阻R2上端和第一运算放大器E1正输入端VIN+相连，第二电阻R2下端和三极管Q1发射极相连，三极管Q1的基极和集电极以及地gnd相连,第二PMOS管PM2的漏端和第三电阻R3上端相连，第三电阻R3下端、第四电阻R4上端和第一运算放大器E1负输入端VIN-相连，PMOS管PM2漏端作为输出节点输出带隙基准主电路的基准电压Vref1；
本实施例中的驱动电路，如图3所示，包括第三PMOS管PM3，第五电阻R5，第六电阻R6和第二运算放大器E2。
其中第三PMOS管PM3源端和电源电压VDD相连，第三PMOS管PM3漏端和第五电阻R5上端相连，第三PMOS管PM3栅端和第二运算放大器E2输出端相连，第五电阻R5下端、第六电阻R6上端和第二运算放大器E2正输入端相连，第六电阻R6下端与地gnd相连，第二运算放大器E2负输入端接入带隙基准主电路输出的基准电压Vref1，PMOS管PM3漏端作为输出节点输出驱动电路的优化基准电压Vref2。
为了给主体电路和驱动电路中的运算放大器提供适配的偏置电压，本实施例中增加使用了一个偏置电路，如图4所示，包括第四PMOS管PM4，第五PMOS管PM5，第一NMOS管NM1，第二NMOS管NM2和第七电阻R7。
其中第四PMOS管PM4源端、第五PMOS管PM5源端和电源电压VDD相连，第四PMOS管PM4栅端和漏端、第五PMOS管PM5栅端和第一NMOS管NM1漏端相连，第一NMOS管NM1栅端、第二NMOS管NM2栅端和漏端与第五PMOS管PM5漏端相连，第一NMOS管NM1源端与第七电阻R7上端相连，第七电阻R7下端和第二NMOS管NM2源端、地gnd相连，PMOS管PM5的漏端作为输出节点输出偏置电压VBiasn。
本实施例中为了使得带隙基准电路快速启动，快启动电路包括依次匹配偏置电路、带隙基准主电路和驱动电路设置的偏置电路快启模块、主电路快启模块和驱动电路快启模块，配置成在接收到使能信号后实现偏置电压VBiasn、基准电压Vref1和优化基准电压Vref2的快速建立和输出。
本实施例中偏置电路快启模块，如图5所示，包括第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六PMOS管PM6、第七PMOS管PM7。
其中第三NMOS管NM3源端、第四NMOS管NM4源端、第七PMOS管PM7栅端与地gnd相连，第三NMOS管NM3栅端接入偏置电压VBiasn，第三NMOS管NM3漏端、第七PMOS管PM7漏端和第四NMOS管NM4栅端相连，第四NMOS管NM4漏端和第五NMOS管NM5源端相连，第五NMOS管NM5、第六PMOS管PM6栅端与带隙基准使能信号相连，第五NMOS管NM5漏端、第六PMOS管PM6漏端和上述偏置电路第四PMOS管PM4漏端相连，也即输出偏置电路输入电压VBiasp，第六PMOS管片PM6源端、第七PMOS管PM7源端和电源电压VDD相连。
本实施例中的主体电路快启模块，如图6所示，包括：第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第一反相器I1、第二反相器I2、第三反相器I3、第四反相器I4。
其中第十一PMOS管PM11源端、第八PMOS管PM8源端、第十PMOS管PM10源端与电源电压VDD相连，第十一PMOS管PM11漏端、第六NMOS管NM6漏端、第八PMOS管PM8漏端与第一反相器I1输入端相连，第一反相器I1输出端、第二反相器I2输入端和第九PMOS管PM9栅端相连，第二反相器I2输出端、第八NMOS管NM8栅端相连，第九NMOS管NM9栅端和第十NMOS管NM10栅端相连，第六NMOS管NM6栅端与前述带隙基准主电路输出相连，也即栅端接入基准电压Vref1。第八PMOS管PM8接入所述使能信号，第三反相器I3输出端与第四反相器I4输入端相连，第四反相器I4输出端与第九NMOS管NM9漏端、第十NMOS管NM10漏端相连。第九NMOS管NM9源端与第一三极管Q1发射极相连，第十NMOS管NM10源端与第二三极管Q2发射极相连，第七NMOS管NM7漏端与第八NMOS管NM8源端相连，第八NMOS管NM8漏端、九PMOS管NM9漏端与前述第一运算放大器E1输出端相连，第九PMOS管PM9源端与十PMOS管PM10漏端、栅端相连，第七NMOS管NM7栅端接入偏置电压VBiasn；第六NMOS管NM6源端、第七NMOS管NM7源端端、第十一PMOS管PM11栅端与地gnd相连。
本实施例中的驱动电路快启模块，如图7所示，包括：第十一NMOS管NM11、第十二NMOS管NM12、第十三NMOS管NM13、第十二PMOS管PM12、第十三PMOS管PM13、第十四PMOS管PM14、第十五PMOS管PM15、第五反相器I5、第六反相器I6。
其中第十五PMOS管PM15源端、第十二PMOS管PM12源端、第十四PMOS管PM14源端与电源电压VDD相连，第十五PMOS管PM15漏端、第十一NMOS管NM11漏端、第十二PMOS管PM12漏端与第五反相器I5输入端相连，第五反相器I5输出、第六反向器I6输入与第十三PMOS管PM13栅端相连，第六反相器I6输出与第十三NMOS管NM13栅端相连，第十五PMOS管PM15栅端、第十一NMOS管NM11源端、第十二NMOS管NM12源端与地gnd相连，第十一NMOS管NM11栅端与前述驱动电路输出相连，也即栅端接入优化基准电压Vref2，第十二NMOS管NM12栅端接入偏置电压VBiasn,第十二NMOS管NM12漏端与第十三NMOS管NM13源端相连，第十三PMOS管PM13漏端、第十三NMOS管PM13漏端与前述第二运算放大器E2输出端相连，第十四PMOS管PM14栅端、漏端与十三PMOS管PM13源端相连。
在本实施例中主体电路和驱动电路中所用运算放大器采用带尾电流源的五管放大器。
在本实施例中当带隙基准电路使能信号EN为高电平时，第五NMOS管NM5导通，第六PMOS管PM6关断，VBiasp点会被迅速拉低，从而使得偏置电路中第四PMOS管PM4和第五PMOS管PM5电流迅速增加。从而第一NMOS管NM1和第二NMOS管NM2电流也迅速增加，偏置电路的输出VBiasn这一点就会迅速建立，VBiasn到位后第三NMOS管PM3栅端电压为高，通过设置第三NMOS管NM3和第五PMOS管PM5的宽长使得VBiasn建立前第四NMOS管NM4栅端电压为高，建立后第四NMOS管NM4栅端为低，关闭偏置电路快启模块。
VBiasn迅速建立后，带隙基准主电路和驱动电路中的运算放大器的电流源也会迅速建立起来，在带隙基准主电路输出建立起来之前，第一反相器I1输入端为高，第八NMOS管NM8栅端为高而第九PMOS管PM9栅端电压为低，从而第八NMOS管NM8和第九PMOS管PM9都打开，第七NMOS管NM7和第十PMOS管PM10相连，使得第一运算放大器E1的输出端迅速建立了一个初值，带隙基准电路使能信号为高后，第九NMOS管NM9、第十NMOS管NM10漏端电压均和一个输出为高的反相器I4相连。此时，第九NMOS管NM9、第十NMOS管NM10栅端电压也均为高，因此第一三极管Q1和第二三极管Q2的发射极将会被充电，从而消除了由于三极管发射极电容太大导致带隙基准建立慢的问题。当主体电路电压即基准电压Vref1建立成功时，第六NMOS管NM6导通，关闭主电路快启模块。
和带隙基准主电路类似，驱动电路建立起来之前，第五反相器I5输出为低而第六反相器I6输出为高，第十三NMOS管NM13和第十三PMOS管PM13导通，从而第十二NMOS管NM12和第十四PMOS管PM14相连，在第二运算放大器E2输出端形成一个初值，加速驱动电路的建立，当驱动电路电压也即优化基准电压Vref2建立成功时，第十一NMOS管NM11导通，关闭驱动电路快启模块。
综上所述的整个工作原理可以清晰得到，本实施例的带隙基准电压源能够大大地减小带隙基准电路的建立时间。
实施例2
本实施例提供一种芯片电路，该芯片电路中包括如前述实施例中的带隙基准电压源。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种可快速启动的带隙基准电压源，其特征在于，包括带隙基准主电路、驱动电路、偏置电路和快启动电路，其中，
所述带隙基准主电路配置成用于产生基准电压Vref1并送入驱动电路；
所述驱动电路配置成用于接收基准电压Vref1以增加所述电压源的驱动能力并输出优化基准电压Vref2；
所述偏置电路配置成用于向带隙基准主电路和驱动电路提供适配的偏置电压VBiasn；
所述快启动电路包括依次匹配偏置电路、带隙基准主电路和驱动电路设置的偏置电路快启模块、主电路快启模块和驱动电路快启模块，配置成在接收到使能信号后实现偏置电压VBiasn、基准电压Vref1和优化基准电压Vref2的快速建立和输出。
2.根据权利要求1所述的一种可快速启动的带隙基准电压源，其特征在于，所述接收到使能信号后实现偏置电压VBiasn、基准电压Vref1和优化基准电压Vref2的快速建立和输出具体包括：
在接收到高电平的使能信号后，所述偏置电路快启模块、主电路快启模块和驱动电路快启模块依次开启，并配合偏置电路、带隙基准主电路和驱动电路顺次实现偏置电压VBiasn、基准电压Vref1和优化基准电压Vref2的快速建立和输出，并在偏置电压VBiasn、基准电压Vref1和优化基准电压Vref2稳定建立后依次自动关闭偏置电路快启模块、主电路快启模块和驱动电路快启模块。
3.根据权利要求1所述的一种可快速启动的带隙基准电压源，其特征在于，所述偏置电路快启模块包括NMOS管NM3～NM5、PMOS管PM6和PM7，其中，
NMOS管NM3源端、NM4源端、PMOS管PM7栅端均接地；
所述NMOS管NM3栅端接入偏置电压VBiasn，并与PMOS管PM7共漏端并连接NMOS管NM4栅端；
所述NMOS管NM4漏端和NM5源端相连，NMOS管NM5、PMOS管PM6共栅端并接入所述使能信号、共漏端并输出偏置电路输入电压VBiasp；
所述PMOS管PM6和PM7源端均接入电源电压。
4.根据权利要求1所述的一种可快速启动的带隙基准电压源，其特征在于，所述主体电路快启模块包括NMOS管NM6～NM11、PMOS管PM8～PM11和反相器I1～I4，其中，
PMOS管PM8、PM10和PM11源端均接入电源电压，PMOS管PM11、PM8和NMOS管NM6的漏端均接入反相器I1输入端，反相器I1～I4的输入端和输出端依次相连，反相器I1输出端接入PMOS管PM9的栅端，反相器I2输出端和NMOS管NM8、NM9、NM10的栅端相连；
所述NMOS管NM6栅端接入基准电压Vref1，所述PMOS管PM8接入所述使能信号，NMOS管NM7栅端接入偏置电压VBiasn；
反相器I4输出端分别接入NMOS管NM9、NM10漏端，NMOS管NM7漏端与NM8源端相连，NMOS管NM8和PMOS管PM9漏端相连，PMOS管PM10漏端和栅端相连后接入PM9源端；
所述NMOS管NM6、NM7源端和PMOS管PM11栅端均接地。
5.根据权利要求1所述的一种可快速启动的带隙基准电压源，其特征在于，所述驱动电路快启模块包括NMOS管NM11～NM13、PMOS管PM12～PM15、反相器I5和I6，其中，
PMOS管PM12、PM14和PM15源端均接入电源电压，PMOS管PM12、PM15和NMOS管NM11共漏端并接入反相器I5输入端，反相器I5输出端与I6输入端共同接入PMOS管PM13栅端，反相器I6输出端与NMOS管NM13栅端相连；
所述NMOS管NM11栅端接入优化基准电压Vref2，所述PMOS管PM12接入所述使能信号，NMOS管NM12栅端接入偏置电压VBiasn、源端与NM13源端相连，PMOS管PM14的栅端、漏端相连接入PM13的源端；
所述NMOS管NM11、NM12源端和PMOS管PM15栅端均接地。
6.根据权利要求3所述的一种可快速启动的带隙基准电压源，其特征在于，所述偏置电路包括NMOS管NM1和NM2、PMOS管PM4和PM5以及电阻R7，其中，
所述PMOS管PM4和PM5源端均接入电源电压，PM4栅端和漏端与PM5栅端相连并接入偏置电路输入电压VBiasp；
NMOS管NM1、NM2栅端与NM2和PMOS管PM5的漏端均相连并作为输出节点输出偏置电压VBiasn；
电阻R7一端与NMOS管NM1的源端相连，另一端与NMOS管NM2的源端均接地。
7.根据权利要求4所述的一种可快速启动的带隙基准电压源，其特征在于，所述带隙基准主电路包括PMOS管PM1和PM2、电阻R1～R4、三极管Q1和Q2以及运算放大器E1，其中，
运算放大器E1输出端接入PMOS管PM1和PM2栅端，并同步接入所述主体电路快启模块中NMOS管NM8和NM9的漏端；
PMOS管PM1和PM2的源端均接入电源电压，电阻R1和R2一端共同接入运算放大器E1正输入端，另一端分别接PM1的漏端和三极管Q1的发射极，三极管Q1的发射极还接入所述主体电路快启模块中NMOS管NM9的源端；电阻R3和R4一端共同接入运算放大器E1负输入端，另一端分别接PM2的漏端和三极管Q2的发射极，三极管Q2的发射极还接入所述主体电路快启模块中NMOS管NM10的源端，三极管Q1和Q2的基极和集电极均接地；
PMOS管PM2漏端作为输出节点输出基准电压Vref1。
8.根据权利要求5所述的一种可快速启动的带隙基准电压源，其特征在于，所述驱动电路包括PMOS管PM3、电阻R5和R6以及运算放大器E2，其中，
PMOS管PM3源端接入电源电压、栅端接入运算放大器E2输出端，运算放大器E2输出端还接入所述驱动电路快启模块中PMOS管PM13和NMOS管NM13的漏端，所述电阻R5与R6一端共同接入运算放大器E2正输入端，另一端分别接PM3的漏端和地端；
运算放大器E2负输入端接入基准电压Vref1，PMOS管PM3漏端作为输出节点输出优化基准电压Vref2。
9.根据权利要求7或8所述的一种可快速启动的带隙基准电压源，其特征在于，所述运算放大器为带尾电流源的五管放大器。
10.一种芯片电路，其特征在于，所述芯片电路中包括如权利要求1-9任意一项所述的带隙基准电压源。
CN202111468254.2A 2021-12-04 2021-12-04 一种可快速启动的带隙基准电压源及其应用 Active CN114167931B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111468254.2A CN114167931B (zh) 2021-12-04 2021-12-04 一种可快速启动的带隙基准电压源及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111468254.2A CN114167931B (zh) 2021-12-04 2021-12-04 一种可快速启动的带隙基准电压源及其应用

Publications (2)

Publication Number Publication Date
CN114167931A true CN114167931A (zh) 2022-03-11
CN114167931B CN114167931B (zh) 2023-02-17

Family

ID=80482849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111468254.2A Active CN114167931B (zh) 2021-12-04 2021-12-04 一种可快速启动的带隙基准电压源及其应用

Country Status (1)

Country Link
CN (1) CN114167931B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706444A (zh) * 2022-03-16 2022-07-05 电子科技大学 一种高电源抑制比、快速启动的带隙基准电路
CN114756078A (zh) * 2022-05-25 2022-07-15 无锡驰翔创新科技有限公司 一种集成电路芯片高精度稳压电源电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070146059A1 (en) * 2005-12-28 2007-06-28 Dongbu Electronics Co., Ltd. Band gap reference voltage generation circuit
JP2011135278A (ja) * 2009-12-24 2011-07-07 Renesas Electronics Corp 演算増幅器
EP2498161A1 (en) * 2011-03-07 2012-09-12 Dialog Semiconductor GmbH Power efficient generation of bland gap referenced supply rail, voltage and current references, and method for dynamic control.
CN103869867A (zh) * 2014-03-04 2014-06-18 芯原微电子(上海)有限公司 一种斩波带隙基准电路
CN104714590A (zh) * 2015-01-09 2015-06-17 芯原微电子(上海)有限公司 一种nmos驱动输出带隙基准电路
CN105511540A (zh) * 2016-01-04 2016-04-20 东南大学 一种具有极低泄露电流的带隙基准启动电路
WO2017041691A1 (zh) * 2015-09-07 2017-03-16 卓捷创芯科技（深圳）有限公司 一种宽输入电压范围和高精度输出的自偏置带隙基准电路
CN109917842A (zh) * 2019-04-16 2019-06-21 卓捷创芯科技（深圳）有限公司 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路
CN113534881A (zh) * 2020-04-19 2021-10-22 江苏齐芯微电子有限公司 一种低压高精度cmos带隙基准电路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070146059A1 (en) * 2005-12-28 2007-06-28 Dongbu Electronics Co., Ltd. Band gap reference voltage generation circuit
JP2011135278A (ja) * 2009-12-24 2011-07-07 Renesas Electronics Corp 演算増幅器
EP2498161A1 (en) * 2011-03-07 2012-09-12 Dialog Semiconductor GmbH Power efficient generation of bland gap referenced supply rail, voltage and current references, and method for dynamic control.
CN103869867A (zh) * 2014-03-04 2014-06-18 芯原微电子(上海)有限公司 一种斩波带隙基准电路
CN104714590A (zh) * 2015-01-09 2015-06-17 芯原微电子(上海)有限公司 一种nmos驱动输出带隙基准电路
WO2017041691A1 (zh) * 2015-09-07 2017-03-16 卓捷创芯科技（深圳）有限公司 一种宽输入电压范围和高精度输出的自偏置带隙基准电路
CN105511540A (zh) * 2016-01-04 2016-04-20 东南大学 一种具有极低泄露电流的带隙基准启动电路
CN109917842A (zh) * 2019-04-16 2019-06-21 卓捷创芯科技（深圳）有限公司 一种消除自偏置带隙基准简并亚稳态的钳位反馈启动电路
CN113534881A (zh) * 2020-04-19 2021-10-22 江苏齐芯微电子有限公司 一种低压高精度cmos带隙基准电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706444A (zh) * 2022-03-16 2022-07-05 电子科技大学 一种高电源抑制比、快速启动的带隙基准电路
CN114756078A (zh) * 2022-05-25 2022-07-15 无锡驰翔创新科技有限公司 一种集成电路芯片高精度稳压电源电路
CN114756078B (zh) * 2022-05-25 2024-04-16 无锡驰翔创新科技有限公司 一种集成电路芯片高精度稳压电源电路

Also Published As

Publication number Publication date
CN114167931B (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
CN114167931B (zh) 一种可快速启动的带隙基准电压源及其应用
CN110244095B (zh) 一种超低功耗的高速电流采样电路
CN101876836A (zh) 参考电压产生电路
TW201417496A (zh) 電源開啟重置電路
CN111835334B (zh) 一种自动校准swp从接口电路
CN111565027B (zh) 一种用于开关电源的低压振荡器电路及实现方法
CN104300971A (zh) 一种频率稳定的环形振荡器
WO2023078064A1 (zh) 射频开关正向偏置加速建立电路及射频开关
CN109257035B (zh) 一种上电复位电路
CN112600518B (zh) 一种自动振幅控制型晶体振荡器
CN208188714U (zh) 一种低压基准电路
CN114257084B (zh) 一种具有快启功能的电荷泵电路及其应用
CN107992144A (zh) 带隙基准源的启动电路
CN111835373B (zh) 一种新型swp接口电路
CN109213253B (zh) 一种快速的高精度低温漂强下拉电流产生电路
CN217770032U (zh) 一种应用在电池管理芯片中的振荡器电路
CN108445954A (zh) 一种低压基准电路
CN111092614A (zh) 一种纯cmos超低功耗上电复位电路
CN113595540B (zh) 一种超低功耗并具有上电复位和掉电复位功能的电路
CN114510104B (zh) 一种带隙基准启动电路
CN218273198U (zh) Cmos温度传感器电路
CN215642596U (zh) 一种超低功耗并具有上电复位和掉电复位功能的电路
CN217360648U (zh) 一种应用在模拟集成芯片的低温漂基准电流源电路
CN115877905B (zh) 一种rc滤波电路及低压差线性稳压器
CN220732733U (zh) 一种实现失调电压消除的振荡器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant