CN113534881A

CN113534881A - 一种低压高精度cmos带隙基准电路

Info

Publication number: CN113534881A
Application number: CN202010308913.5A
Authority: CN
Inventors: 苏杰
Original assignee: Jiangsu Qixin Microelectronics Co ltd
Current assignee: Jiangsu Qixin Microelectronics Co ltd
Priority date: 2020-04-19
Filing date: 2020-04-19
Publication date: 2021-10-22

Abstract

本发明专利发明公开了一种低压高精度CMOS带隙基准电路，包括：一启动电路，保证系统在上电时能稳定工作；一偏置电路，为所述运放提供偏置电流；一核心基准电路，运用了电流反馈、电阻二次分压和一级温度补偿技术，利用斩波调制技术消除了反馈运放的失调电压；本发明一种低压高精度CMOS带隙基准电路，利用斩波调制技术有效减小了带隙基准源中运放的失调电压所引起的误差，大大提高了基准源的精度，结构简单，调整方便，非常符合高精度的应用。

Description

一种低压高精度CMOS带隙基准电路

技术领域

本发明涉及基准电路，尤其涉及一种低压高精度CMOS带隙基准电路。

背景技术

在物联网和大多数无线通讯的应用中，相关接收电路或者发射电路等都是需要低功耗的，因此能产生低功耗的基准电路对整个应用来讲是非常关键和非常必要的。基准电路作为模拟电路的重要部分，一般需要在一个较宽的温度范围内正常工作，因此不仅要求功耗低，还需要性能稳定，有较好的温度特性。由于电源电压的降低，晶体管不匹配引起的随机误差对低压基准源的精度影响变得很大。这种由于集成电路工艺引起的本征误差是不可能完全消除的。

发明内容

为克服上述现有技术存在的问题，本发明设计了用电流反馈、电阻二次分压和一级温度补偿技术实现了一种低压高精度CMOS带隙基准电路，为了抑制器件失配对基准源精度的影响，负反馈放大器采用了斩波二级差分运放。精度高，结构简单，调整方便，非常符合高精度的设计要求。

为达上述及其它目的，本发明提供一种低压高精度CMOS带隙基准电路，其至少包括：

一启动电路，保证系统在上电时能稳定工作；一偏置电路，为所述运放提供偏置电流；一核心基准电路，运用了电流反馈、电阻二次分压和一级温度补偿技术，利用斩波调制技术消除了反馈运放的失调电压。

所述启动电路由第二NMOS管NM2、第三NMOS管NM3和第五PMOS管PM5构成；PM5管的源极连接到电源电压VDD；PM5管的栅极与PM5管的漏极、NM2管的栅极和NM3管的漏极相连接；NM3管的栅极作为基准电压VREF的输出端；NM2管的源极和NM3管的源极接地。

所述偏置电路由第一PMOS管PM1、第一NMOS管NM1构成；PM1管的源极连接电源电压VDD；PM1管的栅极连接到NM2管的漏极；PM1管的漏极与NM1管的栅极和NM1管的漏极相连接；NM1管的源极接地。

所述核心基准电路由第一电容C1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第一电阻R1、第二电阻R2、第三电阻R3、第一三极管Q1、第二三极管Q2、第三三极管Q3和一运放电路构成；PM12管的源极、PM3管的源极、PM4管的源极和电容C1的一端都连接到电源电压VDD；PM2管的栅极与PM1管的栅极、PM3管的栅极、PM4管的栅极、电容C1的另一端和运放电路的输出端；PM2管的漏极与运放电路的同相输入端和Q1管的发射极相连接；PM3管的漏极与运放电路的反相输入端和电阻R1的一端相连接；电阻R1的另一端连接到Q2管的发射极；运放电路的偏置端连接到NM1管的栅极；运放电路还接入两个反相的周期方波信号clk和clkb；PM4管的漏极与电阻R2的一端、电阻R3的另一端和NM3管的栅极相连接；电阻R2的另一端连接到Q3管的发射极；Q1管的基极、Q1管的集电极、Q2管的基极、Q2管的集电极、Q3管的基极、Q3管的集电极和电阻R3的另一端都接地。

所述运放电路由第二电容C2、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11、第十二NMOS管NM12、第十三NMOS管NM13、第十四NMOS管NM14和第十五NMOS管NM15构成；NM4管的栅极、NM7管的栅极、NM9管的栅极、NM10管的栅极连接信号clk；NM5管的栅极、NM6管的栅极、NM8管的栅极、NM11管的栅极连接信号clkb；NM4管的源极连接NM6管的漏极，作为运放的同相输入端；NM5管的漏极连接NM7管的源极，作为运放的反相输入端；NM4管的漏极连接NM5管的源极，并标记为X1；NM6管的源极连接NM7管的漏极，并标记为X2；PM7管的源极、PM8管的源极和PM9管的源极都连接电源电压；PM7管的栅极与PM8管的栅极、PM9管的栅极、NM8管的源极和NM9管的漏极相连接；PM7管的漏极与NM8管的漏极、NM10管的源极和NM12管的漏极相连接；PM8管的漏极与NM9管的源极、NM11管的漏极和NM13管的漏极相连接；PM9管的漏极与电容C2的一端和NM15管的漏极相连接，其节点作为运放电路的输出端；NM15管的栅极与电容C2的另一端、NM10管的漏极和NM11管的源极相连接；NM12管的栅极连接到X1；NM13管的栅极连接到X2；NM12管的源极与NM13管的源极和NM14管的漏极相连接；NM14管的栅极作为运放的偏置端；NM14管的源极和NM15管的源极接地。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明一种低压高精度CMOS带隙基准电路；

图2为本发明中的运放电路。

具体实施方式

结合图1所示，在下面的实施例中，所述一种低压高精度CMOS带隙基准电路，包括：一启动电路，保证系统在上电时能稳定工作；一偏置电路，为所述运放提供偏置电流；一核心基准电路，运用了电流反馈、电阻二次分压和一级温度补偿技术，利用斩波调制技术消除了反馈运放的失调电压。

所述启动电路由NM2管、NM3管和PM5管构成；保证系统在上电时能稳定工作。所述偏置电路由PM1管、NM1管构成；为运放电路提供偏置电流。

所述核心基准电路由电容C1、PM2管、PM3管、PM4管、电阻R1、电阻R2、电阻R3、Q1管、Q2管、Q3管和一运放电路构成；Q1管和Q2管都是双极性器件，均作二极管连接，两管的基射极电压呈现负温度特性，基射极电压差呈现正温度特性，利用两者进行一级温度补偿；输出端引入一个分压电阻R3，确保能够获得较低的基准输出电压。

所述运放电路由电容C2、PM7管、PM8管、PM9管、NM4管、NM5管、NM6管、NM7管、NM8管、NM9管、NM10管、NM11管、NM12管、NM13管、NM14管和NM15管构成；运放电路提供深度负反馈，采用了一种动态补偿方式的低失调斩波调制运放老提高基准输出的精度。比如，当clk为高，clkb为低时（clk和clkb为两个反相的周期方波信号），PM7管镜像PM8管的电流，NM12管的栅极为反相端，NM13管的栅极为同相端；反之，NM12管的栅极为同相端，NM13管的栅极为同相端；这样让输出端在两条支路之间轮流切换，动态补偿晶体管尺寸不匹配引起的误差。其中，差分输入级和密勒补偿电容C2起低通滤波作用，可以还原出被放大的初始信号，节省了占用面积和功耗。

本发明提出了一种低压高精度CMOS带隙基准电路，基于smic 0.18um CMOS工艺，在图1中，NM1管的宽长比是2um/2um，NM2的宽长比是2um/4um，NM3的宽长比是4um/4um，PM1的宽长比是2um/4um，PM2的宽长比是4um/4um，PM3的宽长比是4um/4um，PM4的宽长比是8um/4um，PM5的宽长比是4um/4um，电容C1是3.6pF，电阻R1是60k欧姆，电阻R2是650k欧姆，电阻R3是800k欧姆，晶体管Q1发射极的面积是5um*5um，晶体管Q2发射极的面积是8*5um*5um，晶体管Q3发射极的面积是5um*5um。图2的运放中，NM4管的宽长比是5um/0.2um，NM5管的宽长比是5um/0.2um，NM6管的宽长比是5um/0.2um，NM7管的宽长比是5um/0.2um，NM8管的宽长比是5um/0.2um，NM9管的宽长比是5um/0.2um，NM10管的宽长比是5um/0.2um，NM11管的宽长比是5um/0.2um，NM12管的宽长比是10um/1um，NM13管的宽长比是10um/1um，NM14管的宽长比是40um/4um，NM15管的宽长比是20um/0.2um，PM7的宽长比是8um/4um，PM8的宽长比是8um/4um，PM9的宽长比是16um/4um。在0℃到80℃温度范围内，温度系数仅为15ppm/℃；当电源电压范围为0.9V到2.2V时，输出基准电压波动小于0.05mV，最大功耗小于7.2uW。

虽然本发明利用具体的实施例进行说明，但是对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明，在不背离本发明的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合，这些也应视为本发明的保护范围。

Claims

1.一种低压高精度CMOS带隙基准电路，包括：一启动电路，保证系统在上电时能稳定工作；一偏置电路，为所述运放提供偏置电流；一核心基准电路，运用了电流反馈、电阻二次分压和一级温度补偿技术，利用斩波调制技术消除了反馈运放的失调电压。

2.如权利要求1所述的一种低压高精度CMOS带隙基准电路，其特征在于：所述启动电路由第二NMOS管NM2、第三NMOS管NM3和第五PMOS管PM5构成；PM5管的源极连接到电源电压VDD；PM5管的栅极与PM5管的漏极、NM2管的栅极和NM3管的漏极相连接；NM3管的栅极作为基准电压VREF的输出端；NM2管的源极和NM3管的源极接地。

3.如权利要求1所述的一种低压高精度CMOS带隙基准电路，其特征在于：所述偏置电路由第一PMOS管PM1、第一NMOS管NM1构成；PM1管的源极连接电源电压VDD；PM1管的栅极连接到NM2管的漏极；PM1管的漏极与NM1管的栅极和NM1管的漏极相连接；NM1管的源极接地。

4.如权利要求1所述的一种低压高精度CMOS带隙基准电路，其特征在于：所述核心基准电路由第一电容C1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第一电阻R1、第二电阻R2、第三电阻R3、第一三极管Q1、第二三极管Q2、第三三极管Q3和一运放电路构成；PM12管的源极、PM3管的源极、PM4管的源极和电容C1的一端都连接到电源电压VDD；PM2管的栅极与PM1管的栅极、PM3管的栅极、PM4管的栅极、电容C1的另一端和运放电路的输出端；PM2管的漏极与运放电路的同相输入端和Q1管的发射极相连接；PM3管的漏极与运放电路的反相输入端和电阻R1的一端相连接；电阻R1的另一端连接到Q2管的发射极；运放电路的偏置端连接到NM1管的栅极；运放电路还接入两个反相的周期方波信号clk和clkb；PM4管的漏极与电阻R2的一端、电阻R3的另一端和NM3管的栅极相连接；电阻R2的另一端连接到Q3管的发射极；Q1管的基极、Q1管的集电极、Q2管的基极、Q2管的集电极、Q3管的基极、Q3管的集电极和电阻R3的另一端都接地。

5.如权利要求4所述的一种低压高精度CMOS带隙基准电路，其特征在于：所述运放电路由第二电容C2、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11、第十二NMOS管NM12、第十三NMOS管NM13、第十四NMOS管NM14和第十五NMOS管NM15构成；NM4管的栅极、NM7管的栅极、NM9管的栅极、NM10管的栅极连接信号clk；NM5管的栅极、NM6管的栅极、NM8管的栅极、NM11管的栅极连接信号clkb；NM4管的源极连接NM6管的漏极，作为运放的同相输入端；NM5管的漏极连接NM7管的源极，作为运放的反相输入端；NM4管的漏极连接NM5管的源极，并标记为X1；NM6管的源极连接NM7管的漏极，并标记为X2；PM7管的源极、PM8管的源极和PM9管的源极都连接电源电压；PM7管的栅极与PM8管的栅极、PM9管的栅极、NM8管的源极和NM9管的漏极相连接；PM7管的漏极与NM8管的漏极、NM10管的源极和NM12管的漏极相连接；PM8管的漏极与NM9管的源极、NM11管的漏极和NM13管的漏极相连接；PM9管的漏极与电容C2的一端和NM15管的漏极相连接，其节点作为运放电路的输出端；NM15管的栅极与电容C2的另一端、NM10管的漏极和NM11管的源极相连接；NM12管的栅极连接到X1；NM13管的栅极连接到X2；NM12管的源极与NM13管的源极和NM14管的漏极相连接；NM14管的栅极作为运放的偏置端；NM14管的源极和NM15管的源极接地。