CN217360648U - 一种应用在模拟集成芯片的低温漂基准电流源电路 - Google Patents

Abstract

本实用新型提供一种应用在模拟集成芯片的低温漂基准电流源电路，PNP三极管Q1和PNP三极管Q2的Veb电压之差落在电阻R1两端，产生正温度系数的电流，PNP三极管Q2的Veb落在电阻R2上，产生负温度系数的电流，PNP三极管Q3通过P型MOS管PM7和P型MOS管PM8产生共源共栅结构中共栅管偏置电压，通过电阻R1和电阻R2的阻值的合理预设，以及P型MOS管PM11和P型MOS管PM13比例的合理预设，将正温度系数的电流和负温度系数的电流相加，实现低温漂电流IOUT，为模拟芯片中其他核心电路提供更加良好的电流源。

Description

一种应用在模拟集成芯片的低温漂基准电流源电路

技术领域

本实用新型属于供电电路装置技术领域，具体涉及一种应用在模拟集成芯片的低温漂基准电流源电路。

背景技术

在模拟集成电路中，基准电流源被广泛使用为芯片中其他电路的电流基准，尤其是高精度，低温度系数的电流源。电流源作为模拟集成电路的关键电路单元，广泛应用于运算放大器、A/D转换器、D/A转换器、振荡器中。电流源的精度直接影响到整个系统的精度和稳定性。

现有技术中，主要是基于传统的带隙基准电路的机构，重点改善运放的参数，以达到对基准电压源输出电压的调整。但是通过改进，基准电压源输出的电压在温度系数和电源电压抑制比方面仍达不到高精度场合使用的要求。

实用新型内容

针对现有技术中存在的问题，本实用新型提供一种应用在模拟集成芯片的低温漂基准电流源电路，能够很好的为模拟集成电路芯片提供低温度系数的电流。

本实用新型是通过以下技术方案来实现：

一种应用在模拟集成芯片的低温漂基准电流源电路，其特征在于，包括正温度系数电流产生电路、共栅管偏置电压产生电路、负温度系数电流产生电路和电流求和电路；

所述正温度系数电流产生电路、共栅管偏置电压产生电路、负温度系数电流产生电路和电流求和电路直流点输入端分别连接直流电源VDD，正温度系数电流产生电路的第一个输出端、第二个输出端和第三个输出端分别与负温度系数电流产生电路的输入端、共栅管偏置电压产生电路的输入端和电流求和电路连接，共栅管偏置电压产生电路的输出端与正温度系数电流产生电路的输入端和负温度系数电流产生电路的第二输入端连接，负温度系数产生电路的输出端与电流求和电路的输入端连接，电流求和电路直接将正温度系数电流产生电路的输出和负温度系数电流产生电路的输出求和得到低温度系数的电流。

进一步，所述正温度系数电流产生电路包括PNP三极管Q1和PNP三极管Q2；

所述PNP三极管Q1的发射机连接有电阻R1一端，电阻R1另一端连接有N型MOS管NM1，PNP三极管Q2发射极连接有N型MOS管NM4，所述N型MOS管NM1和N型MOS管NM4用于将电阻R1两端的电压降位PNP三极管Q1和PNP三极管Q2的Veb之差。

进一步，所述正温度系数电流产生电路中N型MOS管NM1栅极连接有N型MOS管NM4栅极、N型MOS管NM6栅极、N型MOS管NM8栅极、N型MOS管NM5漏极和P型MOS管PM6漏极；

N型MOS管NM1漏极连接N型MOS管NM2的源极；N型MOS管NM2漏极连接P型MOS管PM2漏极和P型MOS管PM1栅极、P型MOS管PM3栅极、P型MOS管PM5栅极和P型MOS管PM13栅极；N型MOS管NM2栅极连接N型MOS管NM3栅极和漏极、N型MOS管NM5栅极、N型MOS管NM7栅极和P型MOS管PM4漏极；N型MOS管NM3的源极连接N型MOS管NM4的源极和PNP三极管Q2的发射极；三极管PNP管Q2的基极和集电极接地；N型MOS管NM4漏极连接N型MOS管NM5的源极。

进一步，所述共栅管偏置电压产生电路包括PNP三极管Q3；

所述PNP三极管Q3的发射极连接N型MOS管NM6的源极，PNP三极管Q3的基极和集电极接地。

进一步，所述N型MOS管NM6漏极与N型MOS管NM7的源极连接；N型MOS管NM7漏极与P型MOS管PM2栅极、P型MOS管PM4栅极、P型MOS管PM6栅极、P型MOS管PM7栅极、P型MOS管PM8栅极、P型MOS管PM10栅极、P型MOS管PM12栅极、P型MOS管PM14栅极和P型MOS管PM8漏极连接。

进一步，所述负温度系数电流产生电路包括PNP三极管Q2，所述PNP三极管Q2发射极连接N型MOS管NM4，电阻R2一端连接PNP三极管Q2基极和集电极并接地，另一端连接N型MOS管NM8，所述N型MOS管NM4和N型MOS管NM8用于将电阻R2两端的电压降为PNP三极管Q2的Veb2。

进一步，所述负温度系数电流产生电路中的N型MOS管NM8漏极连接P型MOS管PM9栅极、P型MOS管PM11栅极和P型MOS管PM10漏极；P型MOS管PM1、P型MOS管PM3、P型MOS管PM5、P型MOS管PM7、P型MOS管PM9、P型MOS管PM11和P型MOS管PM13源极均连接电源VDD；

P型MOS管PM1漏极连接P型MOS管PM2源极；P型MOS管PM2栅极连接P型MOS管PM4、P型MOS管PM6、P型MOS管PM8、P型MOS管PM10、P型MOS管PM12、P型MOS管PM14的栅极和P型MOS管PM8漏极；

P型MOS管PM3漏极连接P型MOS管PM4源极；P型MOS管PM5漏极连接P型MOS管PM6源极；P型MOS管PM7漏极连接P型MOS管PM8源极；P型MOS管PM9漏极连接P型MOS管PM10源极。

进一步，所述电流求和电路包括P型MOS管PM11；

所述P型MOS管PM11漏极连接P型MOS管PM12源极；P型MOS管PM12漏极连接PM14漏极；P型MOS管PM13漏极连接PM14源极，用于作为电流输出。

与现有技术相比，本实用新型具有以下有益的技术效果：

本实用新型提供一种应用在模拟集成芯片的低温漂基准电流源电路，PNP三极管Q1和PNP三极管Q2的Veb电压之差落在电阻R1两端，产生正温度系数的电流，PNP三极管Q2的Veb落在电阻R2上，产生负温度系数的电流，PNP三极管Q3通过P型MOS管PM7和P型MOS管PM8产生共源共栅结构中共栅管偏置电压，通过电阻R1和电阻R2的阻值的合理预设，以及P型MOS管PM11和P型MOS管PM13比例的合理预设，将正温度系数的电流和负温度系数的电流相加，实现低温漂电流IOUT，为模拟芯片中其他核心电路提供更加良好的电流源。

附图说明

图1为本实用新型一种应用在模拟集成芯片的低温漂基准电流源电路图。

具体实施方式

下面结合附图对本实用新型做进一步的详细说明，所述是对本实用新型的解释而不是限定。

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、产品或设备固有的其它步骤或单元。

本实用新型提供一种应用在模拟集成芯片的低温漂基准电流源电路，其特征在于，包括正温度系数电流产生电路、共栅管偏置电压产生电路、负温度系数电流产生电路和电流求和电路；

所述正温度系数电流产生电路、共栅管偏置电压产生电路、负温度系数电流产生电路和电流求和电路直流点输入端分别连接直流电源VDD，正温度系数电流产生电路的第一个输出端、第二个输出端和第三个输出端分别与负温度系数电流产生电路的输入端、共栅管偏置电压产生电路的输入端和电流求和电路连接，共栅管偏置电压产生电路的输出端与正温度系数电流产生电路的输入端和负温度系数电流产生电路的第二输入端连接，负温度系数产生电路的输出端与电流求和电路的输入端连接，电流求和电路直接将正温度系数电流产生电路的输出和负温度系数电流产生电路的输出求和得到低温度系数的电流。

进一步的，所述正温度系数电流产生电路包括PNP三极管Q1和PNP三极管Q2；

所述PNP三极管Q1的发射机连接有电阻R1一端，电阻R1另一端连接有N型MOS管NM1，PNP三极管Q2发射极连接有N型MOS管NM4，所述N型MOS管NM1和N型MOS管NM4用于将电阻R1两端的电压降位PNP三极管Q1和PNP三极管Q2的Veb之差ΔVeb，由ΔVeb的正温度系数特性得到正温度系数的电流ΔVeb/R1；

具体的，所述N型MOS管NM1和N型MOS管NM4用于将电阻R1两端的电压降位PNP三极管Q1和PNP三极管Q2的Veb之差为。

具体的，所述正温度系数电流产生电路中N型MOS管NM1栅极连接有N型MOS管NM4栅极、N型MOS管NM6栅极、N型MOS管NM8栅极、N型MOS管NM5漏极和P型MOS管PM6漏极；

N型MOS管NM1漏极连接N型MOS管NM2的源极；N型MOS管NM2漏极连接P型MOS管PM2漏极和P型MOS管PM1栅极、P型MOS管PM3栅极、P型MOS管PM5栅极和P型MOS管PM13栅极；N型MOS管NM2栅极连接N型MOS管NM3栅极和漏极、N型MOS管NM5栅极、N型MOS管NM7栅极和P型MOS管PM4漏极；N型MOS管NM3的源极连接N型MOS管NM4的源极和PNP三极管Q2的发射极；三极管PNP管Q2的基极和集电极接地；N型MOS管NM4漏极连接N型MOS管NM5的源极。

进一步的，所述共栅管偏置电压产生电路包括PNP三极管Q3；

所述PNP三极管Q3的发射极连接N型MOS管NM6的源极，PNP三极管Q3的基极和集电极接地；

N型MOS管NM6漏极与N型MOS管NM7的源极连接；N型MOS管NM7漏极与P型MOS管PM2栅极、P型MOS管PM4栅极、P型MOS管PM6栅极、P型MOS管PM7栅极、P型MOS管PM8栅极、P型MOS管PM10栅极、P型MOS管PM12栅极、P型MOS管PM14栅极和P型MOS管PM8漏极连接。

进一步的，所述负温度系数电流产生电路包括PNP三极管Q2，所述PNP三极管Q2发射极连接N型MOS管NM4，电阻R2一端连接PNP三极管Q2基极和集电极并接地，另一端连接N型MOS管NM8，所述N型MOS管NM4和N型MOS管NM8用于将电阻R2两端的电压降为PNP三极管Q2的Veb2；具体的，由Veb2的负温度特性得到负温度系数电流Veb2/R2。

具体的，所述负温度系数电流产生电路中的N型MOS管NM8漏极连接P型MOS管PM9栅极、P型MOS管PM11栅极和P型MOS管PM10漏极；P型MOS管PM1、P型MOS管PM3、P型MOS管PM5、P型MOS管PM7、P型MOS管PM9、P型MOS管PM11和P型MOS管PM13源极均连接电源VDD；

P型MOS管PM1漏极连接P型MOS管PM2源极；P型MOS管PM2栅极连接P型MOS管PM4、P型MOS管PM6、P型MOS管PM8、P型MOS管PM10、P型MOS管PM12、P型MOS管PM14的栅极和P型MOS管PM8漏极；

P型MOS管PM3漏极连接P型MOS管PM4源极；P型MOS管PM5漏极连接P型MOS管PM6源极；P型MOS管PM7漏极连接P型MOS管PM8源极；P型MOS管PM9漏极连接P型MOS管PM10源极。

进一步的，所述电流求和电路包括P型MOS管PM11；

所述P型MOS管PM11漏极连接P型MOS管PM12源极；P型MOS管PM12漏极连接PM14漏极；P型MOS管PM13漏极连接PM14源极。用于作为电流输出。

本申请中低温漂基准电流的输出电流大小为：

IOUT＝aΔVeb/R1+bVeb2/R2；

其中，a为P型MOS管PM13和P型MOS管PM1的尺寸之比，b为P型MOS管PM11和P型MOS管PM9的尺寸之比，ΔVeb为PNP三极管Q2的Veb2与PNP三极管Q1的Veb1之差Veb2-Veb1。通过合理设计R1的阻值和电阻R2的阻值，以及a和b的大小，可以实现不同温度系数的电流输出，以应用于不同的场景，提高模拟芯片中其他电路的供电电流源质量。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型实施例技术方案的范围。

Claims (8)

1.一种应用在模拟集成芯片的低温漂基准电流源电路，其特征在于，包括正温度系数电流产生电路、共栅管偏置电压产生电路、负温度系数电流产生电路和电流求和电路；

所述正温度系数电流产生电路、共栅管偏置电压产生电路、负温度系数电流产生电路和电流求和电路直流点输入端分别连接直流电源VDD，正温度系数电流产生电路的第一个输出端、第二个输出端和第三个输出端分别与负温度系数电流产生电路的输入端、共栅管偏置电压产生电路的输入端和电流求和电路连接，共栅管偏置电压产生电路的输出端与正温度系数电流产生电路的输入端和负温度系数电流产生电路的第二输入端连接，负温度系数产生电路的输出端与电流求和电路的输入端连接，电流求和电路直接将正温度系数电流产生电路的输出和负温度系数电流产生电路的输出求和得到低温度系数的电流。

2.根据权利要求1所述一种应用在模拟集成芯片的低温漂基准电流源电路，其特征在于，所述正温度系数电流产生电路包括PNP三极管Q1和PNP三极管Q2；

所述PNP三极管Q1的发射机连接有电阻R1一端，电阻R1另一端连接有N型MOS管NM1，PNP三极管Q2发射极连接有N型MOS管NM4，所述N型MOS管NM1和N型MOS管NM4用于将电阻R1两端的电压降位PNP三极管Q1和PNP三极管Q2的Veb之差。

3.根据权利要求2所述一种应用在模拟集成芯片的低温漂基准电流源电路，其特征在于，所述正温度系数电流产生电路中N型MOS管NM1栅极连接有N型MOS管NM4栅极、N型MOS管NM6栅极、N型MOS管NM8栅极、N型MOS管NM5漏极和P型MOS管PM6漏极；

N型MOS管NM1漏极连接N型MOS管NM2的源极；N型MOS管NM2漏极连接P型MOS管PM2漏极和P型MOS管PM1栅极、P型MOS管PM3栅极、P型MOS管PM5栅极和P型MOS管PM13栅极；N型MOS管NM2栅极连接N型MOS管NM3栅极和漏极、N型MOS管NM5栅极、N型MOS管NM7栅极和P型MOS管PM4漏极；N型MOS管NM3的源极连接N型MOS管NM4的源极和PNP三极管Q2的发射极；三极管PNP管Q2的基极和集电极接地；N型MOS管NM4漏极连接N型MOS管NM5的源极。

4.根据权利要求1所述一种应用在模拟集成芯片的低温漂基准电流源电路，其特征在于，所述共栅管偏置电压产生电路包括PNP三极管Q3；

所述PNP三极管Q3的发射极连接N型MOS管NM6的源极，PNP三极管Q3的基极和集电极接地。

5.根据权利要求4所述一种应用在模拟集成芯片的低温漂基准电流源电路，其特征在于，所述N型MOS管NM6漏极与N型MOS管NM7的源极连接；N型MOS管NM7漏极与P型MOS管PM2栅极、P型MOS管PM4栅极、P型MOS管PM6栅极、P型MOS管PM7栅极、P型MOS管PM8栅极、P型MOS管PM10栅极、P型MOS管PM12栅极、P型MOS管PM14栅极和P型MOS管PM8漏极连接。

6.根据权利要求1所述一种应用在模拟集成芯片的低温漂基准电流源电路，其特征在于，所述负温度系数电流产生电路包括PNP三极管Q2，所述PNP三极管Q2发射极连接N型MOS管NM4，电阻R2一端连接PNP三极管Q2基极和集电极并接地，另一端连接N型MOS管NM8，所述N型MOS管NM4和N型MOS管NM8用于将电阻R2两端的电压降为PNP三极管Q2的Veb2。

7.根据权利要求6所述一种应用在模拟集成芯片的低温漂基准电流源电路，其特征在于，所述负温度系数电流产生电路中的N型MOS管NM8漏极连接P型MOS管PM9栅极、P型MOS管PM11栅极和P型MOS管PM10漏极；P型MOS管PM1、P型MOS管PM3、P型MOS管PM5、P型MOS管PM7、P型MOS管PM9、P型MOS管PM11和P型MOS管PM13源极均连接电源VDD；

P型MOS管PM1漏极连接P型MOS管PM2源极；P型MOS管PM2栅极连接P型MOS管PM4、P型MOS管PM6、P型MOS管PM8、P型MOS管PM10、P型MOS管PM12、P型MOS管PM14的栅极和P型MOS管PM8漏极；

P型MOS管PM3漏极连接P型MOS管PM4源极；P型MOS管PM5漏极连接P型MOS管PM6源极；P型MOS管PM7漏极连接P型MOS管PM8源极；P型MOS管PM9漏极连接P型MOS管PM10源极。

8.根据权利要求1所述一种应用在模拟集成芯片的低温漂基准电流源电路，其特征在于，所述电流求和电路包括P型MOS管PM11；

所述P型MOS管PM11漏极连接P型MOS管PM12源极；P型MOS管PM12漏极连接PM14漏极；P型MOS管PM13漏极连接PM14源极，用于作为电流输出。

Images