CN110244095B - 一种超低功耗的高速电流采样电路 - Google Patents

一种超低功耗的高速电流采样电路 Download PDF

Info

Publication number
CN110244095B
CN110244095B CN201910655314.8A CN201910655314A CN110244095B CN 110244095 B CN110244095 B CN 110244095B CN 201910655314 A CN201910655314 A CN 201910655314A CN 110244095 B CN110244095 B CN 110244095B
Authority
CN
China
Prior art keywords
tube
nmos
nmos tube
pmos
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910655314.8A
Other languages
English (en)
Other versions
CN110244095A (zh
Inventor
周泽坤
王佳文
金正扬
王韵坤
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910655314.8A priority Critical patent/CN110244095B/zh
Publication of CN110244095A publication Critical patent/CN110244095A/zh
Application granted granted Critical
Publication of CN110244095B publication Critical patent/CN110244095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/42—Amplifiers with two or more amplifying elements having their dc paths in series with the load, the control electrode of each element being excited by at least part of the input signal, e.g. so-called totem-pole amplifiers
    • H03F3/423—Amplifiers with two or more amplifying elements having their dc paths in series with the load, the control electrode of each element being excited by at least part of the input signal, e.g. so-called totem-pole amplifiers with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0377—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

一种超低功耗的高速电流采样电路，属于电源管理电路技术领域。电流采样电路包括采样模块和辅助钳位模块，采样模块包括运算放大器和第一NMOS管，第一NMOS管的栅极连接功率管的栅极，其漏极连接功率管的漏极并连接电源电压，其源极连接运算放大器的负向输入端；运算放大器的正向输入端连接功率管的源极，运算放大器的输出端电压通过反馈回路返回运算放大器的负向输入端；辅助钳位模块为运放的输出电压设置上限和下限，利用电压钳位来加速从禁用状态到启用状态的瞬态过程，结合宽带宽，实现了具有快速响应速度的超低功率电流采样电路；本发明还提出一种宽带宽的运算放大器，进一步加快了电流采样电路的瞬态响应。

Description

一种超低功耗的高速电流采样电路
技术领域
本发明属于电源管理电路技术领域，具体涉及一种超低功耗的高速电流采样电路。
背景技术
在电源管理电路领域，电流采样电路是非常重要的一部分。对于开关电源，如何精准、实时地采集电感上的电流信息用于系统控制已经成为一个关键技术。电流采样电路通过采样得到的电感电流信息判断系统是否处于过流状态，可以防止在过流或短路情况下损坏开关电源。其次，电流采样作为电流模控制方式中必要的技术，可以控制环路的稳定性，提高环路的响应速度。提高电流采样的精度和速度及减小采样模块的延时以保证电流采样信息的准确性是电流采样电路的发展方向。
传统的电流采样技术有：电阻采样、SENSEFET采样、DCR(Direct CurrentResistance)采样、积分器采样以及动态偏置反馈采样等。其中，较为常见的有三种：
(1)电阻采样：通过串联电阻并检测电阻两端的电压降，实现电流采样。电阻采样方式比较简单易实现，但电阻会导致额外的功耗，从而降低了系统的效率。
(2)SENSEFET采样：通过与功率管尺寸成比例的镜像管，并使两者的三端电位相同，从而将功率管上的电流成比例的采样出来。这种采样方式要注意功率管与镜像管的匹配问题，版图设计时确保功率管与镜像管的栅宽相同以防止因栅宽不同而导致阈值电压不同等问题。
(3)DCR采样：通过在电感上并联一个电容和电阻，利用电感等效电阻上的压降得到电感电流信息。但这种实现方式在实际情况下RC支路的时间常数与电感、电容、电阻参数严密相关，故很难做到两条支路时间常数的匹配，并且该方法在集成方面有所欠缺。
发明内容
针对上述传统采样方式在功耗和速度方面存在的不足之处，本发明提出一种电流采样电路，能够在极低功耗下工作，且瞬态响应快，解决了在开关电源领域的高精度高速度的电流采样电路的需求问题。
本发明的技术方案为：
一种超低功耗的高速电流采样电路，用于采样开关电源中流过功率管的电流，所述电流采样电路包括采样模块，所述采样模块包括运算放大器和第一NMOS管，第一NMOS管的栅极连接所述功率管的栅极，其漏极连接所述功率管的漏极并连接电源电压，其源极连接运算放大器的负向输入端；运算放大器的正向输入端连接所述功率管的源极，运算放大器的输出端电压通过反馈回路返回运算放大器的负向输入端；
所述电流采样电路还包括辅助钳位模块，所述辅助钳位模块包括第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第一电容、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第一与非门、第二与非门、第五电阻、第六电阻、第二电容、第十二PMOS管、第二十NMOS管和施密特触发器，其中第七NMOS管、第九NMOS管和第十一NMOS管为低阈值NMOS管；
第二反相器的输入端连接第十二PMOS管和第二十NMOS管的栅极以及使能信号，其输出端连接第一与非门的第一输入端；
第三反相器的输入端连接第一与非门的输出端，其输出端输出第二控制信号；
第十二PMOS管的源极连接低压电源，其漏极通过第五电阻和第六电阻的串联结构后连接第二十NMOS管的漏极，第二十NMOS管的源极接地；
施密特触发器的输入端连接第五电阻和第六电阻的串联点并通过第二电容后接地，其输出端连接第四反相器的输入端；
第二与非门的第一输入端连接第四反相器的输出端，其第二输入端连接第一偏置电压，其输出端连接第五反相器的输入端；
第六反相器的输入端连接第五反相器的输出端，其输出端连接第一与非门的第二输入端并产生第一控制信号；
第七NMOS管的栅极连接第九NMOS管的漏极和所述第一控制信号，其漏极连接所述低压电源，其源极连接第八NMOS管的栅极和漏极以及第九NMOS管的栅极和源极；
第十NMOS管的栅极和漏极连接第八NMOS管的源极和运算放大器的输出端并作为所述电流采样电路的输出端，其源极连接第十一NMOS管的漏极；
第十一NMOS管的栅极连接所述第二控制信号，其源极接地；
第一电容接在所述电流采样电路的输出端和地之间。
具体的，所述运算放大器包括第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第十六NMOS管、第十七NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一反相器、第一电阻、第二电阻和第三电阻，其中第五NMOS管、第六NMOS管、第十六NMOS管和第十七NMOS管为低阈值NMOS管；
第一PMOS管的源极作为所述运算放大器的正向输入端，其栅极连接第二PMOS管的栅极和第一反相器的输出端，其漏极连接第三PMOS管的漏极和第四PMOS管的源极；
第二PMOS管的源极作为所述运算放大器的负向输入端并通过第一电阻后连接第四NMOS管的漏极，其漏极连接第三PMOS管的源极和第五PMOS管的源极；
所述使能信号连接第一反相器的输入端和第三PMOS管的栅极；
第六PMOS管的栅极连接第七PMOS管的栅极、第二NMOS管的漏极和第二电阻的一端，其源极连接第四PMOS管的漏极，其漏极连接第四PMOS管和第五PMOS管的栅极以及第二电阻的另一端；
第七PMOS管的源极连接第五PMOS管的漏极，其漏极连接第三NMOS管的漏极和第四NMOS管的栅极并作为所述运算放大器的输出端；
第四NMOS管的源极通过第三电阻后接地；
第二NMOS管的栅极连接第三NMOS管的栅极和所述第一偏置电压，其源极连接第十六NMOS管的漏极；
第十七NMOS管的栅极连接第十六NMOS管、第五NMOS管和第六NMOS管的栅极并连接第二偏置电压，其漏极连接第三NMOS管的源极，其源极连接第六NMOS管的漏极；
第五NMOS管的漏极连接第十六NMOS管的源极，其源极连接第六NMOS管的源极并接地。
具体的，所述电流采样电路还包括偏置模块，用于产生所述第二偏置电压，所述偏置模块包括第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十八NMOS管、第十九NMOS管和第四电阻，其中第十一PMOS管为低阈值PMOS管，第十八NMOS管和第十九NMOS管为低阈值NMOS管；
第八PMOS管的栅漏短接并连接第九PMOS管的栅极和第十三NMOS管的漏极，其源极连接第九PMOS管和第十PMOS管的源极并连接所述低压电源；
第十二NMOS管的栅极和漏极连接第十三NMOS管的栅极并通过第四电阻后连接所述低压电源，其源极连接第十三NMOS管、第十四NMOS管和第十五NMOS管的源极并接地；
第十九NMOS管的栅漏短接并连接第十八NMOS管、第十四NMOS管和第十五NMOS管的栅极以及第九PMOS管的漏极，其源极连接第十四NMOS管的漏极；
第十八NMOS管的漏极连接第十PMOS管的栅极以及第十一PMOS管的栅极和漏极并输出所述第二偏置电压，其源极连接第十五NMOS管的漏极；
第十一PMOS管的源极连接第十PMOS管的漏极。
本发明的有益效果为：通过设置辅助钳位模块提高了电路从禁用状态到启用状态的瞬态响应速度，加快了高速应用中每个周期的建立时间，以更低的功耗实现了快速响应；另外本发明还提出一种宽带宽的运算放大器，进一步加快了电流采样电路的瞬态响应，且整个电路仅在开关电源的高侧功率管开启时工作，使得功耗极低，无需使用电流采样的时候运算放大器完全关断，仅辅助电路有些许功耗。
附图说明
图1本发明提出的一种超低功耗的高速电流采样电路的架构图。
图2本发明提出的一种超低功耗的高速电流采样电路中的采样模块的一种实现形式。
图3本发明提出的一种超低功耗的高速电流采样电路中的辅助钳位模块的电路结构图。
图4本发明提出的一种超低功耗的高速电流采样电路在实施例中的实现形式。
注：名字以PM开头的晶体管为PMOS(P-Metal-Oxide-Semiconductor)管；名字以NM开头的晶体管为NMOS(N-Metal-Oxide-Semiconductor)管；名字以NLM开头的晶体管为低阈值NMOS(Low VT N-Metal-Oxide-Semiconductor)管；名字以PLM开头的晶体管为低阈值PMOS(Low VT P-Metal-Oxide-Semiconductor)管。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的阐述。
本发明提出的电流采样电路拓扑结构图如图1所示，包括采样模块和辅助钳位模块，采样模块包括运算放大器和第一NMOS管NM1，第一NMOS管NM1的栅极连接开关电源中功率管的栅极，其漏极连接所述功率管的漏极并连接电源电压，其源极连接运算放大器的负向输入端；运算放大器的正向输入端连接所述功率管的源极，运算放大器的输出端电压通过反馈回路返回运算放大器的负向输入端。利用负反馈运算放大器和SENSEFET采样技术将功率管上的电流成比例的采样出来，采样模块中尺寸与功率管成比例的SENSEFET管即第一NMOS管NM1和功率管的栅漏端接同一电位，两者的源端作为运算放大器的输入，运算放大器的反馈回路形成的钳位效应使得SENSEFET管的源端电位被钳位为功率管的源端电位(SW)，从而将功率管上的电流按比例的采样出来并将其转换为相对于地的电压。
本发明通过在运算放大器之后设置辅助钳位模块，为运放的输出电压设置上限和下限，利用电压钳位来加速从禁用状态到启用状态的瞬态过程，结合宽带宽，实现了具有快速响应速度的超低功率电流采样电路。如图3所示是辅助钳位模块的电路结构图，辅助钳位模块包括第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11、第一电容C1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第一与非门NAND1、第二与非门NAND2、第五电阻R5、第六电阻R6、第二电容C2、第十二PMOS管PM12、第二十NMOS管NM20和施密特触发器，其中第七NMOS管NM7、第九NMOS管NM9和第十一NMOS管NM11为低阈值NMOS管；第二反相器INV2的输入端连接第十二PMOS管PM12和第二十NMOS管NM20的栅极以及使能信号EN，其输出端连接第一与非门NAND1的第一输入端；第三反相器INV3的输入端连接第一与非门NAND1的输出端，其输出端输出第二控制信号V2；第十二PMOS管PM12的源极连接低压电源，其漏极通过第五电阻R5和第六电阻R6的串联结构后连接第二十NMOS管NM20的漏极，第二十NMOS管NM20的源极接地；施密特触发器的输入端连接第五电阻R5和第六电阻R6的串联点并通过第二电容C2后接地，其输出端连接第四反相器INV4的输入端；第二与非门NAND2的第一输入端连接第四反相器INV4的输出端，其第二输入端连接第一偏置电压VB，其输出端连接第五反相器INV5的输入端；第六反相器INV6的输入端连接第五反相器INV5的输出端，其输出端连接第一与非门NAND1的第二输入端并产生第一控制信号V1；第七NMOS管NM7的栅极连接第九NMOS管NM9的漏极和第一控制信号V1，其漏极连接低压电源，其源极连接第八NMOS管NM8的栅极和漏极以及第九NMOS管NM9的栅极和源极；第十NMOS管NM10的栅极和漏极连接第八NMOS管NM8的源极和运算放大器的输出端并作为电流采样电路的输出端，其源极连接第十一NMOS管NM11的漏极；第十一NMOS管NM11的栅极连接第二控制信号V2，其源极接地；第一电容C1接在电流采样电路的输出端和地之间。
运算放大器用于实现采样，本实施例中提出源极输入两级负反馈运算放大器，如图2所示给出了本实施例中提出的源极输入两级负反馈运算放大器的电路结构，包括第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第十六NMOS管NLM1、第十七NMOS管NLM2、第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第一反相器INV1、第一电阻R1、第二电阻R2和第三电阻R3，其中第五NMOS管NM5、第六NMOS管NM6、第十六NMOS管NLM1和第十七NMOS管NLM2为低阈值NMOS管，第四NMOS管NM4、第一电阻R1和第三电阻R3构成运算放大器的第二级，其余构成运算放大器的第一级；第一PMOS管PM1的源极作为运算放大器的正向输入端，其栅极连接第二PMOS管PM2的栅极和第一反相器INV1的输出端，其漏极连接第三PMOS管PM3的漏极和第四PMOS管PM4的源极；第二PMOS管PM2的源极作为运算放大器的负向输入端并通过第一电阻R1后连接第四NMOS管NM4的漏极，其漏极连接第三PMOS管PM3的源极和第五PMOS管PM5的源极；使能信号EN连接第一反相器INV1的输入端和第三PMOS管PM3的栅极；第六PMOS管PM6的栅极连接第七PMOS管PM7的栅极、第二NMOS管NM2的漏极和第二电阻R2的一端，其源极连接第四PMOS管PM4的漏极，其漏极连接第四PMOS管PM4和第五PMOS管PM5的栅极以及第二电阻R2的另一端；第七PMOS管PM7的源极连接第五PMOS管PM5的漏极，其漏极连接第三NMOS管NM3的漏极和第四NMOS管NM4的栅极并作为运算放大器的输出端；第四NMOS管NM4的源极通过第三电阻R3后接地；第二NMOS管NM2的栅极连接第三NMOS管NM3的栅极和第一偏置电压VB，其源极连接第十六NMOS管NLM1的漏极；第十七NMOS管NLM2的栅极连接第十六NMOS管NLM1、第五NMOS管NM5和第六NMOS管NM6的栅极并连接第二偏置电压VB1，其漏极连接第三NMOS管NM3的源极，其源极连接第六NMOS管NM6的漏极；第五NMOS管NM5的漏极连接第十六NMOS管NLM1的源极，其源极连接第六NMOS管NM6的源极并接地。
低压电源可以为内部电源的LDO的输出电压VDDLDO，本实施例以电源电压为5V，低压电源为1.8V为例进行说明。低耐压管的电压取决于工艺所能生产的特征尺寸管子的耐压，这个电压是由工艺决定的，比如180nm工艺特征尺寸就是180nm，最小就只能生产1.8V的低耐压管，本实施例中以低耐压NMOS管和低耐压PMOS管都为1.8V晶体管，其余管子为5V晶体管(由电源电压VDD决定)进行说明。运算放大器中第一PMOS管PM1至第七PMOS管PM7、第一NMOS管NM1至第四NMOS管NM4为5V晶体管，第十六NMOS管NLM1和第十七NMOS管NLM2为1.8V低阈值晶体管，辅助钳位模块中第八NMOS管NM8和第十NMOS管NM10为5V晶体管，第七NMOS管NM7、第九NMOS管NM9和第十一NMSO管NM11为1.8V低阈值晶体管。
下面详细说明本实施例的工作原理：
从图1可以看出，第一NMOS管NM1对功率晶体管的电流ILoad进行采样，当功率MOS导通时，两级高速源输入负反馈运算放大器开始工作，运算放大器的输出电压Vout1经过第四NMOS管NM4反馈到其负向输入端构成反馈回路，在反馈回路的作用下，运放的输入负向输入端电压等于其正向输入端(SW)电压，从而可以保证通过第一NMOS管NM1的电流INM1与通过功率MOS的电流ILOAD成正比，可以表示为：
Figure GDA0002906644090000061
其中SNM1和Spower分别是第一NMOS管NM1和功率MOS的宽长比。
运算放大器仅在开关电源中的功率晶体管导通时才工作。第一PMOS管PM1、第二PMOS管PM2和第三PMOS管PM3是开关晶体管，第四PMOS管PM4～第七PMOS管PM7和第二电阻R2为自偏置低压Cascode结构，第二NMOS管NM2和第三NMOS管NM3是5V晶体管，用于保护四个1.8V MOS晶体管第十六NMOS管NLM1、第十七NMOS管NLM2、第五NMOS管NM5和第六NMOS管NM6。第一电容C1是一个频率补偿电容，目的是保证环路的稳定性。第二NMOS管NM4是第二级放大管。反馈回路的增益和主极点为：
Figure GDA0002906644090000071
Figure GDA0002906644090000072
其中AV1和AV2是运放第一级和第二级的增益，第三电阻R3是连接到第四NMOS管NM4源极的电阻，RON_NM1是第一NMOS管NM1的导通电阻，ROUT1是节点VOUT1即运算放大器输出端的等效小信号电阻，gm是晶体管的跨导。
由于流过第五NMOS管NM5的电流值INM5和流过第六NMOS管NM6的电流值INM6相等，通过第四NMOS管NM4的采样电流I与ILOAD成正比，可由下式给出：
Figure GDA0002906644090000073
从上述分析可看出，流过第一NMOS管NM1的电流和流过第四NMOS管NM4的电流相等，即采样电流全部流进第三电阻R3。然后，采样电流通过第四NMOS管NM4经过第三电阻R3转换成相对于地的电压，从而将功率管上的电流信息采样了出来。运算放大器的反馈回路将节点①即运算放大器的正向输入端和节点②即运算放大器的负向输入端钳位为相同的电压，该电压大小为VDD减去功率MOS管上的电压(功率MOS管的导通电阻乘以ILOAD)。在限流保护电路中可以利用第三电阻R3上的电压作为反馈信号使开关电源系统去调节功率管上的电流，从而防止功率管上电流过大而损毁器件。
辅助钳位模块中，第一控制信号V1和第二控制信号V2由图3所示左边的逻辑电路给出，当使能信号EN为低电平时，第一控制信号V1保持高电平，这意味着第七NMOS管NM7和第八NMOS管NM8在运放禁用期间接通，将VOUT1保持在一定电压以加速启动，即为运算放大器的输出电压VOUT1设置下限。由于第一控制信号V1是经过延时电路得到，则当使能信号EN由低电平跳转为高电平时，第一控制信号V1经过一定的延时从高电平变为低电平。第二控制信号V2相当于由第一控制信号V1信号与使能信号EN的反信号作与运算得到，可知其为一个从使能信号EN上升沿到第一控制信号V1下降沿的窄脉冲信号，即当运放刚开启时第十NMOS管NM10和第十一NMOS管NM11接通一小段时间，这是因为运放的输出电容即第一电容C1对于运放的大带宽而言很小，因此在运算放大器启动时经常会发生过冲，此时，第十NMOS管NM10和第十一NMOS管NM11开启一段时间以抑制过冲，也可以说它为运算放大器的输出电压VOUT1设置了上限。当运算放大器正常工作即使能信号EN保持高电平时，第一控制信号V1和第二控制信号V2为低电平，辅助钳位模块中第七NMOS管NM7～第十一NMOS管NM11关闭。第九NMOS管NM9的作用是为了保护第七NMOS管NM7，防止因运放输出电压VOUT1过大而损坏第七NMOS管NM7。本发明提出的辅助钳位模块能够以更低的功耗实现了采样模块的快速响应。
完整的电流采样电路如图4所示，图4中省略了辅助钳位模块中的逻辑电路，本实施例中在图4左边还设置了偏置模块，用于给运算放大器提供低的偏置电流，且该电流源仅在开关电源的高侧功率管开启时工作，从而进一步降低了功耗。偏置模块包括第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PLM1、第十二NMOS管NM12、第十三NMOS管NM13、第十四NMOS管NM14、第十五NMOS管NM15、第十八NMOS管NLM3、第十九NMOS管NLM4和第四电阻R4，其中第十一PMOS管PLM1为低阈值PMOS管，第十八NMOS管NLM3和第十九NMOS管NLM4为低阈值NMOS管；第八PMOS管PM8的栅漏短接并连接第九PMOS管PM9的栅极和第十三NMOS管NM13的漏极，其源极连接第九PMOS管PM9和第十PMOS管PM10的源极并连接低压电源；第十二NMOS管的栅极和漏极连接第十三NMOS管NM13的栅极并通过第四电阻后连接低压电源，其源极连接第十三NMOS管NM13、第十四NMOS管NM14和第十五NMOS管NM15的源极并接地；第十九NMOS管NLM4的栅漏短接并连接第十八NMOS管NLM3、第十四NMOS管NM14和第十五NMOS管NM15的栅极以及第九PMOS管PM9的漏极，其源极连接第十四NMOS管NM14的漏极；第十八NMOS管NLM3的漏极连接第十PMOS管PM10的栅极以及第十一PMOS管PLM1的栅极和漏极并输出第二偏置电压VB1，其源极连接第十五NMOS管NM15的漏极；第十一PMOS管PLM1的源极连接第十PMOS管PM10的漏极。
开关电源中功率管的驱动信号DRV由驱动模块提供，当驱动信号DRV为10V时，功率MOS管和第四NMOS管NM4导通，当驱动信号DRV为0V时，功率MOS管和第四NMOS管NM4截止。当功率MOS管导通时，使能信号EN为高电平，电流采样电路开始工作。本实施例中电流采样电路在0.18μm CMOS工艺下的功耗极低，同时能够保证较高的速度和精度。
本发明提出的电流采样电路，通过设置辅助钳位模块能实现对过冲的抑制和对运算放大器的加速作用，使得采样得到的电流能快速稳定从而及时地反映出功率管上的电流信息；利用辅助钳位模块，加快了高速应用中每个周期的建立时间，以更低的功耗实现了快速响应。另外还提出一种宽带宽的运算放大器，进一步加快了电流采样电路的瞬态响应，且整个电路仅在开关电源的高侧功率管开启时工作，使得功耗极低。对于开关电源，具有低偏置电流的采样环路仅在高侧晶体管的导通时间期间启用，在采样模块休眠期间，仅接通辅助电路以维持运算放大器输出电压的下限。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种超低功耗的高速电流采样电路，用于采样开关电源中流过功率管的电流，所述电流采样电路包括采样模块，所述采样模块包括运算放大器和第一NMOS管，第一NMOS管的栅极连接所述功率管的栅极，其漏极连接所述功率管的漏极并连接电源电压，其源极连接运算放大器的负向输入端；运算放大器的正向输入端连接所述功率管的源极，运算放大器的输出端电压通过反馈回路返回运算放大器的负向输入端；
其特征在于，所述电流采样电路还包括辅助钳位模块，所述辅助钳位模块包括第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第一电容、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第一与非门、第二与非门、第五电阻、第六电阻、第二电容、第十二PMOS管、第二十NMOS管和施密特触发器，其中第七NMOS管、第九NMOS管和第十一NMOS管为低阈值NMOS管；
第二反相器的输入端连接第十二PMOS管和第二十NMOS管的栅极以及使能信号，其输出端连接第一与非门的第一输入端；
第三反相器的输入端连接第一与非门的输出端，其输出端输出第二控制信号；
第十二PMOS管的源极连接低压电源，其漏极通过第五电阻和第六电阻的串联结构后连接第二十NMOS管的漏极，第二十NMOS管的源极接地；
施密特触发器的输入端连接第五电阻和第六电阻的串联点并通过第二电容后接地，其输出端连接第四反相器的输入端；
第二与非门的第一输入端连接第四反相器的输出端，其第二输入端连接第一偏置电压，其输出端连接第五反相器的输入端；
第六反相器的输入端连接第五反相器的输出端，其输出端连接第一与非门的第二输入端并产生第一控制信号；
第七NMOS管的栅极连接第九NMOS管的漏极和所述第一控制信号，其漏极连接所述低压电源，其源极连接第八NMOS管的栅极和漏极以及第九NMOS管的栅极和源极；
第十NMOS管的栅极和漏极连接第八NMOS管的源极和运算放大器的输出端并作为所述电流采样电路的输出端，其源极连接第十一NMOS管的漏极；
第十一NMOS管的栅极连接所述第二控制信号，其源极接地；
第一电容接在所述电流采样电路的输出端和地之间。
2.根据权利要求1所述的超低功耗的高速电流采样电路，其特征在于，所述运算放大器包括第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第十六NMOS管、第十七NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一反相器、第一电阻、第二电阻和第三电阻，其中第五NMOS管、第六NMOS管、第十六NMOS管和第十七NMOS管为低阈值NMOS管；
第一PMOS管的源极作为所述运算放大器的正向输入端，其栅极连接第二PMOS管的栅极和第一反相器的输出端，其漏极连接第三PMOS管的漏极和第四PMOS管的源极；
第二PMOS管的源极作为所述运算放大器的负向输入端并通过第一电阻后连接第四NMOS管的漏极，其漏极连接第三PMOS管的源极和第五PMOS管的源极；
所述使能信号连接第一反相器的输入端和第三PMOS管的栅极；
第六PMOS管的栅极连接第七PMOS管的栅极、第二NMOS管的漏极和第二电阻的一端，其源极连接第四PMOS管的漏极，其漏极连接第四PMOS管和第五PMOS管的栅极以及第二电阻的另一端；
第七PMOS管的源极连接第五PMOS管的漏极，其漏极连接第三NMOS管的漏极和第四NMOS管的栅极并作为所述运算放大器的输出端；
第四NMOS管的源极通过第三电阻后接地；
第二NMOS管的栅极连接第三NMOS管的栅极和所述第一偏置电压，其源极连接第十六NMOS管的漏极；
第十七NMOS管的栅极连接第十六NMOS管、第五NMOS管和第六NMOS管的栅极并连接第二偏置电压，其漏极连接第三NMOS管的源极，其源极连接第六NMOS管的漏极；
第五NMOS管的漏极连接第十六NMOS管的源极，其源极连接第六NMOS管的源极并接地。
3.根据权利要求2所述的超低功耗的高速电流采样电路，其特征在于，所述电流采样电路还包括偏置模块，用于产生所述第二偏置电压，所述偏置模块包括第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十八NMOS管、第十九NMOS管和第四电阻，其中第十一PMOS管为低阈值PMOS管，第十八NMOS管和第十九NMOS管为低阈值NMOS管；
第八PMOS管的栅漏短接并连接第九PMOS管的栅极和第十三NMOS管的漏极，其源极连接第九PMOS管和第十PMOS管的源极并连接所述低压电源；
第十二NMOS管的栅极和漏极连接第十三NMOS管的栅极并通过第四电阻后连接所述低压电源，其源极连接第十三NMOS管、第十四NMOS管和第十五NMOS管的源极并接地；
第十九NMOS管的栅漏短接并连接第十八NMOS管、第十四NMOS管和第十五NMOS管的栅极以及第九PMOS管的漏极，其源极连接第十四NMOS管的漏极；
第十八NMOS管的漏极连接第十PMOS管的栅极以及第十一PMOS管的栅极和漏极并输出所述第二偏置电压，其源极连接第十五NMOS管的漏极；
第十一PMOS管的源极连接第十PMOS管的漏极。
CN201910655314.8A 2019-07-19 2019-07-19 一种超低功耗的高速电流采样电路 Active CN110244095B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910655314.8A CN110244095B (zh) 2019-07-19 2019-07-19 一种超低功耗的高速电流采样电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910655314.8A CN110244095B (zh) 2019-07-19 2019-07-19 一种超低功耗的高速电流采样电路

Publications (2)

Publication Number Publication Date
CN110244095A CN110244095A (zh) 2019-09-17
CN110244095B true CN110244095B (zh) 2021-03-19

Family

ID=67892952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910655314.8A Active CN110244095B (zh) 2019-07-19 2019-07-19 一种超低功耗的高速电流采样电路

Country Status (1)

Country Link
CN (1) CN110244095B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111179983A (zh) * 2019-12-10 2020-05-19 普冉半导体（上海）有限公司 一种灵敏放大器电路
CN111490756B (zh) * 2020-04-27 2023-12-12 上海华虹宏力半导体制造有限公司 一种时序产生电路
CN111711172B (zh) * 2020-06-22 2021-03-30 电子科技大学 一种超低功耗的欠压保护电路
CN111900974B (zh) * 2020-07-24 2024-09-10 深圳市麦积电子科技有限公司 一种高边电流采样电路
CN113740087B (zh) * 2021-07-23 2024-03-19 西尼机电（杭州）有限公司 电梯平衡系数检测设备
CN113741604B (zh) * 2021-07-27 2022-08-30 西安电子科技大学 一种低功耗且快速瞬态响应的数控ldo电路
CN114095002B (zh) * 2021-09-28 2022-11-08 荣湃半导体（上海）有限公司 一种电压钳位电路
CN114200994B (zh) * 2021-12-07 2023-03-28 深圳市灵明光子科技有限公司 一种低压差线性稳压器和激光测距电路
CN114337226B (zh) * 2021-12-31 2024-08-09 上海艾为微电子技术有限公司 功率管的保护电路、电源保护芯片以及设备
CN114204534B (zh) * 2022-02-15 2022-06-10 深圳市思远半导体有限公司 过压过流保护电路、锂电池充电器前端电路及启动方法
CN114679040B (zh) * 2022-03-25 2024-04-26 西安电子科技大学 一种限流保护电路
CN115184663B (zh) * 2022-08-17 2023-06-09 上海紫鹰微电子有限公司 双向高精度nmos功率管电流采样电路及方法
CN117310253B (zh) * 2023-09-20 2024-06-07 上海帝迪集成电路设计有限公司 一种宽范围高精度电流检测电路及其检测方法
CN117879494B (zh) * 2023-12-28 2024-07-02 武汉芯必达微电子有限公司 实现高占空比高精度振荡器的电路及其应用电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229922A (zh) * 1998-01-16 1999-09-29 日本电气株式会社 电流检测电路
DE19838657A1 (de) * 1998-08-25 2000-03-23 Siemens Ag Schaltungsanordnung zum Erfassen des Laststromes eines durch Feldeffekt steuerbaren Leistungs-Halbleiterbauelementes
CN101924547A (zh) * 2009-06-12 2010-12-22 苏州源赋创盈微电子科技有限公司 电流采样装置
CN102495265A (zh) * 2011-11-30 2012-06-13 杭州士兰微电子股份有限公司 一种mosfet开关元件的电流采样电路
CN107727925A (zh) * 2017-11-10 2018-02-23 电子科技大学 一种高精度宽范围峰值电流采样电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229922A (zh) * 1998-01-16 1999-09-29 日本电气株式会社 电流检测电路
DE19838657A1 (de) * 1998-08-25 2000-03-23 Siemens Ag Schaltungsanordnung zum Erfassen des Laststromes eines durch Feldeffekt steuerbaren Leistungs-Halbleiterbauelementes
CN101924547A (zh) * 2009-06-12 2010-12-22 苏州源赋创盈微电子科技有限公司 电流采样装置
CN102495265A (zh) * 2011-11-30 2012-06-13 杭州士兰微电子股份有限公司 一种mosfet开关元件的电流采样电路
CN107727925A (zh) * 2017-11-10 2018-02-23 电子科技大学 一种高精度宽范围峰值电流采样电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"一种用于高压开关电源的高精度电流采样电路";王康乐 等;《微电子学》;20180228;第48卷(第1期);第23-27页 *

Also Published As

Publication number Publication date
CN110244095A (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
CN110244095B (zh) 一种超低功耗的高速电流采样电路
Qu et al. An ultralow-power fast-transient capacitor-free low-dropout regulator with assistant push–pull output stage
CN102999074B (zh) 低压差线性稳压器
US9395731B2 (en) Circuit to reduce output capacitor of LDOs
JPH057931B2 (zh)
CN114865584B (zh) 一种过流保护电路
CN114384304A (zh) 一种高压高精度的电流采样电路
CN114167931B (zh) 一种可快速启动的带隙基准电压源及其应用
CN109286372B (zh) 一种高精度的振荡器电路
CN214674306U (zh) 一种低功耗芯片的欠压保护电路
CN115826660B (zh) 一种高速高精度的低压差线性稳压器启动电路
CN104702268A (zh) 电压缓冲电路及具有其的驱动负载随时序切换的电路
CN108829174B (zh) 线性稳压器电路
CN115913202B (zh) 一种用于高压电路的快速上电保护电路
US10924074B2 (en) Slew boost circuit for an operational amplifier
CN108733129B (zh) 一种基于改进型负载电流复制结构的ldo
CN115877905A (zh) 一种rc滤波电路及低压差线性稳压器
CN115864343A (zh) 一种限流电路
CN114442716B (zh) 一种精确高速电压跟随电路及集成电路
CN113054620B (zh) 一种低功耗芯片的欠压保护电路
CN117008676B (zh) 一种用于带隙基准电路的自启动电路
CN113595540B (zh) 一种超低功耗并具有上电复位和掉电复位功能的电路
CN215642596U (zh) 一种超低功耗并具有上电复位和掉电复位功能的电路
CN116449904A (zh) 一种应用于ldo的缓启动电路及ldo电路
CN113852182A (zh) 输入可浮空的电源选择电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant