CN113741604B - 一种低功耗且快速瞬态响应的数控ldo电路 - Google Patents

Abstract

本发明涉及一种低功耗且快速瞬态响应的数控LDO电路，包括：数控逻辑电路用于控制LDO电路时序，令LDO电路启动时瞬态响应快，稳定时功耗低；第一运算放大器只在启动时工作，功耗大且压摆率高；第二运算放大器只在稳定时工作，其电源电压是LDO的输出电压，功耗小；共源极放大器分别与第一运算放大器、第二运算放大器成两级放大器，使参考电压与反馈电压精确相等；频率补偿网络用于调整电路的零极点位置；低功耗偏置电路用于输出数控信号和微瓦量级的偏置信号；功率管电路采用源极跟随器结构并引入前馈电容，提高了瞬态响应速度；限流保护电路提高了可靠性；分压电阻提供反馈电压。本发明电路功耗低的同时，还具有瞬态响应快的特点。

Description

一种低功耗且快速瞬态响应的数控LDO电路

技术领域

本发明属于电源管理集成电路设计技术领域，具体涉及一种低功耗且快速瞬态响应的数控LDO电路。

背景技术

集成电路的不断发展，使得智能手机、运动手环和平板电脑等便携式电子设备大规模风靡起来。随着集成电路的工作频率和集成度越来越高，芯片能够实现的功能也越来越强大，但同时芯片所消耗的功耗也越来越多。大多数便携式电子设备都是由充电电池供电的，而充电电池的电量有限，因此电源管理集成电路对便携式电子设备发挥着重要作用。

一个性能良好的电源管理集成电路可以显著提高电池的供电效率、续航时间与使用寿命。当今集成电路趋于数字化设计，有利于增加电路功能且减少芯片的面积和功耗。例如，同一个LDO(low dropout regulator，低压差线性稳压器)可以通过数字时序控制使得不同模块分时工作进而降低功耗。LDO作为电源管理集成电路中的一个重要组成部分，其低功耗且快速响应的数控集成电路设计成为了当前研究的热点。

目前，芯片上的低功耗LDO集成电路功耗可以做到1μW量级。通常，LDO电路是三阶以上的电路，需要进行频率补偿来达到稳定性的要求。频率补偿电路需引入补偿电容，一般而言，电路的稳定性越好，则需要引入的电容就会更大。而对于功耗只有1μW量级的低功耗LDO电路来说，其也只能提供1μA量级的静态电流。如此小的电流对相对较大的补偿电容进行充放电荷需要较长的时间，因此电路的瞬态响应会很慢。另一方面，1μA量级的LDO静态电流需要对功率管栅极的pF量级电容进行充放电荷，进一步降低了电路的瞬态响应。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种低功耗且快速瞬态响应的数控LDO电路。本发明要解决的技术问题通过以下技术方案实现：

本发明提供了一种低功耗且快速瞬态响应的数控LDO电路，包括：第一运算放大器、第二运算放大器、频率补偿网络、共源极放大器、功率管电路、限流保护电路、分压电阻电路、低功耗偏置电路和数控逻辑电路，其中，

所述第一运算放大器的反相输入端和所述第二运算放大器的反相输入端均输入参考电压V_ref，所述第一运算放大器的正相输入端和所述第二运算放大器的正相输入端均输入反馈电压V_fb，所述第一运算放大器的输出端和所述第二运算放大器的输出端均连接所述频率补偿网络的输入端；

所述频率补偿网络的输出端连接所述共源极放大器的输入端，所述频率补偿网络用于调节LDO电路的零极点位置；

所述共源极放大器的输出端连接所述功率管电路的输入端和所述低功耗偏置电路输出的充电电流Ic，所述共源极放大器分别与所述第一运算放大器和所述第二运算放大器构成两级放大器，使得参考电压V_ref与反馈电压V_fb相等；

所述功率管电路的输出端输出电压V_out，并连接所述分压电阻电路的输入端，所述分压电阻电路输出反馈电压V_fb；

所述限流保护电路与所述功率管电路连接，所述限流保护电路用于限制所述功率管电路的输出电流；

所述低功耗偏置电路分别与所述第一运算放大器、所述第二运算放大器、所述共源极放大器、所述功率管电路和所述数控逻辑电路连接，所述低功耗偏置电路用于为各有源电路提供偏置电压和充电电流Ic，同时产生第一使能信号ENK；

所述数控逻辑电路的第一输入端输入第一使能信号ENK，第二输入端输入第二使能信号EN，输出端分别连接所述第一运算放大器、所述第二运算放大器、所述频率补偿网络、所述功率管电路、所述限流保护电路和所述低功耗偏置电路，所述数控逻辑电路用于控制LDO电路的工作时序。

在本发明的一个实施例中，所述数控逻辑电路包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器和与非门，其中，

所述第一反相器的输入端输入第二使能信号EN，输出端输出第一控制信号ENB，并连接所述与非门的第一输入端和所述第二反相器的输入端；

所述第二反相器的输出端输出第二控制信号ENBB，并连接所述第三反相器的输入端；

所述第三反相器的输出端连接所述第四反相器的输入端，所述第四反相器的输出端输出第三控制信号ENBBBB；

所述第五反相器的输入端输入第一使能信号ENK，输出端连接所述与非门的第二输入端，所述与非门的输出端连接所述第六反相器的输入端；

所述第六反相器的输出端输出第四控制信号ENKBBB，并连接所述第七反相器的输入端，所述第七反相器的输出端输出第五控制信号ENKBBBB。

在本发明的一个实施例中，所述低功耗偏置电路包括启动电路和主体电路，

所述主体电路包括第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管、第二十六PMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十九NMOS管、第二十NMOS管和第三电阻；

所述启动电路包括第二十PMOS管、第二十一PMOS管、第二十一NMOS管、第八反相器、第二电容、第三电容和三极管；

其中，所述第十四PMOS管的栅极输出第二偏置电压V_b2，并分别连接其漏极、所述第十五NMOS管的漏极、所述第十九PMOS管的漏极、所述第十五PMOS管的栅极、所述第十六PMOS管的栅极、所述第十七PMOS管的栅极和所述第十八PMOS管的栅极；

所述第十五NMOS管的栅极输出第三偏置电压V_b3，并分别连接所述第十六NMOS管的栅极和源极、所述第十五PMOS管的漏极、所述第二十一PMOS管的漏极，所述第三电容的第一端、所述第三电阻的第一端、所述三极管的发射极；

所述第十五NMOS管的源极连接所述第十九NMOS管的漏极，所述第十九NMOS管的栅极输入所述第二控制信号ENBB，所述第十九NMOS管的源极连接所述第十六NMOS管的漏极；

所述第十六PMOS管的漏极分别连接所述第二十六PMOS管的栅极、所述第二十PMOS管的栅极、所述第二十一NMOS管的漏极、所述第二电容的第一端和所述第八反相器的输入端，所述第八反相器的输出端输出所述第一使能信号ENK；

所述第十七PMOS管的漏极连接所述第二十六PMOS管的源极，所述第二十六PMOS管的漏极输出充电电流Ic；

所述第十八PMOS管的漏极输出第一偏置电压V_b1，并分别连接所述第十七NMOS管的漏极和栅极以及所述第二十NMOS管的漏极；

所述第二十NMOS管的栅极、所述第二十一PMOS管的栅极、所述第二十一NMOS管的栅极均输入所述第一控制信号ENB；

所述第二十PMOS管的漏极连接所述第二十一PMOS管的源极；

所述第二十一PMOS管的衬底和所述第二十六PMOS管的衬底均连接电源电压，所述第十四PMOS管的源极和衬底、所述第十五PMOS管的源极和衬底、所述第十六PMOS管的源极和衬底、所述第十七PMOS管的源极和衬底、所述第十八PMOS管的源极和衬底、所述第十九PMOS管的源极和衬底以及所述第二十PMOS管的源极和衬底均连接所述电源电压；

所述第三电阻的第二端、所述三极管的基极与集电极、所述第二电容的第二端、所述第三电容的第二端、所述第十七NMOS管的源极、所述第二十NMOS管的源极以及所述第二十一NMOS管的源极均连接地电位。

在本发明的一个实施例中，所述功率管电路包括：第二十二PMOS管、第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十二NMOS管、第二十三NMOS管、第二十四NMOS管、第四电阻、第五电阻、第六电阻、第四电容和第五电容，其中，

所述第二十二NMOS管的栅极输入所述第三偏置电压V_b3，漏极输出第四偏置电压V_b4，并分别连接所述第二十四PMOS管的漏极和所述第四电容的第二端；

所述第四电阻串接在所述第二十二NMOS管的源极与所述地电位之间；

所述第二十四PMOS管的栅极输入所述共源极放大器的输出电压V_out2，源极作为所述功率管电路的输出端输出电压V_out，并分别连接所述第二十四PMOS管的衬底、所述第六电阻的第二端、所述第四电容的第一端、所述第五电容的第一端和所述第二十三NMOS管的栅级；

所述第五电容的第二端连接所述地电位，所述第六电阻的第一端连接所述第二十二PMOS管的漏极；

所述第二十二PMOS管的栅极分别连接所述第二十三PMOS管的栅极和漏极、所述第二十五PMOS管的漏极和所述第五电阻的第一端；

所述第二十二PMOS管的源极和衬底、所述第二十三PMOS管的源极和衬底和所述第二十五PMOS管的源极和衬底均连接所述电源电压；

所述第二十五PMOS管的栅极输入所述第二控制信号ENBB；

所述第二十三NMOS管的漏极连接所述第五电阻的第二端，源极连接所述第二十四NMOS管的漏极；

所述第二十四NMOS管的栅极输入所述限流保护电路的输出限流电压V_limit，源极连接所述地电位。

在本发明的一个实施例中，所述限流保护电路包括第二十五NMOS管、第二十六NMOS管、第七电阻、第八电阻和第六电容，其中，

所述第二十五NMOS管的栅极输入所述第四偏置电压V_b4，漏极输出所述限流电压V_limit，并分别连接所述第二十六NMOS管的漏极和所述第八电阻的第二端；

所述第二十六NMOS管的栅极输入所述第一控制信号ENB；

所述第六电容的第一端分别连接所述第七电阻的第二端和所述第八电阻的第一端，所述第七电阻的第一端连接所述功率管电路的输出端；

所述第二十五NMOS管的源极、所述第二十六NMOS管的源极和所述第六电容的第二端均连接所述地电位。

与现有技术相比，本发明的有益效果在于：

本发明的低功耗且快速瞬态响应的数控LDO电路，在启动阶段具有瞬态响应快，稳定时功耗低的特点，低功耗偏置电路保证了LDO电路的整体功率消耗低，功率管电路引入的前馈电容与限流保护电路相配合，进一步提高了电路的瞬态响应速度。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是本发明实施例提供的一种低功耗且快速瞬态响应的数控LDO电路的结构框图；

图2是本发明实施例提供的数控逻辑电路的示意图；

图3是本发明实施例提供的电路工作时序图；

图4是本发明实施例提供的第一运算放大器的电路图；

图5是本发明实施例提供的第二运算放大器的电路图；

图6是本发明实施例提供的频率补偿网络和共源极放大器的电路图；

图7是本发明实施例提供的低功耗偏置电路的示意图；

图8是本发明实施例提供的功率管电路、限流保护电路以及分压电阻电路的示意图；

图9是本发明实施例提供的低功耗且快速瞬态响应的数控LDO电路的整体电路图。

具体实施方式

为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种低功耗且快速瞬态响应的数控LDO电路进行详细说明。

有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。

实施例一

请参见图1，图1是本发明实施例提供的一种低功耗且快速瞬态响应的数控LDO电路的结构框图。如图所示，本实施例的低功耗且快速瞬态响应的数控LDO电路，其特征在于，包括：第一运算放大器1、第二运算放大器2、频率补偿网络3、共源极放大器4、功率管电路5、限流保护电路6、分压电阻电路7、低功耗偏置电路8和数控逻辑电路9。

其中，第一运算放大器1的反相输入端和第二运算放大器2的反相输入端均输入参考电压V_ref，第一运算放大器1的正相输入端和第二运算放大器2的正相输入端均输入反馈电压V_fb，第一运算放大器1的输出端和第二运算放大器2的输出端均连接频率补偿网络3的输入端。

在本实施例中，第一运算放大器1和第二运算放大器2用作误差放大器，令参考电压V_ref与反馈电压V_fb相等，进而使得功率管电路5输出端的输出电压V_out稳定。其中，第一运算放大器1具有功耗较高、瞬态响应快、开环增益低和共模抑制比高的特点，仅在LDO电路的启动阶段工作。第二运算放大器2具有功耗较低、瞬态响应慢、开环增益低和共模抑制比高的特点，在LDO电路稳定后开始工作。进而，使得LDO电路既可以达到较快的瞬态响应速度，又具有低功耗的特点。

进一步地，频率补偿网络3的输出端连接共源极放大器4的输入端；共源极放大器4的输出端连接功率管电路5的输入端。

在本实施例中，共源极放大器4分别与第一运算放大器1和第二运算放大器2构成两级放大器，用于弥补第一运算放大器1和第二运算放大器2开环增益低的缺点，增加了运算放大器整体的开环增益，使得参考电压V_ref与反馈电压V_fb精确相等。但与此同时，使得LDO电路的稳定性降低了，因此需要频率补偿网络3来提LDO高电路的稳定性。

频率补偿网络3用于调节LDO电路的零极点位置。在LDO电路的启动阶段，频率补偿网络3将主极点频率升高、提高工作带宽，加快LDO电路的瞬态响应速度。在LDO电路的稳定阶段，频率补偿网络3将主极点频率降低、减小工作带宽，增强电路的稳定性。

进一步地，功率管电路5的输出端输出电压V_out，并连接分压电阻电路7的输入端，分压电阻电路7输出反馈电压V_fb。限流保护电路6与功率管电路5连接，限流保护电路6用于限制功率管电路5的输出电流。

在本实施例中，功率管电路5用于输出稳定的电压V_out，并能提供大负载电流，功率管电路5具有静态电流小、负载调整率大、线性调整率大和效率高的特点。限流保护电路6用于限制功率管电路5的偏置电压，进而限制功率管的工作电流，避免输出较大的工作电流将功率管烧坏，提高LDO电路的可靠性。分压电阻电路7用于将输出电压V_out分压出一个反馈电压V_fb，令反馈电压V_fb作为第一运算放大器1和第二运算放大器2的一个输入信号。

进一步地，低功耗偏置电路8分别与第一运算放大器1、第二运算放大器2、共源极放大器4、功率管电路5和数控逻辑电路9连接，低功耗偏置电路8用于为各有源电路提供偏置电压和充电电流Ic，同时产生第一使能信号ENK。数控逻辑电路9的第一输入端输入第一使能信号ENK，第二输入端输入第二使能信号EN，输出端分别连接第一运算放大器1、第二运算放大器2、频率补偿网络3、功率管电路5、限流保护电路6和低功耗偏置电路8，数控逻辑电路9用于控制LDO电路的工作时序。

在本实施例中，低功耗偏置电路8包括启动电路801，其中，低功耗偏置电路8用于给各个有源电路提供1μA量级的偏置电流，启动电路801用于产生第一使能信号ENK给数控逻辑电路9。数控逻辑电路9用于控制LDO电路的工作时序，使得各模块电路既能正常工作，又能减少功耗。

进一步地，对本实施例的低功耗且快速瞬态响应的数控LDO电路的具体电路结构进行说明，需要说明的是电路中所有NMOS管的衬底均默认为连接地电位GND，说明书附图电路图中未标注NMOS管的衬底端。

请参见图2，图2是本发明实施例提供的数控逻辑电路的示意图，如图所示，本实施例的数控逻辑电路9包括第一反相器Inv1、第二反相器Inv2、第三反相器Inv3、第四反相器Inv4、第五反相器Inv5、第六反相器Inv6、第七反相器Inv7和与非门Nand1。

其中，第一反相器Inv1的输入端输入第二使能信号EN，输出端输出第一控制信号ENB，并连接与非门Nand1的第一输入端和第二反相器Inv2的输入端。第二反相器Inv2的输出端输出第二控制信号ENBB，并连接第三反相器Inv3的输入端。第三反相器Inv3的输出端连接第四反相器Inv4的输入端，第四反相器Inv4的输出端输出第三控制信号ENBBBB。第五反相器Inv5的输入端输入第一使能信号ENK，输出端连接与非门Nand1的第二输入端，与非门Nand1的输出端连接第六反相器Inv6的输入端。第六反相器Inv6的输出端输出第四控制信号ENKBBB，并连接第七反相器Inv7的输入端，第七反相器Inv7的输出端输出第五控制信号ENKBBBB。

进一步地，对本实施例的数控逻辑电路的工作时序进行说明，请参见图3，图3是本发明实施例提供的电路工作时序图。如图所示，当第二使能信号EN从低电平变成高电平时，LDO电路开始工作。第一控制信号ENB在第二使能信号EN的上升沿经历一个反相器延时后，从高电平信号变成一个低电平信号。此时，低功耗偏置电路8的启动电路801中的PMOS开关管导通、NMOS开关管关闭，启动电路801开始工作。限流保护电路6中的NMOS开关管关闭，限流保护电路处于待工作状态。

第二控制信号ENBB在第二使能信号EN的上升沿经历两个反相器延时后，从低电平信号变成一个高电平信号。此时，低功耗偏置电路8中除启动电路801以外的其余PMOS开关管关闭、NMOS开关管导通，低功耗偏置电路8开始工作。功率管电路5中的PMOS开关管关闭，功率管电路开始工作。同时，限流保护电路6和第一运算放大器1开始工作。

第三控制信号ENBBBB在第二使能信号EN的上升沿经历四个反相器延时后，从低电平信号变成一个高电平信号。此时，第二运算放大器2中的PMOS开关管关闭，第二运算放大器2开始工作。低功耗偏置电路8的启动电路801输出的第一使能信号ENK在第二控制信号ENBB上升沿后的一段时间(低功耗偏置电路8的启动电路801中的电容充电完成时间)内，从高电平信号变成一个低电平信号。

第四控制信号ENKBBB在低功耗偏置电路8输出的第一使能信号ENK的上升沿经历三个反相器延时后，从低电平信号变成一个高电平信号。此时，第一运算放大器1的部分NMOS开关管导通，第一运算放大器1停止工作。

第五控制信号ENKBBBB在低功耗偏置电路8输出的第一使能信号ENK的上升沿经历四个反相器延时后，从高电平信号变成一个低电平信号。此时，第一运算放大器1的PMOS开关管导通，其余NMOS开关管关闭。此后，LDO电路进入稳定工作状态。

进一步地，请参见图4，图4是本发明实施例提供的第一运算放大器的电路图。如图所示，本实施例的第一运算放大器1包括：第一NMOS管Mn1、第二NMOS管Mn2、第三NMOS管Mn3、第四NMOS管Mn4、第五NMOS管Mn5、第六NMOS管Mn6、第七NMOS管Mn7、第一PMOS管Mp1、第二PMOS管Mp2、第三PMOS管Mp3、第四PMOS管Mp4、第五PMOS管Mp5、第六PMOS管Mp6。

其中，第一NMOS管Mn1的栅极输入参考电压V_ref，漏极分别连接第一PMOS管Mp1的漏极和栅极、第二PMOS管Mp2的栅极和第五PMOS管Mp5的漏极，源极分别连接第二NMOS管Mn2的源极和第五NMOS管Mn5的漏极；第二NMOS管Mn2的栅极输入反馈电压V_fb，漏极分别连接第四PMOS管Mp4的漏极和栅极、第三PMOS管Mp3的栅极和第六PMOS管Mp6的漏极。

第三NMOS管Mn3的源极连接地电位GND，栅极分别连接其漏极、第七NMOS管Mn7的漏极、第四NMOS管Mn4的栅极和第二PMOS管Mp2的漏极；第四NMOS管Mn4的源极连接地电位GND，漏极连接第六NMOS管Mn6的源极。

第五NMOS管Mn5的栅极输入第一偏置电压V_b1，源极连接地电位GND。第六NMOS管Mn6的栅极输入第五控制信号ENKBBBB，漏极作为第一运算放大器1的输出端输出电压V_out1，并连接第三PMOS管Mp3的漏极。第七NMOS管Mn7的栅极输入第四控制信号ENKBBB，源极连接地电位GND。

第一PMOS管Mp1的源极和衬底、第二PMOS管Mp2的源极和衬底、第三PMOS管Mp3的源极和衬底、第四PMOS管Mp4的源极和衬底、第五PMOS管Mp5的源极和衬底以及第六PMOS管Mp6的源极和衬底均连接电源电压VDD。第五PMOS管Mp5的栅极和第六PMOS管Mp6的栅极均输入第五控制信号ENKBBBB。

在本实施例中，第六NMOS管Mn6、第七NMOS管Mn7、第五PMOS管Mp5和第六PMOS管Mp6均为开关管，第五NMOS管Mn5为偏置电流管(提供1μA量级的电流)，第一NMOS管Mn1、第二NMOS管Mn2、第三NMOS管Mn3、第四NMOS管Mn4、第五NMOS管Mn5、第一PMOS管Mp1、第二PMOS管Mp2、第三PMOS管Mp3和第四PMOS管Mp4构成了对称性运算放大器。

该种运算放大器具有工作带宽大、共模抑制比高但开环增益低的特点。因此，本实例在后面级联了一个共源极放大器4来提高运算放大器的整体增益。仅在PMOS开关管关闭、NMOS开关管导通时，第一运算放大器1才处于工作状态。由于第一运算放大器1的偏置电流是第二运算放大器2的10倍左右，因此，第一运算放大器1可以提供较大压摆率，对频率补偿网络3中的电容进行迅速充电，加快了LDO电路的瞬态响应。而为了减少功耗，当低功耗偏置电路8启动完成之后，PMOS开关管导通、NMOS开关管关闭，此时，第一运算放大器1停止工作，LDO电路处于稳定状态。

进一步地，请参见图5，图5是本发明实施例提供的第二运算放大器的电路图。如图所示，本实施例的第二运算放大器2包括：第八NMOS管Mn8、第九NMOS管Mn9、第十NMOS管Mn10、第十一NMOS管Mn11、第十二NMOS管Mn12、第七PMOS管Mp7、第八PMOS管Mp8、第九PMOS管Mp9、第十PMOS管Mp10、第十一PMOS管Mp11、第十二PMOS管Mp12。

其中，第八NMOS管Mn8的栅极输入参考电压V_ref，漏极分别连接第七PMOS管Mp7的漏极和栅极、第八PMOS管Mp8的栅极和第十二PMOS管Mp12的漏极，源极分别连接第九NMOS管Mn9的源极和第十二NMOS管Mn12的漏极；第九NMOS管Mn9的栅极输入反馈电压V_fb，漏极分别连接第九PMOS管Mp9的栅极以及第十PMOS管Mp10的漏极和栅极。

第十NMOS管Mn10的源极连接地电位GND，栅极分别连接其漏极、第十一NMOS管Mn11的栅极和第八PMOS管Mp2的漏极；第十一NMOS管Mn11的源极连接地电位GND，漏极连接第十一PMOS管Mp11的漏极。

第十二NMOS管Mn12的栅极输入第一偏置电压V_b1，源极连接地电位GND。第十一PMOS管Mp11的栅极作为第二运算放大器2的输出端输出电压V_out1，并分别连接其源极和第九PMOS管Mp9的漏极，第十一PMOS管Mp11的衬底连接输出电压V_out。

第十二PMOS管Mp12的栅极输入第三控制信号ENBBBB。第七PMOS管Mp7的源极和衬底、第八PMOS管Mp8的源极和衬底、第九PMOS管Mp9的源极和衬底、第十PMOS管Mp10的源极和衬底以及第十二PMOS管Mp12的源极和衬底均连接输出电压V_out。

在本实施例中，第十二PMOS管Mp12为开关管，第十二NMOS管Mn12为偏置电流管，第十一PMOS管Mp11用作有源电阻进行分压，第八NMOS管Mn8、第九NMOS管Mn9、第十NMOS管Mn10、第十一NMOS管Mn11、第十二NMOS管Mn12、第七PMOS管Mp7、第八PMOS管Mp8、第九PMOS管Mp9、第十PMOS管Mp10和第十一PMOS管Mp11构成了对称性运算放大器，仅在PMOS开关管关闭时，第二运算放大器2才开始工作。第二运算放大器2与第一运算放大器1的结构基本相似，区别在于第二运算放大器2的晶体管尺寸较小，NMOS偏置电流管提供的电流(约为第一运算放大器1的偏置电流的十分之一)较小，且电源电压是LDO电路的输出电压V_out，以此达到减小功耗的目的。

进一步地，请参见图6，图6是本发明实施例提供的频率补偿网络和共源极放大器的电路图。如图所示，本实施例的频率补偿网络3包括第一电阻R1、第二电阻R2、第十三NMOS管Mn13和第一电容C1，共源极放大器4包括第十四NMOS管Mn14和第十三PMOS管Mp13。

其中，第十三NMOS管Mn13的栅极输入第五控制信号ENKBBBB，漏极输入第一运算放大器1和第二运算放大器2的输出电压V_out1，并连接第十四NMOS管Mn14的栅极。

第一电阻R1串接在第十三NMOS管Mn13的源极与地电位GND之间，第二电阻R2串接在第十三NMOS管Mn13的漏极与地电位GND之间，第一电容C1串接在第十四NMOS管Mn14的栅极和漏极之间，第十四NMOS管Mn14的源极连接地电位GND。

第十三PMOS管Mp13的栅极输入第二偏执电压V_b2，漏极作为共源极放大器4的输出端输出电压V_out2，并连接第十四NMOS管Mn14的漏极，第十三PMOS管Mp13的源极和衬底均连接电源电压VDD。

在本实施例中，第十三NMOS管Mn13为开关管，第一电阻R1为小电阻，第二电阻R2为大电阻，第一电容C1作为补偿电容。通常补偿电容越大，则电路稳定性越好，但瞬态响应会变差。当第一运算放大器1处于工作状态时，频率补偿网络3的NMOS开关管导通，此时，第一电阻R1与第二电阻R2并联形成一个更小的电阻。电阻的减小使得节点Nc引入的主极点频率向高频移动，电路的带宽得到增大，进一步加快了LDO电路的瞬态响应。但这会降低电路的稳定性，因此，在第一运算放大器1停止工作后，需要将频率补偿网络3的NMOS开关管关闭，电阻增大使得主极点频率向低频移动，进而增加电路的稳定性。

综上所述，频率补偿网3既在启动阶段加快了电路的瞬态响应，又在稳定阶段增加了电路的稳定性。共源极放大器4具有高增益和宽摆幅的特点，弥补了第一运算放大器1和第二运算放大器2开环增益低的缺点。

进一步地，请参见图7，图7是本发明实施例提供的低功耗偏置电路的示意图。如图所示，本实施例的低功耗偏置电路8包括启动电路801和主体电路，其中，主体电路包括第十四PMOS管Mp14、第十五PMOS管Mp15、第十六PMOS管Mp16、第十七PMOS管Mp17、第十八PMOS管Mp18、第十九PMOS管Mp19、第二十六PMOS管Mp26、第十五NMOS管Mn15、第十六NMOS管Mn16、第十七NMOS管Mn17、第十九NMOS管Mn19、第二十NMOS管Mn20和第三电阻R3。启动电路801包括第二十PMOS管Mp20、第二十一PMOS管Mp21、第二十一NMOS管Mn21、第八反相器Inv8、第二电容C2、第三电容C3和三极管BJT1。

具体地，第十四PMOS管Mp14的栅极输出第二偏置电压V_b2，并分别连接其漏极、第十五NMOS管Mn15的漏极、第十九PMOS管Mp19的漏极、第十五PMOS管Mp15的栅极、第十六PMOS管Mp16的栅极、第十七PMOS管Mp17的栅极和第十八PMOS管Mp18的栅极。第十五NMOS管Mn15的栅极输出第三偏置电压V_b3，并分别连接第十六NMOS管Mn16的栅极和源极、第十五PMOS管Mp15的漏极、第二十一PMOS管Mp21的漏极，第三电容C3的第一端、第三电阻R3的第一端、三极管BJT1的发射极。

第十五NMOS管Mn15的源极连接第十九NMOS管Mn19的漏极，第十九NMOS管Mn19的栅极输入第二控制信号ENBB，第十九NMOS管Mn19的源极连接第十六NMOS管Mn16的漏极。第十六PMOS管Mp16的漏极分别连接第二十六PMOS管Mp26的栅极、第二十PMOS管Mp20的栅极、第二十一NMOS管Mn21的漏极、第二电容C2的第一端和第八反相器Inv8的输入端，第八反相器Inv8的输出端输出第一使能信号ENK。

第十七PMOS管Mp17的漏极连接第二十六PMOS管Mp26的源极，第二十六PMOS管Mp26的漏极输出充电电流Ic，在本实施例中，充电电流Ic流向第一电容C1(补偿电容)。第十八PMOS管Mp18的漏极输出第一偏置电压V_b1，并分别连接第十七NMOS管Mn17的漏极和栅极以及第二十NMOS管Mn20的漏极。第二十NMOS管Mn20的栅极、第二十一PMOS管Mp21的栅极、第二十一NMOS管Mn21的栅极均输入第一控制信号ENB。第二十PMOS管Mp20的漏极连接第二十一PMOS管Mp21的源极。

第二十一PMOS管Mp21的衬底和第二十六PMOS管Mp26的衬底均连接电源电压VDD，第十四PMOS管Mp14的源极和衬底、第十五PMOS管Mp15的源极和衬底、第十六PMOS管Mp16的源极和衬底、第十七PMOS管Mp17的源极和衬底、第十八PMOS管Mp18的源极和衬底、第十九PMOS管Mp19的源极和衬底以及第二十PMOS管Mp20的源极和衬底均连接电源电压VDD。第三电阻R3的第二端、三极管BJT1的基极与集电极、第二电容C2的第二端、第三电容C3的第二端、第十七NMOS管Mn17的源极、第二十NMOS管Mn20的源极以及第二十一NMOS管Mn21的源极均连接地电位GND。

在本实施例中，第十九PMOS管Mp19、第十九NMOS管Mn19、第二十NMOS管Mn20和第二十一NMOS管Mn21为开关管，第十五NMOS管Mn15为深N阱管，与第十六NMOS管Mn16一起构成共源共栅结构，以此来提高镜像偏置电流的精度。

低功耗偏置电路8的启动电路801的工作原理为：最初，第二十一NMOS管Mn21导通，第二十一PMOS管Mp21关闭，第二电容C2的上极板释放电荷，节点Vs被下拉至地电位GND，第二十PMOS管Mp20和第二十六PMOS管Mp26导通。之后，当第二十一PMOS管Mp21导通，第二十一NMOS管Mn21关闭时，第二十PMOS管Mp20开始对第三电容C3充电，导致节点的V_j电压升高。当节点V_j电压升高至三极管BJT1的开启阈值电压(550mV左右)后，三极管BJT1开始导通。当第二十PMOS管Mp20的漏极电流与三极管BJT1的发射级电流相同时，节点V_j电压不再升高，此时，节点V_j电压约为650mV左右，启动电路801达到动态平衡。再之后，第十九PMOS管Mp19关闭，第十九NMOS管Mn19导通，第二十NMOS管Mn20关闭，低功耗偏置电路8进入工作状态，此时，第二十六PMOS管Mp26开始给第一电容C1输出充电电流Ic，以提高电路的瞬态响应，且第一运算放大器1开始工作。

低功耗偏置电路的主体电路工作原理为：第十四PMOS管Mp14、第十五NMOS管Mn15、第十六NMOS管Mn16、第十九NMOS管Mn19和第三电阻R3用于产生基准电流。节点V_j电压使得第十五NMOS管Mn15和第十六NMOS管Mn16处于亚阈值区，以此产生1μA量级的基准电路，属于低功耗偏置电路。第十五PMOS管Mp15给三极管BJT1提供镜像偏置电流，此时，第十四PMOS管Mp14、第十五PMOS管Mp15、第十五NMOS管Mn15、第十六NMOS管Mn16、三级管BJT1和第三电阻R3形成一个正反馈回路。当第十五PMOS管Mp15提供的镜像电流流过三极管BJT1所引起的节点V_j电压恰好可以使得第十五PMOS管Mp15产生相同的镜像电流时，正反馈回路达到稳态，并向外提供稳定的镜像偏置电流。

第十八PMOS管Mp18与第十七NMOS管Mn17给第一运算放大器1和第二运算放大器2提供第一偏置电压V_b1。第十六PMOS管Mp16提供镜像电流给第二电容C2充电，使得节点Vs电压不断升高，进而第二十PMOS管Mp20和第二十六PMOS管Mp26关闭，启动电路801停止工作。

同时，随着节点Vs电压不断升高，第八反相器Inv8会令使第一能信号ENK产生一个下降沿。在第一使能信号ENK的下降沿经历三个反相器延时后，第一运算放大器1停止工作。

进一步地，请参见图8，8是本发明实施例提供的功率管电路、限流保护电路以及分压电阻电路的示意图。如图所示，本实施例的功率管电路5包括：第二十二PMOS管Mp22、第二十三PMOS管Mp23、第二十四PMOS管Mp24、第二十五PMOS管Mp25、第二十二NMOS管Mn22、第二十三NMOS管Mn23、第二十四NMOS管Mn24、第四电阻R4、第五电阻R5、第六电阻R6、第四电容C4和第五电容C5。

具体地，第二十二NMOS管Mn22的栅极输入第三偏置电压V_b3，漏极输出第四偏置电压V_b4，并分别连接第二十四PMOS管Mp24的漏极和第四电容C4的第二端。第四电阻R4串接在第二十二NMOS管Mn22的源极与地电位GND之间。

第二十四PMOS管Mp24的栅极输入共源极放大器4的输出电压V_out2，源极作为功率管电路5的输出端输出电压V_out，并分别连接第二十四PMOS管Mp24的衬底、第六电阻R6的第二端、第四电容C4的第一端、第五电容C5的第一端和第二十三NMOS管Mn23的栅级。第五电容C5的第二端连接地电位GND，第六电阻R6的第一端连接第二十二PMOS管Mp22的漏极。

第二十二PMOS管Mp22的栅极分别连接第二十三PMOS管Mp23的栅极和漏极、第二十五PMOS管Mp25的漏极和第五电阻R5的第一端。第二十二PMOS管Mp22的源极和衬底、第二十三PMOS管Mp23的源极和衬底和第二十五PMOS管Mp25的源极和衬底均连接电源电压VDD。第二十五PMOS管Mp25的栅极输入第二控制信号ENBB。

第二十三NMOS管Mn23的漏极连接第五电阻R5的第二端，源极连接第二十四NMOS管Mn24的漏极。第二十四NMOS管Mn24的栅极输入限流保护电路6的输出限流电压V_limit，源极连接地电位GND。

进一步地，本实施例的限流保护电路6包括第二十五NMOS管Mn25、第二十六NMOS管Mn26、第七电阻R7、第八电阻R8和第六电容C6。其中，第二十五NMOS管Mn25的栅极输入第四偏置电压V_b4，漏极输出限流电压V_limit，并分别连接第二十六NMOS管Mn26的漏极和第八电阻R8的第二端。第二十六NMOS管Mn26的栅极输入第一控制信号ENB。第六电容C6的第一端分别连接第七电阻R7的第二端和第八电阻R8的第一端，第七电阻R7的第一端连接功率管电路5的输出端。第二十五NMOS管Mn25的源极、第二十六NMOS管Mn26的源极和第六电容C6的第二端均连接地电位GND。

进一步地，本实施例的分压电阻电路7包括第九电阻R9和第十电阻R10，其中，第九电阻R9和第十电阻R10依次串接在第二十四PMOS管Mp24的源极和地电位GND之间，第九电阻R9和第十电阻R10之间的节点作为分压电阻电路7的输出端输出反馈电压V_fb。

在本实施例中，第二十五PMOS管Mp25、第二十三NMOS管Mn23和第二十六NMOS管Mn26为开关管，第二十四PMOS管Mp24为功率管。

功率管电路5的工作原理为：第二十五PMOS管Mp25关闭时，功率管电路5开始工作。第二十二NMOS管Mn22的栅极输入第三偏置电压V_b3，与第四电阻R4一起给第二十四PMOS管Mp24提供偏置电流。由于偏置电压V_b3较小，使得第二十二NMOS管Mn22处于亚阈值区，只产生1μA量级的低功耗静态电流，以此来提高功率管的效率。

第二十四PMOS管Mp24的栅极连接共源极放大器4的输出电压V_out2，源极连接输出电压V_out，第二十四PMOS管Mp24是一个源极跟随器，可作为缓冲级电路，具有较小的输出阻抗，可以扩大电路带宽，提高瞬态响应速度。第二十二NMOS管Mn22的漏极输出限流保护电路的第四偏置电压V_b4，第二十三NMOS管Mn23用于防止功率管电路的输出短路，当输出电压V_out低于第二十三NMOS管Mn23的导通阈值电压时，第二十四NMOS管Mn24关闭，功率管电路5停止工作。

第二十二PMOS管Mp22、第二十三PMOS管Mp23、第六电阻R6和第五电阻R5用于给第二十四PMOS管Mp24提供静态电流，给第四电容C4和第五电容C5提供充电电流以及给负载提供输出电流。第二十四NMOS管Mn24的栅极连接限流电压V_limit，用于限制功率管电路5的输出负载电流，提高功率管电路5的可靠性。

第四电容C4和第五电容C5用作负载电容，既可以提供较大的负载电流，又可以使得输出电压V_out更稳定。同时，第四电容C4也可作为一个前馈电容，使得输出电压V_out的变化快速反应到第四偏置电压V_b4上，进而提高功率管电路5的瞬态响应速度。

限流保护电路6的工作原理为：当第二十六NMOS管Mn26关闭时，限流保护电路6开始工作。第二十五NMOS管Mn25的栅极连接功率管电路5输出的第四偏置电压V_b4，用于产生偏置电流I_limit，且第四偏置电压V_b4越小则产生的偏置电流I_limit就越小。在极限情况下，第四偏置电压V_b4的电压可低至小于第二十五NMOS管Mn25的开启阈值电压，即偏置电流I_limit存在最小值0，从而限流电压V_limit的最大值为输出电压V_out。限流电压V_limit为第二十四NMOS管Mn24提供偏置电压，且限流电压V_limit越大，则功率管电路5的输出电流就越大。由于限流电压V_limit存在最大值V_out，因此限流电路6限制了第二十二PMOS管Mp22所能输出的最大负载电流，从而提高了电路的稳定性。

请结合参见图9，图9是本发明实施例提供的低功耗且快速瞬态响应的数控LDO电路的整体电路图，图中未示出数控逻辑电路9的具体结构，其各部分连接关系如上所述，在此不再赘述。

本实施例的低功耗且快速瞬态响应的数控LDO电路，在启动阶段具有瞬态响应快，稳定时功耗低的特点，低功耗偏置电路保证了LDO电路的整体功率消耗低，功率管电路引入的前馈电容与限流保护电路相配合，进一步提高了电路的瞬态响应速度。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (2)

1.一种低功耗且快速瞬态响应的数控LDO电路，其特征在于，包括：第一运算放大器(1)、第二运算放大器(2)、频率补偿网络(3)、共源极放大器(4)、功率管电路(5)、限流保护电路(6)、分压电阻电路(7)、低功耗偏置电路(8)和数控逻辑电路(9)，其中，

所述第一运算放大器(1)的反相输入端和所述第二运算放大器(2)的反相输入端均输入参考电压V_ref，所述第一运算放大器(1)的正相输入端和所述第二运算放大器(2)的正相输入端均输入反馈电压V_fb，所述第一运算放大器(1)的输出端和所述第二运算放大器(2)的输出端均连接所述频率补偿网络(3)的输入端；

所述频率补偿网络(3)的输出端连接所述共源极放大器(4)的输入端，所述频率补偿网络(3)用于调节LDO电路的零极点位置；

所述共源极放大器(4)的输出端连接所述功率管电路(5)的输入端和所述低功耗偏置电路(8)输出的充电电流Ic，所述共源极放大器(4)分别与所述第一运算放大器(1)和所述第二运算放大器(2)构成两级放大器，使得参考电压V_ref与反馈电压V_fb相等；

所述功率管电路(5)的输出端输出电压V_out，并连接所述分压电阻电路(7)的输入端，所述分压电阻电路(7)输出反馈电压V_fb；

所述限流保护电路(6)与所述功率管电路(5)连接，所述限流保护电路(6)用于限制所述功率管电路(5)的输出电流；

所述低功耗偏置电路(8)分别与所述第一运算放大器(1)、所述第二运算放大器(2)、所述共源极放大器(4)、所述功率管电路(5)和所述数控逻辑电路(9)连接，所述低功耗偏置电路(8)用于为各有源电路提供偏置电压和充电电流Ic，同时产生第一使能信号ENK；

所述数控逻辑电路(9)的第一输入端输入第一使能信号ENK，第二输入端输入第二使能信号EN，输出端分别连接所述第一运算放大器(1)、所述第二运算放大器(2)、所述频率补偿网络(3)、所述功率管电路(5)、所述限流保护电路(6)和所述低功耗偏置电路(8)，所述数控逻辑电路(9)用于控制LDO电路的工作时序；

所述数控逻辑电路(9)包括第一反相器(Inv1)、第二反相器(Inv2)、第三反相器(Inv3)、第四反相器(Inv4)、第五反相器(Inv5)、第六反相器(Inv6)、第七反相器(Inv7)和与非门(Nand1)，其中，所述第一反相器(Inv1)的输入端输入第二使能信号EN，输出端输出第一控制信号ENB，并连接所述与非门(Nand1)的第一输入端和所述第二反相器(Inv2)的输入端；所述第二反相器(Inv2)的输出端输出第二控制信号ENBB，并连接所述第三反相器(Inv3)的输入端；所述第三反相器(Inv3)的输出端连接所述第四反相器(Inv4)的输入端，所述第四反相器(Inv4)的输出端输出第三控制信号ENBBBB；所述第五反相器(Inv5)的输入端输入第一使能信号ENK，输出端连接所述与非门(Nand1)的第二输入端，所述与非门(Nand1)的输出端连接所述第六反相器(Inv6)的输入端；所述第六反相器(Inv6)的输出端输出第四控制信号ENKBBB，并连接所述第七反相器(Inv7)的输入端，所述第七反相器(Inv7)的输出端输出第五控制信号ENKBBBB；

所述低功耗偏置电路(8)包括启动电路(801)和主体电路，所述主体电路包括第十四PMOS管(Mp14)、第十五PMOS管(Mp15)、第十六PMOS管(Mp16)、第十七PMOS管(Mp17)、第十八PMOS管(Mp18)、第十九PMOS管(Mp19)、第二十六PMOS管(Mp26)、第十五NMOS管(Mn15)、第十六NMOS管(Mn16)、第十七NMOS管(Mn17)、第十九NMOS管(Mn19)、第二十NMOS管(Mn20)和第三电阻(R3)；所述启动电路(801)包括第二十PMOS管(Mp20)、第二十一PMOS管(Mp21)、第二十一NMOS管(Mn21)、第八反相器(Inv8)、第二电容(C2)、第三电容(C3)和三极管(BJT1)；

其中，所述第十四PMOS管(Mp14)的栅极输出第二偏置电压V_b2，并分别连接其漏极、所述第十五NMOS管(Mn15)的漏极、所述第十九PMOS管(Mp19)的漏极、所述第十五PMOS管(Mp15)的栅极、所述第十六PMOS管(Mp16)的栅极、所述第十七PMOS管(Mp17)的栅极和所述第十八PMOS管(Mp18)的栅极；

所述第十五NMOS管(Mn15)的栅极输出第三偏置电压V_b3，并分别连接所述第十六NMOS管(Mn16)的栅极和源极、所述第十五PMOS管(Mp15)的漏极、所述第二十一PMOS管(Mp21)的漏极，所述第三电容(C3)的第一端、所述第三电阻(R3)的第一端、所述三极管(BJT1)的发射极；

所述第十五NMOS管(Mn15)的源极连接所述第十九NMOS管(Mn19)的漏极，所述第十九NMOS管(Mn19)的栅极输入所述第二控制信号ENBB，所述第十九NMOS管(Mn19)的源极连接所述第十六NMOS管(Mn16)的漏极；

所述第十六PMOS管(Mp16)的漏极分别连接所述第二十六PMOS管(Mp26)的栅极、所述第二十PMOS管(Mp20)的栅极、所述第二十一NMOS管(Mn21)的漏极、所述第二电容(C2)的第一端和所述第八反相器(Inv8)的输入端，所述第八反相器(Inv8)的输出端输出所述第一使能信号ENK；

所述第十七PMOS管(Mp17)的漏极连接所述第二十六PMOS管(Mp26)的源极，所述第二十六PMOS管(Mp26)的漏极输出充电电流Ic；

所述第十八PMOS管(Mp18)的漏极输出第一偏置电压V_b1，并分别连接所述第十七NMOS管(Mn17)的漏极和栅极以及所述第二十NMOS管(Mn20)的漏极；

所述第二十NMOS管(Mn20)的栅极、所述第二十一PMOS管(Mp21)的栅极、所述第二十一NMOS管(Mn21)的栅极均输入所述第一控制信号ENB；

所述第二十PMOS管(Mp20)的漏极连接所述第二十一PMOS管(Mp21)的源极；

所述第二十一PMOS管(Mp21)的衬底和所述第二十六PMOS管(Mp26)的衬底均连接电源电压(VDD)，所述第十四PMOS管(Mp14)的源极和衬底、所述第十五PMOS管(Mp15)的源极和衬底、所述第十六PMOS管(Mp16)的源极和衬底、所述第十七PMOS管(Mp17)的源极和衬底、所述第十八PMOS管(Mp18)的源极和衬底、所述第十九PMOS管(Mp19)的源极和衬底以及所述第二十PMOS管(Mp20)的源极和衬底均连接所述电源电压(VDD)；

所述第十九PMOS管(Mp19)的栅极输入所述第二控制信号ENBB；

所述第三电阻(R3)的第二端、所述三极管(BJT1)的基极与集电极、所述第二电容(C2)的第二端、所述第三电容(C3)的第二端、所述第十七NMOS管(Mn17)的源极、所述第二十NMOS管(Mn20)的源极以及所述第二十一NMOS管(Mn21)的源极均连接地电位(GND)；

所述功率管电路(5)包括：第二十二PMOS管(Mp22)、第二十三PMOS管(Mp23)、第二十四PMOS管(Mp24)、第二十五PMOS管(Mp25)、第二十二NMOS管(Mn22)、第二十三NMOS管(Mn23)、第二十四NMOS管(Mn24)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第四电容(C4)和第五电容(C5)，其中，

所述第二十二NMOS管(Mn22)的栅极输入所述第三偏置电压V_b3，漏极输出第四偏置电压V_b4，并分别连接所述第二十四PMOS管(Mp24)的漏极和所述第四电容(C4)的第二端；所述第四电阻(R4)串接在所述第二十二NMOS管(Mn22)的源极与所述地电位(GND)之间；所述第二十四PMOS管(Mp24)的栅极输入所述共源极放大器(4)的输出电压V_out2，源极作为所述功率管电路(5)的输出端输出电压V_out，并分别连接所述第二十四PMOS管(Mp24)的衬底、所述第六电阻(R6)的第二端、所述第四电容(C4)的第一端、所述第五电容(C5)的第一端和所述第二十三NMOS管(Mn23)的栅级；所述第五电容(C5)的第二端连接所述地电位(GND)，所述第六电阻(R6)的第一端连接所述第二十二PMOS管(Mp22)的漏极；所述第二十二PMOS管(Mp22)的栅极分别连接所述第二十三PMOS管(Mp23)的栅极和漏极、所述第二十五PMOS管(Mp25)的漏极和所述第五电阻(R5)的第一端；所述第二十二PMOS管(Mp22)的源极和衬底、所述第二十三PMOS管(Mp23)的源极和衬底和所述第二十五PMOS管(Mp25)的源极和衬底均连接所述电源电压(VDD)；所述第二十五PMOS管(Mp25)的栅极输入所述第二控制信号ENBB；所述第二十三NMOS管(Mn23)的漏极连接所述第五电阻(R5)的第二端，源极连接所述第二十四NMOS管(Mn24)的漏极；所述第二十四NMOS管(Mn24)的栅极输入所述限流保护电路(6)的输出限流电压V_limit，源极连接所述地电位(GND)。

2.根据权利要求1所述的低功耗且快速瞬态响应的数控LDO电路，其特征在于，所述限流保护电路(6)包括第二十五NMOS管(Mn25)、第二十六NMOS管(Mn26)、第七电阻(R7)、第八电阻(R8)和第六电容(C6)，其中，

所述第二十五NMOS管(Mn25)的栅极输入所述第四偏置电压V_b4，漏极输出所述限流电压V_limit，并分别连接所述第二十六NMOS管(Mn26)的漏极和所述第八电阻(R8)的第二端；

所述第二十六NMOS管(Mn26)的栅极输入所述第一控制信号ENB；

所述第六电容(C6)的第一端分别连接所述第七电阻(R7)的第二端和所述第八电阻(R8)的第一端，所述第七电阻(R7)的第一端连接所述功率管电路(5)的输出端；

所述第二十五NMOS管(Mn25)的源极、所述第二十六NMOS管(Mn26)的源极和所述第六电容(C6)的第二端均连接所述地电位(GND)。

Images