CN114156190A - 一种封装用治具及电路元器件的封装方法 - Google Patents
一种封装用治具及电路元器件的封装方法 Download PDFInfo
- Publication number
- CN114156190A CN114156190A CN202111452795.6A CN202111452795A CN114156190A CN 114156190 A CN114156190 A CN 114156190A CN 202111452795 A CN202111452795 A CN 202111452795A CN 114156190 A CN114156190 A CN 114156190A
- Authority
- CN
- China
- Prior art keywords
- jig
- packaging
- circuit component
- glue
- hollowed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000003292 glue Substances 0.000 claims description 56
- 238000003466 welding Methods 0.000 claims description 12
- 238000001035 drying Methods 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本申请提供了一种封装用治具及电路元器件的封装方法，用于封装电路元器件，包括治具板，所述治具板的长度方向上设有若干个镂空部，所述镂空部呈阵列排列，所述镂空部的尺寸与所述电路元器件的尺寸相对应。通过本申请的治具可以直接对电路元器件灌胶封装，在实际生产中可以根据电路元器件的形状、尺寸和数量来选择不同的治具，有效提升生产效率。
Description
技术领域
本申请涉及封装技术领域，特别是一种封装用治具及电路元器件的封装方法。
背景技术
集成电路(Integrated Circuit，缩写为IC)是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装成为具有所需电路功能的微型结构。
电路元器件封装是指将电路元器件用树脂灌胶烘干固化在集成电路板上，封装对电路元器件起着固定、密封、保护芯片等方面的作用，能够提升集成电路的寿命。
现有的电路元器件封装方法为将电路元器件灌胶烘烤，最后进行切割和焊接，步骤繁琐，生产效率低。
发明内容
鉴于所述问题，提出了本申请以便提供克服所述问题或者至少部分地解决所述问题的一种封装用治具及电路元器件的封装方法，包括：
一种封装用治具，用于封装电路元器件，包括治具板，所述治具板的长度方向上设有若干个镂空部，所述镂空部呈阵列排列，所述镂空部的尺寸与所述电路元器件的尺寸相对应。
进一步地，所述治具的长大于所述镂空部的长，所述治具的宽大于所述镂空部的宽，所述治具的厚度等于所述镂空部的深度。
进一步地，所述镂空部之间间隔分布。
进一步地，所述镂空部的形状包括三角形、圆形、四边或以上的多边形。
进一步地，所述镂空部的一端平齐。
进一步地，所述镂空部的深度大于所述电路元器件的厚度。
进一步地，所述镂空部的面积大于所述电路元器件的面积。
本申请还提供一种电路元器件的封装方法，基于上述的封装用治具，包括步骤：
将未灌胶的电路元器件焊接到集成电路板板上；
依据预设规则选取封装用治具；其中，所述治具的镂空部的尺寸与所述电路元器件的尺寸相对应；
将所述治具放置在所述电路元器件所需灌胶的区域；
通过预设的封装用治具对所述未灌胶的所述电路元器件用胶水进行灌胶；
按预设烘烤条件烘干固化所述胶水后将所述治具板取下。
本申请具有以下优点：
在本申请的实施例中，包括治具板，所述治具板的长度方向上设有若干个镂空部，所述镂空部呈阵列排列，所述镂空部的尺寸与所述电路元器件的尺寸相对应。通过本申请的治具可以直接对电路元器件灌胶封装，在实际生产中可以根据电路元器件的形状、尺寸和数量来选择不同的治具，有效提升生产效率。
附图说明
为了更清楚地说明本申请的技术方案，下面将对本申请的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的一种封装用治具的第一结构示意图；
图2是本申请一实施例提供的一种封装用治具的第二结构示意图；
图3是本申请一实施例提供的一种封装用治具的第三结构示意图；
图4是本申请一实施例提供的一种封装用治具的第四结构示意图；
图5是本申请一实施例提供的一种电路元器件的封装方法的步骤流程图；
图6是本申请一实施例提供的一种集成电路的结构示意图。
附图标记说明如下：
1、治具板；2、镂空部；3、集成电路板；4、RGB控制芯片；5、第一电路元器件；6、第二电路元器件；7、第三电路元器件；8、第一引脚；9、第二引脚；10、凸起；11、缺口。
具体实施方式
为使本申请的所述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参照图1-4，示出了本申请一实施例提供的一种封装用治具的结构示意图，包括治具板1，所述治具板1的长度方向上设有若干个镂空部2，所述镂空部2呈阵列排列，所述镂空部的尺寸与所述电路元器件的尺寸相对应。
需要说明的是，所述镂空部的尺寸与所述电路元器件的尺寸相对应的方式可以为能够将所述电路元器件的正表面穿过所述镂空部2，且所述镂空部2至少留有2mm的缝隙，以便在灌胶时，可以从侧缝中将胶水灌入到所述电路元器件的表面。所述电路元器件的形状和尺寸不固定，所述镂空部2的尺寸可根据需要依据所述电路元器件的尺寸数据进行设计。
作为一种示例，当所述电路元器件为长方形时，所述镂空部2的深度大于所述电路元器件的厚度，所述镂空部2的宽大于所述电路元器件的宽2mm，且所述镂空部2的长大于所述电路元器件的长6mm。
所述镂空部2呈阵列排列，优选地，若干个所述镂空部2在所述治具板1的长度方向上呈一列多行分布，若干个所述镂空部2在所述治具板1的长度方向上也可呈两列多行或三列多行分布，本实施例对此并不具体限制。
在本申请的实施例中，包括治具板1，所述治具板1的长度方向上设有若干个镂空部2，所述镂空部2呈阵列排列，所述镂空部的尺寸与所述电路元器件的尺寸相对应。通过本申请的治具可以直接对电路元器件灌胶封装，在实际生产中可以根据电路元器件的形状、尺寸和数量来选择不同的治具，有效提升生产效率。
下面，将对本示例性实施例中一种封装用治具作进一步地说明。
在本申请一实施例中，所述治具的长大于所述镂空部的长，所述治具的宽大于所述镂空部的宽，所述治具的厚度等于所述镂空部的深度。所述治具板1的厚度为所述镂空部2的深度，所述治具板1的长度和宽度均大于所述镂空部2的长度和宽度，所述治具板的尺寸可以依据所述镂空部2的形状、尺寸、数量和排列方式进行相应的调整。
在本申请一实施例中，所述镂空部2之间间隔分布。
作为一种示例，若干个所述镂空部2可以等间隔分布也可以非等间隔分布。在进行封装时，通过所述镂空部2直接对电路元器件进行封装。若干个所述镂空部2可以实现多个电路元器件同时封装，提高生产效率。在实际生产中，可根据电路元器件的形状、大小和数量对治具进行调整。当所述镂空部2为非等间隔分布时，若干个所述镂空部2之间的间距可以先增大后减小，也可以先减小后增大等，本实施例对此并不具体限制。
在本申请一实施例中，所述镂空部2的形状包括三角形、圆形、四边或以上的多边形；四边或以上的多边形可以为长条形、正方形、菱形或梯形，若干个镂空部之间的形状可以相同，也可以不同，本实施例对此并不具体限制。
需要说明的是，在选择所述治具对所述电路元器件进行灌胶封装时，所述治具的镂空部2的形状可以不与所述电路元器件的形状相同，只要所述电路元器件的正表面可以从所述镂空部2穿过，且仍留有至少2mm的缝隙即可。
在本申请一实施例中，所述镂空部2的一端平齐；若干个所述镂空部2之间可以左端平齐，也可以右端平齐，本实施例对此并不具体限制。
在本申请一实施例中，所述镂空部的深度大于所述电路元器件的厚度，方便进行灌胶封装。
在本申请一实施例中，所述镂空部的面积大于所述电路元器件的面积；便于所述电路元器件的焊接面可以被所述镂空部2的加工面完整容置。
实施例1
参照图1，一种封装用治具，用于封装电路元器件，包括治具板1，所述治具板1的长度方向上设有4个呈矩阵排列的矩形镂空部2，所述镂空部2之间等间隔分布。
实施例2
参照图1，一种封装用治具，用于封装电路元器件，包括治具板1，所述治具板1的长度方向上设有7个呈矩阵排列的长条形镂空部2，所述镂空部2之间等间隔分布。
实施例3
参照图3，一种封装用治具，用于封装电路元器件，包括治具板1，所述治具板1的长度方向上设有5个呈矩阵排列的方形镂空部2，所述镂空部2之间等间隔分布。
实施例4
参照图4，一种封装用治具，用于封装焊接电路元器件，包括治具板1，所述治具板1的长度方向上设有3个呈矩阵排列的三角形镂空部2，所述镂空部2之间等间隔分布。
参照图5，还示出了本申请一实施例提供的一种电路元器件的封装方法的步骤流程图，基于上述实施例提供的任一项所述的封装用治具；
所述方法包括：
S110、将未灌胶的电路元器件焊接到集成电路板上；
S120、依据预设规则选取封装用治具；其中，所述预设规则为所述治具的镂空部的尺寸与所述电路元器件的尺寸相对应；
S130、将所述治具放置在所述电路元器件所需灌胶的区域；
S140、通过预设的封装用治具对所述电路元器件用胶水进行灌胶；
S150、按预设烘烤条件烘干固化所述胶水后将所述治具板取下。
下面，将对本示例性实施例中一种电路元器件的封装方法作进一步地说明。
需要说明的是，本申请所述的将未灌胶的电路元器件焊接到集成电路板上的方式，可以采用熔焊，也可以采用压焊和钎焊的方式，本申请对此不作具体限制。
上述胶水为流体状，介于液状与膏状之间，具有良好的流动性和粘性，既能在所需封装的区域内快速展平，也能与电路元器件板强力地粘合；在胶水填注灌胶前，需对其进行充分搅拌并通过抽真空机进行抽真空处理，以防止内部充斥气泡，从而影响封装质量。在实际封装过程中，所述电路元器件主要靠近集成电路板的中心聚集，呈非分散式布置，且相对位置固定，将治具固定后，用点胶机通过治具的镂空部2在所需灌胶的区域对电路元器件注入胶水进行封装。
所述预设规则为所述治具的镂空部的尺寸与所述电路元器件的尺寸相对应，具体地，依据所述电路元器件的形状、尺寸与数量，选择能够使所述电路元器件的正表面穿过所述镂空部2，并且仍留有至少2mm缝隙的治具。
作为一种示例，当所述电路元器件的形状为三角形时，所述镂空部2的形状可同为三角形，也可为梯形或其它形状，所述镂空部2的其中一个角与所述电路元器件的其中一个角的度数相等，所述镂空部2的角的两条邻边的长均大于所述电路元器件的角的两条邻边4mm。
在本申请的实施例中，通过将未灌胶的电路元器件焊接到集成电路板3上；通过预设的封装用治具对所述电路元器件用胶水进行灌胶；按预设烘烤条件烘干固化所述胶水后将所述治具板1取下。与传统的封装方法相比，本申请通过提前对电路元器件完成焊接，再用预设的封装用治具直接对所述电路元器件一步灌胶封装，无需提前将电路元器件单独封装切割再焊接到集成电路板上，可以有效提升生产效率。
需要说明的是，在本实施例中，对所述胶水进行烘干固化，在其中一所需灌胶的区域用所述胶水灌胶烘干固化后，将所述治具提起，并将治具移至下一所需灌胶的区域，当整块集成电路板都灌胶完成后，将所述治具取下。
实施例5
一种电路元器件的封装方法，基于实施例1所述的封装用治具，包括步骤：
将未灌胶的矩形电路元器件焊接到集成电路板上；
选取所述镂空部2的形状同为矩形，且所述镂空部2的深度大于所述电路元器件的厚度2mm，所述镂空部2的宽大于所述电路元器件的宽2mm，所述镂空部2的长大于所述电路元器件的长3mm的治具；
将所述治具放置在所述电路元器件所需灌胶的区域；
通过所述治具对未灌胶的所述电路元器件用胶水进行灌胶；
烘干固化所述胶水后将所述治具板取下。
实施例6
一种电路元器件的封装方法，基于实施例2所述的封装用治具，包括步骤：
将未灌胶的长条形电路元器件焊接到集成电路板上；
选取所述镂空部2的形状同为长条形，且所述镂空部2的深度大于所述电路元器件的厚度3mm，所述镂空部2的宽大于所述电路元器件的宽1mm，所述镂空部2的长大于所述电路元器件的长15mm的治具；
将所述治具放置在所述电路元器件所需灌胶的区域；
通过所述治具对未灌胶的所述电路元器件用胶水进行灌胶；
烘干固化所述胶水后将所述治具板取下。
实施例7
一种电路元器件的封装方法，基于实施例3所述的封装用治具，包括步骤：
将未灌胶的三角形电路元器件焊接到集成电路板上；
选取所述镂空部2的形状为方形，且所述镂空部2的深度大于所述电路元器件的厚度1mm，所述镂空部2的边长大于所述电路元器件的高1mm，所述镂空部2的边长大于所述电路元器件的底1mm的治具；
将所述治具放置在所述电路元器件所需灌胶的区域；
通过所述治具对未灌胶的所述电路元器件用胶水进行灌胶；
烘干固化所述胶水后将所述治具板取下。
实施例8
一种电路元器件的封装方法，基于实施例4所述的封装用治具，包括步骤：
将未灌胶的三角形电路元器件焊接到集成电路板上；
选取所述镂空部2的形状同为三角形，且所述镂空部2的深度大于所述电路元器件的厚度3mm，所述镂空部2的一个角与所述电路元器件的一个角相等，所述镂空部2的角的两条邻边大于所述电路元器件的角的两条邻边10mm的治具；
将所述治具放置在所述电路元器件所需灌胶的区域；
通过所述治具对未灌胶的所述电路元器件用胶水进行灌胶；
烘干固化所述胶水后将所述治具板取下。
参照图6，还示出了本申请一实施例提供的一种集成电路的结构示意图，包括集成电路板3以及设置于所述集成电路板3上的控制芯片4、第一电路元器件5、第二电路元器件6、第三电路元器件7、第一引脚8、第二引脚9、凸起10和缺口11。具体地，通过所述封装用治具将焊接有电路元器件的集成电路板用胶水进行封装，极大加快电路元器件的封装效率。
尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的一种封装用治具及电路元器件的封装方法，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (8)
1.一种封装用治具，用于封装电路元器件，其特征在于，包括治具板，所述治具板的长度方向上设有若干个镂空部，所述镂空部呈阵列排列，所述镂空部的尺寸与所述电路元器件的尺寸相对应。
2.根据权利要求1所述的封装用治具，其特征在于，所述治具的长大于所述镂空部的长，所述治具的宽大于所述镂空部的宽，所述治具的厚度等于所述镂空部的深度。
3.根据权利要求1所述的封装用治具，其特征在于，所述镂空部之间间隔分布。
4.根据权利要求1所述的封装用治具，其特征在于，所述镂空部的形状包括三角形、圆形、四边或以上的多边形。
5.根据权利要求1所述的封装用治具，其特征在于，所述镂空部的一端平齐。
6.根据权利要求1所述的封装用治具，其特征在于，所述镂空部的深度大于所述电路元器件的厚度。
7.根据权利要求1所述的封装用治具，其特征在于，所述镂空部的面积大于所述电路元器件的面积。
8.一种电路元器件的封装方法，基于如权利要求1-8任一项所述的封装用治具，其特征在于，包括步骤：
将未灌胶的电路元器件焊接到集成电路板上；
依据预设规则选取封装用治具；其中，所述预设规则为所述治具的镂空部的尺寸与所述电路元器件的尺寸相对应；
将所述治具放置在所述电路元器件所需灌胶的区域；
通过所述治具对未灌胶的所述电路元器件用胶水进行灌胶；
按预设烘烤条件烘干固化所述胶水后将所述治具板取下。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111452795.6A CN114156190A (zh) | 2021-11-30 | 2021-11-30 | 一种封装用治具及电路元器件的封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111452795.6A CN114156190A (zh) | 2021-11-30 | 2021-11-30 | 一种封装用治具及电路元器件的封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114156190A true CN114156190A (zh) | 2022-03-08 |
Family
ID=80455288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111452795.6A Pending CN114156190A (zh) | 2021-11-30 | 2021-11-30 | 一种封装用治具及电路元器件的封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114156190A (zh) |
-
2021
- 2021-11-30 CN CN202111452795.6A patent/CN114156190A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100533722C (zh) | 半导体器件 | |
| CN100380614C (zh) | 部分构图的引线框架及其制造方法以及在半导体封装中的使用 | |
| US20070247821A1 (en) | Surface Mounting Electronic Component and Manufacturing Method Thereof | |
| US20020096756A1 (en) | Semiconductor device and method of making the same | |
| CN203850273U (zh) | 半导体装置 | |
| JP6394634B2 (ja) | リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法 | |
| US20020123173A1 (en) | Apparatus and process for precise encapsulation of flip chip interconnnects | |
| JP2004022862A (ja) | 半導体装置 | |
| CN103545268A (zh) | 底部源极的功率器件及制备方法 | |
| CN205194694U (zh) | 表面贴装电子器件 | |
| CN104600051B (zh) | 半导体模块 | |
| CN114156190A (zh) | 一种封装用治具及电路元器件的封装方法 | |
| CN105513977A (zh) | 一种智能功率模块及其封装方法 | |
| CN102208391A (zh) | 具有凹陷的单元片接合区域的引线框 | |
| WO2023078213A1 (zh) | 电路板的双面塑封方法和双面塑封的电路板 | |
| CN212209477U (zh) | 一种应力均匀的引线框架 | |
| JP6237919B2 (ja) | リードフレーム、半導体装置の製造方法 | |
| CN107240631B (zh) | Led倒装芯片的封装方法、封装治具及封装体 | |
| CN114156189A (zh) | 一种封装治具的设计方法 | |
| CN207624674U (zh) | 一种适用于大功率器件的芯片定位夹具组合 | |
| CN100530624C (zh) | 导线架基底球格阵列封装构造的方法 | |
| CN101471314A (zh) | 半导体封装构造及其使用的基板 | |
| CN218827107U (zh) | 封装基板 | |
| CN110310915B (zh) | 一种顶出机构及塑封装置 | |
| JP4476977B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |