CN114141919A

CN114141919A - 半导体衬底及其制备方法、半导体器件及其制备方法

Info

Publication number: CN114141919A
Application number: CN202111432273.XA
Authority: CN
Inventors: 王国斌; 闫其昂; 刘宗亮
Original assignee: Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Current assignee: Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority date: 2021-11-29
Filing date: 2021-11-29
Publication date: 2022-03-04
Anticipated expiration: 2041-11-29
Also published as: CN114141919B

Abstract

本申请涉及一种半导体衬底及其制备方法、半导体器件及其制备方法。其中，半导体衬底及其制备方法包括：提供半导体基础衬底；将半导体基础衬底放入刻蚀腔室内；对半导体基础衬底的材料表面进行化学分解，以形成凸起结构；以第一刻蚀功率对形成有凸起结构的半导体基础衬底进行刻蚀，以形成半导体衬底。本申请实施例形成具有凹坑结构的半导体衬底，一方面可以有效缓解应力，另一方面可以提高半导体器件中，形成于半导体衬底上的有源层的面积。

Description

半导体衬底及其制备方法、半导体器件及其制备方法

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体衬底及其制备方法、半导体器件及其制备方法。

背景技术

目前，III-V族氮化镓(GaN)及其化合物半导体材料形成的器件结构在高温、高频、大功率、抗辐射微波器件和电路领域有非常重要的应用前景，但很多半导体衬底(如氮化镓晶片)通常通过异质外延的方法形成。具体地，其通常是通过在蓝宝石衬底或者硅衬底等生长衬底表面进行外延层结构生长，然后将生长衬底剥离而形成。

但是，由于异质外延方法形成的半导体衬底会具有一定的应力，应力会导致该类半导体衬底易发生翘曲。应力过大时，严重影响基于其形成的半导体器件性能。

发明内容

基于此，本申请实施例提供一种能够降低应力的半导体衬底及其制备方法、半导体器件及其制备方法。

一种半导体衬底的制备方法，包括：

提供半导体基础衬底；

将所述半导体基础衬底放入刻蚀腔室内；

对所述半导体基础衬底的材料表面进行化学分解，以形成凸起结构；

以第一刻蚀功率对形成有凸起结构的所述半导体基础衬底进行刻蚀，去除所述凸起结构，且于所述凸起结构之间形成凹坑结构，以形成所述半导体衬底。

在其中一个实施例中，所述对所述半导体基础衬底的材料表面进行化学分解，以形成凸起结构之前，还包括：

以第二刻蚀功率对所述半导体基础衬底进行清洗刻蚀。

在其中一个实施例中，所述第一刻蚀功率小于所述第二刻蚀功率。

在其中一个实施例中，所述以第二刻蚀功率对所述半导体基础衬底进行刻蚀，减薄所述半导体基础衬底之前，还包括：

对所述半导体基础衬底进行物理吹扫。

在其中一个实施例中，所述对所述半导体基础衬底的材料表面进行化学分解，以形成凸起结构，包括：

对所述半导体基础衬底进行激光照射，使得所述半导体基础衬底的材料表面进行化学分解，以形成液态膜，所述液态膜在液态表面张力作用下形成多个液滴状结构；

停止激光照射，且通过降温将所述液滴状结构固化，以形成所述凸起结构。

在其中一个实施例中，所述液态膜的厚度范围在3nm-8nm，所述凸起结构的直径和厚度范围在0.2μm-1μm。

在其中一个实施例中，所述半导体衬底包括N型氮化镓晶片，所述凸起结构包括金属镓颗粒。

一种半导体衬底，根据上述任一项所述的制备方法形成。

一种半导体器件的制备方法，包括：

根据上述任一项的半导体衬底的制备方法，形成所述半导体衬底，所述半导体衬底具有第一导电类型；

于所述半导体衬底具有所述凹坑结构的一侧形成有源层，所述有源层填充所述凹坑结构而形成与所述凹坑结构相对应的凹陷部；

于所述有源层上形成半导体层，所述半导体层具有第二导电类型；

于所述半导体衬底上形成第一电极，且于所述半导体层上形成第二电极，

半导体器件，包括：

半导体衬底，具有第一导电类型，根据上述任一项所述的半导体衬底的制备方法形成；

有源层，形成于所述半导体衬底具有所述凹坑结构的一侧，且所述有源层填充所述凹坑结构而形成与所述凹坑结构相对应的凹陷部；

半导体层，具有第二导电类型，形成于所述有源层上，

第一电极，形成于所述半导体衬底上；

第二电极，形成于所述半导体层上。

在其中一个实施例中，所述有源层包括第一势垒层、超晶格势阱层以及第二势垒层，所述第一势垒层形成于所述半导体衬底的具有凹坑结构的一侧上，所述超晶格势阱层形成于所述第一势垒层上，所述第二势垒层形成于所述超晶格势阱层上。

上述半导体衬底及其制备方法、半导体器件及其制备方法，通过具有凹坑结构的半导体衬底一方面可以有效缓解应力，另一方面使用该具有凹坑结构的半导体衬底形成半导体器件时，可以提高半导体衬底上的有源层的面积。

同时，本申请实施例半导体衬底的凹坑结构在刻蚀腔体内形成。在凹坑结构的形成过程中没有使用湿法化学试剂的腐蚀。如果采用化学试剂腐蚀半导体基础衬底而形成具有凹坑结构的半导体衬底，会使得最终形成的半导体衬底具有试剂的残留。并且，使用化学试剂腐蚀时，需要进入腐蚀腔室进行腐蚀，腐蚀之前还要进入清洗腔室进行清洗等，需要多次转移衬底晶片。在转移过程中具有污染的风险，容易对器件性能造成影响。

同时，本申请实施例中使用的是半导体基础衬底自身分解形成凸起结构作为掩模结构，无需使用额外的掩模(如其他的金属掩模或者绝缘掩模)，这样就无需在刻蚀形成凹坑结构之后再进行掩模去除或者额外的去除金属掩模结构，这样能够减少形成工艺步骤，缩短工艺流程，节约成本。本申请实施例在刻蚀半导体基础衬底的过程中即可去除凸起结构，并且在半导体基础衬底的暴露区域形成凹坑结构。因此，本实施例工艺简单，兼容性好，并且没有转移污染的风险。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中提供的半导体衬底的制备方法的流程图；

图2中的(a)图至(d)图为一实施例中提供的半导体衬底的制备过程中的结构示意图；

图3为一实施例中提供的半导体器件的结构示意图；

图4为图3中提供的半导体器件的虚线框部分的放大图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。

这里参考作为本申请的示例性实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。但是，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。

在一个实施例中，请参阅图1，提供一种半导体衬底的制备方法。本实施例提供的半导体衬底可以为N型导电型衬底，也可以为P型导电型衬底，其作为后续形成半导体器件的支撑导电衬底。

半导体衬底的制备方法包括如下步骤：

步骤S100，提供半导体基础衬底100，请参阅图2中的(a)图；

步骤S200，将半导体基础衬底100放入刻蚀腔室内；

步骤S500，对半导体基础衬底100的材料表面进行化学分解，以形成凸起结构200，请参阅图2中的(c)图；

步骤S600，以第一刻蚀功率对形成有凸起结构200的半导体基础衬底100进行刻蚀，去除凸起结构200，且于凸起结构200之间形成凹坑结构10a，以形成半导体衬底10，请参阅图2中的(d)图。

在步骤S100中，半导体基础衬底100可以通过在蓝宝石衬底或者硅衬底等生长衬底表面进行外延层结构生长，然后将生长衬底剥离而形成。

作为示例，半导体基础衬底100可以为氮化镓掺杂衬底。其中氮化镓掺杂衬底的掺杂浓度可以为1.0E18-1.0E19cm^-3。

在步骤S200中，可以通过机械手，将半导体基础衬底100传送-刻蚀腔室内。刻蚀腔室内可以设有等离子体刻蚀设备等。离子体刻蚀设备具体可以包括电感耦合等离子体刻蚀(ICP)设备。

在步骤S500中，凸起结构200经过对半导体基础衬底100的材料表面进行化学分解形成，其由半导体基础衬底100的材料表面中的原子形成。

具体地，当半导体基础衬底100可以为氮化镓掺杂衬底时，凸起结构200可以包括金属镓颗粒，其由金属镓原子形成。此时，最后的形成的半导体衬底10为氮化镓晶片。作为示例，半导体衬底10可以为N型氮化镓晶片。

在步骤S600中，对形成有凸起结构200的半导体基础衬底100进行刻蚀时，凸起结构200以及各凸起结构200之间半导体基础衬底100均会被刻蚀，从而使得半导体基础衬底100内形成凹坑结构10a。

可以控制刻蚀的时间，在完全去除凸起结构200后停止刻蚀。此时，形成了的凹坑结构10a的半导体基础衬底100即构成了所要制备的半导体衬底10。

具体地，刻蚀方式具体可以但不限于为ICP刻蚀。

ICP刻蚀时，可以向刻蚀腔室内通入刻蚀气体。刻蚀气体可以主要包括含氯气体，如氯气，还可以包括有惰性气体。惰性气体可以作为载气。具体地，惰性气体可以为氩气(Ar)或者氦气(He)。

在刻蚀时，可以控制刻蚀腔室内的半导体基础衬底100(如氮化镓掺杂衬底)的温度为15℃-30℃。氯气和惰性气体的流量分别为20sccm-50sccm和10sccm-30sccm。ICP刻蚀的刻蚀功率可以为1200W-1500W，DC偏压为-200V至250V，反应室压力为30mTorr-50mTorr，刻蚀时间为15S-60S。

刻蚀后，半导体衬底内的凹坑结构10a的深度可以为50nm-500nm。各个凹坑结构10a的直径为相应各凸起结构200之间的距离，该直径范围可以在100nm-400nm之间。

在本实施例中，具有凹坑结构10a的半导体衬底一方面可以有效缓解应力，另一方面可以提高半导体器件中，形成于半导体衬底上的有源层的面积。

同时，本实施例半导体衬底的凹坑结构10a在刻蚀腔体内形成。在凹坑结构10a的形成过程中没有使用湿法化学试剂的腐蚀。如果采用化学试剂腐蚀半导体基础衬底100而形成具有凹坑结构10a的半导体衬底，会使得最终形成的半导体衬底具有试剂的残留。并且，使用化学试剂腐蚀时，需要进入腐蚀腔室进行腐蚀，腐蚀之前还要进入清洗腔室进行清洗等，需要多次转移衬底晶片。在转移过程中具有污染的风险，容易对器件性能造成影响。

同时，本实施例中使用的是半导体基础衬底100自身分解形成凸起结构作为掩模结构，无需使用额外的掩模(如其他的金属掩模或者绝缘掩模)，无需最终刻蚀去除掩模的步骤。本实施例在刻蚀半导体基础衬底100的过程中即可去除凸起结构，并且在半导体基础衬底100的暴露区域形成凹坑结构10a。因此，本实施例工艺简单，兼容性好，并且没有转移污染的风险。

在一个实施例中，步骤S500之前，还包括：

步骤S400，以第二刻蚀功率对半导体基础衬底100进行清洗刻蚀。

清洗刻蚀即为减少半导体基础衬底的表面的污染层而进行的刻蚀。具体地，刻蚀方式具体可以但不限于为ICP刻蚀。

在刻蚀时，可以控制刻蚀腔室内的半导体基础衬底100(如氮化镓掺杂衬底)的温度为15℃-30℃。氯气和惰性气体的流量可以分别为30sccm-80sccm和10sccm-30sccm。ICP刻蚀的刻蚀功率可以为1500W-1800W，DC偏压可以为-200V至250V，反应室压力可以为30mTorr-50mTorr，刻蚀时间可以为30s-2min。

具体地，可以通过控制刻蚀时间，刻蚀去除50nm-200nm厚度的半导体基础衬底100。

在本实施例中，可以通过刻蚀去除半导体基础衬底100表面可能存在的氧化物、非需要的电子复合层(如在运输过程中吸附空气中的O或H等元素形成的电子复合层)等，从而以减少半导体基础衬底100的表面的污染层。

传统的通过异质外延生长形成的外延衬底的厚度大概在500nm-1.5μm之间，而在本实施例中，可以设置步骤S100提供的半导体基础衬底100的厚度为1μm-3μm。此时，在本实施例步骤S400对半导体基础衬底100进行刻蚀后，仍具有足够的有效厚度。

在一个实施例中，第一刻蚀功率小于第二刻蚀功率。即步骤S600中的刻蚀功率小于步骤S400中的刻蚀功率。

具体地，步骤S600与步骤S400均可以采用相同的刻蚀方式(如ICP刻蚀)进行刻蚀。步骤S400只对半导体基础衬底100进行刻蚀，可以通过控制刻蚀气体流量和ICP功率等，实现快速刻蚀，以提高刻蚀效率。

而在步骤S600中，对凸起结构200以及半导体基础衬底100同时进行刻蚀。凸起结构200由半导体基础衬底100(如氮化镓掺杂成)的材料表面中的原子(如金属镓)形成。相对于半导体基础衬底100，凸起结构200通常较活泼，刻蚀速度较快。因此，在步骤S600中无需使用很大的功率和刻蚀气体流量即可将凸起结构200快速刻蚀去除，从而形成具有凹坑结构10a的半导体衬底。

因此，在本实施例中，即可以提高工艺效率，又可以降低刻蚀功耗。

在一个实施例中，步骤S400之前，还包括：

步骤S300，对半导体基础衬底100进行物理吹扫。

具体地，作为示例，在步骤S200将半导体基础衬底100运送至刻蚀腔室之后，可以使用氮气源吹扫半导体基础衬底100衬底的表面，将半导体基础衬底100衬底表面可能吸附的表面杂质颗粒去除。氮气通入的流量可以为300sccm-400sccm。在通入氮气的同时，可以开启抽气系统，将吹扫的杂质和通入的氮气抽出。吹扫时间可以设置为为1min-5min。

在本实施例中，在进行刻蚀前，通过物理吹扫的方式去除半导体基础衬底100表面可能吸附的杂质颗粒，从而有效防止杂质颗粒影响后续的刻蚀。

在一个实施例中，步骤S500包括：

步骤S520，对半导体基础衬底100进行激光照射，使得半导体基础衬底100的材料表面进行化学分解，以形成液态膜201，请参阅图2中的(b)图，液态膜201在液态表面张力作用下形成多个液滴状结构；

步骤S530，停止激光照射，且通过降温将液滴状结构固化，以形成凸起结构200，请参阅图2中的(c)图。

在步骤S520中，可以在刻蚀腔室外设有激光装置，然后通过光纤，将激光从正面照射在半导体基础衬底100的表面上。当然，激光装置也可以设在刻蚀腔室内，这里对比并没有限制。

具体地，可以在刻蚀腔室内部使用激光装置发射高能激光束，对半导体基础衬底100进行均匀扫描照射。具体可以选择合适波长的紫外激光从半导体基础衬底100一侧对半导体基础衬底100表面进行均匀辐照。在激光束的高能照射下，半导体基础衬底100在一定的压强和温度下会发生分解。

当半导体基础衬底100的材料为氮化镓时。其反应式如下：

由此可知，固态的GaN在高温激光照射下，分解形成液态的镓以及气态的氮气。

控制激光束的光斑大小和均匀扫描，能够在氮化镓层表面一层形成分解层。同时，由于金属镓熔点为30℃左右，沸点在2400℃左右，在高温激光照射下分解的氮化镓形成的金属镓会形成为液态膜201，而分布在氮化镓层的表面。液态膜201在液态表面张力作用下形成多个液滴状结构。

在步骤S530中，停止激光照射，半导体基础衬底100的材料表面不再继续分解。同时，对在刻蚀腔体腔室内进行降温。温度低于液滴状结构的熔点之后，液滴状结构固化而形成凸起结构200。

具体地，当半导体基础衬底100的材料为氮化镓时，然后停止激光照射，在刻蚀腔室内的衬底表面降温，温度低于金属镓的熔点之后，会形成多个凸起的岛状的金属镓颗粒，即形成多个凸起结构200。

在一个实施例中，控制液态膜的厚度范围在3nm-8nm，所述凸起结构的直径和厚度范围在0.2μm-1μm。

可以通过控制激光扫描的时间和扫描的速度，控制液态膜201的厚度为3nm-8nm。具体地，通过控制激光扫描的时间和扫描的速度可以控制半导体基础衬底100的被分解的厚度。通过半导体基础衬底100的被分解的厚度结合半导体基础衬底100的表面面积以及密度，可以预估计算被分解掉的半导体基础衬底100的质量。通过被分解掉的半导体基础衬底100的质量可以预估计算分解后获取的液态膜201的质量。通过分解后获取的液态膜201的质量以及液态膜201的密度，可以获取液态膜的厚度。因此，可以通过控制激光扫描的时间和扫描的速度，控制液态膜201的厚度。

进一步地，可以控制液态膜的厚度为2nm-5nm。过厚的液态膜201会整个均匀分布在半导体基础衬底100的表面，而过薄的液态膜201会形成不均匀分布的液滴，从而使得最终形成的液滴状结构不能确保在半导体基础衬底100上均匀分布。控制控制液态膜201的厚度为3nm-8nm，在高温下形成的液态膜201可以在液态表面张力作用下，液化成多个大小相近、在半导体基础衬底100上均匀分布的液滴状结构。液滴状结构的直径和厚度范围可以在0.2μm-1μm之间。液滴状结构固化形成的凸起结构200的直径和高度可以在0.2μm-1μm之间。

在一个实施例中，步骤S520之前，还包括：

步骤S510，对刻蚀腔室进行抽真空。

当对刻蚀腔室进行抽真空之后，刻蚀腔室内的压强降低，半导体基础衬底100分解的温度也随之降低，则所要求的激光阈值功率密度也降低。因此，本实施可以有效降低功耗。

具体地，例如，当半导体基础衬底100的材料为氮化镓时，在一个大气压下氮化镓的分解温度为900℃。若反应平衡的压强低于一个标准大气压，氮化镓分解的温度也随之降低，则所要求的激光阈值功率密度也降低。所以，在激光束照射前，先利用抽真空装置对刻蚀腔室内进行抽真空，最低可达10Pa-5Pa的真空度。在此真空度下氮化镓的分解温度可以降低到688K，能够在较低温度下发生分解。

在一个实施例中，还提供一种半导体衬底，其通过上述任一实施例的制备方法形成。

在一个实施例中，还提供一种半导体器件的制备方法，包括：

步骤S10，根据上述任一实施例的制备方法，形成半导体衬底10，半导体衬底10具有第一导电类型；

步骤S20，于半导体衬底具有凹坑结构10a的一侧形成有源层20，有源层20填充凹坑结构10a而形成与凹坑结构10a相对应的凹陷部；

步骤S30，于有源层20上形成半导体层30，半导体层30具有第二导电类型；

步骤S40，于半导体衬底10上形成第一电极41，且于半导体层30上形成第二电极42，请请参阅图3。

在步骤S10中，半导体衬底10上具有凹坑结构10a。第一导电类型可以为N型也可以为P型。

具体可以在刻蚀腔室内刻蚀形成具有凹坑结构10a的半导体衬底10之后，在真空环境下通过机械手将半导体衬底10转移到沉积腔室。在真空环境下进行转移，能够减少转移的污染风险。

步骤S20中，具体地，请请参阅图3以及图4，有源层20包括第一势垒层21、超晶格势阱层22和第二势垒层23。第一势垒层21可以形成于半导体衬底10的具有凹坑结构10a的一侧上，超晶格势阱层22可以形成于第一势垒层21上，第二势垒层23可以形成于超晶格势阱层22上。

作为示例，超晶格势阱层22可以由铟含量不同的多层氮化铟镓半导体薄层排列而成。具体地，超晶格势阱层22可以由铟含量不同的两层氮化铟镓半导体薄层(第一氮化铟镓半导体薄层和第二氮化铟镓半导体薄层)周期排列而成。周期排列是指周期交替层叠排列，例如按第一氮化铟镓半导体薄层、第二氮化铟镓半导体薄层、第一氮化铟镓半导体薄层、第二氮化铟镓半导体薄层这样排列下去。每层氮化铟镓半导体薄层的厚度可以为几个原子厚，一般小于2nm。该周期排列的周期可以为8-15个。

进一步地，第一氮化铟镓半导体薄层可以位于超晶格势阱层22与第一势垒层21相接触处，以提高该超晶格势阱层22的晶体质量。第一势垒层21和第二势垒层22可以均为掺铟的氮化镓半导体层，其中铟含量可以为1at％，其厚度为可以5nm～20nm，进一步地，其厚度可以为10nm-20nm。超晶格势阱层22也为掺铟的氮化镓半导体层，其厚度可以为3nm-20nm。在形成有源层20时，向沉积腔室中通入铟源、镓源和氮源。其中，铟源可以为三甲基铟、镓源可以为三甲基镓、氮源可以为氨气。在沉积腔室内，可以控制沉积温度为1000℃-1200℃，进行有源层20的沉积，其中铟含量可以通过铟源通入量来调节。

在步骤S30中，可以在沉积腔室中继续沉积，形成具有第二导电类型的半导体层30。第二导电类型与第一导电类型具有相反的电性。当第一导电类型为N型时，第二导电类型为P型。当第一导电类型为P型时，第二导电类型为N型。

作为示例，半导体衬底10可以为N型氮化镓晶片。此时，半导体层可以为P型氮化镓层。P型氮化镓层的镓源和氮源与可以形成有源层20的镓源和氮源相同。

在步骤S40中，在具有第二导电类型的半导体层30形成后，可以进行电极层的沉积。具体地，电极层包括形成于半导体衬底10上的第一电极41以及形成于半导体层30上的第二电极42。电极层可以为透明的ITO电极层。

在一个实施例中，请请参阅图3以及图4，还提供一种半导体器件，包括半导体衬底10、有源层20、半导体层30、第一电极41以及第二电极42。

半导体衬底10具有第一导电类型，根据上述任一实施例的制备方法形成。有源层20形成于所述半导体衬底10上。半导体层30具有第二导电类型，形成于所述有源层20上。第一电极41形成于所述半导体衬底10上。第二电极42形成于所述半导体层30上。

第二导电类型与第一导电类型具有相反的电性。当第一导电类型为N型时，第二导电类型为P型。

有源层20形成于半导体衬底10具有凹坑结构的一侧，且有源层20填充凹坑结构10a而形成与凹坑结构相对应的凹陷部。半导体层30具有第二导电类型，形成于有源层20上。

作为示例，半导体衬底10可以为N型氮化镓晶片。此时，半导体层可以为P型氮化镓层。

有源层20可以包括第一势垒层21、超晶格势阱层22和第二势垒层23。第一势垒层21可以形成于半导体衬底10的具有凹坑结构10a的一侧上，超晶格势阱层22可以形成于第一势垒层21上，第二势垒层23可以形成于超晶格势阱层22上。

关于半导体器件的具体限定可以参见上文中对于半导体器件制备方法的限定，在此不再过多赘述。

本实施例中，由于半导体衬底10上具有多个凹坑结构10a，有源层20填充凹坑结构10a而形成与凹坑结构相对应的凹陷部，因此能够增大有源层20的面积，提高发光器件的发光性能。另一方面。半导体衬底10上的多个凹坑结构10a能够起到应力缓冲的作用。并且，半导体衬底10上的多个凹坑结构10a可以防止半导体衬底10、有源层20和半导体层30发生分层。

应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的-少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的-少一部分轮流或者交替地执行。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的-少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims

1.一种半导体衬底的制备方法，其特征在于，包括：

提供半导体基础衬底；

将所述半导体基础衬底放入刻蚀腔室内；

2.根据权利要求1所述的半导体衬底的制备方法，其特征在于，所述对所述半导体基础衬底的材料表面进行化学分解，以形成凸起结构之前，还包括：

对所述半导体基础衬底进行物理吹扫；

以第二刻蚀功率对所述半导体基础衬底进行清洗刻蚀。

3.根据权利要求2所述的半导体衬底的制备方法，其特征在于，所述第一刻蚀功率小于所述第二刻蚀功率。

4.根据权利要求1-3任一项所述的半导体衬底的制备方法，其特征在于，所述对所述半导体基础衬底的材料表面进行化学分解，以形成凸起结构，包括：

5.根据权利要求4所述的半导体衬底的制备方法，其特征在于，所述液态膜的厚度范围在3nm-8nm，所述凸起结构的直径和厚度范围在0.2μm-1μm。

6.根据权利要求1所述的半导体衬底的制备方法，其特征在于，所述半导体衬底包括N型氮化镓晶片，所述凸起结构包括金属镓颗粒。

7.一种半导体衬底，其特征在于，根据权利要求1-6任一项所述的制备方法形成。

8.一种半导体器件的制备方法，其特征在于，包括：

根据权利要求1-6任一项所述的半导体衬底的制备方法，形成所述半导体衬底，所述半导体衬底具有第一导电类型；

于所述半导体衬底上形成第一电极，且于所述半导体层上形成第二电极。

9.一种半导体器件，其特征在于，包括：

半导体衬底，具有第一导电类型，根据权利要求1-6任一项所述的半导体衬底的制备方法形成；

半导体层，具有第二导电类型，形成于所述有源层上，

第一电极，形成于所述半导体衬底上；

第二电极，形成于所述半导体层上。

10.根据权利要求9所述的半导体器件，其特征在于，所述有源层包括第一势垒层、超晶格势阱层以及第二势垒层，所述第一势垒层形成于所述半导体衬底的具有凹坑结构的一侧上，所述超晶格势阱层形成于所述第一势垒层上，所述第二势垒层形成于所述超晶格势阱层上。