CN114141768A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN114141768A
CN114141768A CN202010923664.0A CN202010923664A CN114141768A CN 114141768 A CN114141768 A CN 114141768A CN 202010923664 A CN202010923664 A CN 202010923664A CN 114141768 A CN114141768 A CN 114141768A
Authority
CN
China
Prior art keywords
isolation
groove
dam
layer
isolation dam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010923664.0A
Other languages
English (en)
Other versions
CN114141768B (zh
Inventor
李玉坤
陈涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010923664.0A priority Critical patent/CN114141768B/zh
Priority to PCT/CN2021/097888 priority patent/WO2022048216A1/zh
Priority to US17/604,991 priority patent/US20230187448A1/en
Publication of CN114141768A publication Critical patent/CN114141768A/zh
Application granted granted Critical
Publication of CN114141768B publication Critical patent/CN114141768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本公开涉及半导体技术领域，提出一种半导体结构及其制作方法，该半导体结构包括：半导体衬底、第一隔离坝、多个开关晶体管、第二隔离坝。所述半导体衬底包括沟槽、由所述沟槽所在区域形成的隔离区、由所述隔离区限定出的多个有源区，以及电隔离层，所述电隔离层位于所述沟槽背离其开口的一侧，且所述沟槽的槽底与所述电隔离层间隔有预设距离；第一隔离坝填充于所述沟槽内；开关晶体管的至少部分埋设于所述半导体衬底的有源区内；第二隔离坝的至少部分位于所述第一隔离坝和所述电隔离层之间。该半导体结构能够避免开关晶体管的漏电流流出该开关晶体管所在的有源区。

Description

半导体结构及其制作方法
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。
背景技术
随着半导体技术向高度集成化的演进，同等大小的芯片内部集成了越来越多的晶体管器件，为了减少硅衬底之上蚀刻的负载效应，原本置于硅衬底之上晶体管的栅极逐渐被埋入式栅极结构取代。然而，由于埋入式栅极的特殊结构，当器件沟道打开时，电流会向基底方向移动，从而导致有少量载流子越过氧化硅隔离坝，进而造成漏电。
相关技术中，通常采用加深氧化硅隔离坝的方式阻止漏电流，但是加深氧化硅隔离坝的方式会造成半导体结构制作困难，且过深的氧化硅隔离坝往往容易导致有源区变小或倒塌。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
公开内容
本公开的目的在于提供一种半导体结构及其制作方法，该半导体结构能够避免开关晶体管漏电。
本公开的其他特性和优点将通过下面的详细描述变得显然，或区分地通过本公开的实践而习得。
根据本公开的一个方面，提供一种半导体结构，该半导体结构包括：半导体衬底、第一隔离坝、多个开关晶体管、第二隔离坝，所述半导体衬底包括沟槽、由所述沟槽所在区域形成的隔离区、由所述隔离区限定出的多个有源区，以及电隔离层，所述电隔离层位于所述沟槽背离其开口的一侧，且所述沟槽的槽底与所述电隔离层间隔有预设距离；第一隔离坝填充于所述沟槽内；开关晶体管的至少部分埋设于所述半导体衬底的有源区内；第二隔离坝的至少部分位于所述第一隔离坝和所述电隔离层之间。
本公开一种示例性实施例中，所述开关晶体管包括源/漏极，所述第二隔离坝的材料为掺杂半导体，且所述第二隔离坝的掺杂类型与所述开关晶体管源/漏极的掺杂类型不同。
本公开一种示例性实施例中，所述第二隔离坝抵接于所述第一隔离坝和所述电隔离层之间。
本公开一种示例性实施例中，所述第一隔离坝面向所述电隔离层的侧面在所述电隔离层的正投影位于所述第二隔离坝在所述电隔离层的正投影上。
本公开一种示例性实施例中，所述第二隔离坝的宽度是所述沟槽顶部开口宽度的1.2-1.5倍，其中，所述宽度的方向为垂直于所述沟槽侧壁的方向。
本公开一种示例性实施例中，所述第一隔离坝面向所述电隔离层的侧面与所述第二隔离坝面向所述电隔离层的侧面之间的距离大于等于15nm。
本公开一种示例性实施例中，所述第一隔离坝的高度是所述第二隔离坝高度的4-5倍，其中，所述高度的方向为垂直于所述电隔离层所在平面的方向。
本公开一种示例性实施例中，所述第一隔离坝面向所述电隔离层的一端埋设于所述第二隔离坝内。
本公开一种示例性实施例中，所述半导体衬底的有源区设置有凹槽，所述凹槽和所述沟槽设置于所述半导体衬底的同一侧面，所述开关晶体管包括：沟道部、栅极绝缘层、栅极、源/漏极，沟道部埋设于所述凹槽背离其开口的一侧；栅极绝缘层随形覆盖于所述凹槽背离所述电隔离层的一侧；栅极设置于所述栅极绝缘层背离所述电隔离层的一侧，且位于所述凹槽内；源/漏极埋设于所述有源区，位于所述栅极绝缘层的相对两侧，且所述源/漏极分别与所述沟道部连接。
本公开一种示例性实施例中，所述电隔离层的材料为掺杂半导体，且所述电隔离层的掺杂类型与所述开关晶体管源/漏极的掺杂类型不同。
根据本公开的一个方面，提供一种半导体结构制作方法，该半导体制作方法包括：
形成一半导体衬底，所述半导体衬底包括沟槽，由所述沟槽所在区域形成的隔离区、由所述隔离区限定出的多个有源区，以及电隔离层，所述电隔离层位于所述沟槽背离其开口的一侧，且所述沟槽的槽底与所述电隔离层间隔有预设距离；
在所述沟槽内填充绝缘材料以形成第一隔离坝；
在所述半导体衬底的有源区内形成多个开关晶体管，所述开关晶体管至少部分埋设于所述半导体衬底的有源区内；
形成第二隔离坝，至少部分位于所述第一隔离坝和所述电隔离层之间。
本公开一种示例性实施例中，形成第二隔离坝，包括：
对所述半导体衬底的第一结构部进行离子掺杂，以将所述第一结构部形成至少部分所述第二隔离坝，所述第一结构部位于所述第一隔离坝和所述电隔离层之间；
其中，所述开关晶体管包括源/漏极，所述第二隔离坝的掺杂类型与所述开关晶体管源/漏极的掺杂类型不同。
本公开一种示例性实施例中，形成第二隔离坝，还包括：
利用掩膜版定义所述第二隔离坝的宽度；
所述第二隔离坝的宽度大于所述沟槽顶部开口的宽度，其中，所述宽度的方向为垂直于所述沟槽侧壁的方向。
本公开一种示例性实施例中，所述第二隔离坝的宽度是所述沟槽顶部开口宽度的1.2-1.5倍。
本公开一种示例性实施例中，形成第二隔离坝，还包括：
对所述半导体衬底的第二结构部进行离子掺杂，以将所述第二结构部形成至少部分所述第二隔离坝，所述第一隔离坝面向所述电隔离层的一端埋设于所述第二结构部内。
本公开一种示例性实施例中，所述第一隔离坝面向所述电隔离层的侧面与所述第二隔离坝面向所述电隔离层的侧面之间的距离大于等于15nm。
本公开一种示例性实施例中，所述第一隔离坝的高度是所述第二隔离坝高度的4-5倍，其中，所述高度的方向与所述电隔离层所在平面垂直。
本公开一种示例性实施例中，在形成所述沟槽之前，还包括：
在所述有源区形成凹槽；
所述制作方法还包括：
在所述凹槽内随形沉积栅极绝缘层，在所述栅极绝缘层背离所述电隔离层一侧形成栅极，所述栅极位于所述凹槽内。
本公开一种示例性实施例中，在所述半导体衬底的有源区内形成多个开关晶体管，还包括：
通过离子注入技术在所述沟槽背离其开口的一侧形成沟道部；
通过离子注入技术将部分所述半导体衬底形成所述开关晶体管的源/漏极；
其中，所述源/漏极埋设于所述有源区，位于所述栅极绝缘层的相对两侧，且所述所述源/漏极分别与所述沟道部连接。
本公开提出一种半导体结构及其制作方法，该半导体结构包括：半导体衬底、第一隔离坝、多个开关晶体管、第二隔离坝。所述半导体衬底包括沟槽、由所述沟槽所在区域形成的隔离区、由所述隔离区限定出的多个有源区，以及电隔离层，所述电隔离层位于所述沟槽背离其开口的一侧，且所述沟槽的槽底与所述电隔离层间隔有预设距离；第一隔离坝填充于所述沟槽内；开关晶体管的至少部分埋设于所述半导体衬底的有源区内；第二隔离坝的至少部分位于所述第一隔离坝和所述电隔离层之间。该半导体结构能够避免开关晶体管的漏电流流出该开关晶体管所在的有源区。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中半导体结构一种示例性实施例的结构示意图；
图2为本公开半导体结构一种示例性实施例的结构示意图；
图3为图2的俯视图；
图4为本公开半导体结构另一种示例性实施例的俯视图；
图5为本公开半导体结构另一种示例性实施例的结构示意图；
图6为本公开半导体制作方法一种示例性实施例的流程图；
图7-图13、图15为本公开半导体制作方法一种示例性实施例中半导体结构的工艺流程图；
图14为图13的局部放大图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成区分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成区分/等之外还可存在另外的要素/组成区分/等。
如图1所示，为相关技术中半导体结构一种示例性实施例的结构示意图。该半导体结构可以包括：半导体衬底00、第一隔离坝02、多个开关晶体管，所述半导体衬底包括沟槽05、由所述沟槽05所在区域形成的隔离区031、由所述隔离区031限定出的多个有源区032，以及电隔离层01，所述电隔离层01位于所述沟槽05背离其开口的一侧；第一隔离坝02填充于所述沟槽05内；开关晶体管埋设于所述半导体衬底00的有源区032内，开关晶体管可以包括沟道部041、栅极绝缘层042、栅极043以及第一源/漏部、第二源/漏部。如图1所示，第一源/漏部可以包括第一轻掺杂部0461和第一重掺杂部0462，第二源/漏部可以包括第二轻掺杂部0451和第二重掺杂部0452。其中，第一隔离坝02可以为氧化硅等绝缘材料，第一隔离坝02可以用于阻挡位于有源区032内的开关晶体管向该有源区032以外漏电。然而，如图1所示，该开关晶体管的沟道部041距离电隔离层01较近，开关晶体管在导电时，通过其沟道部041的电流容易通过第一隔离坝02和电隔离层01之间泄露，漏电流方向可以如图1中箭头所示。
基于此，本示例性实施例提供一种半导体结构，如图2所示，为本公开半导体结构一种示例性实施例的结构示意图。该半导体结构可以包括：半导体衬底1、第一隔离坝2、多个开关晶体管3、第二隔离坝4，所述半导体衬底1可以包括沟槽11、由所述沟槽11所在区域形成的隔离区5、由所述隔离区5限定出的多个有源区6，以及电隔离层12，所述电隔离层12位于所述沟槽11背离其开口的一侧，且所述沟槽11的槽底与所述电隔离层12间隔有预设距离；第一隔离坝2填充于所述沟槽11内；开关晶体管3的至少部分埋设于所述半导体衬底的有源区6内；第二隔离坝4的至少部分位于所述第一隔离坝2和所述电隔离层12之间。
本示例性实施例提供的半导体结构中，由于沟槽11的槽底与电隔离层12间隔有预设距离，开关晶体管的漏电流容易通过第一隔离坝02和电隔离层01之间泄露。本示例性实施例中的第二隔离坝4可以用于阻挡开关晶体管3的漏电流，从而避免开关晶体管的漏电流。
需要说明的是，本示例性实施例中，如图2所示，隔离区5可以表示一空间区域，该空间区域可以在层向上贯穿整个半导体衬底1。有源区6同样可以表示一空间区域，该空间区域可以在层向上贯穿整个半导体衬底1。
本示例性实施例中，如图2所示，半导体衬底1的材料可以为硅、SOI、锗、砷化镓等半导体材料。第一隔离坝2的材料可以为氧化硅等绝缘材料。电隔离层12的材料可以为离子掺杂后的半导体材料，且所述电隔离层的掺杂类型与所述开关晶体管源/漏极的掺杂类型不同。例如，当开关晶体管为N型开关晶体管时，电隔离层12的材料可以为P型离子掺杂后的半导体材料，当开关晶体管为P型开关晶体管时，电隔离层12的材料可以为N型离子掺杂后的半导体材料。
本示例性实施例中，第二隔离坝4用于阻挡开关晶体管的漏电流，第二隔离坝4可以为离子掺杂后的半导体材料，所述开关晶体管可以包括源/漏极，所述第二隔离坝的掺杂类型与所述开关晶体管源/漏极的掺杂类型不同。例如，当开关晶体管源/漏极的掺杂类型为P型掺杂时，第二隔离坝4的材料可以为N型离子掺杂后的半导体材料；当开关晶体管源/漏极的掺杂类型为N型掺杂时，第二隔离坝4的材料可以为P型离子掺杂后的半导体材料。由于所述第二隔离坝的掺杂类型与所述开关晶体管源/漏极的掺杂类型不同，所述开关晶体管源和漏极之间传输的载流子与第二隔离坝4的多数载流子类型不同(一种载流子为空穴，一种载流子为电子)，当所述开关晶体管源和漏极之间传输的载流子流向第二隔离坝4时，开关晶体管源和漏极之间传输的载流子与第二隔离坝4的多数载流子结合，从而阻挡了开关晶体管的漏电流。
应该理解的是，在其他示例性实施例中，第二隔离坝4还可以由其他材料形成，例如，第二隔离坝4可以为绝缘材料形成。
如图3所示，为图2的俯视图。本示例性实施例中，每个有源区6通过隔离区5隔离成相互孤立的区间。有源区6可以矩形，相应的，半导体衬底1上的沟槽可以由相交的多条条形子沟槽形成。应该理解的是，在其他示例性实施例中，有源区6还可以为其他形状，例如，如图4所示，为本公开半导体结构另一种示例性实施例的俯视图，有源区6还可以为圆形。
本示例性实施例中，如图2所示，所述第二隔离坝4可以抵接于所述第一隔离坝2和所述电隔离层12之间。即第二隔离坝4、第一隔离坝2以及电隔离层12可以形成多个凹槽结构，该凹槽结构的侧壁均为密封结构，该设置可以完全阻挡开关晶体管的漏电路径。应该理解的是，在其他示例性实施例中，第二隔离坝4还可以位于所述第一隔离坝2和所述电隔离层12之间，且第二隔离坝4不与第一隔离坝2抵接和/或第二隔离坝4不与电隔离层12抵接，该结构依然能够起到一定的阻挡漏电流作用。
本示例性实施例中，如图2所示，所述第一隔离坝2面向所述电隔离层12的侧面在所述电隔离层12的正投影可以位于所述第二隔离坝4在所述电隔离层12的正投影上。即，第二隔离坝4的宽度可以大于等于第一隔离坝2底部的宽度，其中，宽度的方向为垂直于所述沟槽侧壁的方向。较大宽度的第二隔离坝4可以增强第二隔离坝4阻挡漏电流的效果。
本示例性实施例中，如图2所示，所述第二隔离坝的宽度L1可以是所述沟槽顶部开口宽度L2的1.2-1.5倍，其中，所述宽度的方向为垂直于所述沟槽侧壁的方向。所述第一隔离坝2面向所述电隔离层12的侧面与所述第二隔离坝4面向所述电隔离层的侧面之间的距离可以大于等于15nm。即，第一隔离坝2底面与第二隔离坝4底面之间的距离可以大于等于15nm。所述第一隔离坝2的高度可以是所述第二隔离坝4高度的4-5倍，其中，所述高度的方向为垂直于所述电隔离层所在平面的方向。所述第一隔离坝2面向所述电隔离层12的一端可以埋设于所述第二隔离坝内，该设置可以使得，部分第二隔离坝4包裹于第一隔离坝2底部的侧面，从而加强第二隔离坝4阻挡漏电流的效果。
本示例性实施例中，如图5所示，为本公开半导体结构另一种示例性实施例的结构示意图。所述半导体衬底的有源区6可以设置有凹槽13，所述凹槽13和所述沟槽11可以设置于所述半导体衬底1的同一侧面。所述开关晶体管可以包括：沟道部31、栅极绝缘层32、栅极33、源/漏极，沟道部31至少部分可以埋设于所述凹槽13背离其开口的一侧；栅极绝缘层32可以随形覆盖于所述凹槽13背离所述电隔离层12的一侧；栅极33可以设置于所述栅极绝缘层32背离所述电隔离层12的一侧，且位于所述凹槽13内。源/漏极可以包括：第一源/漏极和第二源/漏极，其中，在第一源/漏极和第二源/漏极中，一个为开关晶体管的源极，另一个为开关晶体管的漏极。如图5所示，第一源/漏极可以包括第一轻掺杂源/漏极351和第一重掺杂源/漏极352，第一轻掺杂源/漏极351与所述沟道部31的第一侧连接；第一重掺杂源/漏极352与所述第一轻掺杂源/漏极351连接，所述第一重掺杂源/漏极352的离子掺杂浓度大于所述第一轻掺杂源/漏极351的离子掺杂浓度，且第一轻掺杂源/漏极351和第一重掺杂源/漏极352的掺杂类型相同。所述第二源/漏极可以包括：第二轻掺杂源/漏极341和第二重掺杂源/漏极342，第二轻掺杂源/漏极341与所述沟道部31的第二侧连接，所述沟道部的第一侧和第二侧相对设置，即栅极33在沟道部31所在平面的正投影位于沟道部第一侧和第二侧之间。第二重掺杂源/漏极342与所述第二轻掺杂源/漏极341连接，所述第二重掺杂源/漏极342的离子掺杂浓度大于所述第二轻掺杂源/漏极341的离子掺杂浓度，且所述第二重掺杂源/漏极342与第二轻掺杂源/漏极341的离子掺杂类型相同。其中，将第一源/漏极设置为第一轻掺杂源/漏极351和第一重掺杂源/漏极352，将第二源/漏极设置为第二轻掺杂源/漏极341和第二重掺杂源/漏极342，可以防止开关晶体管沟道部的热电子退化效应。
如图2、5所示，该半导体结构还可以包括封装层7，封装层7可以覆盖于半导体衬底1设置于沟槽11的一侧，封装层7可以由氮化硅形成，氮化硅具有较强的硬度，可以对半导体结构起到保护作用。
本示例性实施例还提供一种半导体结构制作方法，如图6所示，为本公开半导体制作方法一种示例性实施例的流程图。该半导体制作方法可以包括：
步骤S1：形成一半导体衬底，所述半导体衬底包括沟槽，由所述沟槽所在区域形成的隔离区、由所述隔离区限定出的多个有源区，以及电隔离层，所述电隔离层位于所述沟槽背离其开口的一侧，且所述沟槽的槽底与所述电隔离层间隔有预设距离；
步骤S2：在所述沟槽内填充绝缘材料以形成第一隔离坝；
步骤S3：在所述半导体衬底的有源区内形成多个开关晶体管，所述开关晶体管至少部分埋设于所述半导体衬底的有源区内；
步骤S4：形成第二隔离坝，至少部分位于所述第一隔离坝和所述电隔离层之间。
以下对上述步骤进行详细说明：
如图7所示，参考步骤S1：形成一半导体衬底，可以包括：提供一半导体基板；对所述半导体基板进行离子注入，以在所述半导体基板内形成所述电隔离层12。其中，半导体基板的材料可以为硅、SOI、锗、砷化镓等半导体材料。对所述半导体基板进行离子注入可以包括对半导体基板进行N型离子注入或P型离子注入。当开关晶体管为P型开关晶体管时，对所述半导体基板进行离子注入可以包括对半导体基板进行N型离子注入；当开关晶体管为N型开关晶体管时，对所述半导体基板进行离子注入可以包括对半导体基板进行P型离子注入。电隔离层12可以为轻掺杂的半导体。
如图8所示，参考步骤S1：形成一半导体衬底，还可以包括：在所述半导体基板的一侧形成所述沟槽11，由所述沟槽11所在区域形成的隔离区5、由所述隔离区5限定出的多个有源区6，且所述沟槽11的槽底与所述电隔离层12间隔有预设距离。如图8所示，在形成所述沟槽11之前，还可以包括：在所述有源区6形成凹槽13，所述凹槽13和所述沟槽11设置于所述半导体衬底1的同一侧面。其中，形成凹槽13和沟槽11可以通过光刻工艺实现，其中，刻蚀工艺可以使用干法刻蚀，蚀刻气体可以为C4F6。利用光刻工艺形成凹槽13后，需要在凹槽13内填充光刻胶，以形成刻蚀沟槽11的掩膜，完成沟槽11刻蚀后还需要清理凹槽13内填充的光刻胶。鉴于沟槽11的深度比凹槽13的深度深，本示例性实施例先通过光刻工艺刻蚀凹槽13，然后再通过光刻工艺刻蚀沟槽11，可以便于刻蚀完成凹槽13和沟槽11后清理光刻胶。需要说明的是，本示例性实施例中，如图8所示，隔离区5可以表示一空间区域，该空间区域可以在层向上贯穿整个半导体衬底1。有源区6同样可以表示一空间区域，该空间区域可以在层向上贯穿整个半导体衬底1。
如图9所示，参考步骤S2可以包括：在所述沟槽内填充绝缘材料以形成第一隔离坝2。本示例性实施例中，如图9所示，在所述沟槽内填充绝缘材料以形成第一隔离坝2之前或之后，还可以在半导体衬底1设置有凹槽13的一侧随形沉积一绝缘材料层032。绝缘材料层032的材料可以为氧化硅等绝缘材料。绝缘材料层032的形成方法可以采用化学气相沉积(CVD)、原子层沉积(ALD)等沉积方法。
如图10所示，该半导体制作方法还可以包括：在绝缘材料层032背离电隔离层12的一侧形成栅极材料层033。其中，栅极材料层033的形成方法可以采用化学气相沉积(CVD)、原子层沉积(ALD)等沉积方法。栅极材料层033的材料可以为掺杂的多晶硅导体。
如图11所示，该半导体制作方法还可以包括：对栅极材料层033、绝缘材料层032进行回刻、化学机械抛光(CMP)、清理等工艺，以将部分绝缘材料层032形成多个开关晶体管的栅极绝缘层32，以将部分栅极材料层033形成多个开关晶体管的栅极33，其中，每个开关晶体管的栅极绝缘层32相互独立设置，每个开关晶体管的栅极33相互独立设置。
如图12所示，该半导体制作方法还可以包括：在图12所示的半导体结构的上表面设置掩膜版，通过离子注入工艺将部分半导体衬底形成开关晶体管的沟道部31。其中，沟道部31的掺杂类型可以和电隔离层12的掺杂类型相同。具体的，离子注入工艺可以给掺杂离子提供初始能量，掺杂离子在初始能量作用下可以到达半导体衬底的预设深度，从而对目标深度的半导体衬底进行离子掺杂。此外，掩膜版可以阻挡离子进入半导体衬底，因此，结合掩膜版的开口形状和离子的初始能量可以对半导体衬底的目标位置进行离子掺杂。
如图13所示，该半导体制作方法还可以包括：在图13所示的半导体结构的上表面设置掩膜版，通过离子注入的方式将部分半导体衬底形成第二隔离坝4。其中，所述第二隔离坝的掺杂类型与所述开关晶体管源/漏极的掺杂类型不同。
本示例性实施例中，如图14所示，为图13的局部放大图，图14示出了图13中椭圆虚线框A位置的局部放大图。通过离子注入的方式将部分半导体衬底形成第二隔离坝4，可以包括：对所述半导体衬底的第一结构部41进行离子掺杂，以将所述第一结构部41形成至少部分所述第二隔离坝4，所述第一结构部41可以位于所述第一隔离坝和所述电隔离层之间，第一结构部41可以抵接于电隔离层和第一隔离坝之间2。
如图14所示，通过离子注入的方式将部分半导体衬底形成第二隔离坝4，还可以包括：对所述半导体衬底的第二结构部42进行离子掺杂，以将所述第二结构部42形成至少部分所述第二隔离坝4，所述第一隔离坝2面向所述电隔离层的一端埋设于所述第二结构部42内。其中，第二隔离坝4可以由离子掺杂后的第一结构部41和第二结构部42组成。
需要说明的是，对所述半导体衬底的第一结构部41进行离子掺杂，以将所述第一结构部41形成部分所述第二隔离坝4之后，还可以停止离子注入工艺，注入第一结构部41的掺杂离子可以通过扩散作用移动到第二结构部42所在的位置，从而在第二结构部42形成部分所述第二隔离坝4。
本示例性实施例中，如图13所示，第二隔离坝的宽度L1可以大于沟槽顶部开口的宽度L2。所述第二隔离坝的宽度L1可以是所述沟槽顶部开口宽度L2的1.2-1.5倍，其中，所述宽度的方向为垂直于所述沟槽侧壁的方向。所述第一隔离坝2面向所述电隔离层12的侧面与所述第二隔离坝4面向所述电隔离层的侧面之间的距离可以大于等于15nm。即，第一隔离坝2底面与第二隔离坝4底面之间的距离大于等于15nm。所述第一隔离坝2的高度可以是所述第二隔离坝4高度的4-5倍，其中，所述高度的方向为垂直于所述电隔离层所在平面的方向。其中，可以通过掩膜版限定第二隔离坝的宽度，即掩膜版开口的宽度即为第二隔离坝的宽度。
如图15所示，该半导体制作方法还可以包括：通过离子注入技术将部分所述半导体衬底形成所述开关晶体管的第一源/漏极和第二源/漏极；其中，所述源/漏极可以埋设于所述有源区，位于所述栅极绝缘层的相对两侧，且所述所述源/漏极分别与所述沟道部连接。如图15所示，第一源/漏极可以包括第一轻掺杂源/漏极351和第一重掺杂源/漏极352，第一轻掺杂源/漏极351与所述沟道部31的第一侧连接；第一重掺杂源/漏极352与所述第一轻掺杂源/漏极351连接，所述第一重掺杂源/漏极352的离子掺杂浓度大于所述第一轻掺杂源/漏极351的离子掺杂浓度，且第一轻掺杂源/漏极351和第一重掺杂源/漏极352的掺杂类型相同。所述第二源/漏极可以包括：第二轻掺杂源/漏极341和第二重掺杂源/漏极342，第二轻掺杂源/漏极341与所述沟道部31的第二侧连接，所述沟道部的第一侧和第二侧相对设置，即栅极33在沟道部31所在平面的正投影位于沟道部第一侧和第二侧之间。第二重掺杂源/漏极342与所述第二轻掺杂源/漏极341连接，所述第二重掺杂源/漏极342的离子掺杂浓度大于所述第二轻掺杂源/漏极341的离子掺杂浓度，且所述第二重掺杂源/漏极342与第二轻掺杂源/漏极341的离子掺杂类型相同。
如图15所示，该半导体结构制作方法还可以包括：在半导体衬底1设置于沟槽11的一侧覆盖封装层7，封装层7可以由氮化硅形成，氮化硅具有较强的硬度，可以对半导体结构起到保护作用。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性远离并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (19)

1.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底包括沟槽、由所述沟槽所在区域形成的隔离区、由所述隔离区限定出的多个有源区，以及电隔离层，所述电隔离层位于所述沟槽背离其开口的一侧，且所述沟槽的槽底与所述电隔离层间隔有预设距离；
第一隔离坝，填充于所述沟槽内；
多个开关晶体管，至少部分埋设于所述半导体衬底的有源区内；
第二隔离坝，至少部分位于所述第一隔离坝和所述电隔离层之间。
2.根据权利要求1所述的半导体结构，其特征在于，所述开关晶体管包括源/漏极，所述第二隔离坝的材料为掺杂半导体，且所述第二隔离坝的掺杂类型与所述开关晶体管源/漏极的掺杂类型不同。
3.根据权利要求1所述的半导体结构，其特征在于，所述第二隔离坝抵接于所述第一隔离坝和所述电隔离层之间。
4.根据权利要求3所述的半导体结构，其特征在于，所述第一隔离坝面向所述电隔离层的侧面在所述电隔离层的正投影位于所述第二隔离坝在所述电隔离层的正投影上。
5.根据权利要求1所述的半导体结构，其特征在于，所述第二隔离坝的宽度是所述沟槽顶部开口宽度的1.2-1.5倍，其中，所述宽度的方向为垂直于所述沟槽侧壁的方向。
6.根据权利要求1所述的半导体结构，其特征在于，所述第一隔离坝面向所述电隔离层的侧面与所述第二隔离坝面向所述电隔离层的侧面之间的距离大于等于15nm。
7.根据权利要求1所述的半导体结构，其特征在于，所述第一隔离坝的高度是所述第二隔离坝高度的4-5倍，其中，所述高度的方向为垂直于所述电隔离层所在平面的方向。
8.根据权利要求4所述的半导体结构，其特征在于，所述第一隔离坝面向所述电隔离层的一端埋设于所述第二隔离坝内。
9.根据权利要求1所述的半导体结构，其特征在于，所述半导体衬底的有源区设置有凹槽，所述凹槽和所述沟槽设置于所述半导体衬底的同一侧面，所述开关晶体管包括：
沟道部，埋设于所述凹槽背离其开口的一侧；
栅极绝缘层，随形覆盖于所述凹槽背离所述电隔离层的一侧；
栅极，设置于所述栅极绝缘层背离所述电隔离层的一侧，且位于所述凹槽内；
源/漏极，埋设于所述有源区，位于所述栅极绝缘层的相对两侧，且所述源/漏极分别与所述沟道部连接。
10.根据权利要求1所述的半导体结构，其特征在于，所述电隔离层的材料为掺杂半导体，且所述电隔离层的掺杂类型与所述开关晶体管源/漏极的掺杂类型不同。
11.一种半导体结构制作方法，其特征在于，包括：
形成一半导体衬底，所述半导体衬底包括沟槽，由所述沟槽所在区域形成的隔离区、由所述隔离区限定出的多个有源区，以及电隔离层，所述电隔离层位于所述沟槽背离其开口的一侧，且所述沟槽的槽底与所述电隔离层间隔有预设距离；
在所述沟槽内填充绝缘材料以形成第一隔离坝；
在所述半导体衬底的有源区内形成多个开关晶体管，所述开关晶体管至少部分埋设于所述半导体衬底的有源区内；
形成第二隔离坝，至少部分位于所述第一隔离坝和所述电隔离层之间。
12.根据权利要求11所述的半导体结构制作方法，其特征在于，形成第二隔离坝，包括：
对所述半导体衬底的第一结构部进行离子掺杂，以将所述第一结构部形成至少部分所述第二隔离坝，所述第一结构部位于所述第一隔离坝和所述电隔离层之间；
其中，所述开关晶体管包括源/漏极，所述第二隔离坝的掺杂类型与所述开关晶体管源/漏极的掺杂类型不同。
13.根据权利要求12所述的半导体结构制作方法，其特征在于，形成第二隔离坝，还包括：
利用掩膜版定义所述第二隔离坝的宽度；
所述第二隔离坝的宽度大于所述沟槽顶部开口的宽度，其中，所述宽度的方向为垂直于所述沟槽侧壁的方向。
14.根据权利要求13所述的半导体结构制作方法，其特征在于，所述第二隔离坝的宽度是所述沟槽顶部开口宽度的1.2-1.5倍。
15.根据权利要求12所述的半导体结构制作方法，其特征在于，形成第二隔离坝，还包括：
对所述半导体衬底的第二结构部进行离子掺杂，以将所述第二结构部形成至少部分所述第二隔离坝，所述第一隔离坝面向所述电隔离层的一端埋设于所述第二结构部内。
16.根据权利要求11所述的半导体结构制作方法，其特征在于，所述第一隔离坝面向所述电隔离层的侧面与所述第二隔离坝面向所述电隔离层的侧面之间的距离大于等于15nm。
17.根据权利要求11所述的半导体结构，其特征在于，所述第一隔离坝的高度是所述第二隔离坝高度的4-5倍，其中，所述高度的方向与所述电隔离层所在平面垂直。
18.根据权利要求12所述的半导体结构制作方法，其特征在于，在形成所述沟槽之前，还包括：
在所述有源区形成凹槽；
所述制作方法还包括：
在所述凹槽内随形沉积栅极绝缘层，在所述栅极绝缘层背离所述电隔离层一侧形成栅极，所述栅极位于所述凹槽内。
19.根据权利要求18所述的半导体结构制作方法，其特征在于，在所述半导体衬底的有源区内形成多个开关晶体管，还包括：
通过离子注入技术在所述沟槽背离其开口的一侧形成沟道部；
通过离子注入技术将部分所述半导体衬底形成所述开关晶体管的源/漏极；
其中，所述源/漏极埋设于所述有源区，位于所述栅极绝缘层的相对两侧，且所述所述源/漏极分别与所述沟道部连接。
CN202010923664.0A 2020-09-04 2020-09-04 半导体结构及其制作方法 Active CN114141768B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010923664.0A CN114141768B (zh) 2020-09-04 2020-09-04 半导体结构及其制作方法
PCT/CN2021/097888 WO2022048216A1 (zh) 2020-09-04 2021-06-02 半导体结构及其制作方法
US17/604,991 US20230187448A1 (en) 2020-09-04 2021-06-02 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010923664.0A CN114141768B (zh) 2020-09-04 2020-09-04 半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN114141768A true CN114141768A (zh) 2022-03-04
CN114141768B CN114141768B (zh) 2024-10-01

Family

ID=80438714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010923664.0A Active CN114141768B (zh) 2020-09-04 2020-09-04 半导体结构及其制作方法

Country Status (3)

Country Link
US (1) US20230187448A1 (zh)
CN (1) CN114141768B (zh)
WO (1) WO2022048216A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016961A1 (en) * 2002-07-24 2004-01-29 Shin Hwa-Sook Double diffused MOS transistor and method for manufacturing same
US7400015B1 (en) * 2007-01-15 2008-07-15 International Business Machines Corporation Semiconductor structure with field shield and method of forming the structure
CN101673715A (zh) * 2009-09-25 2010-03-17 中国电子科技集团公司第二十四研究所 浅结互补双极晶体管的制造方法
CN101673768A (zh) * 2002-05-03 2010-03-17 快捷半导体有限公司 带有均匀掺杂沟道的低压高密度沟槽栅极功率器件及其边缘终止技术
US20120001198A1 (en) * 2010-07-01 2012-01-05 Haizhou Yin Isolation region, semiconductor device and methods for forming the same
US20140064006A1 (en) * 2012-08-31 2014-03-06 SK Hynix Inc. Junctionless semiconductor device having buried gate, apparatus including the same, and method for manufacturing the semiconductor device
US20140176216A1 (en) * 2012-12-26 2014-06-26 Commissariat à I'énergie atomique et aux énergies alternatives Integrated circuit comprising a clock tree cell
CN104332409A (zh) * 2014-11-05 2015-02-04 北京大学 基于深n阱工艺隔离隧穿场效应晶体管的制备方法
US20170287901A1 (en) * 2016-04-04 2017-10-05 Globalfoundries Inc. Semiconductor structure including a transistor including a gate electrode region provided in a substrate and method for the formation thereof
CN209087842U (zh) * 2018-09-26 2019-07-09 长鑫存储技术有限公司 一种半导体结构
CN111211121A (zh) * 2018-11-21 2020-05-29 长鑫存储技术有限公司 半导体器件的制作方法与半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2887387A1 (en) * 2013-12-20 2015-06-24 Nxp B.V. Semiconductor device and associated method
CN111508963B (zh) * 2020-04-23 2021-09-21 长江存储科技有限责任公司 一种外围电路、三维存储器及其制备方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673768A (zh) * 2002-05-03 2010-03-17 快捷半导体有限公司 带有均匀掺杂沟道的低压高密度沟槽栅极功率器件及其边缘终止技术
US20040016961A1 (en) * 2002-07-24 2004-01-29 Shin Hwa-Sook Double diffused MOS transistor and method for manufacturing same
US7400015B1 (en) * 2007-01-15 2008-07-15 International Business Machines Corporation Semiconductor structure with field shield and method of forming the structure
CN101673715A (zh) * 2009-09-25 2010-03-17 中国电子科技集团公司第二十四研究所 浅结互补双极晶体管的制造方法
US20120001198A1 (en) * 2010-07-01 2012-01-05 Haizhou Yin Isolation region, semiconductor device and methods for forming the same
US20140064006A1 (en) * 2012-08-31 2014-03-06 SK Hynix Inc. Junctionless semiconductor device having buried gate, apparatus including the same, and method for manufacturing the semiconductor device
CN103681856A (zh) * 2012-08-31 2014-03-26 爱思开海力士有限公司 无结半导体器件、其制造方法以及包括该器件的设备
US20140176216A1 (en) * 2012-12-26 2014-06-26 Commissariat à I'énergie atomique et aux énergies alternatives Integrated circuit comprising a clock tree cell
CN104332409A (zh) * 2014-11-05 2015-02-04 北京大学 基于深n阱工艺隔离隧穿场效应晶体管的制备方法
US20170287901A1 (en) * 2016-04-04 2017-10-05 Globalfoundries Inc. Semiconductor structure including a transistor including a gate electrode region provided in a substrate and method for the formation thereof
CN209087842U (zh) * 2018-09-26 2019-07-09 长鑫存储技术有限公司 一种半导体结构
CN111211121A (zh) * 2018-11-21 2020-05-29 长鑫存储技术有限公司 半导体器件的制作方法与半导体器件

Also Published As

Publication number Publication date
CN114141768B (zh) 2024-10-01
US20230187448A1 (en) 2023-06-15
WO2022048216A1 (zh) 2022-03-10

Similar Documents

Publication Publication Date Title
KR100801707B1 (ko) 플로팅 바디 메모리 및 그 제조방법
CN103872132B (zh) 金属氧化物半导体(mos)晶体管及其制作方法
US7605032B2 (en) Method for producing a trench transistor and trench transistor
US20150171201A1 (en) Self aligned trench mosfet with integrated diode
KR100574497B1 (ko) 비대칭 리세스된 게이트를 갖는 ｍｏｓｆｅｔ 및 그 제조방법
US20080290411A1 (en) Semiconductor device and method for fabricating the same
US6246090B1 (en) Power trench transistor device source region formation using silicon spacer
CN108511518A (zh) 晶体管及其形成方法、半导体器件
JP2007515070A (ja) 超接合デバイスの製造方法
KR20120124788A (ko) 반도체 소자
KR20110099502A (ko) 반도체 소자 및 그 제조 방법
JP2002076112A (ja) 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
CN208225884U (zh) 晶体管及半导体器件
US20080073730A1 (en) Semiconductor device and method for formimg the same
CN104659084B (zh) 抗辐射鳍型沟道双栅场效应晶体管及其制备方法
KR20210062765A (ko) Mos 구조를 포함하는 반도체 소자
CN114141768B (zh) 半导体结构及其制作方法
KR101063567B1 (ko) Ｍｏｓ 디바이스 및 그 제조방법
KR100827525B1 (ko) 반도체 소자 및 그의 형성 방법
CN111223916A (zh) 半导体器件及其制备方法和三维存储器
KR100951573B1 (ko) 반도체 소자 및 그 제조 방법
KR101074232B1 (ko) 반도체 소자 및 그 제조 방법
CN113823677B (zh) 埋入式栅极通道的金属氧化物半导体场效晶体管及其制法
KR20120120682A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant