CN111211121A - 半导体器件的制作方法与半导体器件 - Google Patents
半导体器件的制作方法与半导体器件 Download PDFInfo
- Publication number
- CN111211121A CN111211121A CN201811392058.XA CN201811392058A CN111211121A CN 111211121 A CN111211121 A CN 111211121A CN 201811392058 A CN201811392058 A CN 201811392058A CN 111211121 A CN111211121 A CN 111211121A
- Authority
- CN
- China
- Prior art keywords
- region
- doping
- ions
- conductivity type
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 88
- 150000002500 ions Chemical class 0.000 claims abstract description 46
- 238000002955 isolation Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005280 amorphization Methods 0.000 claims abstract description 27
- 239000002019 doping agent Substances 0.000 claims abstract description 25
- 238000002513 implantation Methods 0.000 claims abstract description 20
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 14
- 238000002347 injection Methods 0.000 claims abstract description 12
- 239000007924 injection Substances 0.000 claims abstract description 12
- -1 silicon ions Chemical class 0.000 claims description 66
- 238000005468 ion implantation Methods 0.000 claims description 39
- 229910052698 phosphorus Inorganic materials 0.000 claims description 35
- 239000011574 phosphorus Substances 0.000 claims description 35
- 239000010410 layer Substances 0.000 claims description 30
- 229910052785 arsenic Inorganic materials 0.000 claims description 22
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052732 germanium Inorganic materials 0.000 claims description 12
- 238000001994 activation Methods 0.000 claims description 7
- 238000001953 recrystallisation Methods 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 6
- 238000007725 thermal activation Methods 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- 238000000348 solid-phase epitaxy Methods 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000000137 annealing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000002210 silicon-based material Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本公开提供一种半导体器件的制作方法及半导体器件。方法包括：提供具有沟槽隔离结构的第一导电类型的半导体衬底；于相邻沟槽隔离结构之间的半导体衬底上进行两次相反导电类型掺杂剂的注入以形成有源区；其中，在进行第二次掺杂注入前先对第一次掺杂注入形成的第一掺杂区域进行预先非晶化掺杂制程，以于第一掺杂区域上表层形成轻掺杂的非晶化区域，然后于非晶化区域进行第二次掺杂注入，并进行快速热退火处理以形成第二掺杂区域；于有源区中形成字线沟槽，字线沟槽贯穿第二掺杂区域并部分贯穿第一掺杂区域；于字线沟槽中形成埋入式栅极结构。本公开提供的制作方法可以在限制LDD区域宽度的同时提高LDD区域的活化离子浓度。
Description
技术领域
本公开涉及半导体制造技术领域，具体而言，涉及一种半导体器件的制作方法与使用这种方法制造的半导体器件。
背景技术
在DRAM(Dynamic Random Access Memory，动态随机存取存储器)工艺结构中，最小存储单元由一个晶体管和一个存储电容组成，如图1所示。当被选字线(Word Line，WL)导通时，晶体管导通，可从位线(Bit Line，BL)上读取存储在存储电容中的位信息。
在DRAM工艺技术发展上，为达到最大的存储单元集成密度来降低生产成本及增快存储器单元操作速度，通常在制作存储单元中的MOSFET(存储器件)时会使用沟槽型结构设计，如图2所示。在图2中，P阱区域1靠近金属栅极2的通道长度3决定了MOSFET的操作电压大小、导通电流大小以及器件操作速度。
过去，通常会通过加深N型轻掺杂漏极区4(Lightly Doped Drain，LDD)的扩散来减少通道长度，以增加导通电流大小及操作速度，然而这种方式往往会使靠近STI5(Shallow Trench Isolation，浅沟槽隔离)的存储电容附近的电荷在栅极电压的电场作用下产生漏电流(如图2所示的漏电流路径)，减少存储电容上的电荷量，造成显着的GIDL(Gate-Induced Drain Leakage，栅致漏极泄露)效应。存储电容上的电荷量减少将造成信号误判机率增加，为了避免这些不良效应，相关技术往往通过降低LDD区域的磷掺杂剂量(<1013cm-2)的方式，在维持相同的工艺预算下来控制LDD区域的深度使其不至于引起短通道效应，这种方法增加了LDD区域的电阻，降低了导通电流，降低了器件的操作速度，存在明显缺陷。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种半导体器件制造方法和使用这种方法制造的半导体器件，用于至少在一定程度上克服相关技术为避免短通道效应而降低LDD区域的磷离子掺杂剂量所导致的LDD区域电阻增大、电流降低等问题。
根据本公开的第一方面，提供一种半导体器件的制作方法，包括：
提供具有沟槽隔离结构的第一导电类型的半导体衬底；
于相邻所述沟槽隔离结构之间的所述半导体衬底上进行两次相反导电类型掺杂剂的注入以形成有源区；
其中，在进行第二次掺杂注入前先对第一次掺杂注入形成的第一掺杂区域进行预先非晶化掺杂制程，以于所述第一掺杂区域上表层形成轻掺杂的非晶化区域，然后于所述非晶化区域进行所述第二次掺杂注入，并进行快速热退火处理以形成第二掺杂区域；
于所述有源区中形成字线沟槽，所述字线沟槽贯穿所述第二掺杂区域并部分贯穿所述第一掺杂区域；
于所述字线沟槽中形成埋入式栅极结构。
在本公开的一种示例性实施例中，所述预先非晶化掺杂制程的掺杂离子包括硅离子或锗离子，预先非晶化掺杂制程的掺杂离子注入剂量大于3e14cm-2。
在本公开的一种示例性实施例中，所述预先非晶化掺杂制程中控制半导体衬底的温度<0℃。
在本公开的一种示例性实施例中，所述第二次掺杂注入包括磷离子注入和砷离子注入，所述磷离子注入的深度大于所述砷离子注入的深度。
在本公开的一种示例性实施例中，所述磷离子注入的剂量大于1e13cm-2，所述砷离子注入的剂量为1e14cm-2～5e14cm-2。
在本公开的一种示例性实施例中，在形成所述有源区之前还包括于所述半导体衬底中形成第二导电类型的深阱区以及于所述沟槽隔离结构下方形成所述第二导电类型的阱区，所述第二导电类型的阱区位于所述第一掺杂区域的下方且连接所述沟槽隔离结构的底层与所述第二导电类型的深阱区。
在本公开的一种示例性实施例中，还包括于相邻所述字线沟槽之间的所述有源区上形成位线接触区，于所述位线接触区上形成位线接触结构。
在本公开的一种示例性实施例中，还包括对所述位线接触结构依次进行砷离子注入和热活化处理，以形成活化位线接触区，所述砷离子注入的剂量为1e15cm-2～4e15cm-2，所述热活化处理为快速热退火离子活化，所述快速热退火处理的处理温度为800-1000℃。
在本公开的一种示例性实施例中，所述第一导电类型与所述第二导电类型相反，所述第一导电类型为P型或N型。
根据本公开的第二方面，提供一种半导体器件，包括：
第一导电类型的半导体衬底，所述衬底上设有沟槽隔离结构；
有源区，设置于所述沟槽隔离结构之间，包括源极区域、漏极区域，所述源极区域、所述漏极区域均包括所述第一导电类型的第一掺杂区域和第二导电类型的第二掺杂区域，所述第二掺杂区域位于所述第一掺杂区域的上表层；
埋入式字线结构，所述埋入式字线结构设置于所述源极区域和所述漏极区域之间并贯穿所述第二掺杂区域。
在本公开的一种示例性实施例中，所述第二掺杂区域的形成过程包括：
对所述第一掺杂区域注入第一剂量的半导体离子以形成非晶化区域；
对所述非晶化区域进行第二导电类型离子注入制程，并进行快速热退火工艺以及固相外延再结晶工艺；
其中，所述半导体离子包括硅离子或锗离子，所述半导体离子的注入剂量大于3e14cm-2。
在本公开的一种示例性实施例中，所述第二导电类型离子注入制程包括磷离子注入和砷离子注入，所述磷离子注入的深度大于所述砷离子注入的深度，所述磷离子的注入剂量大于1e13cm-2，所述砷离子的注入剂量1e14cm-2～5e14cm-2。
在本公开的一种示例性实施例中，所述半导体衬底包括所述第二导电类型的深阱区以及位于所述沟槽隔离结构下方的所述第二导电类型的阱区，所述阱区位于所述第一掺杂区域的下方并连接所述沟槽隔离结构的底层与所述深阱区。
在本公开的一种示例性实施例中，还包括设置于相邻所述埋入式字线结构之间的所述有源区上的位线接触结构，所述位线接触结构与所述有源区的接触区包括所述第二导电类型的掺杂离子。
在本公开的一种示例性实施例中，所述掺杂离子为砷，所述掺杂离子的掺杂剂量为1e15cm-2～4e15cm-2。
本公开实施例提供的制作方法通过在LDD区域形成之前对P阱区域进行非晶化处理，有效限制了后续注入的磷离子和砷离子的注入深度，使得在注入大剂量的磷离子和砷离子后，新形成的LDD区域既可以保持扩散深度在安全范围内，不至于引起短通道效应，又能够具有更多的活化离子，从而降低了LDD区域的电阻、增大了导通电流、提升了存储单元的操作速度。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是DRAM存储单元的原理示意图。
图2是DRAM存储器件的工艺结构示意图。
图3是本公开提供的半导体器件的制作方法的主要流程图。
图4A～图4P是本公开一个实施例中半导体器件的制作方法的详细流程示意图。
图5是本公开提供的DRAM存储器件的工艺结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
下面结合附图对本公开示例实施方式进行详细说明。
图3是本公开提供的半导体器件的制作方法的主要流程图。
参考图3，半导体器件的制作方法主要可以包括：
步骤S1，提供具有沟槽隔离结构的第一导电类型的半导体衬底；
步骤S2，于相邻所述沟槽隔离结构之间的所述半导体衬底上进行两次相反导电类型掺杂剂的注入以形成有源区；
其中，在进行第二次掺杂注入前先对第一次掺杂注入形成的第一掺杂区域进行预先非晶化掺杂制程，以于所述第一掺杂区域上表层形成轻掺杂的非晶化区域，然后于所述非晶化区域进行所述第二次掺杂注入，并进行快速热退火处理以形成第二掺杂区域；
步骤S3，于所述有源区中形成字线沟槽，所述字线沟槽贯穿所述第二掺杂区域并部分贯穿所述第一掺杂区域；
步骤S4，于所述字线沟槽中形成埋入式栅极结构。
本公开主要涉及DRAM存储单元(Access Device)集成电路制造技术的改善，通过通过在LDD区域形成之前对P阱区域进行非晶化处理，有效限制了后续注入的磷离子和砷离子的注入深度，使得在注入大剂量的磷离子和砷离子后，新形成的LDD区域既可以保持扩散深度在安全范围内，不至于引起短通道效应，又能够具有更多的活化离子，从而降低了LDD区域的电阻、增大了导通电流、提升了存储单元的操作速度。
下面，以第一导电类型为P型、第二导电类型为N型为例对本公开实施例进行说明。可以理解的是，本公开实施例也可以应用在第一导电类型为N型、第二导电类型为P型的方案中，本公开对此不作特殊限定。
图4A～图4P是本公开一个实施例中半导体器件的制作方法的详细流程示意图。
其中，图4A～图4D对应步骤S1。
在图4A，利用掩模蚀刻工艺在P型衬底1上制作浅沟槽隔离结构2(Shallow TrenchIsolation,STI)，制作过程例如可以包括沉积、涂胶、转印、蚀刻、绝缘层制作、金属沉积等相关STI制作工艺，本公开不以此为限。
在图4B，注入磷离子以形成深N型阱区域3(Deep N-Well，DNW)。
在图4C，通过掩模工艺将磷离子注入到STI的底层，形成连接深N阱区域的N阱区域4(N-Well)。
在图4D，注入硼离子以在P衬底上部形成第一掺杂区域5(P阱区域，P-Well)。
参考图4A～图4D，在形成有源区之前，可以首先在设置有沟槽隔离结构(STI，Shallow Trench Isolation)的P型衬底上顺次进行离子注入以形成深N阱区域、N阱区域、P阱区域，其中沟槽隔离结构内部为二氧化硅，外部为绝缘层。接下来，可以图4D所示结构为基板，制作N型轻掺杂漏极区域(LDD)。在一些实施例中，形成沟槽隔离结构以划分出有源区的步骤也可以在制作深N阱区域、N阱区域、P阱区域之后，本公开不以此为限。
图4E～图4G示出步骤S2的示意图。
在图4E，进行本公开提出的LDD-PAI(预先非晶化)工艺，对P阱区域注入硅离子或锗离子(剂量>3e14cm-2)以形成非晶化区域。
在图4F，对非晶化区域注入磷离子及砷离子，其中磷掺杂剂量大于1e13cm-2，砷掺杂剂量在1e14cm-2～5e14cm-2之间，以提高活化离子浓度来降低LDD区域的导通电阻。
在图4G，进行高温(1000℃以上)快速热退火(Rapid Thermal Anneal)及SPER工艺，使砷、磷离子活化扩散。
离子注入法是把掺杂剂的原子引入固体中的一种材料改性方法。简单地说，离子注入的过程就是在真空系统中，用经过加速的要掺杂的原子的离子照射(注入)固体材料，从而在所选择的(即被注入的)区域形成一个具有特殊性质的表面层(注入层)。其中，注入离子的深度分布可由加速电压控制，即由注入能量来控制。
则更为细化地，如图4E所示，对P阱区域5注入半导体离子的过程例如为：首先，通过离子注入法以第一能量注入第一剂量的锗离子或硅离子于P阱区域5的表层并沿P型衬底1的方向延伸，形成具有第一深度的非晶化区域6。然后，通过离子注入法以第二能量、第三能量对非晶化区域6注入N型掺杂离子。在本公开实施例中，形成预先非晶化区域6过程中注入的硅离子或锗离子的浓度大于3e14cm-2；对预先非晶化区域6进行掺杂制程的N型掺杂离子例如包括磷离子或砷离子，其中磷离子注入的深度大于砷离子注入的深度，磷离子的注入剂量大于1e13cm-2，砷离子的注入剂量为1e14cm-2～5e14cm-2。需要注意的是，由于在硅基板温度为室温时进行预先非晶化制程会在硅基板的非晶化硅层及其下方区域产生EOR缺陷界面(非晶化硅与单晶硅基板的交界面)，即使在后续退火制程后EOR缺陷界面仍然会存在从而增加漏电流路径及大小，因此非晶化过程中衬底的温度需要维持在0℃以下，最佳温度范围是-50℃～-150℃，以有效避免漏电流的产生。
注入N型掺杂离子的过程例如可以为：以第二能量对非晶化区域6先注入第二剂量的磷离子，形成第二深度的磷离子注入区61；接下来以第三能量对非晶化区域6注入第三剂量的砷离子，以形成第三深度的砷离子注入区62。其中，第三能量小于第二能量，第二能量小于第一能量；第三深度小于第二深度(磷离子的注入深度大于砷离子的注入深度)，第二深度小于等于第一深度(磷离子的注入深度小于非晶化区域的深度)；第三剂量小于第二剂量，第一剂量例如为大于3e14cm-2，第二剂量例如可以为大于1e13cm-2。
接下来，通过快速热退火工艺(温度大于1000℃)使非晶化区域6中的砷离子、磷离子活化扩散，再通过固相外延再结晶(Solid Phase Epitaxy Recrystallization,SPER)工艺使第二掺杂区域内的各注入离子再结晶化(SPER)以形成第二掺杂区域7。
在本公开实施例中，在半导体器件的第二掺杂区域7(Source/Drain)形成前，先利用离子注入工艺对P阱区域注入高剂量的硅离子或锗离子，使其注入的单晶硅区域非晶化。非晶化(PAI)过程中产生的非晶化深度(End-of-Range,EOR)区域在退火时所释放出的间隙离子会与P阱区域的硼离子产生交互作用，进而减少磷离子与间隙离子之间反应，使更多的磷离子活化。高剂量的锗离子或硅离子注入后，将使原本具晶向的硅材料区域(P阱区域5)形成非晶向化的结构(非晶化区域6)，对后续N型掺杂离子(磷离子和砷离子)的注入深度有抑制效果，进而在达成超浅接面的同一制程条件下(N型掺杂离子的注入量相同)，可增加N型掺杂离子的在单位注入区的注入剂量，有效提高N型掺杂离子的活化浓度。
通过对非晶化区域注入中剂量N型深掺杂磷元素(大于传统工艺的剂量)及高剂量浅掺杂砷元素，并在后续高温热退火制作过程中进行固相外延再结晶(Solid PhaseEpitaxy Recrystallization,SPER)工艺，可以在漏极区与源极区形成离子活化浓度更高的N型LDD区，降低晶体管内N型LDD区的串联电阻，进而提升导通电流、提升器件操作速度。
图4H～图4L是步骤S3、步骤S4的示意图。
在图4H，进行字线金属栅区域沟槽定义(Word-Line Metal-Gate region definetrench)。
在图4I，完成字线金属栅区域沟槽区域掩模光刻已形成字线沟槽8。
在步骤S3(参考图4H～图4I)，刻蚀形成字线沟槽。通过一般的刻蚀方法，根据字线沟槽8的深度及空间设计要求完成刻蚀，使字线沟槽8穿过第二掺杂区域7并部分刻蚀第一掺杂区域(P阱区域5)。
在图4J，完成栅极氧化工艺，在字线沟槽8的表面形成栅极绝缘氧化层。通过高温制程在字线沟槽8的表面形成栅极绝缘氧化层81，与此同时，由于高温引起第二掺杂区域7中的锗离子与硅材料产生氧化反应，使得硅材料被转化为锗化硅材料。可以定义字线沟槽8与沟槽隔离结构2之间的第二掺杂区域为源极区域，相邻的字线沟槽8之间的第二掺杂区域为漏极区域。由此，第二掺杂区域7也可以被称为N型轻掺杂漏极区域(LDD)。由于N型掺杂离子(如砷离子和磷离子)在锗化硅材料中的固态溶解度高于硅材料，进一步提高了N型掺杂离子的活化浓度，因而对于同一注入量的N型掺杂离子，由锗化硅材料构成的第二掺杂区域7相比由硅材料构成的LDD区域的串联电阻更小，导通电流更高。
在图4K，完成金属栅极(TiN/W)沉积工艺及干蚀刻工艺。
根据栅极金属层82的深度设计要求，沉积相应的金属量的金属于字线沟槽8内一部分(底部)，在字线沟槽8内形成栅极金属层82。且栅极金属层82的顶部水平线高于第二掺杂区域7与P阱区域5相接的水平线。优选地，本步骤所沉积的金属为钨。
在图4L，完成介电隔离层沉积。优选地，介电隔离层的材料为氮化硅(SiN)，通过一般的沉积方法，沉积氮化硅于字线沟槽8内的栅极金属层82表面，直至覆盖衬底的上表面，以形成介电隔离层83。
在一些实施例中，上述方法还包括步骤S5：于相邻字线沟槽之间形成位线接触窗，于位线接触窗上形成初始位线接触结构。然后，对该位线接触结构依次进行砷离子注入和热活化处理，以形成活化位线接触区，砷离子注入的剂量为1e15cm-2～4e15cm-2，热活化处理为快速热退火离子活化，快速热退火处理的处理温度为800-1000℃。
图4M～图4P是步骤S5的示意图。
在图4M，进行蚀刻完成位线接触窗区域的定义(Bit-Line Contact)，首先可以根据第二掺杂区域7中漏极区域的位置在漏极区域的表面确定位线接触窗91，进而确定位线接触窗91对应的介电隔离层83的位置，对该位置向下进行刻蚀介电隔离层83直至露出在栅极金属层82两侧的第二掺杂区域的上表面，以作为位线接触窗91。
在图4N，进行原位多晶硅沉积(in-situ Poly-Si Deposition)，以形成覆盖位线接触窗91的多晶硅层92。
在图4O，进行蚀刻工艺形成初始位线接触结构93并完成对初始位线接触结构93的高浓度剂量N+砷离子注入来降低接触电阻。具体的，通过离子注入工艺使用第四能量对初始位线接触结构93注入N型离子，注入的N型离子优选为砷离子。可以使本次注入的砷离子位于初始位线接触结构93和第二掺杂区域7的交界面上，以降低这两个区域之间的接触电阻。
在图4P，对初始位线接触结构93N+漏极进行高温热退火离子活化工艺和固相外延再结晶工艺(即第二次SPER工艺)后形成位线接触结构9。此时，位线接触结构9中的活化离子掺杂浓度得到提高，具备了更低的电阻与更高的导通电流。
本公开实施例通过改进DRAM阵列晶体管结构，利用预先非晶化工艺制作轻掺杂漏极区(LDD)，使用预先非晶化区域同时提高磷离子的掺杂浓度并且抑制磷离子的扩散深度，在避免了短通道效应及GIDL效应的同时，有效提高了LDD区域的活化载流子浓度，降低了LDD区域的导通电阻，增加了晶体管工作时的驱动电流及操作速度，能够实现超浅接面的制作。
图5本公开提供的半导体结构的工艺结构示意图，图5所示的半导体结构是通过图4A～图4P所示的工艺流程制作而成。
参考图5，在本公开实施例中，半导体结构500可以包括：
P型硅衬底部1、沟槽隔离结构2、深N型阱层3、N型阱区4、P阱区域5、第二掺杂区域7(轻掺杂漏极区域/LDD区域)、栅极绝缘氧化层81、栅极金属层82、N型重掺杂的位线接触结构9以及介质层83。其中，第二掺杂区域7设置有深入到P阱区域5的字线沟槽8，栅极绝缘氧化层81覆盖在字线沟槽8表面并延伸平铺在第二掺杂区域7的表面与沟槽隔离结构2相接，字线沟槽8内部沉积有栅极金属层82。栅极金属层82之上沉积有介质层83。其中，第二掺杂区域7通过预先非晶化制程形成的非晶化区域可以抑制后续注入离子的扩散深度，在N型掺杂离子注入并进行热退火、再结晶制程后，形成了单位体积内N型离子浓度较高的LDD区域，从而具有较低的导通电阻和较大的导通电流，同时避免了短通道效应以及GIDL效应，能够有效提升器件的操作速度，实现超浅接面制作。此外，位线接触结构9掺杂有砷离子，以提升导通电流。优选地，在形成第二掺杂区域7的过程中，非晶化制程注入锗离子或硅离子的剂量大于3e14cm-2，在非晶化制程后对非晶化区域注入的磷离子的掺杂剂量大于1e13cm-2，注入的砷离子的掺杂剂量为1e14cm-2～5e14cm-2，离子注入后热退火的温度为1000℃以上。
在图5所示的半导体结构中，第二掺杂区域7(N型LDD区域(Source/Drain))的制作先通过离子注入工艺注入高剂量的硅或锗离子，使被注入的单晶硅区域形成非晶化区域(PAI)后，再向非晶化区域注入中剂量的N型深掺杂磷离子(大于传统工艺的剂量)及高剂量浅掺杂砷离子，在后续高温热退火制作程序中，通过固相外延再结晶工艺(SPER)提高活化离子掺杂浓度来降低LDD区域的导通电阻。有效抑制了N型掺杂离子的扩散深度，提高了单位体积内N型掺杂离子的浓度，进而提高了器件操作时的导通电流、操作速度，降低了导通电阻。由于抑制了掺杂元素的扩散深度，有效避免了短通道效应和GIDL效应。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。
Claims (15)
1.一种半导体器件的制作方法，其特征在于，包括：
提供具有沟槽隔离结构的第一导电类型的半导体衬底；
于相邻所述沟槽隔离结构之间的所述半导体衬底上进行两次相反导电类型掺杂剂的注入以形成有源区；
其中，在进行第二次掺杂注入前先对第一次掺杂注入形成的第一掺杂区域进行预先非晶化掺杂制程，以于所述第一掺杂区域上表层形成轻掺杂的非晶化区域，然后于所述非晶化区域进行所述第二次掺杂注入，并进行快速热退火处理以形成第二掺杂区域；
于所述有源区中形成字线沟槽，所述字线沟槽贯穿所述第二掺杂区域并部分贯穿所述第一掺杂区域；
于所述字线沟槽中形成埋入式栅极结构。
2.如权利要求1所述的制作方法，其特征在于，所述预先非晶化掺杂制程的掺杂离子包括硅离子或锗离子，预先非晶化掺杂制程的掺杂离子注入剂量大于3e14cm-2。
3.如权利要求2所述的制作方法，其特征在于，所述预先非晶化掺杂制程中控制半导体衬底的温度<0℃。
4.如权利要求1所述的制作方法，其特征在于，所述第二次掺杂注入包括磷离子注入和砷离子注入，所述磷离子注入的深度大于所述砷离子注入的深度。
5.如权利要求4所述的制作方法，其特征在于，所述磷离子注入的剂量大于1e13cm-2，所述砷离子注入的剂量为1e14cm-2～5e14cm-2。
6.如权利要求1所述的制作方法，其特征在于，在形成所述有源区之前还包括于所述半导体衬底中形成第二导电类型的深阱区以及于所述沟槽隔离结构下方形成所述第二导电类型的阱区，所述第二导电类型的阱区位于所述第一掺杂区域的下方且连接所述沟槽隔离结构的底层与所述第二导电类型的深阱区。
7.如权利要求1所述的制作方法，其特征在于，还包括于相邻所述字线沟槽之间的所述有源区上形成位线接触区，于所述位线接触区上形成位线接触结构。
8.如权利要求7所述的制作方法，其特征在于，还包括对所述位线接触结构依次进行砷离子注入和热活化处理，以形成活化位线接触区，所述砷离子注入的剂量为1e15cm-2～4e15cm-2，所述热活化处理为快速热退火离子活化，所述快速热退火处理的处理温度为800-1000℃。
9.如权利要求6所述的制作方法，其特征在于，所述第一导电类型与所述第二导电类型相反，所述第一导电类型为P型或N型。
10.一种半导体器件，其特征在于，包括：
第一导电类型的半导体衬底，所述衬底上设有沟槽隔离结构；
有源区，设置于所述沟槽隔离结构之间，包括源极区域、漏极区域，所述源极区域、所述漏极区域均包括所述第一导电类型的第一掺杂区域和第二导电类型的第二掺杂区域，所述第二掺杂区域位于所述第一掺杂区域的上表层；
埋入式字线结构，所述埋入式字线结构设置于所述源极区域和所述漏极区域之间并贯穿所述第二掺杂区域。
11.如权利要求10所述的半导体器件，其特征在于，所述第二掺杂区域的形成过程包括：
对所述第一掺杂区域注入第一剂量的半导体离子以形成非晶化区域；
对所述非晶化区域进行第二导电类型离子注入制程，并进行快速热退火工艺以及固相外延再结晶工艺；
其中，所述半导体离子包括硅离子或锗离子，所述半导体离子的注入剂量大于3e14cm-2。
12.如权利要求11所述的半导体器件，其特征在于，所述第二导电类型离子注入制程包括磷离子注入和砷离子注入，所述磷离子注入的深度大于所述砷离子注入的深度，所述磷离子的注入剂量大于1e13cm-2，所述砷离子的注入剂量为1e14cm-2～5e14cm-2。
13.如权利要求10所述的半导体器件，其特征在于，所述半导体衬底包括所述第二导电类型的深阱区以及位于所述沟槽隔离结构下方的所述第二导电类型的阱区，所述阱区位于所述第一掺杂区域的下方并连接所述沟槽隔离结构的底层与所述深阱区。
14.如权利要求10所述的半导体器件，其特征在于，还包括设置于相邻所述埋入式字线结构之间的所述有源区上的位线接触结构，所述位线接触结构与所述有源区的接触区包括所述第二导电类型的掺杂离子。
15.如权利要求14所述的半导体器件，其特征在于，所述掺杂离子为砷，所述掺杂离子的掺杂剂量为1e15cm-2～4e15cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811392058.XA CN111211121A (zh) | 2018-11-21 | 2018-11-21 | 半导体器件的制作方法与半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811392058.XA CN111211121A (zh) | 2018-11-21 | 2018-11-21 | 半导体器件的制作方法与半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111211121A true CN111211121A (zh) | 2020-05-29 |
Family
ID=70789192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811392058.XA Pending CN111211121A (zh) | 2018-11-21 | 2018-11-21 | 半导体器件的制作方法与半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111211121A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112002693A (zh) * | 2020-09-11 | 2020-11-27 | 福建省晋华集成电路有限公司 | 存储器及其形成方法、半导体器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040056953A (ko) * | 2002-12-24 | 2004-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US20070069309A1 (en) * | 2005-09-26 | 2007-03-29 | Richard Lindsay | Buried well for semiconductor devices |
| TW201220469A (en) * | 2010-11-04 | 2012-05-16 | Sinopower Semiconductor Inc | Termination structure of power semiconductor device and manufacturing method thereof |
| CN102543880A (zh) * | 2011-01-03 | 2012-07-04 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN107068683A (zh) * | 2017-03-07 | 2017-08-18 | 合肥智聚集成电路有限公司 | 存储器及其制备方法 |
| CN108735608A (zh) * | 2018-05-30 | 2018-11-02 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| CN209119102U (zh) * | 2018-11-21 | 2019-07-16 | 长鑫存储技术有限公司 | 半导体器件 |
-
2018
- 2018-11-21 CN CN201811392058.XA patent/CN111211121A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040056953A (ko) * | 2002-12-24 | 2004-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US20070069309A1 (en) * | 2005-09-26 | 2007-03-29 | Richard Lindsay | Buried well for semiconductor devices |
| TW201220469A (en) * | 2010-11-04 | 2012-05-16 | Sinopower Semiconductor Inc | Termination structure of power semiconductor device and manufacturing method thereof |
| CN102543880A (zh) * | 2011-01-03 | 2012-07-04 | 海力士半导体有限公司 | 半导体器件及其制造方法 |
| CN107068683A (zh) * | 2017-03-07 | 2017-08-18 | 合肥智聚集成电路有限公司 | 存储器及其制备方法 |
| CN108735608A (zh) * | 2018-05-30 | 2018-11-02 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| CN209119102U (zh) * | 2018-11-21 | 2019-07-16 | 长鑫存储技术有限公司 | 半导体器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112002693A (zh) * | 2020-09-11 | 2020-11-27 | 福建省晋华集成电路有限公司 | 存储器及其形成方法、半导体器件 |
| CN112002693B (zh) * | 2020-09-11 | 2021-12-17 | 福建省晋华集成电路有限公司 | 存储器及其形成方法、半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7009250B1 (en) | FinFET device with reduced DIBL | |
| CN111211122B (zh) | 半导体器件的制作方法与半导体器件 | |
| CN101286526B (zh) | 半导体器件及其制造方法 | |
| CN108565263B (zh) | 半导体器件及其制作方法 | |
| KR100486187B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR102497125B1 (ko) | 반도체장치 및 그 제조 방법 | |
| US6087209A (en) | Formation of low resistance, ultra shallow LDD junctions employing a sub-surface, non-amorphous implant | |
| CN209282201U (zh) | 半导体器件 | |
| US7521311B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2558961B2 (ja) | 半導体装置の製造方法 | |
| CN108735608B (zh) | 半导体器件及其制作方法 | |
| JP2008520115A (ja) | Ｃｍｏｓトランジスタにおけるドーパントプロフィールの改善のためのシステム及び方法 | |
| US9202885B2 (en) | Nanoscale silicon Schottky diode array for low power phase change memory application | |
| CN209119102U (zh) | 半导体器件 | |
| CN111211121A (zh) | 半导体器件的制作方法与半导体器件 | |
| JP2624709B2 (ja) | 半導体装置の製造方法 | |
| CN110890370A (zh) | 半导体器件及其形成方法 | |
| US20060223292A1 (en) | Method of manufacturing semiconductor device | |
| KR20090032894A (ko) | 반도체 소자 및 그의 형성 방법 | |
| JPH09181274A (ja) | 半導体記憶装置およびその製造方法 | |
| KR20010048974A (ko) | 반도체소자의 모스 트랜지스터 형성방법 및 그에 의해제조된 모스 트랜지스터 | |
| KR20110121163A (ko) | 매립 게이트를 갖는 반도체 장치 제조 방법 | |
| US7592642B1 (en) | Thyristor-based semiconductor device with indium-carbon implant and method of fabrication | |
| US20060017079A1 (en) | N-type transistor with antimony-doped ultra shallow source and drain | |
| KR100327433B1 (ko) | 반도체소자의 접합 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |