CN110890370A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN110890370A
CN110890370A CN201811057941.3A CN201811057941A CN110890370A CN 110890370 A CN110890370 A CN 110890370A CN 201811057941 A CN201811057941 A CN 201811057941A CN 110890370 A CN110890370 A CN 110890370A
Authority
CN
China
Prior art keywords
region
substrate
semiconductor device
ion implantation
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811057941.3A
Other languages
English (en)
Inventor
周步康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811057941.3A priority Critical patent/CN110890370A/zh
Publication of CN110890370A publication Critical patent/CN110890370A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种半导体器件及其形成方法，在衬底中形成两个栅极结构之后，采用离子注入方法在漏区下方的衬底中进行离子注入，以形成阈值调整区于两个所述栅极结构之间，在不影响半导体器件性能的同时能够通过调整阈值调整区的掺杂浓度来改变晶体管的阈值电压，并且仅在漏区下方形成所述阈值调整区也可以避免相邻有源区之间的互相影响。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。
背景技术
动态随机存储器(DRAM)通常采用埋栅结构的晶体管，在DRAM的制造过程中，晶体管的阈值电压通常是固定的，无法任意的调节或者需要很复杂的制程工艺才能调节，这就限制了后端制程改变晶体管的阈值电压的可能。
发明内容
本发明的目的在于提供一种半导体器件及其形成方法，能够方便有效的调节DRAM晶体管的阈值电压。
为了达到上述目的，本发明提供了一种半导体器件，包括：
衬底，所述衬底中形成有两个源区及位于两个所述源区之间的漏区；
两个栅极结构，形成于所述源区和所述漏区之间的衬底中以构成两个晶体管；以及，
阈值调整区，位于所述漏区下方的衬底中，通过调整所述阈值调整区的掺杂浓度以改变所述晶体管的阈值电压。
可选的，所述衬底中还形成有沟槽隔离结构，所述沟槽隔离结构界定出多个有源区，每个所述有源区中形成有两个所述源区及一个所述漏区。
可选的，所述漏区和所述源区从所述衬底的表面延伸至所述衬底内的第一深度位置，所述栅极结构从所述衬底的表面延伸至所述衬底内的第二深度位置，所述第二深度位置更下沉于所述第一深度位置，以使沿着栅极结构的侧壁和底壁从所述源区至所述漏区之间的区域构成所述晶体管的沟道区域，所述阈值调整区位于所述衬底的第一深度位置与第二深度位置之间，以调整所述第一深度位置与所述第二深度位置之间的衬底的浓度。
可选的，所述阈值调整区的侧边界均延伸至所述栅极结构的侧壁。
可选的，所述衬底中还形成有阱区，所述阈值调整区位于所述阱区中。
可选的，所述晶体管为N型晶体管时，所述阈值调整区为N型掺杂以使所述晶体管的阈值电压负漂移。
可选的，所述阈值调整区掺杂的导电离子包括硼离子。
可选的，所述阈值调整区的掺杂浓度与所述晶体管的阈值电压的大小正相关。
可选的，所述阈值调整区掺杂的导电离子的浓度介于5E13atoms/cm2～1E14atoms/cm2。
本发明提供了一种半导体器件的形成方法，包括：
提供衬底，所述衬底中形成有两个源区及位于两个所述源区之间的漏区；
形成两个栅极结构于所述源区和所述漏区之间的衬底中以构成两个晶体管；以及，
执行第一离子注入工艺，以在所述漏区下方的衬底中进行离子注入以形成阈值调整区，通过调整所述阈值调整区的掺杂浓度以改变所述晶体管的阈值电压。
可选的，所述第一离子注入工艺的离子注入能量介于20keV～50keV。
可选的，在执行所述第一离子注入工艺之前，所述半导体器件的形成方法还包括：
形成掩膜层于所述衬底上，所述掩膜层中形成有对应所述漏区的开口；
以及，在形成所述阈值调整区之后，所述半导体器件的形成方法还包括：
在所述开口中形成位线接触。
可选的，形成所述掩膜层之后，执行所述第一离子注入工艺之前，所述半导体器件的形成方法还包括：
执行第二离子注入工艺，以在所述漏区中注入与其导电类型相同的导电离子。
可选的，所述第二离子注入工艺的离子注入能量介于10keV～15keV，且所述第二离子注入工艺的离子注入浓度介于3E13atoms/cm2～6E13atoms/cm2。
在本发明提供的半导体器件及其形成方法中，在衬底中形成两个栅极结构之后，采用离子注入方法在漏区下方的衬底中进行离子注入，以形成阈值调整区于两个所述栅极结构之间，在不影响半导体器件性能的同时能够通过调整阈值调整区的掺杂浓度来改变晶体管的阈值电压，并且仅在漏区下方形成所述阈值调整区也可以避免相邻有源区之间的互相影响。
附图说明
图1为本发明实施例提供的半导体器件的形成方法的流程图；
图2-图4为本发明实施例提供的采用半导体器件的形成方法形成的半导体结构的剖面示意图；
图中，附图标记为：
1-衬底；11-阱区；12-深N阱；111-源区；112-漏区；113-阈值调整区；
2-栅极结构；
3-掩膜层；31-开口；
4-位线接触。
具体实施方式
发明人发现，晶体管的阈值电压是与衬底的掺杂浓度息息相关的，所以可以通过调整衬底的掺杂浓度来改变晶体管的阈值电压。通过进一步研究发现，对于同一有源区具有两个共用漏区的晶体管的半导体器件，两个晶体管的源区紧靠沟槽隔离结构，若在源区底部的衬底中进行离子注入，相当于减小了衬底的电阻，一个有源区之间的电子有可能会进入相邻的有源区中，使相邻的两个有源区相互影响，导致半导体器件的整体性能下降。
基于此，本发明提供了一种半导体器件及其形成方法，在衬底中形成两个栅极结构之后，采用离子注入方法在漏区下方的衬底中进行离子注入，以形成阈值调整区于两个所述栅极结构之间，在不影响半导体器件性能的同时能够通过调整阈值调整区的掺杂浓度来改变晶体管的阈值电压，并且仅在漏区下方形成所述阈值调整区也可以避免相邻有源区之间的互相影响。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图4为本实施例提供的半导体器件的示意图，如图4所示，所述半导体器件包括：衬底1，所述衬底1中形成有两个源区111及位于两个所述源区111之间的漏区112；两个栅极结构2，形成于所述源区111和所述漏区112之间的衬底1中以构成两个晶体管；以及，阈值调整区113，位于所述漏区112下方的衬底1中，通过调整所述阈值调整区113的掺杂浓度以改变所述晶体管的阈值电压。
具体的，请继续参阅图4，所述衬底1中形成有沟槽隔离结构及若干有源区，所述沟槽隔离结构隔离相邻的所述有源区，每个所述有源区包括两个源区111及一漏区112，所述有源区的衬底1中形成有两个栅极沟槽，所述栅极沟槽形成于所述衬底1中且位于所述源区111及所述漏区112之间，一个所述栅极沟槽中形成有一个所述栅极结构2，其中，所述栅极结构2包括栅极介质层及栅极导电层，所述栅极介质层覆盖所述栅极沟槽的底壁和侧壁，所述栅极导电层填充在所述栅极沟槽中。
进一步，所述栅极结构2均位于所述源区111及所述漏区112之间以构成晶体管，可以理解的是，同一有源区中的两个晶体管分别使用与其相邻一个所述源区111，且共用所述漏区112。所述漏区112和所述源区111分别从所述衬底1的表面向所述衬底1的内部延伸至第一深度位置，所述栅极结构从所述衬底的表面向所述衬底1的内部延伸至第二深度位置。可选的，所述阈值调整区113位于所述漏区112的下方，并且位于两个所述栅极结构2之间。并且，所述第二深度位置更下沉于所述第一深度位置，以使所述栅极结构2的底部更下沉于所述源区111及所述漏区112，以构成所述晶体管的沟道区域，即沿着栅极沟槽的沟槽侧壁和沟槽底壁从源区111至所述漏区112之间的区域。所述阈值调整区113通过调整两个所述栅极结构2之间的在第一深度位置至第二深度位置的部分衬底的掺杂浓度，或者也可以这么理解，所述阈值调整区113改变了部分沟道区域的掺杂浓度，从而可以改变晶体管的阈值电压。但是，所述阈值调整区113因为仅位于所述漏区112的下方，距离所述沟槽隔离结构较远，也不会影响所述沟槽隔离结构的隔离效应。
可选的，所述阈值调整区113的侧边界均延伸至所述栅极结构2的侧壁，所述阈值调整区113的表面和底面可以分别为于所述第一深度位置和所述第二深度位置，也可以均位于所述第一深度位置和所述第二深度位置之间，或者如图4所述的，所述阈值调整区113的表面位于所述第一深度位置，底面位于所述第一深度位置和所述第二深度位置之间，本发明不再一一举例。
进一步，所述衬底1中还形成有一阱区11，本实施例中，所述阱区11为P阱，所述阈值调整区113形成在所述阱区11中，所述阱区11中的离子掺杂浓度低于所述源区111和所述漏区112中的离子掺杂浓度。进一步的，所述阱区11的掺杂类型可根据所形成的晶体管的类型决定，例如，当所述晶体管为P型晶体管，则所述阱区11可相应的掺杂磷离子(P)；当所述晶体管为N型晶体管，则所述阱区11可相应的掺杂硼离子(B)。所述衬底1内还形成有一用于隔离的深阱区，本实施例中，所述深阱区为深N阱12，所述深N阱12形成于所述阱区11的下方，以将所述晶体管进行隔离，防止外部因素对所述晶体管造成干扰，或者防止不同有源区之间相互干扰，同时也防止所述晶体管干扰其他的外部器件。
可选的，本实施例中，所述晶体管为N型晶体管，则所述阈值调整区113为N型掺杂，即所述阈值调整区113中掺杂的导电离子是N型离子(例如磷离子)以使所述晶体管的阈值电压正漂移。并且，所述阈值调整区113的掺杂浓度与所述晶体管的阈值电压的大小正相关，即所述阈值调整区113的掺杂浓度增大时，所述晶体管的阈值电压也增大，反之，所述阈值调整区113的掺杂浓度减小时，所述晶体管的阈值电压也减小，本实施例中，所述阈值调整区113中的掺杂的导电离子的浓度介于5E13atoms/cm2～1E14atoms/cm2。
基于此，如图1所示，本发明还提供了一种半导体器件的形成方法，包括：
S1：提供衬底，所述衬底中形成有两个源区及位于两个所述源区之间的漏区；
S2：形成两个栅极结构于所述源区和所述漏区之间的衬底中以构成两个晶体管；以及，
S3：执行第一离子注入工艺，以在所述漏区下方的衬底中进行离子注入以形成阈值调整区，通过调整所述阈值调整区的掺杂浓度以改变所述晶体管的阈值电压。
具体的，请参阅图2，提供所述衬底1，所述衬底1中形成有若干有源区，所述有源区包括两个源区111和一漏区112，所述漏区112位于两个所述源区111之间，接着形成分别形成两个所述栅极结构2于每个所述源区111和所述漏区112之间的衬底1中，以构成两个晶体管。
接着如图2所示，所述衬底1的表面形成有一掩膜层3，所述掩膜层3覆盖所述衬底1，且所述掩膜层3中形成有对应所述漏区112的开口31，即所述开口31下方为所述漏区112。可选的，本实施例中所述掩膜层3的材料为光刻胶。
接下来，请参阅图3，以所述掩膜层3为掩膜，执行第二离子注入工艺，以在所述漏区112中注入与其导电类型相同的导电离子，以增大所述漏区112的掺杂浓度，从而降低了所述漏区112表面的接触电阻，使所述半导体器件的导通能力提高。进一步，所述第二离子注入工艺的离子注入能量介于10keV～15keV，且所述第二离子注入的离子注入浓度介于3E13atoms/cm2～6E13atoms/cm2。
进一步，再以所述掩膜层3为掩膜，执行第一离子注入工艺，以在所述漏区112下方的衬底1中进行离子注入以形成所述阈值调整区113，所述阈值调整区113在所述衬底1中的位置取决于所述第一离子注入工艺的离子注入能量，若所述第一离子注入工艺的离子注入能量较高，所述阈值调整区113更深，反之，若所述第一离子注入工艺的离子注入能量较低，则所述阈值调整区113更浅。并且，由于所述掩膜层3的开口31仅对应所述漏区112，则所述阈值调整区113位于两个所述栅极结构2之间。可以理解的是，由于所述阈值调整区113形成于所述漏区112的下方，则所述第一离子注入工艺的离子注入能量较所述第二离子注入的离子注入能量更大，本实施例中，所述第一离子注入工艺的离子注入能量介于20keV～50keV，且所述阈值调整区113掺杂的导电离子的浓度介于5E13atoms/cm2～1E14atoms/cm2。
接下来请参阅图3-图4，形成所述阈值调整区113后，可以再在所述开口31中形成位线接触4，具体的工艺为：形成掺杂的多晶硅层于所述衬底1上，所述掺杂的多晶硅层覆盖所述衬底1并填充所述开口31，研磨以去除所述衬底1表面的所述掺杂的多晶硅层，保留所述开口31中的所述掺杂的多晶硅层形成所述位线接触4于所述衬底1上。所述位线接触4用于与位线连接，即所述掩膜层3是直接利用用于形成位线接触的掩膜层，不需要额外的增加新的掩膜层，节约了光罩。
综上，在本发明实施例提供的半导体器件及其形成方法中，在衬底中形成两个栅极结构之后，采用离子注入方法在漏区下方的衬底中进行离子注入，以形成阈值调整区于两个所述栅极结构之间，在不影响半导体器件性能的同时能够通过调整阈值调整区的掺杂浓度来改变晶体管的阈值电压，也可以避免相邻有源区之间互相影响。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (14)

1.一种半导体器件，其特征在于，包括：
衬底，所述衬底中形成有两个源区及位于两个所述源区之间的漏区；
两个栅极结构，形成于所述源区和所述漏区之间的衬底中以构成两个晶体管；以及，
阈值调整区，位于所述漏区下方的衬底中，通过调整所述阈值调整区的掺杂浓度以改变所述晶体管的阈值电压。
2.如权利要求1所述的半导体器件，其特征在于，所述衬底中还形成有沟槽隔离结构，所述沟槽隔离结构界定出多个有源区，每个所述有源区中形成有两个所述源区及一个所述漏区。
3.如权利要求1所述的半导体器件，其特征在于，所述漏区和所述源区从所述衬底的表面延伸至所述衬底内的第一深度位置，所述栅极结构从所述衬底的表面延伸至所述衬底内的第二深度位置，所述第二深度位置更下沉于所述第一深度位置，以使沿着栅极结构的侧壁和底壁从所述源区至所述漏区之间的区域构成所述晶体管的沟道区域，所述阈值调整区位于所述衬底的第一深度位置与第二深度位置之间，以调整所述第一深度位置与所述第二深度位置之间的衬底的浓度。
4.如权利要求3所述的半导体器件，其特征在于，所述阈值调整区的侧边界均延伸至所述栅极结构的侧壁。
5.如权利要求3所述的半导体器件，其特征在于，所述衬底中还形成有阱区，所述阈值调整区位于所述阱区中。
6.如权利要求1所述的半导体器件，其特征在于，所述晶体管为N型晶体管时，所述阈值调整区为P型掺杂以使所述晶体管的阈值电压正漂移。
7.如权利要求6所述的半导体器件，其特征在于，所述阈值调整区掺杂的导电离子包括硼离子。
8.如权利要求6所述的半导体器件，其特征在于，所述阈值调整区的掺杂浓度与所述晶体管的阈值电压的大小正相关。
9.如权利要求8所述的半导体器件，其特征在于，所述阈值调整区掺杂的导电离子的浓度介于5E13atoms/cm2～1E14atoms/cm2。
10.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底中形成有两个源区及位于两个所述源区之间的漏区；
形成两个栅极结构于所述源区和所述漏区之间的衬底中以构成两个晶体管；以及，
执行第一离子注入工艺，以在所述漏区下方的衬底中进行离子注入以形成阈值调整区，通过调整所述阈值调整区的掺杂浓度以改变所述晶体管的阈值电压。
11.如权利要求10所述的半导体器件的形成方法，其特征在于，所述第一离子注入工艺的离子注入能量介于20keV～50keV。
12.如权利要求10所述的半导体器件的形成方法，其特征在于，在执行所述第一离子注入工艺之前，所述半导体器件的形成方法还包括：
形成掩膜层于所述衬底上，所述掩膜层中形成有对应所述漏区的开口；
以及，在形成所述阈值调整区之后，所述半导体器件的形成方法还包括：
在所述开口中形成位线接触。
13.如权利要求12所述的半导体器件的形成方法，其特征在于，形成所述掩膜层之后，执行所述第一离子注入工艺之前，所述半导体器件的形成方法还包括：
执行第二离子注入工艺，以在所述漏区中注入与其导电类型相同的导电离子。
14.如权利要求13所述的半导体器件的形成方法，其特征在于，所述第二离子注入工艺的离子注入能量介于10keV～15keV，且所述第二离子注入工艺的离子注入浓度介于3E13atoms/cm2～6E13atoms/cm2。
CN201811057941.3A 2018-09-11 2018-09-11 半导体器件及其形成方法 Pending CN110890370A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811057941.3A CN110890370A (zh) 2018-09-11 2018-09-11 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811057941.3A CN110890370A (zh) 2018-09-11 2018-09-11 半导体器件及其形成方法

Publications (1)

Publication Number Publication Date
CN110890370A true CN110890370A (zh) 2020-03-17

Family

ID=69745597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811057941.3A Pending CN110890370A (zh) 2018-09-11 2018-09-11 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN110890370A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517290A (zh) * 2020-04-10 2021-10-19 南亚科技股份有限公司 半导体元件及其制备方法
CN113764341A (zh) * 2020-06-05 2021-12-07 长鑫存储技术有限公司 一种半导体结构及其制作方法和半导体存储器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517290A (zh) * 2020-04-10 2021-10-19 南亚科技股份有限公司 半导体元件及其制备方法
CN113517290B (zh) * 2020-04-10 2024-03-19 南亚科技股份有限公司 半导体元件及其制备方法
CN113764341A (zh) * 2020-06-05 2021-12-07 长鑫存储技术有限公司 一种半导体结构及其制作方法和半导体存储器
CN113764341B (zh) * 2020-06-05 2023-09-19 长鑫存储技术有限公司 一种半导体结构及其制作方法和半导体存储器

Similar Documents

Publication Publication Date Title
US7981783B2 (en) Semiconductor device and method for fabricating the same
US20110260242A1 (en) Transistor of semiconductor device and method for manufacturing the same
US8377783B2 (en) Method for reducing punch-through in a transistor device
CN111211122B (zh) 半导体器件的制作方法与半导体器件
CN112970111B (zh) 包含在分接头的有源区域下方的阱边界的方法及设备
CN110911407A (zh) 半导体器件及其形成方法
US9559104B2 (en) Mask read-only memory array, memory device, and fabrication method thereof
CN110890370A (zh) 半导体器件及其形成方法
US7554130B1 (en) Reducing effects of parasitic transistors in thyristor-based memory using an isolation or damage region
US8013388B2 (en) Semiconductor device and method of manufacturing the same
CN100444403C (zh) 半导体器件及其制造方法
TWI532181B (zh) 凹入式通道存取電晶體元件及其製作方法
US7863144B2 (en) Semiconductor device and method for manufacturing the device
US7879702B2 (en) Method for manufacturing a semiconductor device including a memory cell array area and peripheral circuit area
CN208819878U (zh) 半导体器件
US8703564B2 (en) Method for manufacturing a transistor for preventing or reducing short channel effect
CN108269763B (zh) 半导体元件的制作方法
JP3403312B2 (ja) 半導体装置およびその製造方法
JP5324849B2 (ja) 半導体装置およびその製造方法
CN111211121A (zh) 半导体器件的制作方法与半导体器件
CN110890367A (zh) 存储器及其形成方法
US8349719B2 (en) Semiconductor device and method for fabricating the same
US7674676B2 (en) Semiconductor device manufacturing method for forming diffused layers by impurity implantation using gate wiring layer mask
KR20120079300A (ko) 반도체 소자의 형성 방법
US8174046B1 (en) Reducing effects of parasitic transistors in thyristor-based memory using local thinning or implanting

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination