CN114112653A - 半导体晶圆破裂的发生率降低方法 - Google Patents
半导体晶圆破裂的发生率降低方法 Download PDFInfo
- Publication number
- CN114112653A CN114112653A CN202110982250.XA CN202110982250A CN114112653A CN 114112653 A CN114112653 A CN 114112653A CN 202110982250 A CN202110982250 A CN 202110982250A CN 114112653 A CN114112653 A CN 114112653A
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- wafer
- silicon
- semiconductor
- broken
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 174
- 238000000034 method Methods 0.000 title claims abstract description 98
- 238000005336 cracking Methods 0.000 title claims abstract description 23
- 238000012360 testing method Methods 0.000 claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 claims abstract description 34
- 238000005452 bending Methods 0.000 claims abstract description 30
- 235000012431 wafers Nutrition 0.000 claims description 349
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 138
- 229910052710 silicon Inorganic materials 0.000 claims description 138
- 239000010703 silicon Substances 0.000 claims description 138
- 230000002950 deficient Effects 0.000 claims description 12
- 230000035882 stress Effects 0.000 description 43
- 238000000227 grinding Methods 0.000 description 40
- 238000005498 polishing Methods 0.000 description 29
- 238000010438 heat treatment Methods 0.000 description 27
- 238000005530 etching Methods 0.000 description 18
- 238000003825 pressing Methods 0.000 description 13
- 238000007689 inspection Methods 0.000 description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 8
- 238000013001 point bending Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000007517 polishing process Methods 0.000 description 4
- 238000011179 visual inspection Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 231100000241 scar Toxicity 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008117 seed development Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N3/08—Investigating strength properties of solid materials by application of mechanical stress by applying steady tensile or compressive forces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N3/20—Investigating strength properties of solid materials by application of mechanical stress by applying steady bending forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N2203/0001—Type of application of the stress
- G01N2203/0003—Steady
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N2203/0014—Type of force applied
- G01N2203/0016—Tensile or compressive
- G01N2203/0019—Compressive
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N2203/0014—Type of force applied
- G01N2203/0023—Bending
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N2203/0058—Kind of property studied
- G01N2203/006—Crack, flaws, fracture or rupture
- G01N2203/0067—Fracture or rupture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N2203/02—Details not specific for a particular testing method
- G01N2203/06—Indicating or recording means; Sensing means
- G01N2203/067—Parameter measured for estimating the property
- G01N2203/0676—Force, weight, load, energy, speed or acceleration
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
提出晶圆制造工序或元件形成工序中降低半导体晶圆破裂的发生率的方法。是抑制半导体晶圆破裂的发生率的方法，其特征在于，在从半导体锭制造半导体晶圆而在被制造的半导体晶圆上形成半导体元件的工艺中，在第1工序和第2工序之间具备第3工序，在前述第1工序中，在上述半导体晶圆处会形成伤痕，在前述第2工序中，对经过该第1工序的半导体晶圆施加应力而半导体晶圆会破裂，在前述第3工序中，进行弯曲试验来判定半导体晶圆是否破裂，将未破裂的半导体晶圆向前述第2工序搬运，前述弯曲试验为，将与上述第2工序中对半导体晶圆施加的应力对应的应力对半导体晶圆施加。
Description
技术领域
本发明涉及半导体晶圆破裂的发生率降低方法。
背景技术
以往，作为半导体元件的基板，硅晶圆被广泛使用。硅晶圆相对于通过切克劳斯基(Czochralski、CZ)法、悬浮带熔融(Floating Zone、FZ)法等培育的单晶硅锭，例如通过实施切片处理、平坦化处理、倒角处理、蚀刻处理、热处理、双面研磨处理、精研磨处理等而被制造(晶圆制造工序)。
半导体元件对如上所述地制造的硅晶圆例如通过实施成膜处理、曝光・显影处理、蚀刻处理、杂质扩散处理来在硅晶圆的表面形成大规模集成电路(LSI)(前工序)、通过实施切割处理、薄膜化处理、装载处理、结合处理、铸模处理等(后工序)而被形成(元件形成工序)。
上述晶圆制造工序及对于晶圆的元件形成工序的前工序中，硅晶圆施加冲击、应力等的情况较多，在硅晶圆容易形成伤痕。例如，晶圆制造工序中，磨削处理、研磨处理时，晶圆端部抵接于保持件内周面，所以对晶圆端部施加冲击。同样地，元件形成工序的前工序中，在作为最初的热处理工序的氧化热处理工序中，由于与晶舟等夹具的接触，容易在硅晶圆形成伤痕。
如上所述地在硅晶圆形成伤痕时，晶圆的破坏强度下降，后段的工序中对硅晶圆施加应力时有硅晶圆破裂的可能。硅晶圆破裂的情况下，需要进行其回收作业及其处理的装置的清扫、检查等，担心在硅晶圆的制造或者半导体元件的形成上产生巨大损失。
在这样的背景下，专利文献1记载了如下装置：晶圆制造工序时防止晶圆端部的伤痕等，并且能够准确地评价晶圆端部的强度。
专利文献1：日本特开2011-027430号公报。
借助专利文献1中记载的装置，进行晶圆的破坏试验，能够准确地测定晶圆自身的强度。但是，专利文献1中，关于降低晶圆的破裂的发生率未进行研究。
发明内容
因此，本发明的目的在于，提出在晶圆制造工序或元件形成工序中降低半导体晶圆破裂的发生率的方法。
解决上述问题的本发明如下所述。
[1]一种抑制半导体晶圆破裂的发生率的方法，其特征在于，在从半导体锭制造半导体晶圆而在被制造的半导体晶圆上形成半导体元件的工艺中，在第1工序和第2工序之间具备第3工序，在前述第1工序中，在前述半导体晶圆处会形成伤痕，在前述第2工序中，对经过该第1工序的前述半导体晶圆施加应力而前述半导体晶圆会破裂，在前述第3工序中，进行弯曲试验来判定前述半导体晶圆是否破裂，将未破裂的前述半导体晶圆向前述第2工序搬运，前述弯曲试验为，将与前述第2工序中对前述半导体晶圆施加的应力对应的应力对前述半导体晶圆施加。
[2]前述[1]所述的方法，其特征在于，前述第3工序在即将进行前述第2工序前进行。
[3]前述[1]或[2]所述的方法，其特征在于，前述第3工序相对于经过前述第1工序的前述半导体晶圆的全部进行。
[4]前述[1]或[2]所述的方法，其特征在于，前述第3工序仅相对于经过前述第1工序的前述半导体晶圆的一部分进行。
[5]前述[1]至[4]中任一项所述的方法，其特征在于，在前述第1工序和前述第3工序之间还具备检查前述半导体晶圆的外观的第4工序，相对于在该第4工序中判定成不良品的半导体晶圆进行前述第3工序。
[6]前述[1]至[5]中任一项所述的方法，其特征在于，前述第3工序为，使前述半导体晶圆沿晶圆周向旋转而对于对前述半导体晶圆施加的应力的位置不同的多个配置进行。
[7]前述[1]至[6]中任一项所述的方法，其特征在于，前述半导体晶圆是硅晶圆。
发明效果
根据本发明，在晶圆制造工序或元件形成工序中能够降低半导体晶圆破裂的发生率。
附图说明
图1是表示本发明的半导体晶圆破裂的发生率降低方法的一例的流程图的图。
图2是表示3点弯曲试验装置的图。
图3是表示4点弯曲试验装置的图。
图4是表示本发明的半导体晶圆破裂的发生率降低方法的另外的例子的流程图的图。
具体实施方式
以下，参照附图，对本发明的实施方式进行说明。图1表示本发明的半导体晶圆破裂的发生率降低方法的流程图。本发明的半导体晶圆破裂的发生率降低方法在从半导体锭制造半导体晶圆而在被制造的半导体晶圆上形成半导体元件的工艺中，在第1工序(步骤S1)和第2工序(步骤S2)之间具备第3工序(步骤S3)，在前述第1工序中(步骤S1)，在上述半导体晶圆处会形成伤痕，在前述第2工序中，经过该第1工序的上述半导体晶圆施加应力而上述半导体晶圆会破裂，在前述第3工序中，进行弯曲试验来判定半导体晶圆是否破裂，将未破裂的半导体晶圆向上述第2工序搬运，前述弯曲试验为，将与第2工序中对半导体晶圆施加的应力对应的应力对半导体晶圆施加。
如上所述，晶圆制造工序及元件形成工序中，在某处理工序(第1工序)中在作为半导体元件的基板的半导体晶圆的表面形成伤痕，在后段的处理工序(第2工序)中半导体晶圆会破裂。第2工序中发生晶圆破裂时，由于装置的清扫、检查等，在半导体晶圆的制造或者半导体元件的形成上产生巨大损失。为了降低这样的损失，降低半导体晶圆破裂的发生率较重要。
因此，本发明的多位发明人关于降低半导体晶圆破裂的发生率的方途进行深入研究。结果，想到晶圆制造工序及元件形成工序中，在半导体晶圆的表面会形成伤痕的前段的工序(第1工序)、和对经过上述第1工序的半导体晶圆施加应力而半导体晶圆会破裂的后段的工序(第2工序)之间，进行第3工序来完成本发明，前述第3工序中进行弯曲试验来判定半导体晶圆是否破裂，将未破裂的半导体晶圆向上述第2工序搬运，前述弯曲试验为，将与在上述第2工序中对半导体晶圆施加的应力对应的应力向半导体晶圆施加。以下，对各工序进行说明。
首先，第1工序是在晶圆制造工序或元件形成工序中相对于半导体晶圆实施处理而在半导体晶圆的表面形成伤痕的工序。本发明中，“伤痕”意味着，在晶圆制造工序及元件形成工序的一系列的工序中，由于与装置等的结构部件的接触而在半导体晶圆的表面意外形成的伤痕，例如包括划痕、裂纹等。
作为这样的第1工序，能够列举晶圆制造工序中的线锯工序、倒角工序、表面磨削工序、热处理工序、双面研磨工序、精研磨工序等。特别地，在线锯工序、倒角工序、热处理工序及双面研磨工序中容易形成伤痕。
例如，线锯工序中，以异物附着于线材的状态开始切断时，裂纹会被导入半导体晶圆。此外，关于倒角工序、表面磨削工序、研磨工序，若有磨石、垫的不良，则裂纹会被导入半导体晶圆。进而，热处理工序中，半导体晶圆由于热处理中支承半导体晶圆的表面与坚固的部件接触，所以裂纹会被导入半导体晶圆。
此外，作为第1工序，能够列举元件形成工序中的氧化工序、CVD(Chemical VaporDeposition)工序、杂质扩散工序等、伴随升温、降温的工序。
此外，在相对于上述半导体晶圆实施处理的工序间的一部分的搬运工序中，在半导体晶圆的表面也会形成伤痕。关于这样的会形成伤痕的搬运工序也包含于第1工序。
第2工序是第1工序的后段的工序，是在晶圆制造工序或元件形成工序中对半导体晶圆实施处理而对半导体晶圆施加应力从而半导体晶圆会破裂的工序。作为这样的第2工序，能够列举晶圆制造工序中的倒角工序、表面磨削工序、研磨工序、热处理工序等。倒角工序、表面磨削工序、研磨工序中，为了将磨削器材或研磨器材向半导体晶圆推压，半导体晶圆被施加力。此外，热处理工序中，由于在半导体晶圆产生温度差，热应力被向半导体晶圆施加，半导体晶圆会破裂。
此外，作为第2工序，能够列举元件形成工序中的高速升降温热处理工序等。
另外，本发明中，第1工序和第2工序是互不相同的工序。
本发明中，在上述的第1工序及第2工序之间进行第3工序，在前述第3工序中，进行弯曲试验来判定半导体晶圆是否会破裂，将未破裂的半导体晶圆向上述第2工序搬运，前述弯曲试验将与第2工序中被向半导体晶圆施加的应力对应的应力对半导体晶圆施加。由此，能够抑制第2工序中半导体晶圆破裂，能够降低半导体晶圆破裂的发生率。
作为上述弯曲试验工序的第3工序例如能够用作为本申请人的专利申请的日本特开2011-27430号公报中记载的硅晶圆的机械强度测定装置进行。
图2表示借助日本特开2011-27430号公报中记载的、通过相对于半导体晶圆进行3点弯曲试验来对半导体晶圆施加应力的机械强度测定装置。图2所示的装置中，在将半导体晶圆w载置于隔开既定的间隔地互相平行地配置的一对棒状的支承部件1a、1b的状态下，从半导体晶圆w的正上方使推压部件2下降来推压晶圆中央部。由此，相对于半导体晶圆w施加试验载荷来使半导体晶圆w向包围推压部件2的方向弯曲变形，相对于半导体晶圆w进行3点弯曲试验。此时，将推压部件2的表面涂覆特氟隆(注册商标)等，使与晶圆接触的部位由比硅柔软的材料构成，由此能够防止晶圆的表面的伤痕。
优选地，将支承部件1a、1b及推压部件2的长边方向的尺寸设定成晶圆w的直径的约1.1~1.6倍，将支承部件1a、1b的间隔设定成晶圆w的直径的约0.5~0.7倍，由此，能够相对于半导体晶圆w稳定地施加试验载荷。通过将晶圆接触部分的表面设为算术平均粗糙度Ra：0.4μm以上3.0μm以下的范围，能够抑制支承部件-晶圆间及推压部件-晶圆间的滑移，能够对半导体晶圆w施加设定的应力。能够将该装置用作本发明的第3工序的弯曲试验装置。
此外，图3表示日本特开2011-27430号公报中记载的另外的机械强度测定装置，表示通过相对于半导体晶圆进行4点弯曲试验来对半导体晶圆施加应力的机械强度测定装置。图3所示的装置中，在将半导体晶圆w载置于以互相隔开既定的间隔地平行地配置的一对棒状的支承部件1a、1b的状态下，从半导体晶圆w的正上方使互相隔开既定的间隔地平行地配置的一对棒状的推压部件2a、2b下降，推压晶圆中央部。由此，相对于半导体晶圆w施加试验载荷来使半导体晶圆w向包围推压部件2a、2b的方向弯曲变形，相对于半导体晶圆w进行4点弯曲试验。
优选地，将支承部件1a、1b及推压部件2a、2b的长边方向的尺寸设定成晶圆w的直径的约1.1~1.6倍，将支承部件1a、1b的间隔设定成晶圆w的直径的约0.5~0.7倍，将推压部件2a、2b的间隔设定成晶圆w的直径的约0.1~0.35倍，由此，能够相对于半导体晶圆w稳定地施加试验载荷。此外，将晶圆接触部分的表面设为算术平均粗糙度Ra：0.4μm以上3.0μm以下的范围，由此，能够抑制支承部件-晶圆间及推压部件-晶圆间的滑移，能够对半导体晶圆w施加设定的应力。能够将该装置用作本发明的第3工序的弯曲试验装置。
通过将上述图2及图3所示的装置用作本发明的第3工序的弯曲试验装置，能够对半导体晶圆施加与第2工序中施加的应力对应的应力。
另外，使用上述弯曲试验装置的弯曲试验中，对推压部件2、2a、2b接触的部分施加试验载荷。因此，半导体晶圆w的表面的伤痕的位置从推压部件2、2a、2b偏离的情况下，有对伤痕施加的力变弱的可能性。形成伤痕的位置通过肉眼观察而明确的情况下，在推压部件2、2a、2b的正下方配置伤痕。此外，伤痕的存在、伤痕的位置未知的情况下，优选地，使半导体晶圆w沿晶圆周向旋转，对于向半导体晶圆w施加的应力的位置不同的多个配置进行弯曲试验。这例如能够使半导体晶圆w每次旋转既定的角度(例如30°)来进行。
此外，用于本发明的方法的半导体晶圆w没有特别限定，能够为硅、锗、碳化硅等的IV族半导体、砷化镓、砷化铟、氮化镓、氮化铝等的III-V族半导体的晶圆。其中，能够相对于硅晶圆适合地应用。
另外，上述第3工序也能够仅相对于经过第1工序的半导体晶圆的一部分进行。即，通过处理工序，有难以相对于全部半导体晶圆进行弯曲试验的情况。这样的情况下，能够相对于一部分的半导体晶圆进行弯曲试验。通过以怎样的比例进行弯曲试验能够抑制半导体晶圆破裂的发生率取决于工序，因此不能一概地确定。因此，预先预测第2工序中的半导体晶圆破裂的频率，以破裂的发生率能够降低的比例进行弯曲试验即可。
但是，上述第3工序优选地相对于经过第1工序的全部半导体晶圆进行。由此，能够防止经过第1工序的半导体晶圆在第2工序中破裂，能够进一步抑制半导体晶圆破裂的发生率。
此外，第3工序也能够在即将进行第2工序前进行。由此，能够减少作为弯曲试验的第3工序的次数来降低半导体晶圆破裂的发生率。
此外，晶圆制造工序中，有通过表面检查装置、肉眼观察外观检查等检测裂纹等的表面异常的工序(外观检查工序)，若外观检查工序中在晶圆表面检测到作为半导体晶圆破裂的原因的裂纹等而判定为异常，则进行从晶圆制造工序线取出的处置(废弃)。
然而，从制造线取出的晶圆未必在第2工序中破裂。即，判定成异常的原因在不影响半导体晶圆的破坏强度的下降的附着物的集合体存在于晶圆表面的情况下、或仅在晶圆的最表层存在的微小裂纹的情况下，有由于作为第2工序的研磨工序、蚀刻工序而被除去的可能性，也认为在之后的工序中不发生半导体晶圆破裂。若将这些半导体晶圆作为不良品而从晶圆制造工序线取出来废弃，则生产量降低。
因此，如图2所示，将经过第2工序的半导体晶圆向作为外观检查工序的第4工序搬运，将在第4工序中判定成良品的半导体晶圆向第2工序搬运，在将判定成不良品的半导体晶圆废弃的晶圆制造工序中，相对于判定成不良品的半导体晶圆进行作为弯曲试验的上述第3工序。然后，将未破裂的半导体晶圆向第2工序搬运。
由此，能够仅将判定成异常而从晶圆制造工序线除外的半导体晶圆中的、破裂的半导体晶圆除外，能够使未破裂的半导体晶圆再次返回晶圆制造工序线。结果，能够抑制半导体晶圆破裂的发生率，并且能够使晶圆制造的生产率提高。
实施例
以下，对本发明的实施例进行说明，但本发明不被实施例限定。
＜应对晶圆施加的应力的研究＞
半导体晶圆是直径300mm的硅晶圆，在硅晶圆的表面处会形成伤痕的第1工序为晶圆制造工序中的线锯工序、硅晶圆会破裂的第2工序为磨削工序的情况下，在第1工序和第2工序之间进行的弯曲试验工序即第3工序中，为了抑制硅晶圆在第2工序中破裂，研究应对硅晶圆施加何种程度的应力。
首先，收集300张外观检查中作为不良品的晶圆。接着，用图2所示的3点弯曲试验装置将施加的应力每10MPa地改变，判定硅晶圆是否破裂。然后，将未破裂的硅晶圆向磨削工序搬运，确认磨削工序中硅晶圆是否破裂。将所得到的结果在表1表示。
[表1]
如表1所示，作为弯曲试验工序的第3工序中对硅晶圆施加的应力为70MPa以下的情况下，作为应力施加工序(第2工序)的磨削工序中发生硅晶圆的破裂。但是，第3工序中对硅晶圆施加的应力为60MPa的情况下，在第3工序中晶圆全部未破裂，与之相对，施加的应力为70MPa的情况下，第3工序中2张硅晶圆破裂。即，可知在第3工序中对硅晶圆施加的应力为70MPa的情况下，能够防止第2工序中上述2张硅晶圆破裂。
此外，第3工序中相对于硅晶圆施加的应力为80MPa以上的情况下，第3工序中未破裂的硅晶圆在作为应力施加工序(第2工序)的磨削工序中不破裂。但是，对硅晶圆施加的应力为130MPa以上的情况下，在第3工序中硅晶圆全部破裂。关于此，在对硅晶圆施加的应力为80MPa以上120MPa以下的情况下，第3工序中未破裂的硅晶圆在第2工序中也未破裂，所以可知第3工序中对硅晶圆施加130MPa以上的应力是过剩的。这样，第3工序中对硅晶圆施加的应力为80MPa以上120MPa。该情况下，能够防止作为第2工序的磨削工序中硅晶圆破裂，且能够防止过检测。进而，也无需外观检查的裂纹的有无的评价。这样，第3工序中对半导体晶圆施加的应力，能够基于第3工序中不发生半导体晶圆破裂且第2工序中发生破裂的应力(上述例中为60MPa)、第3工序中发生半导体晶圆破裂且第2工序中发生破裂的应力(上述例中为70MPa)、第3工序中发生半导体晶圆破裂且第2工序中不发生破裂的应力(上述例中为80MPa以上120MPa以下)、第3工序中半导体晶圆全部破裂的应力(上述例中为130MPa以上)等确定。
(实施例1)
根据图1所示的流程图，实施本发明的半导体晶圆破裂的发生率降低方法。具体地，将通过切克劳斯基(Czochralski、CZ)法培育的单晶硅锭向外周磨削工序搬运来将直径调整成300mm后，向线锯工序(第1工序)搬运。关于所得到的1190张硅晶圆的每一个，向磨削工序(第2工序)搬运前，用图2所示的装置进行3点弯曲试验工序(第3工序)。此时，对硅晶圆施加的应力为80MPa。结果，7张硅晶圆破裂。未破裂的1183张硅晶圆被向磨削工序搬运，间歇式地实施磨削处理。结果，磨削工序中硅晶圆1张都未破裂。这样，磨削工序中的硅晶圆的破裂的发生率为0%，相对于通过线锯工序的硅晶圆的张数，通过磨削工序的硅晶圆的张数的比例为99.4%。
(以往例1)
将通过CZ法培育的单晶硅锭向与实施例1相同的工序搬运。但是，将通过线锯工序(第1工序)所得到的1432张硅晶圆的每一个原样向磨削工序(第2工序)搬运。结果，磨削工序中8张硅晶圆破裂。与破裂的硅晶圆同时实施磨削处理的余下的硅晶圆无法使用，所以结果连同破裂的晶圆废弃30张硅晶圆。这样，磨削工序中的硅晶圆的破裂的发生率为0.6%，与通过线锯工序的硅晶圆的张数相对，通过磨削工序的硅晶圆的张数的比例为97.9%。
(实施例2)
将通过CZ法培育的单晶硅锭向与实施例1相同的工序搬运。但是，使线锯工序中的单晶硅锭的进给速度比实施例1快。通过加快单晶硅锭的进给速度，能够使线锯工序所需的时间缩短，另一方面，所得到的硅晶圆处形成伤痕的频率也变高，在磨削工序中容易发生破裂。具体地，相对于线锯工序中加快进给速度所得到的561张硅晶圆的每一个进行弯曲试验。结果，38张硅晶圆破裂。将未破裂的523张硅晶圆向磨削工序搬运，结果、磨削工序中1张都未破裂。这样，磨削工序中的硅晶圆的破裂的发生率为0%，相对于通过线锯工序的硅晶圆的张数，通过磨削工序的硅晶圆的张数的比例为93.2%。
(以往例2)
将通过CZ法培育的单晶硅锭向与实施例2相同的工序搬运。但是，在线锯工序和磨削工序之间相对于硅晶圆不进行弯曲试验工序。具体地，将线锯工序中所得到的523张硅晶圆向磨削工序搬运，结果，41张硅晶圆破裂。此外，同时实施磨削处理的67张硅晶圆废弃，合计108张硅晶圆废弃。这样，磨削工序中的硅晶圆的破裂的发生率为7.8%，相对于通过线锯工序的硅晶圆的张数，通过磨削工序的硅晶圆的张数的比例为79.3%。
(实施例3)
根据图4所示的流程图，实施本发明的半导体晶圆破裂的发生率降低方法。具体地，将通过切克劳斯基(Czochralski、CZ)法培育的单晶硅锭向外周磨削工序搬运来将直径调整成300mm后，向线锯工序搬运。对于所得到的2876张硅晶圆的每一个，向磨削蚀刻工序(第1工序)搬运。此时的蚀刻余量为20μm。接着，将经过第1工序的硅晶圆向双面研磨工序(第2工序)搬运前进行肉眼观察的外观检查(第4工序)。结果，64张被判定成不良品。进而，相对于被判定成不良品的64张硅晶圆的每一个进行弯曲试验(第3工序)。结果，11张破裂。将第3工序中未破裂的余下的53张和第4工序中判定成良品的2812张、合计2865张硅晶圆向双面研磨工序(第2工序)搬运，间歇式地相对于硅晶圆实施双面研磨处理。结果，双面研磨工序中7张硅晶圆破裂，连同破裂的硅晶圆同时实施双面研磨处理的硅晶圆合计30张硅晶圆被废弃。这样，双面研磨工序中的硅晶圆的破裂的发生率为0.2%，相对于通过磨削蚀刻工序的硅晶圆的张数，通过双面研磨工序的硅晶圆的张数的比例为98.6%。
(以往例3)
与实施例3同样地，将硅晶圆向处理工序搬运。但是，关于经过磨削蚀刻工序的2641张硅晶圆的每一个，废弃通过外观检查判定成不良品的47张硅晶圆，将判定成良品的2594张硅晶圆向双面研磨工序搬运。结果，双面研磨工序中7张硅晶圆破裂，连同与破裂的硅晶圆同时实施双面研磨处理的硅晶圆合计25张硅晶圆被废弃。这样，双面研磨工序中的硅晶圆的破裂的发生率为0.3%，相对于通过磨削蚀刻工序的硅晶圆的张数，通过双面研磨工序的硅晶圆的张数的比例为97.3%。
(实施例4)
与实施例3同样地，相对于硅晶圆实施处理。但是，磨削蚀刻工序中将蚀刻的余量设为10μm。蚀刻工序为了除去残留于硅晶圆的加工应变层而进行，但若使蚀刻工序的余量变少则能够使线锯工序时的晶圆变薄且导致蚀刻时间的缩短，所以能够提高制造效率。然而，由于除去量少，硅晶圆残留加工应变或残留伤痕而制造中硅晶圆破裂的可能性变高。将蚀刻的余量设为10μm，结果，关于经过磨削蚀刻工序的751张硅晶圆，外观检查(第4工序)中95张硅晶圆被判定为不良品，相对于这些硅晶圆进行弯曲试验。结果，35张硅晶圆破裂。将未破裂的60张向双面研磨工序搬运来实施双面研磨处理，结果，11张硅晶圆破裂，且连同与破裂的硅晶圆同时实施双面研磨处理的硅晶圆合计55张硅晶圆被废弃。这样，双面研磨工序中的硅晶圆的破裂的发生率为1.5%，相对于通过磨削蚀刻工序的硅晶圆的张数，通过双面研磨工序的硅晶圆的张数的比例为88.0%。
(以往例4)
与以往例3同样地，将硅晶圆向处理工序搬运。结果，经过磨削蚀刻工序的635张硅晶圆中，外观检查工序中作为不良品废弃82张，将判定成良品的553张硅晶圆向双面研磨工序搬运。结果，双面研磨工序中10张硅晶圆破裂，且连同与破裂硅晶圆同时实施双面研磨处理的硅晶圆合计50张硅晶圆被废弃。这样，双面研磨工序中的硅晶圆的破裂的发生率为1.8%，相对于通过磨削蚀刻工序的硅晶圆的张数，通过双面研磨工序的硅晶圆的张数的比例为79.2%。
(实施例5)
根据图1所示的流程图，实施本发明的半导体晶圆破裂的发生率降低方法。具体地，将晶圆制造工序中得到的直径300mm的硅晶圆向元件形成工序搬运。首先，相对于经过元件形成工序的最初的热处理工序即氧化热处理工序(第1工序)的197张硅晶圆的每一个，用图2所示的装置进行弯曲试验(第3工序)。结果，4张硅晶圆破裂。将未破裂的余下的193张硅晶圆向高速升降温热处理工序(第2工序)搬运。此时，作为高速升降温热处理，采用能够将硅晶圆的表面瞬间加热的叶片式的闪光灯退火(Flash Lamp Annealing、FLA)处理。FLA处理中，在硅晶圆的正反面产生大的温度差，加热中对硅晶圆施加晶圆翘曲那样的应力。本实施例的结果为高速升降温热处理工序中破裂的硅晶圆为0张。这样，高速升降温热处理工序的硅晶圆的破裂的发生率为0%，相对于通过氧化热处理工序的硅晶圆的张数，通过高速升降温热处理工序的硅晶圆的张数的比例为98.0%。
(以往例5)
与实施例5相同地，将晶圆制造工序中得到的直径300mm的硅晶圆向元件形成工序搬运。但是，将经过最初的热处理工序即氧化热处理工序(第1工序)的312张硅晶圆原样地向高速升降温热处理工序(第2工序)搬运。结果，高速升降温热处理工序中破裂的硅晶圆为10张。这样，高速升降温热处理工序的硅晶圆的破裂的发生率为3.2%，相对于通过氧化热处理工序的硅晶圆的张数，通过高速升降温热处理工序的硅晶圆的张数的比例为96.8%。
产业上的可利用性
根据本发明，能够在晶圆制造工序或元件形成工序中降低半导体晶圆破裂的发生，所以在半导体产业中有用。
附图标记说明
1a、1b 支承部件
2、2a、2b 推压部件
w 晶圆。
Claims (7)
1.一种方法，是抑制半导体晶圆破裂的发生率的方法，其特征在于，
在从半导体锭制造半导体晶圆而在被制造的半导体晶圆上形成半导体元件的工艺中，在第1工序和第2工序之间具备第3工序，
在前述第1工序中，在前述半导体晶圆处会形成伤痕，
在前述第2工序中，对经过该第1工序的前述半导体晶圆施加应力而前述半导体晶圆会破裂，
在前述第3工序中，进行弯曲试验来判定前述半导体晶圆是否破裂，将未破裂的前述半导体晶圆向前述第2工序搬运，前述弯曲试验为，将与前述第2工序中对前述半导体晶圆施加的应力对应的应力对前述半导体晶圆施加。
2.如权利要求1所述的方法，其特征在于，
前述第3工序在即将进行前述第2工序前进行。
3.如权利要求1或2所述的方法，其特征在于，
前述第3工序相对于经过前述第1工序的前述半导体晶圆的全部进行。
4.如权利要求1或2所述的方法，其特征在于，
前述第3工序仅相对于经过前述第1工序的前述半导体晶圆的一部分进行。
5.如权利要求1或2所述的方法，其特征在于，
在前述第1工序和前述第3工序之间还具备检查前述半导体晶圆的外观的第4工序，相对于在该第4工序中判定成不良品的半导体晶圆进行前述第3工序。
6.如权利要求1或2所述的方法，其特征在于，
前述第3工序为，使前述半导体晶圆沿晶圆周向旋转而对于对前述半导体晶圆施加的应力的位置不同的多个配置进行。
7.如权利要求1或2所述的方法，其特征在于，
前述半导体晶圆是硅晶圆。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020-142076 | 2020-08-25 | ||
| JP2020142076A JP7351273B2 (ja) | 2020-08-25 | 2020-08-25 | 半導体ウェーハの割れの発生率低減方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114112653A true CN114112653A (zh) | 2022-03-01 |
Family
ID=80440920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110982250.XA Pending CN114112653A (zh) | 2020-08-25 | 2021-08-25 | 半导体晶圆破裂的发生率降低方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7351273B2 (zh) |
| CN (1) | CN114112653A (zh) |
| TW (1) | TWI802962B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115579312A (zh) * | 2022-12-09 | 2023-01-06 | 合肥新晶集成电路有限公司 | 晶圆检测方法、装置、设备、存储介质和计算机程序产品 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116175382B (zh) * | 2022-12-29 | 2024-04-16 | 西安奕斯伟材料科技股份有限公司 | 一种用于降低双面抛光设备碎片风险的检测装置和方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574878A (ja) * | 1991-09-13 | 1993-03-26 | Nec Yamagata Ltd | ウエーハの試験方法 |
| KR970003247U (ko) * | 1995-06-15 | 1997-01-24 | 현대반도체주식회사 | 웨이퍼 검사장치 |
| JPH10246704A (ja) * | 1997-03-04 | 1998-09-14 | Nippon Steel Corp | 半導体ウェハ検査方法及び半導体ウェハ検査装置 |
| JP2006332536A (ja) * | 2005-05-30 | 2006-12-07 | Shin Etsu Handotai Co Ltd | ウエーハのワレ検査装置およびワレ検査方法ならびにウエーハの製造方法 |
| CN102362017A (zh) * | 2009-03-25 | 2012-02-22 | 胜高股份有限公司 | 硅晶片及其制造方法 |
| US20130329221A1 (en) * | 2006-07-28 | 2013-12-12 | Alliance For Sustainable Energy, Llc | Wafer screening device and methods for wafer screening |
| KR20160128856A (ko) * | 2015-04-29 | 2016-11-08 | 웅진에너지 주식회사 | 웨이퍼 사전 검사 장치 |
| CN107086185A (zh) * | 2016-02-16 | 2017-08-22 | 三菱电机株式会社 | 晶片的检查装置、晶片的检查方法以及半导体装置的制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745673A (ja) * | 1993-07-27 | 1995-02-14 | Nec Corp | 半導体ペレットのマウント性能検査方法 |
| US5746512A (en) * | 1996-09-10 | 1998-05-05 | Vanguard International Semiconductor Corporation | Method for reducing crack of polysilicon in a quartz tube and boat |
| JPWO2006118152A1 (ja) * | 2005-04-27 | 2008-12-18 | オリンパス株式会社 | 外観検査装置及び外観検査方法並びに外観検査装置に装着可能な周縁部検査ユニット |
| JP5060808B2 (ja) * | 2007-03-27 | 2012-10-31 | オリンパス株式会社 | 外観検査装置 |
| JP5287571B2 (ja) | 2009-07-21 | 2013-09-11 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの機械的強度測定装置および測定方法 |
| JP2011134935A (ja) | 2009-12-25 | 2011-07-07 | Sumco Corp | シリコンウェーハ及びエピタキシャルウェーハ、並びにそれらの製造方法 |
| JP2011187706A (ja) | 2010-03-09 | 2011-09-22 | Sumco Corp | シリコンウェーハの製造方法 |
| KR101489154B1 (ko) * | 2014-06-26 | 2015-02-03 | 국민대학교산학협력단 | 잔류응력을 이용한 나노갭 센서의 제조방법 및 이에 의해 제조되는 나노갭 센서 |
-
2020
- 2020-08-25 JP JP2020142076A patent/JP7351273B2/ja active Active
-
2021
- 2021-08-18 TW TW110130423A patent/TWI802962B/zh active
- 2021-08-25 CN CN202110982250.XA patent/CN114112653A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574878A (ja) * | 1991-09-13 | 1993-03-26 | Nec Yamagata Ltd | ウエーハの試験方法 |
| KR970003247U (ko) * | 1995-06-15 | 1997-01-24 | 현대반도체주식회사 | 웨이퍼 검사장치 |
| JPH10246704A (ja) * | 1997-03-04 | 1998-09-14 | Nippon Steel Corp | 半導体ウェハ検査方法及び半導体ウェハ検査装置 |
| JP2006332536A (ja) * | 2005-05-30 | 2006-12-07 | Shin Etsu Handotai Co Ltd | ウエーハのワレ検査装置およびワレ検査方法ならびにウエーハの製造方法 |
| US20130329221A1 (en) * | 2006-07-28 | 2013-12-12 | Alliance For Sustainable Energy, Llc | Wafer screening device and methods for wafer screening |
| CN102362017A (zh) * | 2009-03-25 | 2012-02-22 | 胜高股份有限公司 | 硅晶片及其制造方法 |
| KR20160128856A (ko) * | 2015-04-29 | 2016-11-08 | 웅진에너지 주식회사 | 웨이퍼 사전 검사 장치 |
| CN107086185A (zh) * | 2016-02-16 | 2017-08-22 | 三菱电机株式会社 | 晶片的检查装置、晶片的检查方法以及半导体装置的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115579312A (zh) * | 2022-12-09 | 2023-01-06 | 合肥新晶集成电路有限公司 | 晶圆检测方法、装置、设备、存储介质和计算机程序产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022037770A (ja) | 2022-03-09 |
| TWI802962B (zh) | 2023-05-21 |
| JP7351273B2 (ja) | 2023-09-27 |
| TW202215023A (zh) | 2022-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114112653A (zh) | 半导体晶圆破裂的发生率降低方法 | |
| KR101537960B1 (ko) | 종형 열처리용 보트 및 이를 이용한 실리콘 웨이퍼의 열처리 방법 | |
| WO2012176370A1 (ja) | シリコンウェーハ及びその製造方法 | |
| US20210301421A1 (en) | SiC WAFER AND MANUFACTURING METHOD FOR SiC WAFER | |
| US20090252944A1 (en) | Silicon wafer and production method thereof | |
| JP2011003773A (ja) | シリコンウェーハの製造方法 | |
| CN110060959B (zh) | 贴合晶片的制造方法 | |
| JP2011027430A (ja) | シリコンウェーハの機械的強度測定装置および測定方法 | |
| CN110140195B (zh) | 硅晶圆的研磨方法、硅晶圆的制造方法和硅晶圆 | |
| KR102454449B1 (ko) | 웨이퍼의 제조방법 | |
| EP3888846A1 (en) | Semiconductor substrate and method for manufacturing same | |
| US5904568A (en) | Method of manufacturing a semiconductor wafer | |
| TWI737339B (zh) | 單結晶矽的電阻率測定方法 | |
| WO2010016510A1 (ja) | 半導体ウェーハの製造方法 | |
| JP2006108151A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP6471686B2 (ja) | シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3787485B2 (ja) | 薄板の加工方法 | |
| JP4127233B2 (ja) | シリコン単結晶ウェーハの評価方法およびこれを用いたシリコン単結晶ウェーハ | |
| JP4809033B2 (ja) | 拡散ウェーハの製造方法 | |
| JP4075426B2 (ja) | シリコンウェーハの製造方法 | |
| JP2005159013A (ja) | シリコン単結晶の検査方法及びシリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法 | |
| TWI742711B (zh) | 單結晶矽的氧濃度或碳濃度的測定方法 | |
| TWI741955B (zh) | 處理碳化矽晶圓的方法 | |
| WO2024098612A1 (zh) | 一种改善衬底抛光片外延后裂片的方法 | |
| CN113745093A (zh) | 硅晶片和硅晶片的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |