CN113745093A - 硅晶片和硅晶片的制造方法 - Google Patents

Abstract

本发明提供硅晶片，所述硅晶片即使在表面形成有半导体器件后进行薄膜化时也具有高的断裂强度。本发明的硅晶片的特征在于：在表面检测到的14nm以上的尺寸的亮点缺陷的个数为0.12个/cm²以下。从表面到相当于芯片厚度的深度位置的区域所包含的BMD的个数为3×10⁸个/cm³以上且1×10¹⁰个/cm³以下。

Description

硅晶片和硅晶片的制造方法

技术领域

本发明涉及硅晶片和硅晶片的制造方法。

背景技术

以往，作为半导体器件的基板，广泛使用硅晶片。硅晶片是通过对利用提拉(Czochralski、CZ)法、悬浮区熔(Floating Zone、FZ)法等培育(生长)的单晶硅锭施行切片处理、平坦化处理、倒角处理、蚀刻处理、双面抛光处理、精抛光处理等来制造的(晶片制造工序)。

半导体器件是通过对以上述方式制造的硅晶片施行成膜处理、曝光/显影处理、蚀刻处理、杂质扩散处理而在硅晶片的表面形成LSI (前工序)，再施行切割处理、薄膜化处理、安装处理、接合处理、模塑处理等(后工序)而形成的(器件形成工序)。

然而，近年来随着半导体器件的微细化的进行，最终的芯片的厚度薄型化至50μm以下，预测将来会薄型化至10μm以下。在通过真空吸附处理这样的极薄的芯片时，有时会对芯片的局部施加最大为3000MPa的弯曲应力。因此，硅晶片关键是要即使在薄膜化成50μm以下的极薄的厚度时也具有可耐受3000MPa的弯曲应力的高的断裂(破坏)强度。

以往，由于滑移位错从硅晶片的正反面的微小瑕疵扩展到本体中而使硅晶片的强度下降，因此提出了各种用于提高硅晶片的强度的技术。例如，在专利文献1中记载了下述方法：通过对包含氧浓度为20×10¹⁷atoms/cm³以下的体微缺陷(BMD：Bulk Micro Defect，微小缺陷)的层的硅晶片施行形成1×10¹⁰atoms/cm³以上的20nm以下的尺寸的氧沉淀核的处理，来制造滑移强度高的硅晶片。

现有技术文献

专利文献

专利文献1：日本特开2006-40980号公报。

发明内容

发明所要解决的课题

然而，在专利文献1所记载的技术中，对于在表面形成有半导体器件后薄膜化至50μm以下的极薄厚度时的硅晶片(芯片)的强度，并未进行研究。

本发明是鉴于上述课题而完成的发明，其目的在于提供：即使在表面形成有半导体器件后进行薄膜化时也具有高的断裂强度的硅晶片。

用于解决课题的手段

解决上述课题的本发明如下。

[1] 硅晶片，其是适合在表面形成有半导体器件后薄膜化至50μm以下的芯片厚度的硅晶片，其特征在于：

在表面检测到的14nm以上的尺寸的亮点缺陷的个数为0.12个/cm²以下。

[2] 上述[1]所述的硅晶片，其中，从表面到相当于上述芯片厚度的深度位置的区域所包含的BMD的密度为3×10⁸个/cm³以上且1×10¹⁰个/cm³以下。

[3] 上述[1]或[2]所述的硅晶片，该硅晶片在表面具有DZ层。

[4] 硅晶片的制造方法，其是适合在表面形成有半导体器件后薄膜化至50μm以下的芯片厚度的硅晶片的制造方法，其特征在于，包括以下工序：

工序1，通过提拉法培育由除COP发生区域和位错簇区域以外的结晶区域构成的单晶硅锭；

工序2，对所得的单晶硅锭施行晶片加工处理，得到多片硅晶片；以及

工序3，使用表面检查装置检查上述多片硅晶片的表面，选择在表面检测到的14nm以上的尺寸的亮点缺陷的个数为0.12个/cm²以下的硅晶片。

[5] 上述[4]所述的硅晶片的制造方法，其中，上述工序1以上述单晶硅锭的氧浓度为9～10×10¹⁷atoms/cm³的方式进行，

该制造方法进一步包括以下工序：

工序4，在非氧化性气氛下对工序3中得到的硅晶片施行温度为1000～1300℃、1～10小时的热处理；以及

工序5，在惰性气体或氨气与惰性气体的混合气体的气氛下，对经过了上述工序4的硅晶片以5～120℃/秒的升温速度、5～120℃/秒的降温速度施行温度为500～1200℃、时间为1～600分钟的热处理。

发明效果

根据本发明，可提供即使在表面形成有半导体器件后进行薄膜化时也具有高的断裂强度的硅晶片。

附图说明

[图1]是表示提拉速度V与在固液界面的温度梯度G之比V/G和构成单晶硅锭的结晶区域的关系的图。

[图2]是表示LPD的个数与断裂应力的关系的图。

[图3]是选择蚀刻后的硅晶片的截面图。

[图4]是表示BMD密度与断裂应力的关系的图。

具体实施方式

以下，参照附图，对本发明的实施方式进行说明。本发明的硅晶片是适合在表面形成有半导体器件后薄膜化至50μm以下的芯片厚度的硅晶片。这里，关键是在表面检测到的14nm以上的尺寸的亮点缺陷的个数为0.12个/cm²以下。

为了使硅晶片即使在其表面形成有半导体器件后薄膜化至50μm以下的极薄厚度时也具有高的断裂强度，关键是至少在薄膜化后残留的部分(即，从表面到相当于芯片厚度的深度位置的区域)中对晶片的断裂强度产生影响的晶体缺陷少。

本发明人在对即使薄膜化也具有高的断裂强度的硅晶片进行深入研究的过程中注意到硅晶片表面的颗粒(Particle)。在晶片制造工序的质量检查时，使用表面检查装置对硅晶片的表面照射激光，从而以亮点缺陷(Light Point Defect：LPD)的形式检测到颗粒。关于颗粒，存在COP (Crystal Originated Particle：晶体原生颗粒)等起因于晶体的颗粒和起因于来自装置的构成材料等的附着异物的颗粒。

本发明人发现了：在硅晶片的表面检测到的LPD的密度与薄膜化的硅晶片的断裂强度密切相关。而且，还发现了：如果14nm以上的尺寸的亮点缺陷的个数为0.12个/cm²以下，则即使在将硅晶片薄膜化至50μm以下的芯片厚度时也具有可耐受3000MPa的弯曲应力的高的断裂强度，从而完成了本发明。

需要说明的是，14nm以上的尺寸的LPD可使用表面检查装置(例如KLA-Tencor公司制造、Surfscan SP7、HSO (High Sensitivity Oblique：高灵敏度斜管)模式)来检测。

对硅晶片的直径没有特别限定，可设为150mm以上、200mm以上、300mm以上，具体而言，可设为300mm、450mm、200mm、150mm。例如，对于直径为300mm的硅晶片，如果在1片晶片的表面检测到的14nm以上的尺寸的亮点缺陷的个数为84个以下，则具有可耐受3000MPa的弯曲应力的高的断裂强度。

上述在表面检测到的尺寸为14nm以上的LPD的个数为0.12个/cm²以下的硅晶片例如可由通过CZ法培育的单晶硅锭来制造。在CZ法中，将籽晶(晶种)浸渍在供给至石英坩埚内的硅熔液中，边使石英坩埚和籽晶旋转边提拉籽晶，从而可在籽晶的下方培育单晶硅锭。

在所培育的单晶硅锭中，会产生各种在器件形成工序中成为问题的原生(Grown-in)缺陷。其代表性的缺陷是：通过低速提拉条件下的培育而在晶格间硅占优势的区域(以下，也称为“I区域”)发生的位错簇；以及通过高速提拉条件下的培育而在孔隙占优势的区域(以下，也称为“V区域”)发生的COP。另外，在I区域与V区域的边界附近存在被称为氧化诱生层错(Oxidation induced Stacking Fault：OSF)的分布成环状的缺陷。

已知所培育的单晶硅锭中的这些缺陷的分布依赖于2个因素、即晶体的提拉速度V和固液界面的温度梯度G。图1表示提拉速度V与在固液界面的温度梯度G之比V/G和构成单晶硅锭的结晶区域的关系。

如图1所示，单晶硅锭在V/G大的情况下受检测到COP的结晶区域即COP发生区域51支配，若V/G变小，则若施行特定的氧化热处理，会形成作为环状的OSF区域而表面化的OSF潜在核区域52，在该OSF潜在核区域52中未检测到COP。另外，由在高速提拉条件下培育的单晶硅锭采集的硅晶片，由于COP发生区域51占据了晶片的大半，所以遍布晶体径向的几乎整个区域发生COP。

另外，在OSF潜在核区域52的内侧，会形成容易发生氧的沉淀而未检测到COP的结晶区域即氧沉淀促进区域(以下，也称为“Pv(1)区域”) 53。

若减小V/G，则在OSF潜在核区域52的外侧，会形成存在氧沉淀物而未检测到COP的结晶区域即氧沉淀促进区域(以下，也称为“Pv(2)区域”) 54。

接下来，若减小V/G，则会形成不易发生氧的沉淀而未检测到COP的结晶区域即氧沉淀抑制区域(以下，也称为“Pi区域”) 55，且形成检测到位错簇的结晶区域即位错簇区域56。

在由根据提拉速度而显示出这样的缺陷分布的单晶硅锭采集的硅晶片中，除COP发生区域51和位错簇区域56以外的结晶区域通常是被视为无缺陷的无缺陷区域的结晶区域。由包含这些结晶区域的单晶硅锭采集的硅晶片成为不包含位错簇和COP的硅晶片。

在本发明中，首先，培育由除COP发生区域51和位错簇区域56以外的结晶区域、即OSF潜在核区域52、Pv(1)区域53、Pv(2)区域54和氧沉淀抑制区域(Pi区域) 55的结晶区域中的任一者、或者它们的组合构成的单晶硅锭(工序1)。然后，对所得的单晶硅锭施行晶片加工处理，得到多片硅晶片(工序2)。

然后，对于所得的硅晶片，使用表面检查装置检查硅晶片的表面，选择14nm以上的尺寸的LPD的个数为0.12个/cm²以下的硅晶片(工序3)。如此操作，可制造上述本发明的硅晶片。

在本发明的硅晶片中，优选从表面到相当于芯片厚度的深度位置的区域所包含的BMD的密度为3×10⁸个/cm³以上且1×10¹⁰个/cm³以下。即，随着半导体器件的微细化，半导体器件的性能受到器件中所包含的杂质金属的影响越来越大。因此，需要适当地抑制半导体器件中的杂质金属。

以往，杂质金属的去除主要是利用在用于制作器件的器件活性层之下形成用于捕获杂质金属的吸杂层的吸杂法来进行。吸杂法可大致分为以下2种：本征吸杂(IntrinsicGettering：IG)法和外质吸杂(Extrrinsic Gettering：EG)法。

IG法是指对过饱和地存在于硅基板中的氧施行热处理，使其以氧沉淀物的形式沉淀而形成微小缺陷(Bulk Micro Defects：BMD)，并将器件活性层中的杂质金属捕获到该BMD中的方法。

另一方面，EG法例如是指使用通过薄膜化处理而形成于硅基板的反面的包含磨削痕迹的层作为吸杂层来捕获器件活性层中的杂质金属的方法。

在日本特开2015-46550号公报和日本特开2018-190812号公报中记载了：通过EG法在薄膜化处理时于硅晶片的反面形成吸杂层的方法。然而，由于所形成的吸杂层是损害层，所以会降低硅晶片的断裂强度。

因此，本发明人对利用IG法使硅晶片即使在薄膜化至50μm以下的芯片厚度时还具有高吸杂能力的条件进行了深入研究。其结果可知：如果BMD的密度为3×10⁸个/cm³以上，则硅晶片即使在薄膜化时也具有高的吸杂能力。

然而，本发明人进一步进行研究的结果判明了：若BMD的密度超过1×10¹⁰个/cm³，则此次薄膜化时的硅晶片的断裂强度降低。认为其原因在于：通过形成BMD，BMD周边的硅晶格发生变形，若BMD的密度超过1×10¹⁰个/cm³，则BMD周边的应变彼此干渉而使应变增大，从而容易发生断裂。因此，为了得到不使断裂强度降低而具有高吸杂能力的硅晶片，优选将BMD的密度设为3×10⁸个/cm³以上且1×10¹⁰个/cm³以下。

上述BMD的密度为3×10⁸个/cm³以上且1×10¹⁰个/cm³以下的硅晶片可使用已调整了氧浓度的硅晶片，按照专利文献1所记载的技术来制造。具体而言，首先，准备由图1所示的由OSF潜在核区域52、Pv(1)区域53、Pv(2)区域54和氧沉淀抑制区域(Pi区域) 55的结晶区域中的任一者、或者它们的组合构成的单晶硅锭采集的硅晶片。此时，调整提拉条件，使所得的单晶硅锭的氧浓度为9～13×10¹⁷atoms/cm³。

接下来，通过对上述硅晶片施行退火处理，进行硅晶片中的氧沉淀和DZ层的厚度控制。上述退火处理可通过在非氧化性气氛、例如Ar气氛下，于1000～1300℃下用1～10小时左右根据所期望的DZ层的厚度调整温度和时间以将硅晶片退火来进行(工序4)。经过了热处理的硅晶片中，在表面形成DZ层，且在其下方形成具有低密度的氧沉淀核的BMD层。

然后，进行氧沉淀核形成处理，即在经过了上述热处理的硅晶片的BMD层中高密度地形成氧沉淀核。在氧沉淀核形成处理中，对IG热处理后的硅晶片进行急速升降温热处理。这可通过例如在惰性气体或氨气与惰性气体的混合气体的气氛下，在温度500～1200℃、时间1～600分钟、升温速度5～120℃/秒、降温速度5～120℃/秒的范围内进行调整使得到所期望的BMD密度来进行(工序5)。

如此操作，在DZ层正下方的晶片内部形成3×10⁸个/cm³以上且1×10¹⁰个/cm³以下的密度的BMD，如后述的实施例所示，硅晶片即使在薄膜化成50μm以下时也具有高的吸杂能力。

需要说明的是，上述3×10⁸个/cm³以上且1×10¹⁰个/cm³以下的BMD的密度是指从表面到相当于芯片厚度的深度位置的区域的密度，且是包括未形成BMD的DZ层在内的密度。

实施例

以下，对本发明的实施例进行说明，但本发明不限于实施例。

＜单晶硅锭的制造＞

利用CZ法，调节V/G和晶体冷却速度，培育原生缺陷的数目不同的3个水平的p型单晶硅锭(直径300mm、电阻率10～30Ω·cm、氧浓度9～13×10¹⁷atoms/cm³)。其中的1根是如图1所示的由除COP发生区域51和位错簇区域56以外的结晶区域构成的单晶硅锭(以下，称为“第1铸锭”)。剩下的2根单晶硅锭均为由COP发生区域51的结晶区域构成的单晶硅锭。其中的1根是提高单晶的冷却速度而制造的、COP的尺寸较小的单晶硅锭(以下，称为“第2铸锭”)，剩下的1根是使单晶的冷却速度较第2铸锭慢而制造的、COP的尺寸较大的单晶硅锭(以下，称为“第3铸锭”)。

(实施例1～3)

对以上述方式制作的第1铸锭施行晶片加工处理，制作了多片直径为300mm的硅晶片。对于所制作的硅晶片，使用表面检查装置(KLA-Tencor公司制造、Surfscan SP7)检查硅晶片的表面，得到了14nm以上的尺寸的LPD的个数为20个(0.028个/cm²)、54个(0.076个/cm²)、80个(0.11个/cm²)的硅晶片，分别作为实施例1、实施例2、实施例3的硅晶片。

(比较例1、2)

对以上述方式制作的第2铸锭施行晶片加工处理，制作了多片直径为300mm的硅晶片。对于所制作的硅晶片，使用表面检查装置(KLA-Tencor公司制造、Surfscan SP7)检查硅晶片的表面，得到了14nm以上的尺寸的LPD的个数为180个(0.25个/cm²)、540个(0.76个/cm²)的硅晶片，分别作为比较例1、比较例2的硅晶片。

(比较例3～5)

对以上述方式制作的第3铸锭施行晶片加工处理，制作了多片直径为300mm的硅晶片。对于所制作的硅晶片，使用表面检查装置(KLA-Tencor公司制造、Surfscan SP7)检查硅晶片的表面，得到了14nm以上的尺寸的LPD的个数为2876个(4.1个/cm²)、5491个(7.8个/cm²)、17641个(25个/cm²)的硅晶片，分别作为比较例3、比较例4、比较例5的硅晶片。

＜LPD的个数与断裂应力的关系＞

对实施例1～3、比较例1～5的各硅晶片施行薄膜芯片加工，得到了24片10mm×10mm×50μm的芯片。此时，以在芯片上不会形成与EG层对应的应变层的方式进行。对于得到的各24片芯片，研究了断裂强度。具体而言，对各芯片进行3点弯曲试验，求出了各水平的24片芯片的断裂应力。将支点间的距离设定为2mm，进行了3点弯曲试验。

图2表示LPD的个数与断裂应力的关系。由图2可知：关于由实施例1～3的硅晶片得到的芯片，均得到了超过3000MPa的断裂应力。相对于此，关于由比较例1～5的硅晶片得到的芯片，虽然其中的一部分得到了超过3000MPa的断裂应力，但剩余部分的断裂应力低于3000MPa。

本发明人使用扫描型电子显微镜(Scanning Electron Microscope：SEM)对于由实施例1～3的硅晶片得到的芯片研究LPD的检测位置，确认了没有1个是起因于凹状的COP，而是全部起因于附着异物。相对于此，使用SEM对于由比较例1～5的硅晶片得到的芯片中断裂应力低于3000MPa的芯片研究LPD的检测位置，结果观察到凹状的缺陷，确认了存在COP。

(实施例4～10、比较例6)

对以上述方式制作的第1铸锭施行晶片加工处理，制作了多片直径为300mm的硅晶片。对于所制作的硅晶片，使用表面检查装置(KLA-Tencor公司制造、Surfscan SP7)检查硅晶片的表面，得到了8片14nm以上的尺寸的LPD的个数为80个(0.11个/cm²)的硅晶片。

对于得到的8片硅晶片，在惰性气体气氛下适当地调整温度、时间，施行退火处理，在DZ层及其下方形成具有低密度的氧沉淀核的BMD层，之后在惰性气体气氛下适当地调整温度、时间、升降温速度，进行氧沉淀核形成处理，在不同的条件下施行热处理，得到了8片BMD密度不同的硅晶片。

＜BMD的密度评价＞

对于施行了如上所述的热处理的8片硅晶片，评价了BMD的密度。为此，模拟下述的表1所示的常规的器件形成工序中的热处理来施行热处理(步骤1～4)，使BMD核表面化。此时，步骤1～3中的硅晶片的投入温度和取出温度均为600℃，升温速度和降温速度均为8℃/分钟。另外，步骤4中的样品晶片的投入温度和取出温度均为800℃，升温速度和降温速度均为15℃/分钟。

[表1]

步骤	热处理温度(℃)	热处理时间(分钟)
			1	650	100
2	900	20
			3	1150	600
4	1100	240

对施行了上述热处理的硅晶片，施行了选择蚀刻处理、具体而言为Wright蚀刻处理。然后，切割已施行了Wright蚀刻处理的硅晶片，测定了截面的BMD的密度。此时，计数在作为芯片厚度的表层50μm中观察到的BMD，通过以蚀刻余量1μm进行标准化，鉴定了每单位体积的BMD密度。选择蚀刻后的图像见图3。在硅晶片的表层部，虽然有不存在BMD的DZ层，但还在包括该区域的基础上测定了BMD密度。其结果，8片硅晶片的从表面到50μm的区域的BMD的密度为1×10⁷个/cm³、5×10⁷个/cm³、1×10⁸个/cm³、3×10⁸个/cm³、1×10⁹个/cm³、4×10⁹个/cm³、1×10¹⁰个/cm³、2×10¹⁰个/cm³。将BMD的密度为1×10⁷个/cm³、5×10⁷个/cm³、1×10⁸个/cm³、3×10⁸个/cm³、1×10⁹个/cm³、4×10⁹个/cm³、1×10¹⁰个/cm³、2×10¹⁰个/cm³的硅晶片分别作为实施例4、实施例5、实施例6、实施例7、实施例8、实施例9、实施例10、比较例6的硅晶片。

＜BMD密度与断裂应力的关系＞

对实施例4～10、比较例6的各硅晶片施行薄膜芯片加工，得到了24片10mm×10mm×50μm的芯片。此时，以在芯片上不会形成与EG层对应的应变层的方式进行。对于得到的各24片芯片，研究了断裂强度。对于由实施例4～10、比较例6的硅晶片得到的各24片芯片，进行与针对实施例1～3、比较例1～5进行的同样的3点弯曲试验，测定了断裂应力。

图4表示BMD密度与断裂应力的关系。由图4可知：关于由实施例4～10的硅晶片得到的芯片，均得到了超过3000MPa的断裂应力。相对于此，关于由比较例6的硅晶片得到的芯片，虽然其中的一部分得到了超过3000MPa的断裂应力，但剩余部分的断裂应力低于3000MPa。

＜吸杂能力的评价＞

对于由实施例4～10、比较例6的硅晶片得到的各24片芯片，评价了吸杂能力。具体而言，对于各水平的24片芯片，在表面侧涂布Cu污染液，之后，投入到保持在600℃的热处理炉中，在30分钟后从热处理炉内取出芯片。然后，对所取出的芯片施行选择蚀刻处理，确认在涂布有Cu污染液的面上是否形成了硅化物。其结果，关于由实施例4～6的硅晶片得到的芯片，观察到了硅化物。相对于此，关于实施例7～10、比较例6，没有观察到硅化物，可知即使在薄膜化后也具有高的吸杂能力。

产业实用性

根据根发明，由于可提供即使在表面形成有半导体器件后进行薄膜化时也具有高的断裂强度的硅晶片，因此可用于半导体产业。

符号说明

51：COP发生区域；

52：OSF潜在核区域；

53：氧沉淀促进区域(Pv(1)区域)；

54：氧沉淀促进区域(Pv(2)区域)；

55：氧沉淀抑制区域(Pi区域)；

56：位错簇区域。

Claims (5)

1.硅晶片，其是适合在表面形成有半导体器件后薄膜化至50μm以下的芯片厚度的硅晶片，其特征在于：

在表面检测到的14nm以上的尺寸的亮点缺陷的个数为0.12个/cm²以下。

2.权利要求1所述的硅晶片，其中，从表面到相当于上述芯片厚度的深度位置的区域所包含的BMD的密度为3×10⁸个/cm³以上且1×10¹⁰个/cm³以下。

3.权利要求1或2所述的硅晶片，该硅晶片在表面具有DZ层。

4.硅晶片的制造方法，其是适合在表面形成有半导体器件后薄膜化至50μm以下的芯片厚度的硅晶片的制造方法，其特征在于，包括以下工序：

工序1，通过提拉法培育由除COP发生区域和位错簇区域以外的结晶区域构成的单晶硅锭；

工序2，对所得的单晶硅锭施行晶片加工处理，得到多片硅晶片；以及

工序3，使用表面检查装置检查上述多片硅晶片的表面，选择在表面检测到的14nm以上的尺寸的亮点缺陷的个数为0.12个/cm²以下的硅晶片。

5.权利要求4所述的硅晶片的制造方法，其中，上述工序1以上述单晶硅锭的氧浓度为9～10×10¹⁷atoms/cm³的方式进行，

该制造方法进一步包括以下工序：

工序4，在非氧化性气氛下对工序3中得到的硅晶片施行温度为1000～1300℃、1～10小时的热处理；以及

工序5，在惰性气体或氨气与惰性气体的混合气体的气氛下，对经过了上述工序4的硅晶片以5～120℃/秒的升温速度、5～120℃/秒的降温速度施行温度为500～1200℃、时间为1～600分钟的热处理。

Images