JPH0745673A - 半導体ペレットのマウント性能検査方法 - Google Patents

半導体ペレットのマウント性能検査方法

Info

Publication number
JPH0745673A
JPH0745673A JP18455293A JP18455293A JPH0745673A JP H0745673 A JPH0745673 A JP H0745673A JP 18455293 A JP18455293 A JP 18455293A JP 18455293 A JP18455293 A JP 18455293A JP H0745673 A JPH0745673 A JP H0745673A
Authority
JP
Japan
Prior art keywords
semiconductor pellet
semiconductor
heat sink
plate member
cracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18455293A
Other languages
English (en)
Inventor
Nobuharu Yano
伸春 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18455293A priority Critical patent/JPH0745673A/ja
Publication of JPH0745673A publication Critical patent/JPH0745673A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】半導体装置における半導体ペレットのマウント
性能検査方法であって、特別な設備や測定工数の付加を
必要とすること無く半導体ペレットと放熱板部材とのは
んだぬれ性の良否およびクラックの有無を正確に判定
し、クラックのあるかあるいははんだぬれ不具合による
不良品を排除する。 【構成】特性選別で使用しているプロービング装置のス
テージ3に放熱板部材の延在部1とリード部1a,1b
を浮かせるギャップ4を設け、プローブ5で延在部1を
押し放熱板部材に曲げ応力を与え、放熱板部材を撓ませ
はんだがぬれていない放熱板部材と半導体ペレットの接
合面あるいはクラックの隙間面を互いに離間させ、はん
だで完全に接合された界面のみ通る電流を測定し抵抗を
測定し、ぬれ具合の良否およびクラックの有無を判定す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止された半導体
ペレットと放熱板部材とのはんだ接着性を評価する半導
体ペレットのマウント性能検査方法に関する。
【0002】
【従来の技術】従来、この種の半導体装置の組立は、ま
ず、内側から伸びる複数のリード部材と一本の放熱板部
材をもつ枠部が一方向に複数並べ形成される帯状のリー
ドフレ一ムと一主面にトランジスタ等の素子が形成され
た半導体ペレットとを準備し、リードフレームのそれぞ
れの枠内の放熱板部材に軟ろうであるソフトソルダ(S
nーPb等)で半導体ペレットを溶着し、半導体ペレッ
トの電極パッドと枠から派生する複数のリード部材とを
金属細線で接続する。そして、半導体ペレットとリード
部材と放熱板部材とからなる構成体をモールド型で樹脂
封止し、樹脂封止された樹脂外郭体から導出するリード
部材および放熱板部材の延在部で切断しリードフレーム
のそれぞれの枠より取外し、樹脂外郭体の樹脂ばり等取
除き仕上げ組立を完了していた。
【0003】この半導体装置の性能評価の一つとして熱
抵抗がどの程度あるかを測定する検査方法がある。この
熱抵抗は半導体ペレットと放熱板部材とのはんだのぬれ
具合に左右されることからマウント性能検査方法として
採用していた。勿論、はんだぬれ性の評価であれば、本
来、樹脂封止前に半導体ペレットと放熱板部材との接着
(マウント工程)後に行なうべきであるが、個々の半導
体ペレットがリードフレームに並べ接着された状態であ
るので通常の超音波や機械振動共鳴法による接着欠陥検
査方法などの適用が困難であった。従って、樹脂封止し
てそれぞれリードフレームを切離し組立て完了してか
ら、特性選別検査の一つである熱抵抗測定することによ
ってマウント性能を評価していた。
【0004】図3(a)および(b)は従来の半導体ペ
レットのマウント性能検査方法の一例を説明するための
プロービング装置のステージ近傍を示す部分平面図およ
び部分側面図である。この半導体ペレットのマウント性
能検査方法は、図3に示すように、プロービング装置の
ステージ3に半導体装置の樹脂外郭体2を載置し、プロ
ービングヘッドを下降させ、プローブ5をリード部1
a,1bおよび放熱板部材の延在部1に当て、板ばね7
のばね圧で接触圧力を設定し、リード部1aおよび1b
のいずれかと延在部1の間(例えば、エミッタとベース
間)に電圧を与え、流れる電流が順方向の抵抗と放熱板
部材との界面に介在する抵抗で印加電圧が降下し、その
電圧の差を測定して熱抵抗としていた。この方法は、非
常に短時間に行え、しかも他の特性選別と同じ工程で行
なえることから特別に工数を必要としない有利な点があ
った。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
方法では、はんだぬれ性の良否を正確に判定することが
困難であった。何故ならば、はんだがぬれ性が十分でな
くあるいは界面に平行にクラックが入り半導体ペレット
と放熱板部材と完全に接合していなくとも良品と判定さ
れるものが多々発生していた。この現象を考察してみる
と、はんだがぬれていない部分あるはクラックのある部
分は樹脂封止時の樹脂体の熱膨張等による押圧力でクラ
ックの隙間面あるいは半導体ペレットと放熱板部材とは
電気的に接触し、測定したときの抵抗値が見掛け上小さ
く測定されたと考えられる。いずれにしても、このよう
に良品と判定された半導体装置を回路基板に実装すれ
ば、運用上の温度差よりはんだのぬれていない面あるい
はクラックが走る面がやがては離間し熱抵抗値が増大し
発熱を起し回路の信頼性に著しく阻害するという問題が
ある。
【0006】このような欠陥を発見する方法としては、
ヒートサイクル試験のようにストレスを加えながら抵抗
値の変化を調べる方法が考えられるが、この方法を生産
ラインに適用するには、スループットを長くなるばかり
か設備コストが膨大になり必ずしも得策な方法とは言え
ない。
【0007】従って、本発明の目的は、特別な設備や測
定工数の付加を必要とすること無く半導体ペレットと放
熱板部材とのはんだぬれ性の良否およびクラックの有無
を正確に判定する半導体ペレットのマウント性能検査方
法を提供することにある。
【0008】
【課題を解決するための手段】本発明の特徴は、半導体
ペレットとこの半導体ペレットをはんだで被着する放熱
板部材と該半導体ペレットの電極パッドと金属細線を介
して接続するリード部材とを備え該半導体ペレットと該
リード部材の一部と該放熱板部材の一面を露呈し樹脂封
止して形成される樹脂外郭体をもつ半導体装置におい
て、前記放熱板部材に曲げ応力を与えながら前記半導体
ペレットを介して該放熱板部材に電流を流し抵抗を測定
する半導体ペレットのマウント性能検査方法である。
【0009】
【実施例】次に、本発明について図面を参照して説明す
る。
【0010】図1(a)および(b)は本発明の半導体
ペレットのマウント性能検査方法の一実施例を説明する
ためのプロービング装置のステージ近傍を示す部分平面
図および部分側面図である。この本発明に至る際に、樹
脂外郭体の温度変化あるいは放熱板部材に与える曲げ応
力に対し抵抗値の挙動がどのようになるか調べたとこ
ろ、略同じように抵抗値の変化が見られた。このような
知見を得て、本発明はプロービング装置に放熱板部材に
曲げ応力を与える手段を施した。すなわち、図1に示す
ように、プロービング装置のステージ3に載置される樹
脂外郭体2から導出する延在部1およびリード部1a,
1bの下を掘り下げギャップ4を設け、測定時にプロー
ブ5で延在部1を押すことで放熱板部材に曲げ応力を与
えている。ここで、ギャップ4の大きさは半導体装置の
大きさにもよるが、リ一ド部1a,1bおよび延在部1
の弾性変形内にしてある。例えば、0.4mm厚のリー
ドフレームを使用した半導体装置であれば、ギャップ4
の大きさdは0.1mm程度である。また、プローブの
押圧力は300g程度で済み、現用のプローブ5の板ば
ね7のばね圧で十分任なえた。
【0011】次に、このマウント性能検査方法を説明す
る。まず、ステージ3に半導体装置の樹脂外郭体2を乗
せる。次に、プロービングヘッドを下げ、プローブ5と
それぞれの延在部1およびリード部1a,1bと接触さ
せ電位差を測定する。次に、プローブ5をさらに押して
延在部1が板ばね7の反発力でギャップ4の範囲内で曲
げて再度測定する。このとき、電位差に変化があれば、
この半導体装置の半導体ペレットと放熱板部材との間に
ははんだのぬれていない領域が存在する。また、この電
圧差が規程値を超えていれば、不良と判定する。もし、
延在部1が曲げられても電圧差に変化なく規定値内であ
れば良品とする。ちなみに、この方法で数ロットの半導
体装置を検査したところ、ぬれ不具合の熱抵抗と正常の
ものと比べると、平均して30パーセントの差があっ
た。このことは、この検査方法によれば容易に良品と不
良品を見分けることができることを示している。
【0012】図2(a)および(b)は本発明に適用さ
れる半導体装置の載置の変形例を示すプロービング装置
のステージ近傍を示す部分平面図および部分側面図であ
る。この方法は、半導体装置の樹脂外郭体2を逆向きに
ステージ3に載置できるように、ステージ3に樹脂外郭
体2が入り込む溝を形成し樹脂外郭体2の上面と溝の底
面とにギャップ4aを設け、樹脂外郭体2をリード部1
a,1bと延在部1とでステージ3の平坦部で支えるよ
うにしてある。この測定手順は、まず、放熱板6が上に
なるように樹脂外郭体2を溝内に入れ、リード部1a,
1bおよび放熱板6とにプローブ5を押し付け、放熱板
6に上述したように曲げ応力を与えながら熱抵抗を前述
と同様に測定し良否を判定する。
【0013】
【発明の効果】以上説明したように本発明は、放熱板部
材に曲げ応力を与え放熱板部材を撓ませ、はんだがぬれ
ていない放熱板部材と半導体ペレットの接合面あるいは
クラックの走る面を互いに離間させ、クラックが存在せ
ずはんだで完全に接合された界面のみ通る電流を測定す
ることによって、クラックの有無およびはんだぬれ性の
良否を正確に判定することができるという効果がある。
また、現用のプロービング装置による特性選別の中で通
常の熱抵抗測定で同時に行なえるので、特別な設備や独
立して検査工程を設ける必要がなく、時間を浪費するこ
となく極めて容易に検査できるという効果もある。
【図面の簡単な説明】
【図1】本発明の半導体ペレットのマウント性能検査方
法の一実施例を説明するためのプロービング装置のステ
ージ近傍を示す部分平面図および部分側面図である。
【図2】本発明に適用される半導体装置の載置の変形例
を示すプロービング装置のステージ近傍を示す部分平面
図および部分側面図である。
【図3】従来の半導体ペレットのマウント性能検査方法
の一例を説明するためのプロービング装置のステージ近
傍を示す部分平面図および部分側面図である。
【符号の説明】
1 延在部 1a,1b リード部 2 樹脂外郭体 3 ステージ 4,4a ギャップ 5 プローブ 6 放熱板 7 板ばね

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体ペレットとこの半導体ペレットを
    はんだで被着する放熱板部材と該半導体ペレットの電極
    パッドと金属細線を介して接続するリード部材とを備え
    該半導体ペレットと該リード部材の一部と該放熱板部材
    の一面を露呈し樹脂封止して形成される樹脂外郭体をも
    つ半導体装置において、前記放熱板部材に曲げ応力を与
    えながら前記半導体ペレットを介して該放熱板部材に電
    流を流し抵抗を測定することを特徴とする半導体ペレッ
    トのマウント性能検査方法。
JP18455293A 1993-07-27 1993-07-27 半導体ペレットのマウント性能検査方法 Pending JPH0745673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18455293A JPH0745673A (ja) 1993-07-27 1993-07-27 半導体ペレットのマウント性能検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18455293A JPH0745673A (ja) 1993-07-27 1993-07-27 半導体ペレットのマウント性能検査方法

Publications (1)

Publication Number Publication Date
JPH0745673A true JPH0745673A (ja) 1995-02-14

Family

ID=16155204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18455293A Pending JPH0745673A (ja) 1993-07-27 1993-07-27 半導体ペレットのマウント性能検査方法

Country Status (1)

Country Link
JP (1) JPH0745673A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271462B1 (en) 1998-12-25 2001-08-07 Canon Kabushiki Kaisha Inspection method and production method of solar cell module
WO2002056347A2 (en) * 2001-01-09 2002-07-18 Advanced Micro Devices, Inc. Method of testing of a semiconductor wafer by mechanical stressing of a die
JP2022037770A (ja) * 2020-08-25 2022-03-09 株式会社Sumco 半導体ウェーハの割れの発生率低減方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939292A (ja) * 1982-06-03 1984-03-03 ザ・リ−ジエンツ・オブ・ザ・ユニバ−シテイ・オブ・カリフオルニア 酵母銅キレチン及び該銅キレチンをコ−ドする遺伝子系
JPH04364485A (ja) * 1991-06-11 1992-12-16 Mitsubishi Electric Corp 混成集積回路装置の検査方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939292A (ja) * 1982-06-03 1984-03-03 ザ・リ−ジエンツ・オブ・ザ・ユニバ−シテイ・オブ・カリフオルニア 酵母銅キレチン及び該銅キレチンをコ−ドする遺伝子系
JPH04364485A (ja) * 1991-06-11 1992-12-16 Mitsubishi Electric Corp 混成集積回路装置の検査方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271462B1 (en) 1998-12-25 2001-08-07 Canon Kabushiki Kaisha Inspection method and production method of solar cell module
WO2002056347A2 (en) * 2001-01-09 2002-07-18 Advanced Micro Devices, Inc. Method of testing of a semiconductor wafer by mechanical stressing of a die
WO2002056347A3 (en) * 2001-01-09 2002-10-10 Advanced Micro Devices Inc Method of testing of a semiconductor wafer by mechanical stressing of a die
JP2022037770A (ja) * 2020-08-25 2022-03-09 株式会社Sumco 半導体ウェーハの割れの発生率低減方法

Similar Documents

Publication Publication Date Title
US5246291A (en) Bond inspection technique for a semiconductor chip
JPH0922929A (ja) Bgaパッケージ半導体素子及びその検査方法
JP5310841B2 (ja) 接合品質検査装置及び接合品質検査方法
JPS59134841A (ja) 電子部品へのボンデイングのためのオン・ライン検査方法およびシステム
US5201841A (en) Thermal delay non-destructive bond integrity inspection
KR940027116A (ko) 번인 소켓 및 이를 사용한 번인 테스트 방법
JP6824448B2 (ja) ウェッジツール、ボンディング装置、および、ボンディング検査方法
US5085084A (en) Method and apparatus for testing lead bonds and detecting failure
JPH0745673A (ja) 半導体ペレットのマウント性能検査方法
JP2006054275A (ja) 半導体装置の製造方法および半導体製造装置
JPH0737929A (ja) 半導体集積回路装置
JPH11295342A (ja) プローブカード及びその製造方法
JP4679059B2 (ja) パワー半導体素子の試験装置およびこれを用いた試験方法
JP2008141111A (ja) 半導体装置及び半導体装置のチップクラック検査方法
US4661771A (en) Method of screening resin-sealed semiconductor devices
US6253623B1 (en) Method for nondestructively measuring the stress of fabricated semiconductor chips
JPH11233574A (ja) ウェーハテストシステムでz軸の高さ設定装置及び方法
WO2022176341A1 (ja) デバイス、デバイス製造装置、及びデバイス製造方法
Mayer et al. Microelectronic bonding processes monitored by integrated sensors
US20240201223A1 (en) Manufacturing method of semiconductor device and test socket for use in the same
JP3573113B2 (ja) ボンディングダメージの計測装置および計測方法
KR100533569B1 (ko) 테스트용 반도체 패키지 및 그 제조 방법
JP5126009B2 (ja) 試験方法、試験装置及び半導体装置の製造方法
JP2005061978A (ja) 半導体装置用ソケット及びその清掃方法
JP2021118191A (ja) 半導体装置、半導体装置の検査方法、半導体装置の製造方法および検査装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970121