CN114067762B

CN114067762B - 集成电路装置、电子设备以及移动体

Info

Publication number: CN114067762B
Application number: CN202110855133.7A
Authority: CN
Inventors: 安江匡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2020-07-29
Filing date: 2021-07-27
Publication date: 2023-03-21
Anticipated expiration: 2041-07-27
Also published as: JP2022025331A; US20220036784A1; CN114067762A; US11348499B2; JP7463895B2

Abstract

集成电路装置、电子设备以及移动体，在点矩阵显示和分段显示中，使驱动波形信号的中心电压相同并且抑制电路规模。集成电路装置(100)包含电压供给电路(110)和驱动电路(120)。电压供给电路(110)供给公共电压(VC)、比公共电压高的第1正极性电压(V1)、比第1正极性电压高的第2正极性电压(V2)、比公共电压低的第1负极性电压(MV1)和比第1负极性电压低的第2负极性电压(MV2)。驱动电路(120)基于公共电压、第1正极性电压、第2正极性电压、第1负极性电压和第2负极性电压，输出点矩阵显示的第1驱动波形信号，基于公共电压、第1正极性电压和第1负极性电压，输出分段显示用的第2驱动波形信号。

Description

集成电路装置、电子设备以及移动体

技术领域

本发明涉及集成电路装置、电子设备以及移动体等。

背景技术

在专利文献1中公开了在单一的液晶显示面板中进行分段显示和点矩阵显示的液晶显示装置。该液晶显示装置包含：第一液晶驱动器，其驱动进行点矩阵显示的第一液晶显示部；第二液晶驱动器，其驱动进行分段显示的第二液晶显示部；第一驱动电源，其向第一液晶驱动器供给用于驱动第一液晶显示部的驱动电压；以及第二驱动电源，其向第二液晶驱动器供给用于驱动第二液晶显示部的驱动电压。另外，该液晶显示装置包含：直流截止电路，其截止由第二液晶驱动器供给的电压的直流成分；以及偏置电路，其对截止了该直流成分的输出赋予偏置电压。

专利文献1：日本特开平9-130283号公报

在单一的液晶显示面板中进行分段显示和点矩阵显示的情况下，若进行分段显示的驱动电压的中心电压与进行点矩阵显示的驱动电压的中心电压不同，则在液晶显示面板上产生烧屏。在专利文献1中，通过设置直流截止电路和偏置电路而使2个中心电压一致。但是，在专利文献1中，与点矩阵显示对应地设置第一驱动电源和第一液晶驱动器，和其分开地，与分段显示对应地设置第二驱动电源和第二液晶驱动器，进而为了使中心电压一致而需要直流截止电路和偏置电路，预想会由于电路规模增大导致成本上升。

发明内容

本公开一个方式涉及一种集成电路装置，其包含：电压供给电路，其供给公共电压、比所述公共电压高的第1正极性电压、比所述第1正极性电压高的第2正极性电压、比所述公共电压低的第1负极性电压和比所述第1负极性电压低的第2负极性电压；以及驱动电路，其基于所述公共电压、所述第1正极性电压、所述第2正极性电压、所述第1负极性电压和所述第2负极性电压，输出点矩阵显示用的第1驱动波形信号，基于所述公共电压、所述第1正极性电压和所述第1负极性电压，输出分段显示用的第2驱动波形信号。

另外，本公开的又一其他方式涉及包含以上记载的集成电路装置的电子设备。

另外，本公开的再一其他方式涉及包含以上记载的集成电路装置的移动体。

附图说明

图1是液晶显示装置的结构例的俯视图。

图2是集成电路装置的结构例。

图3是电压供给电路的结构例。

图4是升压部的详细结构例。

图5是电压调整部的详细结构例。

图6是选择器的详细结构例。

图7是驱动部的详细结构例。

图8是点矩阵显示用的驱动波形信号的例子。

图9是分段显示用的驱动波形信号的例子。

图10是第1公共驱动电路的详细结构例。

图11是第2公共驱动电路的详细结构例。

图12是驱动电路、第1公共驱动电路以及第2公共驱动电路的布局例的俯视图。

图13是驱动电路、第1公共驱动电路以及第2公共驱动电路的布局例的俯视图。

图14是集成电路装置和液晶显示面板的布线连接例的俯视图。

图15是集成电路装置和液晶显示面板的布线连接例的俯视图。

图16是电子设备的结构例。

图17是移动体的例子。

标号说明

100：集成电路装置；110：电压供给电路；111：升压部；112：电压调整部；120、120a、120b：驱动电路；121～128：驱动块；130：MLS数据输出电路；140：分段数据寄存器；151、152：选择器；160：控制电路；170：接口；180：存储装置；181、181a、181b：第1公共驱动电路；182、182a、182b：第2公共驱动电路；200：液晶显示面板；206：汽车；210：点矩阵显示部；220：分段显示部；300：液晶显示装置；320：存储装置；330：操作装置；340：通信装置；400：处理装置；410：显示控制器；510：控制装置；600：电子设备；AMA～AME：放大电路；CMD、CMS：公共驱动波形信号；DAQ1：驱动波形信号；DMLSA1：MLS数据；DR1：第1方向；DR2：第2方向；DSEGA1：分段数据；MV1：第1负极性电压；MV2：第2负极性电压；MV3：第3负极性电压；RG：调节器；TA1～TAn、TB1～TBm：输出端子；TAG：第1输出端子组；TBG：第2输出端子组；TCMD：第1公共端子组；TCMS：第2公共端子组；V1：第1正极性电压；V2：第2正极性电压；V3：第3正极性电压；VC：公共电压；VDD：电源电压；VSS：地电压。

具体实施方式

以下，详细说明本公开的优选实施方式。另外，以下说明的本实施方式并不对权利要求书所记载的内容进行不当限定，在本实施方式中说明的结构并不一定全部都是必需构成要件。

1.液晶显示装置和集成电路装置

图1是液晶显示装置300的结构例的俯视图。液晶显示装置300包含液晶显示面板200和集成电路装置100。另外，液晶显示装置300的结构不限于图1。例如，在图1中，对集成电路装置100被COG安装的例子进行说明，但集成电路装置100的安装方法并不限定于COG安装。

液晶显示面板200是设置有点矩阵显示部210和分段显示部220这两者的1张液晶显示面板。点矩阵显示部210通过呈矩阵状配置的多个点进行显示。分段显示部220通过对预先构成为显示物的形状的电极施加驱动波形信号来显示出显示物。分段显示部220例如配置于点矩阵显示部210的第1方向DR1侧。另外，这些显示部的配置并不限定于图1。例如，可以在点矩阵显示部的两侧配置分段显示部，也可以将点矩阵显示部和分段显示部沿着第2方向DR2配置。第2方向DR2与第1方向DR1垂直。

液晶显示面板200包含2张玻璃基板和封入其间的液晶。在各玻璃基板上通过透明导电膜形成有电极和信号线，COG安装在2张玻璃基板的任意一个上的集成电路装置100和电极通过信号线连接。COG是Chip On Glass(玻璃上的芯片)的缩写。透明导电膜例如为ITO的薄膜，ITO为氧化铟锡的缩写。在一个玻璃基板的点矩阵显示部210配置有被施加点矩阵显示用的驱动波形信号的多个列电极，在另一个玻璃基板的点矩阵显示部210配置有被施加点矩阵显示用的公共驱动波形信号的多个行电极。例如，各列电极是沿着第2方向DR2的直线状的电极，各行电极是沿着第1方向的直线状的电极，列电极与行电极的交点成为点矩阵显示的点。另外，在一个玻璃基板的分段显示部220配置有被施加分段显示用的驱动波形信号的多个分段电极，在另一个玻璃基板的分段显示部220配置有被施加分段显示用的公共驱动波形信号的一个或多个公共电极。各分段电极与一个或多个公共电极中的任意一个对置配置。分段电极与公共电极对置配置的区域成为该分段电极所表示的显示物的显示区域。

集成电路装置100是液晶显示面板200的显示驱动器。集成电路装置100将点矩阵显示用的驱动波形信号输出到列电极，将点矩阵显示用的公共驱动波形信号输出到行电极，由此驱动点矩阵显示部210。将点矩阵显示用的驱动波形信号也称为第1驱动波形信号。另外，集成电路装置100将分段显示用的驱动波形信号输出到分段电极，将分段显示用的公共驱动波形信号输出到公共电极，由此驱动分段显示部220。将分段显示用的驱动波形信号也称为第2驱动波形信号。集成电路装置100是能够同时驱动点矩阵显示部210和分段显示部220的单芯片的集成电路装置。集成电路装置100以其长边与液晶显示面板200的边平行的方式配置于液晶显示面板200的边。集成电路装置100例如配置在点矩阵显示部210和分段显示部220的第2方向DR2侧。集成电路装置100由半导体芯片构成，其端子与形成于液晶显示面板200的玻璃基板的导电性薄膜的信号线连接。

图2是集成电路装置100的结构例。集成电路装置100包含电压供给电路110、驱动电路120、数据输出电路135、第1选择器151、第2选择器152、控制电路160、接口170、第1公共驱动电路181、第2公共驱动电路182、第1输出端子组TAG、第2输出端子组TBG、第1公共端子组TCMD、第2公共端子组TCMS、电源端子TVDD和地端子TVSS。另外，在图2中图示了2个输出端子组，但也可以设置3个以上的输出端子组。在该情况下，附接到各输出端子组的驱动电路120的结构以及各输出端子组的功能等与第1输出端子组等相同。

接口170从设置于集成电路装置100外部的处理装置接收点矩阵显示用的显示数据和分段显示用的分段数据。另外，接口170也可以从处理装置接收输出端子组的设定信息。接口170例如由串行或并行的数据接口构成。

控制电路160将接口170接收到的点矩阵显示用的显示数据输出到MLS数据输出电路130，将接口170接收到的分段显示用的分段数据输出到分段数据寄存器140。控制电路160通过向第1选择器151输出选择信号SDOT1，将第1输出端子组TAG设定为点矩阵显示用或分段显示用，通过向第2选择器152输出选择信号SDOT2，将第2输出端子组TBG设定为点矩阵显示用或分段显示用。控制电路160包含将选择信号作为输出端子组的设定信息进行存储的存储电路161。存储电路161是寄存器、RAM或非易失性存储器等。例如，可以在非易失性存储器中预先存储选择信号，或者也可以将接口170从外部处理装置接收到的选择信号存储在寄存器或RAM中。控制电路160由逻辑电路构成。另外，MLS是Multi Line Selection(多线选择)的缩写。在本实施方式中，作为点矩阵显示的驱动方式，使用MLS方式。然而，在本公开中，作为点矩阵显示的驱动方式，并不限定于MLS方式，也可以是单线选择方式即AP方式等。AP是Alt Pleshko的缩写。

数据输出电路135对第1选择器151和第2选择器152输出数据。数据输出电路135包含MLS数据输出电路130和分段数据寄存器140。

MLS数据输出电路130输出点矩阵显示用的MLS数据DMLSA1～DMLSAn、DMLSB1～DMLSBm。n、m各自为2以上的整数，n和m可以相同也可以不同。MLS数据输出电路130包含：RAM，其存储接口170从外部接收到的点矩阵显示用的显示数据；以及MLS解码器，其将该显示数据解码为用于MLS驱动的MLS数据。

分段数据寄存器140输出分段显示用的分段数据DSEGA1～DSEGAn、DESGB1～DSEGBm。分段数据寄存器140是存储接口170从外部接收到的分段数据的寄存器。

第1选择器151在被输入了指示点矩阵显示的选择信号SDOT1的情况下，选择MLS数据DMLSA1～DMLSAn并输出，在被输入了指示分段显示的选择信号SDOT1的情况下，选择分段数据DSEGA1～DSEGAn并输出。第2选择器152在被输入了指示点矩阵显示的选择信号SDOT2的情况下，选择MLS数据DMLSB1～DMLSBm并输出，在被输入了指示分段显示的选择信号SDOT2的情况下，选择分段数据DSEGB1～DSEGBm并输出。

从集成电路装置100的外部经由电源端子TVDD向电压供给电路110供给电源电压VDD，经由地端子TVSS向电压供给电路110供给地电压VSS。电压供给电路110将公共电压VC、比公共电压VC高的第1正极性电压V1、比第1正极性电压V1高的第2正极性电压V2、比公共电压VC低的第1负极性电压MV1和比第1负极性电压MV1低的第2负极性电压MV2供给到驱动电路120。另外，电压供给电路110将公共电压VC、比第2正极性电压V2高的第3正极性电压V3和比第2负极性电压MV2低的第3负极性电压MV3供给到第1公共驱动电路181。另外，电压供给电路110将公共电压VC、第2正极性电压V2和第2负极性电压MV2供给到第2公共驱动电路182。各电压的值当然与被驱动的液晶显示装置的规格一致，另外，也可以根据驱动方式是MLS方式还是AP方式来适当设定。

此外，正极性和负极性指的是以公共电压VC为基准的极性，不是以地电压VSS为基准的极性。即，在公共电压VC为高于地电压VSS的电压的情况下，负极性电压也可能高于地电压VSS。正极性电压和负极性电压的例子在图5等中进行后述。

驱动电路120在第1选择器151选择了MLS数据DMLSA1～DMLSAn时，将点矩阵显示用的第1驱动波形信号输出到第1输出端子组TAG，在第1选择器151选择了分段数据DSEGA1～DSEGAn时，将分段显示用的第2驱动波形信号输出到第1输出端子组TAG。另外，驱动电路120在第2选择器152选择了MLS数据DMLSB1～DMLSBm时，将点矩阵显示用的第1驱动波形信号输出到第2输出端子组TBG，在第2选择器152选择了分段数据DSEGB1～DSEGBm时，将分段显示用的第2驱动波形信号输出到第2输出端子组TBG。具体而言，第1输出端子组TAG包含输出端子TA1～TAn，第2输出端子组TBG包含输出端子TB1～TBm。驱动电路120包含与输出端子TA1～TAn对应的驱动部DA1～DAn和与输出端子TB1～TBm对应的驱动部DB1～DBm。

将i设为1以上且n以下的整数，以驱动部DAi为例进行说明。驱动部DB1～DBm也为同样的结构和动作。第1选择器151将MLS数据DMLSAi或分段数据DSEGAi输出到驱动部DAi。MLS数据DMLSAi是指示选择V1、V2、VC、MV1以及MV2中的任意一个的数据，分段数据DSEGAi是指示选择V1和MV1中的任意一个的数据。驱动部DAi在被输入了MLS数据DMLSAi时，基于MLS数据DMLSAi的指示，选择V1、V2、VC、MV1以及MV2中的任意一个并输出到输出端子TAi。驱动部DAi在被输入了分段数据DSEGAi时，基于分段数据DSEGAi的指示，选择V1和MV1中的任意一个并输出到输出端子TAi。

第1公共驱动电路181将点矩阵显示用的第1公共驱动波形信号输出到第1公共端子组TCMD。具体而言，第1公共端子组TCMD包含多个公共端子，第1公共驱动电路181包含多个公共驱动部。与一个公共端子对应地设置有一个公共驱动部。控制电路160将点矩阵显示用的公共驱动数据输出到公共驱动部。点矩阵显示用的公共驱动数据是指示选择V3、VC以及MV3中的任意一个的数据。第1公共驱动电路181基于该公共驱动数据的指示将V3、VC以及MV3中的任意一个输出到公共端子。

第2公共驱动电路182将分段显示用的第2公共驱动波形信号输出到第2公共端子组TCMS。具体而言，第2公共端子组TCMS包含多个公共端子，第2公共驱动电路182包含多个公共驱动部。与一个公共端子对应地设置有一个公共驱动部。控制电路160将分段显示用的公共驱动数据输出到公共驱动部。分段显示用的公共驱动数据是指示选择V2、VC以及MV2中的任意一个的数据。第2公共驱动电路182基于该公共驱动数据的指示将V2、VC以及MV2中的任意一个输出到公共端子。

第1公共端子组TCMD与设置于液晶显示面板200的点矩阵显示部210的行电极连接。第2公共端子组TCMS与设置于液晶显示面板200的分段显示部220的公共电极连接。此外，第1输出端子组TAG与设置于点矩阵显示部210的列电极、或者设置于分段显示部220的分段电极连接。在第1输出端子组TAG与设置于点矩阵显示部210的列电极连接的结构中，第1输出端子组TAG被设定为点矩阵显示用的输出端子。在第1输出端子组TAG与设置于分段显示部220的分段电极连接的结构中，第1输出端子组TAG被设定为分段显示用的输出端子。在第2输出端子组TBG中也同样地设定。

以上说明的本实施方式的集成电路装置100包含电压供给电路110和驱动电路120。电压供给电路110供给公共电压VC、比公共电压VC高的第1正极性电压V1、比第1正极性电压V1高的第2正极性电压V2、比公共电压VC低的第1负极性电压MV1和比第1负极性电压MV1低的第2负极性电压MV2。驱动电路120基于公共电压VC、第1正极性电压V1、第2正极性电压V2、第1负极性电压MV1和第2负极性电压MV2，输出点矩阵显示的第1驱动波形信号，基于公共电压VC、第1正极性电压V1和第1负极性电压MV1，输出分段显示用的第2驱动波形信号。

根据本实施方式，电压供给电路110生成以公共电压VC为中心的多个电压，驱动电路120使用该多个电压生成点矩阵显示用的驱动波形信号和分段显示用的驱动波形信号。由此，在点矩阵显示以及分段显示中的任意一个中，都生成以公共电压VC为中心的驱动波形信号，因此不会因中心电压的不同而产生液晶显示面板200的烧屏。此外，能够在点矩阵显示和分段显示中共用电压供给电路110和驱动电路120，因此能够实现电路的简化和成本降低。

另外，本实施方式的集成电路装置100包含输出端子。输出端子可以是图2中的输出端子TA1～TAn、TB1～TBm中的任意一个。驱动电路120在输出端子被设定为点矩阵显示用的输出端子时，基于公共电压VC、第1正极性电压V1、第2正极性电压V2、第1负极性电压MV1以及第2负极性电压MV2，将第1驱动波形信号输出到输出端子。驱动电路120在输出端子被设定为分段显示用的输出端子时，基于公共电压VC、第1正极性电压V1以及第1负极性电压MV1，将第2驱动波形信号输出到输出端子。

根据本实施方式，能够将一个输出端子既用作点矩阵显示用的输出端子，也用作分段显示用的输出端子。即，能够根据液晶显示面板200的结构，选择将输出端子设定为点矩阵显示用和分段显示用的哪一个。另外，驱动电路120能够通过选择第1正极性电压V1、第2正极性电压V2、第1负极性电压MV1以及第2负极性电压MV2中的任意一个的电路来构成。在图2中，该电路相当于驱动部DA1～DAn、DB1～DBm。由此，不需要基于点矩阵显示用和分段显示用来区分驱动电路，能够简化电路结构。关于驱动部的详细结构，在后面叙述。

另外，本实施方式的集成电路装置100包含控制电路160。控制电路160将输出端子设定为点矩阵显示用的输出端子或分段显示用的输出端子。

这样，基于存储电路161中存储的设定信息，控制电路160能够将输出端子设定为点矩阵显示用的输出端子或分段显示用的输出端子。

2.电压供给电路

图3是电压供给电路110的结构例。电压供给电路110包含升压部111和电压调整部112。

升压部111使用升压电路和调节器，根据电源电压VDD和地电压VSS，生成电压VOUT1～VOUT3和第1负极性电压MV1。电压调整部112使用电压VOUT1～VOUT3、第1负极性电压MV1、电源电压VDD以及地电压VSS，生成第1正极性电压V1、第2正极性电压V2、第3正极性电压V3、公共电压VC、第2负极性电压MV2以及第3负极性电压MV3。另外，电压调整部112能够调整V3-VC＝VC-MV3＝Vy、以及V2-V1＝V1-VC＝VC-MV1＝MV1-MV2＝Vs。通过电压调整部112调整电压Vy、Vs，来调整点矩阵显示的对比度和分段显示的对比度。关于这一点在图5中后述。

图4是升压部111的详细结构例。升压部111包含调节器RG和升压电路CP1～CP3。

调节器RG通过对电源电压VDD进行降压而生成第1负极性电压MV1。第1负极性电压MV1是地电压VSS与电源电压VDD之间的电压。调节器RG例如是基于运算放大器和电阻的线性调节器。

升压电路CP1通过对电源电压VDD进行升压，生成比电源电压VDD高的电压VOUT1。升压电路CP2通过以地电压VSS为基准对电压VOUT1进行反相升压，生成比地电压VSS低的电压VOUT2。升压电路CP3通过以地电压VSS为基准对电压VOUT2进行反相升压，生成比电压VOUT1高的电压VOU3。升压电路CP1～CP3是开关调节器，例如是由电容器和开关构成的电荷泵电路。

另外，升压部111的结构不限于图4。例如，升压电路CP3也可以通过以地电压VSS为基准对电压调整部112生成的第3负极性电压MV3进行反相升压来生成电压VOUT3。或者，升压部111也可以包含对电压VOUT1进行降压的调节器，升压电路CP2通过以地电压VSS为基准对该调节器所生成的电压进行反相升压来生成电压VOUT2。

图5是电压调整部112的详细结构例。电压调整部112包含作为反相放大电路的放大电路AMA、作为正相放大电路的放大电路AMB、作为具有电子容量功能的反相放大电路的放大电路AMC、作为电压跟随器电路的放大电路AMD、AME。

放大电路AMC包含被构成为反相放大电路的运算放大器OPC以及电阻RC1、RC2。运算放大器OPC将电源电压VDD和电压VOUT2作为电源进行动作。放大电路AMC以地电压VSS为基准对第1负极性电压MV1进行反相放大，由此生成第3负极性电压MV3。电阻RC2是其电阻值被调整为可变的可变电阻电路。通过调整电阻RC2的电阻值，来调整电阻RC1与电阻RC2的电阻比、即放大电路AMC的增益。该增益存储在控制电路160的存储电路161中。例如，在存储电路161为非易失性存储器的情况下，可以在该非易失性存储器中预先存储增益，或者在存储电路161为RAM或寄存器的情况下，也可以经由接口170从外部的处理装置将增益设定在RAM或寄存器中。通过调整电阻RC2的电阻值，调整第3负极性电压MV3。

放大电路AMA包含构成为反相放大电路的运算放大器以及电阻RA1、RA2。运算放大器将电压VOUT3、VOUT2作为电源进行动作。放大电路AMA通过以公共电压VC为基准对第3负极性电压MV3进行反相放大，生成第3正极性电压V3。放大电路AMA的增益为-1。第3正极性电压V3与第3负极性电压MV3联动地变化，因此成为V3-VC＝VC-MV3。

当设MV1-VSS＝Vs、并设放大电路AMC的增益为-(a/2-2)时，MV3＝-(a/2-2)×Vs+VSS。在此，a是上述的Vy与Vs之比。如后所述，由于VC-MV1＝MV1-VSS＝Vs，因此VC-MV3＝-(a/2)×Vs。若将其设为Vy，则V3是以公共电压VC为基准对MV3进行反相放大后的电压，因此V3-VC＝VC-MV3＝Vy。通过调整放大电路AMC的增益来调整a，因此调整V3-VC＝VC-MV3＝Vy。

放大电路AMB包含构成为正相放大电路的运算放大器OPB以及电阻RB1～RB4。电阻RB1～RB4串联连接在运算放大器OPB的输出节点与地电压VSS的节点之间，电阻RB3和电阻RB4之间的节点与运算放大器OPB的反相输入节点连接。放大电路AMB以地电压VSS为基准对第1负极性电压MV1进行正相放大，由此生成第2正极性电压V2。电阻RB1～RB4的电阻值相同，放大电路AMB的增益为4。

放大电路AMD通过以增益1对电阻RB1与电阻RB2之间的电压进行缓冲，输出第1正极性电压V1。放大电路AME通过以增益1对电阻RB2与电阻RB3之间的电压进行缓冲，输出公共电压VC。

设VSS＝MV2、MV1-VSS＝Vs。放大电路AMB以增益4放大Vs，因此V2-MV2＝4×Vs。电阻RB1～RB4的电阻值相同，放大电路AMD、AME的增益为1，因此V2-V1＝V1-VC＝VC-MV1＝MV1-MV2＝Vs。升压部111的调节器RG具有电子容量功能，能够调整第1负极性电压MV1。通过调整第1负极性电压MV1，调整Vs，调整V2、V1、VC、MV1。调节器RG的电子容量值被存储在控制电路160的存储电路161中。例如，在存储电路161为非易失性存储器的情况下，可以在该非易失性存储器中预先存储电子容量值，或者，在存储电路161为RAM或寄存器的情况下，也可以经由接口170从外部的处理装置对RAM或寄存器设定电子容量值。

施加于点矩阵显示部210的各点的有效电压使用上述的a和Vs如下式(1)、(2)那样表示。Von_duty是点接通时的有效电压，Voff_duty是点断开时的有效电压。N是行电极的行数。

Von_duty＝Vs×{(a²+2a+N)/N}^1/2···(1)

Voff_duty＝Vs×{(a²-2a+N)/N}^1/2···(2)

如上式(1)、(2)所示，点矩阵显示中的有效电压能够通过a和Vs来调整。另一方面，在分段显示中使用V2、V1、VC、MV1、MV2进行驱动，因此通过Vs来调整有效电压。因此，通过固定Vs来调整a，能够仅调整点矩阵显示的对比度。例如，能够使点矩阵显示的对比度和分段显示的对比度尽可能接近。另外，通过调整Vs，能够调整点矩阵显示以及分段显示双方的对比度，能够实现最佳的对比度。

以上说明的本实施方式的电压供给电路110包含基于电源电压VDD生成第1负极性电压MV1的第1调节器。在图4中，调节器RG与第1调节器对应。第1调节器为进行分段显示的对比度调整的电子容量。

如上所述，通过作为第1调节器的调节器RG的电子容量功能，能够调整MV1-MV2＝Vs，通过调整Vs来调整分段显示的对比度。

另外，在本实施方式中，电压供给电路110包含第2调节器。在图5中，放大电路AMB、AMD、AME对应于第2调节器。第2调节器生成以第2负极性电压MV2为基准而为第1负极性电压MV1的4倍的电压即第2正极性电压V2。第2调节器生成将第1负极性电压MV1与第2正极性电压V2之间三等分的第1正极性电压V1和公共电压VC。

这样，第2正极性电压V2、第1正极性电压V1、公共电压VC、第1负极性电压MV1以及第2负极性电压MV2以间隔Vs成为等间隔。由于使用该5个电压进行分段显示，因此通过调节器RG的电子容量调整间隔Vs，从而调整分段显示的对比度。

另外，在本实施方式中，电压供给电路110包含第3调节器。在图5中，放大电路AMA、AMC对应于第3调节器。第3调节器生成比第2正极性电压V2高的第3正极性电压V3和比第2负极性电压MV2低的第3负极性电压MV3，将第3正极性电压V3和第3负极性电压MV3供给到点矩阵显示用的公共驱动电路。在图2中，第1公共驱动电路181对应于点矩阵显示用的公共驱动电路。第3调节器为进行点矩阵显示用的对比度调整的电子容量。

如上所述，通过第3调节器所包含的放大电路AMC的电子容量功能来调整第3正极性电压V3、公共电压VC以及第3负极性电压MV3的间隔Vy。由于使用该3个电压来生成点矩阵显示用的公共驱动波形信号，因此通过调整间隔Vy，来调整点矩阵显示的对比度。

另外，在图5中，放大电路AMC具有电子容量功能，但第3调节器的结构不限于此。例如，也可以通过电子容量来调整第3正极性电压V3，通过对该第3正极性电压V3进行反相放大来生成第3负极性电压MV3。以上生成的各电压的值当然与被驱动的液晶显示装置的规格一致，另外，也可以根据驱动方式是MLS方式还是AP方式来适当设定。

3.选择器、驱动电路以及公共驱动电路

图6是第1选择器151的详细结构例。第1选择器151包含“与”电路AN1～AN11、“或”电路OR1～OR4、锁存电路FV2、FV1、FVC、FMV1、FMV2。在此，对一个驱动部图示出结构，但与驱动部DA1～DAn的各驱动部对应地设置与图6相同的结构。另外，在图6中，以第1选择器151为例进行了图示，但第2选择器152也是同样的结构。

向第1选择器151输入信号V2DOT、V1DOT、VCDOT、MV1DOT、MV2DOT作为MLS数据，并输入信号V1SEG、MV1SEG作为分段数据。另外，这里的MLS数据是上述的图2中的DMLSA1～n，分段数据是DSEGA1～n。

“与”电路AN1～AN7以及“或”电路OR1、OR2作为信号选择器发挥功能。该信号选择器在选择信号SDOT1为高电平时，选择信号V2DOT、V1DOT、VCDOT、MV1DOT、MV2DOT，并输出到锁存电路FV2、FV1、FVC、FMV1、FMV2。在选择信号SDOT1为低电平时，信号选择器选择信号V1SEG、MV1SEG并输出到锁存电路FV1、FMV1，对锁存电路FV2、FVC、FMV2输出低电平。

“与”电路AN8～AN11以及“或”电路OR3、OR4作为时钟选择器发挥功能。该时钟选择器在选择信号SDOT1为高电平时，选择点矩阵显示用的时钟信号CKDOT并输出到锁存电路FV1、FMV1。时钟选择器在选择信号SDOT1为低电平时，选择分段显示用的时钟信号CKSEG并输出到锁存电路FV1、FMV1。锁存电路FV2、FVC、FMV2被输入时钟信号CKDOT。时钟信号CKDOT、CKSEG从控制电路160输入到第1选择器151。

在选择信号SDOT1为高电平时，锁存电路FV2、FV1、FVC、FMV1、FMV2通过时钟信号CKDOT锁存信号V2DOT、V1DOT、VCDOT、MV1DOT、MV2DOT，并作为信号V2ON、V1ON、VCON、MV1ON、MV2ON而输出。即，在选择信号SDOT1为高电平时，第1选择器151选择点矩阵显示用的MLS数据并输出。在选择信号SDOT1为低电平时，锁存电路FV1、FMV1通过时钟信号CKSEG对信号V1SEG、MV1SEG进行锁存，并作为信号V1ON、MV1ON而输出。即，在选择信号SDOT1为低电平时，第1选择器151选择并输出分段显示用的分段数据。此时，锁存电路FV2、FVC、FMV2锁存低电平，因此信号V2ON、VCON、MV2ON为低电平。

图7是驱动部DA1的详细结构例。驱动部DA1包含电平移位器LA2、LA1、LCA、LMA1、LMA2、反相器IA2、IA1、ICAP、ICAN、IMA1、IMA2和开关SA2、SA1、SCA、SMA1、SMA2。在此，以驱动部DA1为例进行说明，但驱动部DA2～DAn、DB1～DBm也是同样的结构。

电平移位器LA2、LA1、LCA、LMA1、LMA2对信号V2ON、V1ON、VCON、MV1ON、MV2ON进行电平移位。电平移位后的高电平为V2，低电平为MV2。另外，“I”表示输入，“Q”表示与输入相同的逻辑电平即同相输出，“XQ”表示将输入反相后的逻辑电平即反相输出。

反相器IA2、IA1、ICAP将电平移位器LA2、LA1、LCA的同相输出逻辑反相，并输出到开关SA2、SA1、SCA。反相器ICAN、IMA1、IMA2对电平移位器LCA、LMA1、LMA2的反相输出进行逻辑反相，并输出到开关SCA、SMA1、SMA2。

开关SA2、SA1是P型晶体管。开关SA2的源极和漏极中的一方与驱动部DA1的输出节点连接，源极和漏极中的另一方被输入第2正极性电压V2，栅极被输入反相器IA2的输出信号。开关SA1的源极和漏极中的一方与驱动部DA1的输出节点连接，源极和漏极中的另一方被输入第1正极性电压V1，栅极被输入反相器IA1的输出信号。

开关SCA是传输门，由并联连接的P型晶体管和N型晶体管构成。传输门的一端与驱动部DA1的输出节点连接，另一端被输入公共电压VC。向传输门的P型晶体管的栅极输入反相器ICAP的输出信号，向N型晶体管的栅极输入反相器ICAN的输出信号。

开关SMA1、SMA2是N型晶体管。开关SMA1的源极和漏极中的一方与驱动部DA1的输出节点连接，源极和漏极中的另一方被输入第1负极性电压MV1，栅极被输入反相器IMA1的输出信号。开关SMA2的源极和漏极中的一方与驱动部DA1的输出节点连接，源极和漏极中的另一方被输入第2负极性电压MV2，栅极被输入反相器IMA2的输出信号。

信号V2ON、V1ON、VCON、MV1ON、MV2ON中的任意一个信号为高电平，其他信号为低电平。例如，在信号V2ON为高电平时，开关SA2接通，开关SA1、SCA、SMA1、SMA2断开，驱动部DA1将第2正极性电压V2作为驱动波形信号DAQ1输出。同样地，在信号V1ON、VCON、MV1ON、MV2ON为高电平时，开关SA1、SCA、SMA1、SMA2接通，驱动部DA1将V1、VC、MV1、MV2作为驱动波形信号DAQ1输出。

图8是点矩阵显示用的驱动波形信号DAQ1的例子。在此，示出了由4个字段构成1帧的例子。例如在1/64占空比的情况下，一个字段的驱动波形信号DAQ1由时间序列的16个电压构成，但在图8中仅示出了其中的第1、2、16个。另外，虽然省略了公共驱动波形信号的图示，但第1公共驱动电路181的动作结构与驱动电路120相同，在图10中说明其结构。

如图8所示，在选择信号SDOT1为高电平时，第1选择器151选择MLS数据。此时，信号V2ON、V1ON、VCON、MV1ON、MV2ON中的任意一个信号成为高电平，驱动部DA1输出V2、V1、VC、MV1以及MV2中的任意一个。例如在第1字段中，信号MV1ON、V2ON、…、V1ON按时间序列成为高电平，因此驱动部DA1按时间序列输出MV1、V2、…、V1作为驱动波形信号DAQ1。这样，在选择信号SDOT1为高电平时，驱动波形信号DAQ1成为点矩阵显示用的驱动波形信号。

图9是分段显示用的驱动波形信号DAQ1的例子。在此，示出公共电极为4个的情况下的波形例。CMS1～CMS4是针对这4个公共电极的公共驱动波形信号。

极性信号FR是控制驱动极性的信号。在极性信号FR为低电平时进行负极性驱动，在极性信号FR为高电平时进行正极性驱动。在1帧中，极性信号FR重复4个周期的低电平和高电平。在该第1周期中极性信号FR为低电平时，公共驱动波形信号CMS1为V2，在极性信号FR为高电平时，公共驱动波形信号CMS1为MV2，公共驱动波形信号CMS2～CMS4为VC。同样地，在第2、第3、第4周期中，在极性信号FR为低电平时，公共驱动波形信号CMS2、CMS3、CMS4为V2，在极性信号FR为高电平时，公共驱动波形信号CMS2、CMS3、CMS4为MV2。

在选择信号SDOT1为低电平时，第1选择器151选择分段数据。此时，信号V1ON、MV1ON中的任意一个信号成为高电平，驱动部DA1输出V1和MV1中的任意一个。图9中，在极性信号FR的第1周期中，当极性信号FR为低电平时，驱动波形信号DAQ1为MV1，当极性信号FR为高电平时，驱动波形信号DAQ1为V1。以下，驱动波形信号DAQ1是V1、MV1、MV1、V1、V1、MV1。这样，在选择信号SDOT1为低电平时，驱动波形信号DAQ1成为分段显示用的驱动波形信号。在图9的波形例中，在被施加公共驱动波形信号CVS1的公共电极和被施加驱动波形信号DAQ1的分段电极重叠的部分处，液晶点亮。同样地，在被施加公共驱动波形信号CMS2、CMS3、CMS4的公共电极和被施加驱动波形信号DAQ1的分段电极重叠的部分处，液晶熄灭、点亮、熄灭。

图10是第1公共驱动电路181的详细结构例。第1公共驱动电路181包含电平移位器LB3、LCB、LMB3、反相器IB3、ICBP、ICBN、IMB3和开关SB3、SCB、SMB3。另外，在图10中示出了与一个公共端子对应的公共驱动部的结构，对公共端子组TCMD的各公共端子设置同样的结构。

电平移位器LB3、LCB、LMB3对来自控制电路160的信号V3ONd、VCONd、MV3ONd进行电平移位。电平移位后的高电平为V3，低电平为MV3。

反相器IB3、ICBP对电平移位器LB3、LCB的同相输出进行逻辑反相，并输出到开关SB3、SCB。反相器ICBN、IMB3对电平移位器LCB、LMB3的反相输出进行逻辑反相，并输出到开关SCB、SMB3。

开关SB3是P型晶体管。开关SB3的源极和漏极中的一方与公共驱动部的输出节点连接，源极和漏极中的另一方被输入第3正极性电压V3，栅极被输入反相器IB3的输出信号。

开关SCB是传输门，由并联连接的P型晶体管和N型晶体管构成。传输门的一端与公共驱动部的输出节点连接，另一端被输入公共电压VC。向传输门的P型晶体管的栅极输入反相器ICBP的输出信号，向N型晶体管的栅极输入反相器ICBN的输出信号。

开关SMB3是N型晶体管。开关SMB3的源极和漏极中的一方与公共驱动部的输出节点连接，源极和漏极中的另一方被输入第3负极性电压MV3，栅极被输入反相器IMB3的输出信号。

信号V3ONd、VCONd、MV3ONd中的任意一个信号为高电平，其他信号为低电平。例如，在信号V3ONd为高电平时，开关SB3接通，开关SCB、SMB3断开，公共驱动部将第3正极性电压V3作为公共驱动波形信号CMD输出。同样地，在信号VCONd、MV3ONd为高电平时，开关SCB、SMB3接通，公共驱动部将VC、MV3作为公共驱动波形信号CMD输出。

图11是第2公共驱动电路182的详细结构例。第2公共驱动电路182包含电平移位器LC2、LCC、LMC2、反相器IC2、ICCP、ICCN、IMC2和开关SC2、SCB、SMC2。另外，在图11中示出了与一个公共端子对应的公共驱动部的结构，对公共端子组TCMS的各公共端子设置同样的结构。在图11中示出进行占空比驱动的情况下的结构例，但在进行占空比驱动和静态驱动这两者的情况下，都采用与驱动部DA1相同的结构，使得能够选择电压V2、V1、VC、MV1、MV2即可。

电平移位器LC2、LCB、LMC2对来自控制电路160的信号V2ONs、VCONs、MV2ONs进行电平移位。电平移位后的高电平为V2，低电平为MV2。

反相器IC2、ICCP对电平移位器LC2、LCC的同相输出进行逻辑反相，并输出到开关SC2、SCC。反相器ICCN、IMC2对电平移位器LCC、LMC2的反相输出进行逻辑反相，并输出到开关SCC、SMC2。

开关SC2是P型晶体管。开关SC2的源极和漏极中的一方与公共驱动部的输出节点连接，源极和漏极中的另一方被输入第2正极性电压V2，栅极被输入反相器IC2的输出信号。

开关SCC是传输门，由并联连接的P型晶体管和N型晶体管构成。传输门的一端与公共驱动部的输出节点连接，另一端被输入公共电压VC。向传输门的P型晶体管的栅极输入反相器ICCP的输出信号，向N型晶体管的栅极输入反相器ICCN的输出信号。

开关SMC2是N型晶体管。开关SMC2的源极和漏极中的一方与公共驱动部的输出节点连接，源极和漏极中的另一方被输入第2负极性电压MV2，栅极被输入反相器IMC2的输出信号。

信号V2ONs、VCONs、MV2ONs中的任意一个信号为高电平，其他信号为低电平。例如，在信号V2ONs为高电平时，开关SC2接通，开关SCC、SMC2断开，公共驱动部将第2正极性电压V2作为公共驱动波形信号CMS输出。同样地，在信号VCONs、MV2ONs为高电平时，开关SCC、SMC2接通，公共驱动部将VC、MV2作为公共驱动波形信号CMS输出。

4.布局例

图12和图13示出驱动电路120、第1公共驱动电路181以及第2公共驱动电路182的布局例的俯视图。另外，在图12和图13中分别各记载了3个布局例，但各布局例是独立的布局例。另外，也可以实施将各布局例左右反转或上下反转后的布局例。

假设在集成电路装置100安装于图1的液晶显示面板200的状态下，集成电路装置100的长边与第1方向DR1平行，短边与第2方向DR2平行。集成电路装置100具有：第1短边；第2短边，其在第1方向DR1侧与第1短边对置配置；第1长边；以及第2长边，其在第2方向DR2侧与第1长边对置配置。在集成电路装置100未安装于液晶显示面板200的状态下，长边方向及短边方向可以与第1方向DR1及第2方向DR2无关。该情况下，在以下的说明中，也可以将第1方向DR1替换为长边方向，将第2方向DR2替换为短边方向。

图12的上段是第1布局例。第1公共驱动电路181被分割为181a和181b，例如它们的输出数为相同数量。第2公共驱动电路182被分割为182a和182b，例如它们的输出数为相同数量。沿着第1方向DR1，按照第1公共驱动电路181a、第2公共驱动电路182a、驱动电路120、第2公共驱动电路182a、第1公共驱动电路181a的顺序配置，它们配置于第1长边。输出端子以及公共驱动端子配置于第1长边。

图12的中段是第2布局例。沿着第1方向DR1，按照第2公共驱动电路182a、驱动电路120、第2公共驱动电路182a的顺序配置，它们配置于第1长边。输出端子以及分段显示用的公共驱动端子配置于第1长边。第1公共驱动电路181a配置于第1短边，第1公共驱动电路181b配置于第2短边。与第1公共驱动电路181a连接的点矩阵显示用的公共驱动端子配置于第1短边，与第1公共驱动电路181b连接的点矩阵显示用的公共驱动端子配置于第2短边。

图12的下段是第3布局例。沿着第1方向DR1，按照第2公共驱动电路182a、驱动电路120、第2公共驱动电路182a的顺序配置，它们配置于第1长边。输出端子以及分段显示用的公共驱动端子配置于第1长边。第1公共驱动电路181a、181b配置于第2长边，但第1公共驱动电路181a配置于第1短边侧，第1公共驱动电路181b配置于第2短边侧。点矩阵显示用的公共驱动端子配置于第2长边。

图13的上段是第4布局例。沿着第1方向DR1，按照第1公共驱动电路181、第2公共驱动电路182a、驱动电路120、第2公共驱动电路182a的顺序配置，它们配置于第1长边。输出端子以及公共驱动端子配置于第1长边。

图13的中段是第5布局例。驱动电路120被分割为120a和120b，例如，驱动电路120a的输出数比驱动电路120b的输出数多。沿着第1方向DR1，按照第1公共驱动电路181a、第2公共驱动电路182a、驱动电路120a的顺序配置，它们配置于第1长边。与驱动电路120a连接的输出端子、与第1公共驱动电路181a连接的点矩阵显示用的公共驱动端子、以及与第2公共驱动电路182a连接的分段显示用的公共驱动端子配置于第1长边。第1公共驱动电路181b配置于第1短边。与第1公共驱动电路181b连接的点矩阵显示用的公共驱动端子配置于第1短边。沿着第2方向DR2，按照驱动电路120b、第2公共驱动电路182b的顺序配置，它们配置于第2短边。与驱动电路120b连接的输出端子以及与第2公共驱动电路182b连接的分段显示用的公共驱动端子配置于第2短边。

图13的下段是第6布局例。沿着第1方向DR1，按照第1公共驱动电路181a、第2公共驱动电路182a、驱动电路120a、第2公共驱动电路182b的顺序配置，它们配置于第1长边。输出端子、与第1公共驱动电路181a连接的点矩阵显示用的公共驱动端子以及分段显示用的公共驱动端子配置于第1长边。第1公共驱动电路181b配置于第2长边的第1短边侧。与第1公共驱动电路181b连接的点矩阵显示用的公共驱动端子配置于第2长边。

图14和图15表示集成电路装置100和液晶显示面板200的布线连接例的俯视图。在这些布线连接例中，在液晶显示面板200的玻璃基板上，使得透明导电膜的信号线不交叉。另外，在图14和图15中，分别各记载了3个布线连接例，但各布线连接例为独立的布线连接例。另外，也可以实施将各布线连接例左右反转后的布线连接例。

假设集成电路装置100中设置有8个输出端子组，对应于此，驱动电路120包含8个驱动块121～128。各驱动块的输出数是任意的，例如为相同数量。箭头表示形成在液晶显示面板200的玻璃基板上的透明导电膜的信号线。在一个驱动块具有多个输出数的情况下，与其对应的一个箭头表示与多个输出端子连接的多个信号线。标注于驱动块的“DOT”是指，该驱动块对点矩阵显示部210输出点矩阵显示用的驱动波形信号。标注于驱动块的“SEG”是指，该驱动块对分段显示部220输出分段显示用的驱动波形信号。关于第1公共驱动电路181a、181b和第2公共驱动电路182a、182b，在具有多个输出数的情况下，与其对应的箭头也表示与多个公共驱动端子连接的多个信号线。

图14的上段是第1布线连接例。在该例子中，设想液晶显示面板200仅具有点矩阵显示部210的情况。沿着第1方向DR1，按照第1公共驱动电路181a、第2公共驱动电路182a、驱动块121～128、第2公共驱动电路182b、第1公共驱动电路181b的顺序配置，它们配置于第1长边。输出端子以及公共驱动端子配置于第1长边。驱动块121～128全部被设定为点矩阵显示用。与输出端子连接的信号线以及与点矩阵显示用的公共驱动端子连接的信号线从第1长边朝向集成电路装置100的外侧布线。从第1长边朝向集成电路装置100的外侧的方向例如是第2方向DR2的相反方向，但未必需要与第2方向DR2的相反方向平行。分段显示用的公共驱动端子不与信号线连接。

图14的中段是第2布线连接例。在以下的例子中，如图1所示，设想在液晶显示面板200的左侧具有点矩阵显示部210、在右侧具有分段显示部220的情况。电路配置与第1布线连接例相同，但驱动块121～127被设定为点矩阵显示用，驱动块128被设定为分段显示用。与驱动块121～127的输出端子连接的信号线、以及与第1公共驱动电路181a、181b连接的信号线从第1长边朝向集成电路装置100的外侧布线。与驱动块128的输出端子连接的信号线、以及与第2公共驱动电路182b连接的信号线从第1长边朝向第2长边后，从第2短边朝向集成电路装置100的外侧布线。或者，也可以如虚线所示，与驱动块128的输出端子连接的信号线在从第2长边朝向集成电路装置100的外侧后，以绕过第2短边的方式进行布线。与第2公共驱动电路182a连接的分段显示用的公共驱动端子不与信号线连接。

图14的下段是第3布线连接例。沿着第1方向DR1，按照第2公共驱动电路182a、驱动块121～128、第2公共驱动电路182b的顺序配置，它们配置于第1长边。输出端子以及分段显示用的公共驱动端子配置于第1长边。第1公共驱动电路181a以及与其连接的点矩阵显示用的公共驱动端子配置于第1短边。第1公共驱动电路181b以及与其连接的点矩阵显示用的公共驱动端子配置于第2短边。驱动块121～127被设定为点矩阵显示用，驱动块128被设定为分段显示用。与驱动块121～127的输出端子连接的信号线从第1长边朝向集成电路装置100的外侧布线。与第1公共驱动电路181b的公共驱动端子连接的信号线从第2短边朝向集成电路装置100的外侧布线。与驱动块128的输出端子连接的信号线、以及与第2公共驱动电路182b连接的信号线在从第2长边朝向集成电路装置100的外侧后，以绕过第2短边的方式布线。在第1公共驱动电路181a和第2公共驱动电路182a的公共驱动端子上不连接信号线。

图15的上段是第4布线连接例。沿着第1方向DR1，按照第2公共驱动电路182a、驱动块121～128、第2公共驱动电路182b的顺序配置，它们配置于第1长边。输出端子以及分段显示用的公共驱动端子配置于第1长边。第1公共驱动电路181a以及与其连接的点矩阵显示用的公共驱动端子配置于第2长边的第1短边侧。第1公共驱动电路181b以及与其连接的点矩阵显示用的公共驱动端子配置于第2长边的第2短边侧。驱动块121～127被设定为点矩阵显示用，驱动块128被设定为分段显示用。与驱动块121～127的输出端子连接的信号线从第1长边朝向集成电路装置100的外侧布线。与第1公共驱动电路181a的公共驱动端子连接的信号线在从第2长边朝向集成电路装置100的外侧后，以绕过第1短边的方式布线。与第1公共驱动电路181b的公共驱动端子连接的信号线从第2短边朝向集成电路装置100的外侧布线，或者在从第2长边朝向集成电路装置100的外侧后，以绕过第2短边的方式布线。驱动块128的输出端子以及与第2公共驱动电路182b的公共驱动端子连接的信号线在从第2长边朝向集成电路装置100的外侧后，以绕过第2短边的方式布线。在第2公共驱动电路182a的公共驱动端子上不连接信号线。

图15的中段是第5布线连接例。电路配置与第4布线连接例相同。驱动块121～127被设定为点矩阵显示用，驱动块128被设定为分段显示用。与驱动块121～128的输出端子连接的信号线、以及与第2公共驱动电路182b的公共驱动端子连接的信号线从第1长边朝向集成电路装置100的外侧布线。与第1公共驱动电路181b的公共驱动端子连接的信号线在从第2长边朝向第1短边后，从第1短边朝向集成电路装置100的外侧布线。与第1公共驱动电路181a的公共驱动端子连接的信号线在沿着第2长边从第2短边侧朝向集成电路装置100的外侧后，以绕过第1短边的方式布线。在第2公共驱动电路182a的公共驱动端子上不连接信号线。

图15的下段是第6布线连接例。电路配置与第1布线连接例相同。驱动块121～124被设定为点矩阵显示用，驱动块125～128被设定为分段显示用。与第1公共驱动电路181a的公共驱动端子连接的信号线、与驱动块121～128的输出端子连接的信号线、以及与第2公共驱动电路182b的公共驱动端子连接的信号线从第1长边朝向集成电路装置100的外侧布线。与第1公共驱动电路181b的公共驱动端子连接的信号线在从第1长边朝向第2长边、并沿着第2长边从第2短边侧朝向第1短边后，从第1短边朝向集成电路装置100的外侧布线。

5.电子设备以及移动体

图16是包含本实施方式的集成电路装置100的电子设备600的结构例。作为本实施方式的电子设备，能够设想搭载液晶显示装置300的各种电子设备。例如，作为本实施方式的电子设备，能够设想车载装置、电子计算机、显示器、信息处理装置、便携式信息终端或者便携式游戏终端等。车载装置例如是集群面板等车载显示装置。集群面板设置在驾驶席的前面，是显示仪表等的显示面板。

电子设备600包含处理装置400、显示控制器410、液晶显示装置300、存储装置320、操作装置330和通信装置340。液晶显示装置300包含集成电路装置100和液晶显示面板200。

操作装置330是受理来自用户的各种操作的用户界面。例如，由按钮、鼠标、键盘或触摸面板等构成。通信装置340是进行显示数据或控制数据等的通信的数据接口。例如是USB等有线通信接口或无线LAN等无线通信接口。存储装置320存储从通信装置340输入的显示数据。或者，存储装置320作为处理装置400的工作存储器发挥功能。存储装置180是半导体存储器、硬盘驱动器或光学驱动器等。处理装置400进行电子设备的各部分的控制处理或各种数据处理。处理装置400将通信装置340接收到的显示数据或存储装置320存储的显示数据传送给显示控制器410。处理装置400是CPU等处理器。显示控制器410将接收到的显示数据转换为液晶显示装置300可受理的形式，并将该转换后的显示数据向集成电路装置100输出。集成电路装置100基于从显示控制器410传送来的显示数据，驱动液晶显示面板200。

图17是包含本实施方式的集成电路装置100的移动体的结构例。移动体例如是具有发动机、马达等驱动机构、方向盘、舵等转向机构以及各种电子设备，且在地上、天空或海上移动的设备或装置。作为本实施方式的移动体，例如能够设想汽车、飞机、摩托车、船舶、行驶机器人或者步行机器人等各种移动体。图17概略地示出作为移动体的具体例的汽车206。在汽车206中组装有液晶显示装置300和对汽车206的各部分进行控制的控制装置510。液晶显示装置300包含集成电路装置100和液晶显示面板200。控制装置510例如生成向用户提示车速、燃料余量、行驶距离、各种装置的设定等信息的显示数据，并将该显示数据发送到集成电路装置100。集成电路装置100根据显示数据，驱动液晶显示面板200。由此，信息被显示于液晶显示面板200。

以上说明的本实施方式的集成电路装置包含电压供给电路和驱动电路。电压供给电路供给公共电压、比公共电压高的第1正极性电压、比第1正极性电压高的第2正极性电压、比公共电压低的第1负极性电压和比第1负极性电压低的第2负极性电压。驱动电路基于公共电压、第1正极性电压、第2正极性电压、第1负极性电压和第2负极性电压，输出点矩阵显示用的第1驱动波形信号，基于公共电压、第1正极性电压和第1负极性电压，输出分段显示用的第2驱动波形信号。

根据本实施方式，电压供给电路生成以公共电压为中心的多个电压，驱动电路使用该多个电压生成点矩阵显示用的驱动波形信号和分段显示用的驱动波形信号。由此，在点矩阵显示以及分段显示中的任意一个中，都生成以公共电压为中心的驱动波形信号，因此不会因中心电压的不同而产生液晶显示面板的烧屏。由此，能够在点矩阵显示和分段显示中共用电压供给电路和驱动电路，因此能够实现电路的简化和成本降低。

另外，本实施方式的集成电路装置也可以包含输出端子。驱动电路也可以在输出端子被设定为点矩阵显示用的输出端子时，基于公共电压、第1正极性电压、第2正极性电压、第1负极性电压以及第2负极性电压，将第1驱动波形信号输出到输出端子。驱动电路也可以在输出端子被设定为分段显示用的输出端子时，基于公共电压、第1正极性电压以及第1负极性电压，将第2驱动波形信号输出到输出端子。

根据本实施方式，能够将一个输出端子既用作点矩阵显示用的输出端子，也用作分段显示用的输出端子。即，根据液晶显示面板的结构，能够选择将输出端子设定为点矩阵显示用和分段显示用的哪一个。另外，驱动电路可以由选择第1正极性电压、第2正极性电压、第1负极性电压以及第2负极性电压中的任意一个的电路构成。由此，不需要基于点矩阵显示用和分段显示用来区分驱动电路，能够简化电路结构。

另外，本实施方式的集成电路装置也可以包含将输出端子设定为点矩阵显示用的输出端子或分段显示用的输出端子的控制电路。

这样，基于控制电路的存储电路中存储的设定信息，控制电路能够将输出端子设定为点矩阵显示用的输出端子或分段显示用的输出端子。

另外，在本实施方式中，电压供给电路也可以包含基于电源电压生成第1负极性电压的第1调节器。

这样，由第1调节器生成电压供给电路生成的电压中的第1负极性电压。

另外，在本实施方式中，电压供给电路也可以包含生成第2正极性电压的第2调节器，该第2正极性电压是以第2负极性电压为基准而为第1负极性电压的4倍的电压。

这样，由第2调节器生成电压供给电路生成的电压中的第2正极性电压，该第2正极性电压是以第2负极性电压为基准而为第1负极性电压的4倍的电压。

另外，在本实施方式中，第2调节器也可以生成将第1负极性电压与第2正极性电压之间三等分的第1正极性电压以及公共电压。

第2正极性电压是以第2负极性电压为基准而为第1负极性电压的4倍的电压，第1正极性电压和公共电压是将第1负极性电压与第2正极性电压之间三等分的电压。由此，第2正极性电压、第1正极性电压、公共电压、第1负极性电压以及第2负极性电压彼此的间隔相同。

另外，在本实施方式中，第1调节器也可以为进行分段显示的对比度调整的电子容量。

这样，通过第1调节器的电子容量来调整第1负极性电压。第2正极性电压是以第2负极性电压为基准而为第1负极性电压的4倍的电压，因此通过调整第1负极性电压，也调整第2正极性电压。而且，由于第2正极性电压、第1正极性电压、公共电压、第1负极性电压以及第2负极性电压彼此的间隔相同，因此其间隔也被调整。由于通过该5个电压进行分段显示，因此通过第1调节器的电子容量来调整分段显示的对比度。

另外，在本实施方式中，电压供给电路也可以包含第3调节器。第3调节器也可以生成比第2正极性电压高的第3正极性电压和比第2负极性电压低的第3负极性电压，并将第3正极性电压和第3负极性电压供给到点矩阵显示用的公共驱动电路。

这样，由第3调节器生成电压供给电路生成的电压中的第3正极性电压和第3负极性电压。

另外，在本实施方式中，第3调节器也可以为进行点矩阵显示的对比度调整的电子容量。

通过第3调节器的电子容量来调整第3正极性电压和第3负极性电压。由于使用第3正极性电压、公共电压以及第3负极性电压来生成点矩阵显示用的公共驱动波形信号，所以通过调整第3正极性电压和第3负极性电压，来调整点矩阵显示的对比度。

另外，本实施方式的电子设备包含上述任意一项所述的集成电路装置。

另外，本实施方式的移动体包含上述任意一项所述的集成电路装置。

另外，虽然如上述那样对本实施方式进行了详细说明，但本领域技术人员能够容易地理解到，可以进行实质上未脱离本公开的新事项以及效果的多种变形。因此，这样的变形例全部包含在本公开的范围内。例如，在说明书或附图中，对于至少一次地与更广义或同义的不同用语一起记载的用语，在说明书或附图的任何位置处，都可以将其置换为该不同的用语。另外，本实施方式以及变形例的全部组合也包含在本公开的范围内。另外，集成电路装置、液晶显示面板、液晶显示装置、电子设备以及移动体等的结构以及动作等也不限定于本实施方式中说明的内容，能够实施各种变形。

Claims

1.一种集成电路装置，其特征在于，包含：

电压供给电路，其供给公共电压、比所述公共电压高的第1正极性电压、比所述第1正极性电压高的第2正极性电压、比所述公共电压低的第1负极性电压和比所述第1负极性电压低的第2负极性电压；以及

驱动电路，其基于所述公共电压、所述第1正极性电压、所述第2正极性电压、所述第1负极性电压和所述第2负极性电压，输出点矩阵显示用的第1驱动波形信号，基于所述公共电压、所述第1正极性电压和所述第1负极性电压，输出分段显示用的第2驱动波形信号，

所述电压供给电路包含第1调节器，该第1调节器基于电源电压，生成所述第1负极性电压。

2.根据权利要求1所述的集成电路装置，其特征在于，

该集成电路装置包含输出端子，

所述驱动电路在所述输出端子被设定为点矩阵显示用的输出端子时，基于所述公共电压、所述第1正极性电压、所述第2正极性电压、所述第1负极性电压和所述第2负极性电压，将所述第1驱动波形信号输出到所述输出端子，

所述驱动电路在所述输出端子被设定为分段显示用的输出端子时，基于所述公共电压、所述第1正极性电压和所述第1负极性电压，将所述第2驱动波形信号输出到所述输出端子。

3.根据权利要求2所述的集成电路装置，其特征在于，

该集成电路装置包含控制电路，该控制电路将所述输出端子设定为所述点矩阵显示用的输出端子或所述分段显示用的输出端子。

4.根据权利要求1所述的集成电路装置，其特征在于，

所述电压供给电路包含第2调节器，该第2调节器生成所述第2正极性电压，所述第2正极性电压是以所述第2负极性电压为基准而为所述第1负极性电压的4倍的电压。

5.根据权利要求4所述的集成电路装置，其特征在于，

所述第2调节器生成将所述第1负极性电压与所述第2正极性电压之间三等分的所述第1正极性电压和所述公共电压。

6.根据权利要求1所述的集成电路装置，其特征在于，

所述第1调节器为进行分段显示的对比度调整的电子容量。

7.根据权利要求1至3中的任意一项所述的集成电路装置，其特征在于，

所述电压供给电路包含第3调节器，该第3调节器生成比所述第2正极性电压高的第3正极性电压和比所述第2负极性电压低的第3负极性电压，并将所述第3正极性电压和所述第3负极性电压供给到点矩阵显示用的公共驱动电路。

8.根据权利要求7所述的集成电路装置，其特征在于，

所述第3调节器为进行点矩阵显示的对比度调整的电子容量。

9.一种电子设备，其特征在于，该电子设备包含权利要求1至8中的任意一项所述的集成电路装置。

10.一种移动体，其特征在于，该移动体包含权利要求1至8中的任意一项所述的集成电路装置。