CN114023691B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114023691B
CN114023691B CN202210013964.4A CN202210013964A CN114023691B CN 114023691 B CN114023691 B CN 114023691B CN 202210013964 A CN202210013964 A CN 202210013964A CN 114023691 B CN114023691 B CN 114023691B
Authority
CN
China
Prior art keywords
layer
initial
spacer
bit line
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210013964.4A
Other languages
English (en)
Other versions
CN114023691A (zh
Inventor
刘宇恒
左明光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210013964.4A priority Critical patent/CN114023691B/zh
Publication of CN114023691A publication Critical patent/CN114023691A/zh
Application granted granted Critical
Publication of CN114023691B publication Critical patent/CN114023691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种半导体结构及其形成方法，其中，所述方法包括：提供半导体衬底，所述半导体衬底的表面形成有功能结构，所述功能结构的侧壁依次形成有第一初始间隔层、牺牲间隔层和第二初始间隔层；所述第一初始间隔层和所述第二初始间隔层均由电介质材料构成；氧化处理部分所述第一初始间隔层和部分所述第二初始间隔层，形成牺牲层；同时去除所述牺牲层和所述牺牲间隔层，形成由第一间隔层、空气隙和第二间隔层构成的侧壁结构。通过本申请，能够解决半导体结构制备工艺复杂的问题，不仅简化了侧壁结构的制备工艺，还增大了形成的空气隙的间隙尺寸。

Description

半导体结构及其形成方法
技术领域
本申请涉及半导体技术领域，涉及但不限于一种半导体结构及其形成方法。
背景技术
半导体结构中的侧壁，例如位线结构的侧壁通常采用氮化物-氧化物-氮化物（Nitride-oxide-nitride，NON）结构，通过去除氮化物中间的氧化物形成空气隙，以减小半导体结构的漏电。然而，氮化物作为隔离层的隔离效果较差，为了实现较好的隔离效果，通常将氮化物制备的比较厚，如此，使得整个半导体结构的尺寸增加；另外，NON结构的侧壁，制备工艺复杂，且制备的空气隙的尺寸较小。
发明内容
有鉴于此，本申请实施例提供一种半导体结构及其形成方法。
第一方面，本申请实施例提供一种半导体结构的形成方法，所述方法包括：
提供半导体衬底，所述半导体衬底的表面形成有功能结构，所述功能结构的侧壁依次形成有第一初始间隔层、牺牲间隔层和第二初始间隔层；其中，所述第一初始间隔层和所述第二初始间隔层均由电介质材料构成；
氧化处理部分所述第一初始间隔层和部分所述第二初始间隔层，形成牺牲层；
同时去除所述牺牲层和所述牺牲间隔层，形成由第一间隔层、空气隙和第二间隔层构成的侧壁结构。
在一些实施例中，在形成所述牺牲层之前，所述方法还包括：
在所述第二初始间隔层的侧壁形成保护层；其中，所述保护层暴露出部分第二初始间隔层；
对暴露出的所述第二初始间隔层和部分所述第一初始间隔层进行所述氧化处理，形成所述牺牲层。
在一些实施例中，所述功能结构包括位线结构；所述第一初始间隔层、所述牺牲间隔层和所述第二初始间隔层通过以下步骤形成：
在所述位线结构的顶部和侧壁依次沉积第一间隔材料、牺牲间隔材料和第二间隔材料，形成覆盖所述位线结构的所述第一初始间隔层、所述牺牲间隔层和所述第二初始间隔层；
其中，所述第一间隔材料和所述第二间隔材料均能够被氧化。
在一些实施例中，所述第一间隔材料和所述第二间隔材料包括：碳氧化硅和/或碳氮化硅。
在一些实施例中，第一初始间隔层与所述半导体衬底之间的刻蚀选择比大于所述牺牲间隔层与所述半导体衬底之间的刻蚀选择比；
所述第二初始间隔层与所述半导体衬底之间的刻蚀选择比大于所述牺牲间隔层与所述半导体衬底之间的刻蚀选择比。
在一些实施例中，在所述第二初始间隔层的侧壁形成保护层，包括：
在所述第二初始间隔层的侧壁形成第一初始保护层；
在所述位线结构的所述第一初始保护层外侧形成存储节点接触；其中，所述位线结构的顶表面超出于所述存储节点接触的顶表面；
刻蚀所述第一初始保护层，形成所述保护层；其中，所述保护层的顶表面与所述存储节点接触的顶表面平齐。
在一些实施例中，在形成所述第一初始保护层之前，所述方法还包括：
在所述第二初始间隔层的顶部和所述半导体衬底的表面形成第二初始保护层；
其中，所述第二初始保护层的厚度大于所述第一初始保护层的厚度，且位于所述第二初始间隔层顶部的第二初始保护层的厚度大于位于所述半导体衬底表面的第二初始保护层的厚度。
在一些实施例中，在形成所述存储节点接触之前，所述方法还包括：
刻蚀去除所述半导体衬底表面的部分第二初始保护层，直至暴露出所述半导体衬底，并保留位于所述第二初始间隔层顶部的部分厚度的第二初始保护层。
在一些实施例中，所述位线结构包括由下至上依次堆叠的位线接触层、位线金属层和位线绝缘层；
在所述位线结构的所述第一初始保护层外侧形成存储节点接触，包括：
在所述位线结构的所述第一初始保护层外侧填充第一导电材料，形成第一导电层；
回刻所述第一导电层，暴露出部分第一初始保护层，形成所述存储节点接触；其中，所述存储节点接触的顶表面超出于所述位线金属层的顶表面。
在一些实施例中，刻蚀所述第一初始保护层，形成所述保护层，包括：
湿法刻蚀去除暴露出的部分第一初始保护层和位于所述第二初始间隔层顶部的部分厚度的第二初始保护层，形成所述保护层。
在一些实施例中，所述方法还包括：
形成覆盖所述位线结构的第二导电层；
对所述第二导电层进行回刻，形成着陆焊盘；
其中，所述着陆焊盘包括位于所述侧壁结构、所述保护层和所述存储节点接触的表面的第一结构、和位于部分所述位线结构的表面的第二结构。
在一些实施例中，在形成所述着陆焊盘之前，所述方法还包括：
在所述存储节点接触的表面形成存储节点欧姆层；
在所述侧壁结构、所述保护层和部分所述位线结构的表面形成阻挡层。
在一些实施例中，所述存储节点欧姆层的材料包括以下至少之一：钴硅化物、镍硅化物和锰硅化物。
在一些实施例中，在形成所述着陆焊盘之后，所述方法还包括：
在两个着陆焊盘之间的空隙中填充绝缘材料，形成绝缘层；其中，所述绝缘层的顶表面与所述着陆焊盘的顶表面平齐；
在所述着陆焊盘和所述绝缘层的顶表面形成电容结构。
第二方面，本申请实施例提供一种半导体结构，所述半导体结构通过上述半导体结构的形成方法形成，所述半导体结构包括：
半导体衬底；
功能结构，位于所述半导体衬底的表面；
侧壁结构，位于所述功能结构的侧壁，且所述侧壁结构包括依次排列第一间隔层、空气隙和第二间隔层；其中，所述第一间隔层和所述第二间隔层均由电介质材料构成。
在一些实施例中，所述功能结构包括位线结构；所述半导体结构还包括：
存储节点接触，位于所述位线结构的外侧，且所述位线结构的顶表面超出于所述存储节点接触的顶表面；
保护层，位于所述存储节点接触与所述第二间隔层之间。
在一些实施例中，所述半导体结构还包括：
着陆焊盘，所述着陆焊盘的一部分位于所述侧壁结构和所述存储节点接触的表面，所述着陆焊盘的另一部分位于部分所述位线结构的表面。
在一些实施例中，所述半导体结构还包括：
存储节点欧姆层，位于所述存储节点接触与所述着陆焊盘之间；
阻挡层，位于所述侧壁结构、所述保护层、部分所述位线结构与所述着陆焊盘之间。
本申请实施例提供的半导体结构及其形成方法，其中，半导体结构的形成方法包括提供半导体衬底，半导体衬底的表面形成有功能结构，功能结构的侧壁依次形成有第一初始间隔层、牺牲间隔层和第二初始间隔层；第一初始间隔层和第二初始间隔层均由电介质材料构成；氧化处理部分第一初始间隔层和部分第二初始间隔层，形成牺牲层；同时去除牺牲层和牺牲间隔层，形成由第一间隔层、空气隙和第二间隔层构成的侧壁结构。本申请实施例中，作为隔离层的第一初始间隔层和第二初始间隔层均由电介质材料构成，厚度较小，不仅具有较好隔离效果，而且不会增加半导体结构的尺寸；另外，由于第一初始间隔层和第二初始间隔层能够被氧化为牺牲层，且牺牲层和牺牲间隔层可以同时被去除，如此，不仅简化了侧壁结构的制备工艺，还增大了形成的空气隙的间隙尺寸。
附图说明
在附图（其不一定是按比例绘制的）中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本申请实施例中半导体结构的结构示意图；
图2为本申请实施例提供的半导体结构的形成方法的一种流程示意图；
图3a~3i为本申请实施例提供的半导体结构形成过程的结构示意图；
图4为本申请实施例提供的半导体结构的结构示意图；
附图标记说明：
10/40-半导体结构；101/201/401-位线结构；102/402-侧壁结构；101a/201a-位线接触层；101b/201b-位线金属层；101c/201c-位线绝缘层；102a-第一隔离层；102b-牺牲隔离层；102c-第二隔离层；200/400-半导体衬底；202a-第一初始间隔层；203a-牺牲间隔层；204a-第二初始间隔层；205-第二初始保护层；206a-第一初始保护层；205a-部分厚度的第二初始保护层；206/404-保护层；207/403-存储节点接触；208-牺牲层；202/4021-第一间隔层；203/4022-空气隙；204/4023-第二间隔层；209/406-存储节点欧姆层；210/407-阻挡层；211/405-着陆焊盘。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在详述本申请实施例提供的半导体结构之前，首先以位线结构的侧壁为例对本申请实施例中的一种半导体结构进行说明。
图1为本申请实施例中半导体结构的结构示意图，如图1所示，半导体结构10包括位线结构101和位于位线结构101侧壁的侧壁结构102。其中，位线结构101包括由下至上依次堆叠的位线接触层101a、位线金属层101b和位线绝缘层101c；侧壁结构102包括第一隔离层102a、牺牲隔离层102b和第二隔离层102c，且第一隔离层102a和第二隔离层102c均为氮化物（例如为氮化硅），牺牲隔离层为氧化物，通过去除氧化物形成空气隙，以减小半导体结构的漏电。然而，氮化物作为隔离层的隔离效果较差，为了实现较好的隔离效果，通常将氮化物制备的比较厚，如此，使得整个半导体结构的尺寸增加；另外，侧壁结构制备工艺复杂，且制备的空气隙的尺寸较小。
基于本申请实施例上述方案存在的问题，本申请实施例提供一种半导体结构及其形成方法，其中，半导体结构的形成方法包括提供半导体衬底，半导体衬底的表面形成有功能结构，功能结构的侧壁依次形成有第一初始间隔层、牺牲间隔层和第二初始间隔层；第一初始间隔层和第二初始间隔层均由电介质材料构成；氧化处理部分第一初始间隔层和部分第二初始间隔层，形成牺牲层；同时去除牺牲层和牺牲间隔层，形成由第一间隔层、空气隙和第二间隔层构成的侧壁结构。
本申请实施例中，作为隔离层的第一初始间隔层和第二初始间隔层均由电介质材料构成，厚度较小，不仅具有较好隔离效果，而且不会增加半导体结构的尺寸；另外，由于第一初始间隔层和第二初始间隔层能够被氧化为牺牲层，且牺牲层和牺牲间隔层可以同时被去除，如此，不仅简化了侧壁结构的制备工艺，还增大了形成的空气隙的间隙尺寸。
本申请实施例提供一种半导体结构的形成方法，图2为本申请实施例提供的半导体结构的形成方法的一种流程示意图，如图2所示，半导体结构的形成方法包括以下步骤：
步骤S201、提供半导体衬底，半导体衬底的表面形成有功能结构，功能结构的侧壁依次形成有第一初始间隔层、牺牲间隔层和第二初始间隔层；其中，第一初始间隔层和第二初始间隔层均由电介质材料构成。
半导体衬底可以是硅衬底，半导体衬底也可以包括其他半导体元素，例如：锗（Ge），或包括半导体化合物，例如：碳化硅（SiC）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、砷化铟（InAs）或锑化铟（InSb），或包括其他半导体合金，例如：硅锗（SiGe）、磷化砷镓（GaAsP）、砷化铟铝（AlInAs）、砷化镓铝（AlGaAs）、砷化铟镓（GaInAs）、磷化铟镓（GaInP）、及/或磷砷化铟镓（GaInAsP）或其组合。
本申请实施例中，功能结构可以包括任意一种需要形成侧壁的结构，例如，功能结构可以是位线结构、通孔或者后端金属连线结构。
第一初始间隔层或第二初始间隔层可以由任意一种介电常数在4.4至4.7之间的、高密度的、极易被氧化的电介质材料构成，例如，第一初始间隔层或第二初始间隔层可以为碳氮化硅（SiCN）和/或碳氧化硅（SiCO）。本申请实施例中，第一初始间隔层与第二初始间隔层可以相同，也可以不同。
本申请实施例中，由于第一初始间隔层或第二初始间隔层具有孔状结构，介电常数小，厚度较小，因此，采用第一初始间隔层和第二初始间隔层作为隔离层，不仅隔离效果更好，而且会进一步缩小所形成的半导体结构的尺寸。
步骤S202、氧化处理部分第一初始间隔层和部分第二初始间隔层，形成牺牲层。
本申请实施例中，可以采用通氧气的方式将部分第一初始间隔层和部分第二初始间隔层原位氧化为牺牲层。
步骤S203、同时去除牺牲层和牺牲间隔层，形成由第一间隔层、空气隙和第二间隔层构成的侧壁结构。
本申请实施例中，对部分第一初始间隔层和部分第二初始间隔层氧化后的牺牲层与牺牲间隔层可以是同种物质，也可以是具有相似性能的不同物质。
侧壁结构包括依次形成于功能结构侧壁的第一间隔层、空气隙和第二间隔层。其中，第一间隔层和第二间隔层用于作为隔离层，隔离功能结构和形成于功能结构外围的其它结构，空气隙可以降低半导体结构的漏电性能。
本申请实施例中，牺牲层与牺牲间隔层能够被同时去除，不仅可以简化侧壁结构的形成工艺步骤，降低半导体结构的制造成本，而且还可以增大形成的空气隙的尺寸。
下面，以功能结构为位线结构为例，说明本申请实施例中半导体结构的形成过程。图3a~3i为本申请实施例提供的半导体结构形成过程的结构示意图，接下来请参考图3a~3i对本申请实施例提供的半导体结构的形成方法进一步地详细说明。
首先，可以参考图3a，执行步骤S201、提供半导体衬底，半导体衬底的表面形成有位线结构，位线结构的侧壁依次形成有第一初始间隔层、牺牲间隔层和第二初始间隔层；其中，第一初始间隔层和第二初始间隔层均由电介质材料构成。
在一些实施例中，第一初始间隔层、牺牲间隔层和第二初始间隔层通过以下步骤形成：
在位线结构的顶部和侧壁依次沉积第一间隔材料、牺牲间隔材料和第二间隔材料，形成覆盖位线结构的第一初始间隔层、牺牲间隔层和第二初始间隔层。
本申请实施例中，第一初始间隔层和第二初始间隔层均由介电常数位于4.4至4.7之间的电介质材料构成，且第一间隔材料和第二间隔材料均能够容易地被氧化。在一些实施例中，第一间隔材料和第二间隔材料可以包括碳氧化硅和/或碳氮化硅。牺牲间隔材料可以是氧化硅。
本申请实施例中，可以通过任意一种合适的沉积工艺形成第一初始间隔层、牺牲间隔层和第二初始间隔层，例如，化学气相沉积（Chemical Vapor Deposition，CVD）工艺、物理气相沉积（Physical Vapor Deposition，PVD）工艺、原子层沉积（Atomic LayerDeposition，ALD）工艺、旋涂工艺或者涂敷工艺。
如图3a所示，半导体衬底200的表面形成有位线结构201，位线结构201的侧壁和顶部依次形成有第一初始间隔层202a、牺牲间隔层203a和第二初始间隔层204a。位线结构201包括由下至上依次堆叠的位线接触层201a、位线金属层201b和位线绝缘层201c。
在一些实施例中，第一初始间隔层与半导体衬底之间的刻蚀选择比大于牺牲间隔层与半导体衬底之间的刻蚀选择比；第二初始间隔层与半导体衬底之间的刻蚀选择比大于牺牲间隔层与半导体衬底之间的刻蚀选择比。也就是说，在相同的刻蚀条件下，牺牲间隔层比第一初始间隔层和第二初始间隔层更容易被去除。
接下来，可以参考图3b至3g，执行步骤S202、氧化处理部分第一初始间隔层和部分第二初始间隔层，形成牺牲层。
在一些实施例中，在形成牺牲层之前，半导体结构的形成方法还包括以下步骤：在第二初始间隔层的侧壁形成保护层；其中，保护层暴露出部分第二初始间隔层。
在一些实施例中，保护层可以通过以下步骤形成：
步骤S10、在第二初始间隔层的侧壁形成第一初始保护层。
在一些实施例中，在形成第一初始保护层之前，半导体结构的形成方法还包括：在第二初始间隔层的顶部和半导体衬底的表面形成第二初始保护层。
本申请实施例中，由于第二初始间隔层由极易氧化的电介质材料构成，因此，在后续制程工艺中，需要对第二初始间隔层进行保护，通过在第一初始间隔层的侧壁和顶部分别形成第一初始保护层和第二初始保护层，来防止第二初始间隔层被氧化。
如图3b所示，在第二初始间隔层204a的顶部和半导体衬底（图中未示出）的表面均形成了第二初始保护层205，且位于第二初始间隔层204a顶部的第二初始保护层的厚度h1大于位于半导体衬底表面的第二初始保护层的厚度h2。本申请实施例中，可采用化学气相沉积工艺形成第二初始保护层205。
如图3c所示，在第二初始间隔层204a的侧壁形成第一初始保护层206a，且第二初始保护层205的厚度h1/h2大于第一初始保护层206a的厚度h3。本申请实施例中，可以采用原子层沉积工艺在第二初始间隔层的侧壁形成第一初始保护层。
步骤S11、在位线结构的第一初始保护层外侧形成存储节点接触；其中，位线结构的顶表面超出于存储节点接触的顶表面。
在一些实施例中，在形成存储节点接触之前，半导体结构的形成方法还包括：刻蚀去除半导体衬底表面的部分第二初始保护层，直至暴露出半导体衬底，并保留位于第二初始间隔层顶部的部分厚度的第二初始保护层。
本申请实施例中，可以采用干法刻蚀工艺去除半导体衬底表面的部分第二初始保护层，例如，等离子刻蚀工艺，反应离子刻蚀工艺或者离子铣工艺。
如图3d所示，去除半导体衬底表面的部分第二初始保护层205，直至暴露出半导体衬底（图中未示出），保留位于第二初始间隔层204a顶部的部分厚度的第二初始保护层205a。
本申请实施例中，由于位于第二初始间隔层顶部的第二初始保护层的厚度大于位于半导体衬底表面的第二初始保护层的厚度，如此，在刻蚀去除半导体衬底表面的第二初始保护层时，第二初始间隔层顶部还保留有部分厚度的第二初始保护层，保留的部分厚度的第二初始保护层用于对第二初始间隔层进行保护，防止在后续工艺制程中氧化第二初始间隔层。
在一些实施例中，步骤S11可以通过以下步骤来实现：
在位线结构的第一初始保护层外侧填充第一导电材料，形成第一导电层。
第一导电材料可以是任意一种金属材料，例如，钨（W）、钴（Co）、铜（Cu）、铝（Al）、多晶硅、掺杂硅、硅化物或其任何组合。
回刻第一导电层，暴露出部分第一初始保护层，形成存储节点接触；其中，存储节点接触的顶表面超出于位线金属层的顶表面。
如图3e所示，回刻第一导电层，暴露出部分第一初始保护层206a，形成存储节点接触207。本申请实施例中，存储节点接触207的顶表面超出于位线金属层201c的顶表面。
步骤S12、刻蚀第一初始保护层，形成保护层；其中，保护层的顶表面与存储节点接触的顶表面平齐。
在一些实施例中，步骤S12可以通过以下步骤来实现：
湿法刻蚀去除暴露出的部分第一初始保护层和位于第二初始间隔层顶部的部分厚度的第二初始保护层，形成保护层。
本申请实施例中，可以采用硫酸、硝酸、氢氟酸等腐蚀液腐蚀去除暴露出的部分第一初始保护层和位于第二初始间隔层顶部的部分厚度的第二初始保护层。
如图3f所示，湿法刻蚀去除在形成存储节点接触207之后，所暴露出来的部分第一初始保护层206a和位于第二初始间隔层204a顶部的部分厚度的第二初始保护层205a，形成保护层206。保护层206位于存储节点接触207与部分第二初始间隔层204a之间，保护层206用于防止部分第一初始间隔层被氧化。
在一些实施例中，在形成保护层之后，对暴露出的第二初始间隔层和部分第一初始间隔层进行氧化处理，形成所述牺牲层。
本申请实施例中，由于第一初始间隔层和第二初始间隔层均由极易被氧化的电介质材料构成，因此，可以通过通氧气的方式，将暴露出的部分第二初始间隔层和部分第一初始间隔层原位氧化，形成牺牲层。
如图3g所示，氧化暴露出的部分第二初始间隔层204a和位于部分第二初始间隔层204a内部的第一初始间隔层202a，形成牺牲层208。
接下来，可以参考图3h，执行步骤S203、同时去除牺牲层和牺牲间隔层，形成由第一间隔层、空气隙和第二间隔层构成的侧壁结构。
本申请实施例中，可以采用湿法刻蚀技术同时去除牺牲层和牺牲间隔层，形成侧壁结构。
如图3h所示，同时去除牺牲层208和牺牲间隔层203a，暴露出部分位线绝缘层201c，形成由第一间隔层202、空气隙203和第二间隔层204构成的侧壁结构。
在一些实施例中，也可以先去除牺牲层和位于牺牲层内部的部分牺牲间隔层，形成第一间隔层和第二间隔层，再去除剩余的牺牲间隔层，形成空气隙，本申请实施例中，对去除牺牲间隔层的实际过程不进行限定。
在一些实施例中，在形成侧壁结构之后，半导体结构的形成方法还可以包括以下步骤：
步骤S20、在存储节点接触的表面形成存储节点欧姆层。
步骤S21、在侧壁结构和部分位线结构的表面形成阻挡层。
本申请实施例中，存储节点欧姆层的材料可以包括以下至少之一：钴硅化物（CoSix）、镍硅化物（CoSix）和锰硅化物（CoSix）。阻挡层的材料可以包括以下至少之一：钛（Ti）、氮化钛（TiN）、钽（Ta）和氮化钽（TaN）。
如图3i所示，在存储节点接触207的表面形成存储节点欧姆层209，在由第一间隔层202、空气隙203、第二间隔层204构成的侧壁结构、保护层206和部分位线绝缘层201c的表面形成阻挡层210。
步骤S22、形成覆盖位线结构的第二导电层。
第二导电材料可以是金属钨。本申请实施例中，可以采用等离子体增强化学的气相沉积工艺（Plasma Enhanced Chemical Vapor Deposition，PECVD）沉积第二导电材料，避免在沉积时出现孔洞。在其它实施例中，也可以采用化学气相沉积工艺、低气压化学气相沉积工艺、原子层沉积工艺等沉积第二导电材料，形成第二导电层。
步骤S23、对第二导电层进行回刻，形成着陆焊盘。
本申请实施例中，对第二导电层进行回刻，可以采用干法刻蚀工艺或者湿法刻蚀工艺选择性地刻蚀第二导电层，形成着陆焊盘。
请继续参见图3i，对第二导电层进行回刻，形成着陆焊盘211。着陆焊盘211包括位于侧壁结构、保护层206和存储节点接触207表面的第一结构、和位于部分位线结构的表面的第二结构。
本申请实施例中，存储节点欧姆层可以降低存储节点接触和着陆焊盘之间的接触电阻。阻挡层可以防止着陆焊盘的金属离子扩散至位线结构中，导致半导体结构漏电。
步骤S24、在两个着陆焊盘之间的空隙中填充绝缘材料，形成绝缘层。
本申请实施例中，绝缘材料可以是氧化硅、碳氧化硅或者氮化硅，且形成的绝缘层的顶表面与着陆焊盘的顶表面平齐。
步骤S25、在着陆焊盘和绝缘层的顶表面形成电容结构。
本申请实施例中，形成的电容结构可以是柱状或者杯状的电容结构。
本申请实施例提供的半导体结构的形成方法，作为隔离层的第一初始间隔层和第二初始间隔层均由电介质材料构成，厚度较小，不仅具有较好隔离效果，而且不会增加半导体结构的尺寸；另外，由于第一初始间隔层和第二初始间隔层能够被氧化为牺牲层，且牺牲层和牺牲间隔层可以同时被去除，如此，不仅简化了侧壁结构的制备工艺，还增大了形成的空气隙的间隙尺寸。
除此之外，本申请实施例还提供一种半导体结构，半导体结构通过上述实施例提供的半导体结构的形成方法形成。图4为本申请实施例提供的半导体结构的结构示意图，如图4所示，半导体结构40包括：半导体衬底400、功能结构和侧壁结构402。
其中，功能结构位于半导体衬底400的表面。侧壁结构402位于功能结构的侧壁，且侧壁结构402包括依次排列第一间隔层4021、空气隙4022和第二间隔层4023；第一间隔层4021和第二间隔层4023均由电介质材料构成。
本申清实施例中，侧壁结构402中的第一间隔层4021和第二间隔层4023用于作为隔离层，隔离功能结构和形成于功能结构外围的其它结构。空气隙4022可以降低所形成的半导体结构40的漏电性能。
本申请实施例中，功能结构可以是任意一种需要形成侧壁的结构，例如，功能结构可以是位线结构、通孔或者后端金属连线结构。本申请实施例以功能结构包括位线结构为例进行说明。
在一些实施例中，半导体结构40还包括：存储节点接触403和保护层404。
其中，存储节点接触403位于位线结构401外侧，且位线结构401的顶表面超出于存储节点接触403的顶表面。保护层404位于存储节点接触403与第二间隔层4023之间。
本申请实施例中，由于第二间隔层由极易氧化的电介质材料构成，因此，需要在第二间隔层和存储节点接触之间设置保护层来防止在形成存储节点接触时第二间隔层被氧化失效。
在一些实施例中，半导体结构40还包括：着陆焊盘405、存储节点欧姆层406和阻挡层407。
其中，着陆焊盘405的一部分位于侧壁结构402、保护层404和存储节点接触403的表面，着陆焊盘405的另一部分位于部分位线结构401的表面。存储节点欧姆层406位于存储节点接触403与着陆焊盘405之间；阻挡层407位于侧壁结构402、保护层404、部分位线结构401与着陆焊盘405之间。
本申请实施例中，存储节点欧姆层可以降低存储节点接触和着陆焊盘之间的接触电阻。阻挡层可以防止着陆焊盘的金属离子扩散至位线结构中，导致半导体结构漏电。
在其他实施例中，半导体结构还可以包括位于着陆焊盘之间的空隙中的绝缘层（图中未示出）和位于着陆焊盘和绝缘层的顶表面形成电容结构（图中未示出）。
本申请实施例中的半导体结构与上述实施例中的半导体结构的形成方法类似，对于本申请实施例未详尽披露的技术特征，请参考上述实施例进行理解，这里，不再赘述。
本申请实施例提供的半导体结构，采用电介质材料作为隔离层，厚度较小，具有较好隔离效果，且不会增加半导体结构的尺寸，提高了半导体结构的电性能。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过非目标的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本申请实施例的一些实施方式，但本申请实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请实施例的保护范围之内。因此，本申请实施例的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种半导体结构的形成方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底的表面形成有功能结构，所述功能结构的侧壁依次形成有第一初始间隔层、牺牲间隔层和第二初始间隔层；其中，所述第一初始间隔层和所述第二初始间隔层均由电介质材料构成；
在所述第二初始间隔层的侧壁形成保护层；其中，所述保护层暴露出部分所述第二初始间隔层；
对暴露出的所述第二初始间隔层和部分所述第一初始间隔层进行氧化处理，形成牺牲层；
同时去除所述牺牲层和所述牺牲间隔层，形成由第一间隔层、空气隙和第二间隔层构成的侧壁结构。
2.根据权利要求1所述的方法，其特征在于，所述功能结构包括位线结构；所述第一初始间隔层、所述牺牲间隔层和所述第二初始间隔层通过以下步骤形成：
在所述位线结构的顶部和侧壁依次沉积第一间隔材料、牺牲间隔材料和第二间隔材料，形成覆盖所述位线结构的所述第一初始间隔层、所述牺牲间隔层和所述第二初始间隔层；
其中，所述第一间隔材料和所述第二间隔材料均能够被氧化。
3.根据权利要求2所述的方法，其特征在于，所述第一间隔材料和所述第二间隔材料包括：碳氧化硅和/或碳氮化硅。
4.根据权利要求2所述的方法，其特征在于，所述第一初始间隔层与所述半导体衬底之间的刻蚀选择比大于所述牺牲间隔层与所述半导体衬底之间的刻蚀选择比；
所述第二初始间隔层与所述半导体衬底之间的刻蚀选择比大于所述牺牲间隔层与所述半导体衬底之间的刻蚀选择比。
5.根据权利要求2至4任一项所述的方法，其特征在于，在所述第二初始间隔层的侧壁形成保护层，包括：
在所述第二初始间隔层的侧壁形成第一初始保护层；
在所述位线结构的所述第一初始保护层外侧形成存储节点接触；其中，所述位线结构的顶表面超出于所述存储节点接触的顶表面；
刻蚀所述第一初始保护层，形成所述保护层；其中，所述保护层的顶表面与所述存储节点接触的顶表面平齐。
6.根据权利要求5所述的方法，其特征在于，在形成所述第一初始保护层之前，所述方法还包括：
在所述第二初始间隔层的顶部和所述半导体衬底的表面形成第二初始保护层；
其中，所述第二初始保护层的厚度大于所述第一初始保护层的厚度，且位于所述第二初始间隔层顶部的第二初始保护层的厚度大于位于所述半导体衬底表面的第二初始保护层的厚度。
7.根据权利要求6所述的方法，其特征在于，在形成所述存储节点接触之前，所述方法还包括：
刻蚀去除所述半导体衬底表面的部分所述第二初始保护层，直至暴露出所述半导体衬底，并保留位于所述第二初始间隔层顶部的部分厚度的第二初始保护层。
8.根据权利要求7所述的方法，其特征在于，所述位线结构包括由下至上依次堆叠的位线接触层、位线金属层和位线绝缘层；
在所述位线结构的所述第一初始保护层外侧形成存储节点接触，包括：
在所述位线结构的所述第一初始保护层外侧填充第一导电材料，形成第一导电层；
回刻所述第一导电层，暴露出部分所述第一初始保护层，形成所述存储节点接触；其中，所述存储节点接触的顶表面超出于所述位线金属层的顶表面。
9.根据权利要求8所述的方法，其特征在于，刻蚀所述第一初始保护层，形成所述保护层，包括：
湿法刻蚀去除暴露出的部分所述第一初始保护层和位于所述第二初始间隔层顶部的部分厚度的第二初始保护层，形成所述保护层。
10.根据权利要求6至9任一项所述的方法，其特征在于，所述方法还包括：
形成覆盖所述位线结构的第二导电层；
对所述第二导电层进行回刻，形成着陆焊盘；
其中，所述着陆焊盘包括位于所述侧壁结构、所述保护层和所述存储节点接触的表面的第一结构、和位于部分所述位线结构的表面的第二结构。
11.根据权利要求10所述的方法，其特征在于，在形成所述着陆焊盘之前，所述方法还包括：
在所述存储节点接触的表面形成存储节点欧姆层；
在所述侧壁结构、所述保护层和部分所述位线结构的表面形成阻挡层。
12.根据权利要求11所述的方法，其特征在于，所述存储节点欧姆层的材料包括以下至少之一：钴硅化物、镍硅化物和锰硅化物。
13.根据权利要求11或12所述的方法，其特征在于，在形成所述着陆焊盘之后，所述方法还包括：
在两个所述着陆焊盘之间的空隙中填充绝缘材料，形成绝缘层；其中，所述绝缘层的顶表面与所述着陆焊盘的顶表面平齐；
在所述着陆焊盘和所述绝缘层的顶表面形成电容结构。
CN202210013964.4A 2022-01-07 2022-01-07 半导体结构及其形成方法 Active CN114023691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210013964.4A CN114023691B (zh) 2022-01-07 2022-01-07 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210013964.4A CN114023691B (zh) 2022-01-07 2022-01-07 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN114023691A CN114023691A (zh) 2022-02-08
CN114023691B true CN114023691B (zh) 2022-04-19

Family

ID=80069721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210013964.4A Active CN114023691B (zh) 2022-01-07 2022-01-07 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN114023691B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110718502A (zh) * 2018-07-13 2020-01-21 爱思开海力士有限公司 具有气隙的半导体器件以及用于制造其的方法
CN111354711A (zh) * 2018-12-24 2020-06-30 三星电子株式会社 半导体存储器装置及其制造方法
CN112447602A (zh) * 2019-08-30 2021-03-05 长鑫存储技术有限公司 半导体结构及其形成方法
CN113539823A (zh) * 2020-04-13 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140085657A (ko) * 2012-12-26 2014-07-08 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
CN111627910B (zh) * 2019-02-27 2023-07-11 联华电子股份有限公司 半导体存储装置以及其制作方法
KR20210049231A (ko) * 2019-10-24 2021-05-06 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US11355430B2 (en) * 2019-12-18 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Capping layer overlying dielectric structure to increase reliability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110718502A (zh) * 2018-07-13 2020-01-21 爱思开海力士有限公司 具有气隙的半导体器件以及用于制造其的方法
CN111354711A (zh) * 2018-12-24 2020-06-30 三星电子株式会社 半导体存储器装置及其制造方法
CN112447602A (zh) * 2019-08-30 2021-03-05 长鑫存储技术有限公司 半导体结构及其形成方法
CN113539823A (zh) * 2020-04-13 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN114023691A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
US7332764B2 (en) Metal-insulator-metal (MIM) capacitor and method of fabricating the same
US9379009B2 (en) Interconnection structures in a semiconductor device and methods of manufacturing the same
CN104617146B (zh) 形成堆叠沟槽接触的方法及由此形成的结构
JP5714104B2 (ja) 導電性薄層構造、電気的相互接続および電気的相互接続を形成する方法。
US20100244255A1 (en) Wiring structures
US9178009B2 (en) Methods of forming a capacitor and contact structures
US9876068B1 (en) High-K metal-insulator-metal capacitor and method of manufacturing the same
US8293644B2 (en) Methods of manufacturing a semiconductor memory device
US8183154B2 (en) Selective metal deposition over dielectric layers
CN114023691B (zh) 半导体结构及其形成方法
CN110729231A (zh) 半导体器件的制造方法及半导体器件
CN112652623B (zh) 半导体器件的制作方法
JP2001313296A (ja) 半導体デバイスおよびその製造方法
US9048217B2 (en) Middle of-line borderless contact structure and method of forming
EP3971990A1 (en) Semiconductor structure and method for manufacturing same
WO2023004890A1 (zh) 半导体结构及其形成方法
CN116264766A (zh) 半导体结构的形成方法、叠层结构及其形成方法
CN113345909A (zh) 三维存储器、三维存储器的制备方法及存储系统
US20020086522A1 (en) Process for isolating an exposed conducting surface
US6242340B1 (en) Method for forming an interconnection in a semiconductor device
WO2023245755A1 (zh) 半导体结构及其形成方法、版图结构
EP4002437B1 (en) Method of forming a contact window structure
WO2023245768A1 (zh) 半导体结构及其形成方法、版图结构
CN117580356A (zh) 半导体结构及其形成方法
CN117337021A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant