CN113948416A - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN113948416A
CN113948416A CN202110634870.4A CN202110634870A CN113948416A CN 113948416 A CN113948416 A CN 113948416A CN 202110634870 A CN202110634870 A CN 202110634870A CN 113948416 A CN113948416 A CN 113948416A
Authority
CN
China
Prior art keywords
gas
film
substrate
etching
modified layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110634870.4A
Other languages
English (en)
Inventor
中谷公彦
上野亮太
出贝求
中川崇
桥本良知
广濑义朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN113948416A publication Critical patent/CN113948416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请涉及半导体器件的制造方法、衬底处理装置及记录介质。提供提高蚀刻量的控制性的技术。通过将非同时地进行下述工序的循环进行规定次数，对在衬底的表面露出的第1膜进行蚀刻：(a)向衬底供给第1气体，从而在第1膜的表面的至少一部分形成第1改性层的工序；(b)向衬底供给分子结构与第1气体不同的第2气体，从而通过使第2气体与第1改性层反应及使用第2气体使第1改性层活化中的至少一者生成蚀刻种，使用该蚀刻种对所述第1膜的至少一部分进行蚀刻的工序。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
作为半导体器件的制造工序的一个工序，存在进行对在衬底的表面露出的膜进行蚀刻的处理的情况(例如，参见专利文献1)。
伴随半导体器件的规模化、加工尺寸的微细化、复杂化发展，需要重复进行多次包含上述蚀刻处理在内的高精度的图案化工序，这成为成本增加的原因之一。对此，存在在原子层水平进行上述蚀刻处理的技术(以下，也称为原子层蚀刻)，这样的具有高控制性的工艺作为工序数量削减中有效的技术受到关注。以往，与原子层蚀刻相关的技术主要是使用等离子体的方法。
现有技术文献
专利文献
专利文献1：日本特开2019-160962号公报
发明内容
发明要解决的课题
在以往的由蚀刻气体进行的膜的蚀刻中，蚀刻量取决于蚀刻气体的分压(≈供给量)。因此，蚀刻量因反应系统中产生气体的压力分布而产生差异。例如，在对在槽的内部形成的膜进行蚀刻的情况下，即使是相同的处理时间，在难以被供给气体的深槽的底部形成的膜与在容易被供给气体的槽的开口部附近形成的膜相比，其蚀刻量也会变少。像这样，在由以往的蚀刻气体进行的膜的蚀刻处理中，蚀刻量的控制性存在问题。
因而，本发明的目的在于提供提高蚀刻量的控制性的技术。
用于解决课题的手段
根据本发明的一方案，提供通过将非同时地进行下述工序的循环进行规定次数，从而对在衬底的表面露出的第1膜进行蚀刻的技术：
(a)向衬底供给第1气体，从而在所述第1膜的表面的至少一部分形成第1改性层的工序；和
(b)向所述衬底供给分子结构与所述第1气体不同的第2气体，从而通过使所述第2气体与所述第1改性层反应、及利用所述第2气体使所述第1改性层活化中的至少一者生成蚀刻种，使用该蚀刻种对所述第1膜的至少一部分进行蚀刻的工序。
发明效果
根据本发明，能够提供提高蚀刻量的控制性的技术。
附图说明
图1是本发明一方式中优选使用的衬底处理装置的纵型处理炉的概略构成图，是以纵剖视图示出处理炉202部分的图。
图2是本发明一方式中优选使用的衬底处理装置的纵型处理炉的概略构成图，是以图1的A-A线剖视图示出处理炉202部分的图。
图3是本发明一方式中优选使用的衬底处理装置的控制器121的概略构成图，是以框图示出控制器121的控制系统的图。
图4是示出本发明一方式中的蚀刻处理的气体供给时序的图。
图5的(a)为向在表面露出有基底200a的晶片200供给第1气体10，在基底200a的表面吸附第1气体10并形成有第1改性层200b的状态的晶片200中的剖面局部放大图；图5的(b)是向形成有第1改性层200b的晶片200供给第2气体20后的状态的晶片200中的剖面局部放大图；图5的(c)是使用第2气体20使第1改性层200b活化，生成蚀刻种200c后的状态的晶片200中的剖面局部放大图；图5的(d)是使用蚀刻种200c使得基底200a的表面的一部分被蚀刻，蚀刻时生成第1生成物12和第2生成物14后的状态的晶片200中的剖面局部放大图；图5的(e)是示出表面的一部分被蚀刻的基底200a的表面上的第1生成物12及第2生成物14的行为的晶片200中的剖面局部放大图；图5的(f)是第2生成物14残留和/或吸附于表面的一部分被蚀刻的基底200a的表面的状态的晶片200中的剖面局部放大图；图5的(g)是第2生成物14、第2气体20及表面的一部分被蚀刻的基底200a中的至少一者进行反应，在表面的一部分被蚀刻的基底200a的表面形成有第2改性层200d的状态的晶片200中的剖面局部放大图；图5的(h)是向在表面的一部分被蚀刻的基底200a的表面形成有第2改性层200d的晶片200供给第1气体10，在第2改性层200d的表面吸附有第1气体的状态的晶片200中的剖面局部放大图；图5的(i)是第1气体10与第2改性层200d反应，在表面的一部分被蚀刻的基底200a的表面生成有生成物30的状态的晶片200中的剖面局部放大图；图5的(j)是在表面的一部分被蚀刻的基底200a的表面生成的生成物30从基底200a的表面脱离的状态的晶片200中的剖面局部放大图；图5的(k)是表面的一部分被蚀刻的基底200a的表面的生成物30脱离后，表面的一部分被蚀刻的基底200a的表面再次露出的状态的晶片200中的剖面局部放大图。
图6是示出参考例1中的蚀刻速率的测定结果的图。
图7是示出参考例2中的蚀刻速率的测定结果的图。
图8是示出实施例中的蚀刻速率的测定结果的图。
图9的(a)是针对表面露出有基底200a及基底200e的晶片200进行蚀刻处理前的状态的晶片200中的剖面局部放大图；图9的(b)是针对表面露出有基底200a及基底200e的晶片200进行蚀刻处理后的情况下的蚀刻处理中途的状态的晶片200中的剖面局部放大图；图9的(c)是针对表面露出有基底200a及基底200e的晶片200进行蚀刻处理后的状态的晶片200中的剖面局部放大图。
具体实施方式
＜本发明一方式＞
以下，主要参照图1～图4、图5的(a)～图5的(k)说明本发明一方式。需要说明的是，以下的说明中使用的附图均为示意性的图，附图中的各要素的尺寸关系、各要素的比率等未必与实际一致。另外，在多个附图相互之间，各要素的尺寸的关系、各要素的比率等也未必一致。
(1)衬底处理装置的构成
如图1所示，处理炉202具有作为加热机构(温度调节器、温度调节部)的加热器207。加热器207为圆筒形状，通过支承于保持板而垂直安装。加热器207也作为利用热量使气体活化(激发)的活化机构(激发部)发挥功能。
在加热器207的内侧以与加热器207呈同心圆状配置有反应管203。反应管203由例如石英(SiO2)或碳化硅(SiC)等耐热性材料构成，形成为上端封闭而下端开口的圆筒形状。在反应管203的下方，以与反应管203呈同心圆状配置有歧管209。歧管209由例如不锈钢(SUS)等金属材料构成，形成为上端及下端开口的圆筒形状。歧管209的上端部构成为与反应管203的下端部卡合，并支承反应管203。在歧管209与反应管203之间设有作为密封构件的O型圈220a。反应管203与加热器207同样地垂直安装。主要由反应管203和歧管209构成处理容器(反应容器)。在处理容器的筒中空部形成有处理室201。处理室201构成为能够收容作为衬底的晶片200。在该处理室201内进行针对晶片200的处理。
在处理室201内，分别以贯通歧管209的侧壁的方式设有作为第1～第3供给部的喷嘴249a～249c。也将喷嘴249a～249c分别称为第1～第3喷嘴。喷嘴249a～249c由例如石英或SiC等耐热性材料构成。在喷嘴249a～249c上分别连接有气体供给管232a～232c。喷嘴249a～249c为彼此不同的喷嘴，喷嘴249a、249c分别与喷嘴249b邻接设置。
在气体供给管232a～232c上，从气流的上游侧起依次分别设有作为流量控制器(流量控制部)的质量流量控制器(MFC)241a～241c及作为开闭阀的阀243a～243c。在气体供给管232a～232c的与阀243a～243c相比的下游侧分别连接有气体供给管232d～232f。在气体供给管232d～232f上，从气流的上游侧起依次分别设有MFC241d～241f及阀243d～243f。气体供给管232a～232f例如由SUS等金属材料构成。
如图2所示，喷嘴249a～249c在反应管203的内壁与晶片200之间的俯视观察呈圆环状的空间中，在反应管203的内壁的从下部到上部分别以朝向晶片200的排列方向上方立起的方式设置。即，喷嘴249a～249c在供晶片200排列的晶片排列区域的侧方的、水平包围晶片排列区域的区域中，分别以沿着晶片排列区域的方式设置。在俯视观察时，喷嘴249b以夹着搬入处理室201内的晶片200的中心而与后述的排气口231a在一条直线上相对的方式配置。喷嘴249a、249c以沿着反应管203的内壁(晶片200的外周部)将从喷嘴249b和排气口231a的中心通过的直线L从两侧夹入的方式配置。直线L也是通过喷嘴249b和晶片200的中心的直线。即，喷嘴249c也可以夹着直线L设置在与喷嘴249a的相反侧。喷嘴249a、249c以直线L为对称轴线对称地配置。在喷嘴249a～249c的侧面分别设有供给气体的气体供给孔250a～250c。气体供给孔250a～250c在俯视观察时分别以与排气口231a相对(面对)的方式开口，从而能够向晶片200供给气体。气体供给孔250a～250c在从反应管203的下部到上部的范围内设有多个。
从气体供给管232a经由MFC241a、阀243a、喷嘴249a向处理室201内供给第1气体。第1气体作为改性剂、改性气体发挥作用。
从气体供给管232b经由MFC241b、阀243b、喷嘴249b向处理室201内供给第2气体。第2气体为分子结构与第1气体不同的气体。第2气体作为活化气体、反应气体发挥作用。
从气体供给管232c经由MFC241c、阀243c、喷嘴249c向处理室201内供给第3气体。第3气体作为前处理气体发挥作用。
从气体供给管232d～232f分别经由MFC241d～241f、阀243d～243f、气体供给管232a～232c、喷嘴249a～249c向处理室201内供给非活性气体。非活性气体作为吹扫气体、载气、稀释气体等发挥作用。
主要由气体供给管232a、MFC241a、阀243a构成第1气体供给系统(改性剂供给系统、改性气体供给系统)。主要由气体供给管232b、MFC241b、阀243b构成第2气体供给系统(活化气体供给系统、反应气体供给系统)。主要由气体供给管232c、MFC241c、阀243c构成第3气体供给系统(前处理气体供给系统)。主要由气体供给管232d～232f、MFC241d～241f、阀243d～243f构成非活性气体供给系统。
上述各种气体供给系统中的任一者或全部的气体供给系统也可以构成为由阀243a～243f、MFC241a～241f等集成而成的集成型气体供给系统248。集成型气体供给系统248构成为分别与气体供给管232a～232f连接，并由后述的控制器121控制向气体供给管232a～232f内的各种气体的供给动作、即，阀243a～243f的开闭动作、由MFC241a～241f进行的流量调节动作等。集成型气体供给系统248采用一体型或分体型的集成单元构成，构成为能够以集成单元单位相对于气体供给管232a～232f等进行装拆，能够以集成单元单位进行集成型气体供给系统248的维护、更换、增设等。
在反应管203的侧壁下方设有对处理室201内的气氛进行排气的排气口231a。如图2所示，排气口231a在俯视观察时设置在夹着晶片200而与喷嘴249a～249c(气体供给孔250a～250c)相对(面对)的位置。排气口231a也可以从反应管203的侧壁的下部到上部、即，沿着晶片排列区域设置。在排气口231a上连接有排气管231。
在排气管231上，经由对处理室201内的压力进行检测的作为压力检测器(压力检测部)的压力传感器245及作为压力调节器(压力调节部)的APC(Auto PressureController：自动压力控制器)阀244，连接有作为真空排气装置的真空泵246。APC阀244构成为，在使真空泵246工作的状态下使阀开闭，从而能够进行处理室201内的真空排气及真空排气停止，此外，通过在使真空泵246工作的状态下，基于通过压力传感器245检测到的压力信息对阀开度进行调节，从而能够对处理室201内的压力进行调节。主要由排气管231、APC阀244、压力传感器245构成排气系统。也可以考虑将真空泵246包含在排气系统中。
在歧管209的下方设有作为炉口盖体的密封盖219，该密封盖219能够气密地封堵歧管209的下端开口。密封盖219由例如SUS等金属材料构成，并形成为圆盘状。在密封盖219的上表面设有与歧管209的下端抵接的作为密封构件的O型圈220b。
在密封盖219的下方设有使后述晶舟217旋转的旋转机构267。旋转机构267的旋转轴255以贯通密封盖219的方式与晶舟217连接。旋转机构267构成为通过使晶舟217旋转而使晶片200旋转。密封盖219构成为通过设置在反应管203的外部的作为升降机构的晶舟升降机115而在垂直方向上升降。晶舟升降机115构成为通过使密封盖219升降而将晶片200向处理室201内外搬入及搬出(搬送)的搬送装置(搬送机构)。
在歧管209的下方设有作为炉口盖体的闸板219s，该闸板219s能够在使密封盖219下降并将晶舟217从处理室201内搬出的状态下，气密地封堵歧管209的下端开口。闸板219s由例如SUS等金属材料构成，并形成为圆盘状。在闸板219s的上表面设有与歧管209的下端抵接的作为密封构件的O型圈220c。闸板219s的开闭动作(升降动作、转动动作等)由闸板开闭机构115s控制。
作为衬底支承件的晶舟217构成为，将多张例如25～200张晶片200以水平姿态且使中心相互对齐的状态沿垂直方向排列并分多段支承，即，隔开间隔排列。晶舟217由例如石英、SiC等耐热性材料构成。在晶舟217的下部分多段支承有由例如石英、SiC等耐热性材料构成的隔热板218。
在反应管203内设有作为温度检测器的温度传感器263。基于通过温度传感器263检测到的温度信息对向加热器207的通电状况进行调节，从而使得处理室201内的温度成为希望的温度分布。温度传感器263沿着反应管203的内壁设置。
如图3所示，作为控制部(控制机构)的控制器121以具备CPU(Central ProcessingUnit：中央处理器单元)121a、RAM(Random Access Memory：随机存取存储器)121b、存储装置121c、I/O端口121d的计算机的形式构成。RAM121b、存储装置121c、I/O端口121d构成为能够经由内部总线121e与CPU121a进行数据交换。在控制器121上连接有以例如触摸面板等形式构成的输入输出装置122。
存储装置121c由例如闪存、HDD(Hard Disk Drive：硬盘驱动器)、SSD(SolidState Drive：固态驱动器)等构成。在存储装置121c内以能够读取的方式保存有对衬底处理装置的动作进行控制的控制程序、记载有后述的衬底处理的步骤、条件等的工艺制程等。工艺制程是将后述的衬底处理中的各步骤以使控制器121执行并能够获得规定的结果的方式组合得到的，作为程序发挥功能。以下，也将工艺制程、控制程序等一并简称为程序。另外，也将工艺制程简称为制程。在本说明书中，使用程序这一用语的情况下，存在仅包含制程的情况、仅包含控制程序的情况或包含制程和程序这二者的情况。RAM121b构成为暂时保持由CPU121a读取的程序、数据等的存储器区域(工作区域)。
I/O端口121d与上述MFC241a～241f、阀243a～243f、压力传感器245、APC阀244、真空泵246、温度传感器263、加热器207、旋转机构267、晶舟升降机115、闸板开闭机构115s等连接。
CPU121a构成为从存储装置121c读取控制程序并执行，并且，对应于从输入输出装置122的操作命令的输入等从存储装置121c读取制程。CPU121a构成为，能够按照所读取的制程的内容，对由MFC241a～241f进行的各种气体的流量调节动作、阀243a～243f的开闭动作、APC阀244的开闭动作及基于压力传感器245并由APC阀244进行的压力调节动作、真空泵246的起动及停止、基于温度传感器263的加热器207的温度调节动作、由旋转机构267进行的晶舟217的旋转及旋转速度调节动作、由晶舟升降机115进行的晶舟217的升降动作、由闸板开闭机构115s进行的闸板219s的开闭动作等进行控制。
控制器121能够通过将外部存储装置123中保存的上述程序安装于计算机来构成。外部存储装置123例如包含HDD等磁盘、CD等光盘、MO等光磁盘、USB存储器、SSD等半导体存储器等。存储装置121c、外部存储装置123以计算机可读取的记录介质的形式构成。以下，也将其一并简称为记录介质。在本说明书中，使用记录介质这一用语的情况下，存在仅包含存储装置121c情况、仅包含外部存储装置123的情况或包含存储装置121c和外部存储装置123这二者的情况。需要说明的是，程序向计算机的提供也可以不使用外部存储装置123而使用互联网、专用线路等通信机构来进行。
(2)衬底处理工序
主要使用图4、图5的(a)～图5的(k)说明下述蚀刻处理时序例、即，蚀刻处理中的气体供给时序例：使用上述衬底处理装置，作为半导体器件的制造工序的一个工序，对在作为衬底的晶片200的表面露出的作为第1膜的基底200a进行蚀刻。在以下的说明中，构成衬底处理装置的各部分的动作由控制器121控制。
在图4所示的气体供给时序中，
通过将非同时地进行下述步骤A和步骤B的循环进行规定次数(n次、n为1以上的整数)，从而对基底200a进行蚀刻：
步骤A，其中，通过向晶片200供给第1气体，从而于在晶片200的表面露出的基底200a(作为第1膜)的至少一部分形成第1改性层200b；和
步骤B，其中，通过向晶片200供给分子结构与第1气体不同的第2气体，从而通过使第2气体与第1改性层200b反应及使用第2气体使第1改性层200b活化中的至少一者生成蚀刻种，并利用该蚀刻种对基底200a的至少一部分进行蚀刻。
在图4所示的气体供给时序中，在非等离子体的气氛下进行各步骤(即，步骤A及步骤B)。
在本说明书中，方便起见，也存在将上述处理时序如下示出的情况。在以下的变形例等的说明中也使用相同的表述。
(第1气体→第2气体)×n
在本说明书中，使用“晶片”这一用语的情况存在表示晶片本身的情况、表示晶片与在其表面形成的层、膜的层叠体的情况。在本说明书中，使用“晶片的表面”这一用语的情况存在表示晶片本身的表面的情况、表示在晶片上形成的层等的表面的情况。在本说明书中，记载为“在晶片上形成层”的情况存在表示在晶片本身的表面上直接形成层的情况、表示在晶片上形成的层等上形成层的情况。在本说明书中，使用“衬底”这一用语的情况也与使用“晶片”这一用语的情况含义相同。
另外，在本说明书中，使用“基底”这一用语的情况存在表示晶片本身的情况、表示在晶片的表面形成的层、膜的情况。在本说明书中，使用“基底的表面”这一用语的情况存在表示晶片本身的表面的情况、表示在晶片的表面形成的层等的表面的情况。在本说明书中，记载为“在基底的表面形成层”的情况存在表示在晶片本身的表面直接形成层的情况、表示在晶片的表面形成的层等的表面形成层的情况。
(晶片填充及晶舟装载)
当多张晶片200被填充于晶舟217(晶片填充)时，通过闸板开闭机构115s使闸板219s移动，歧管209的下端开口开放(闸板开放)。之后，如图1所示，支承有多张晶片200的晶舟217被晶舟升降机115提起并向处理室201内搬入(晶舟装载)。在该状态下，密封盖219成为借助O型圈220b密封歧管209的下端的状态。需要说明的是，状态为：在晶片200的表面露出有作为第1膜的基底200a(即蚀刻处理的对象)。基底200a例如包括硅氮化膜(SiN膜)等硅类含氮膜。
(压力调节及温度调节)
通过真空泵246进行真空排气(减压排气)，以使得处理室201内、即，晶片200所在的空间达到希望的压力(真空度)。此时，处理室201内的压力由压力传感器245测定，并基于该测定到的压力信息对APC阀244进行反馈控制。另外，通过加热器207进行加热，以使得处理室201内的晶片200达到希望的处理温度。此时，通过基于温度传感器263检测到的温度信息对向加热器207的通电状况进行反馈控制，以使得处理室201内达到希望的温度分布。另外，使由旋转机构267进行的晶片200的旋转开始。处理室201内的排气、晶片200的加热及旋转均至少在直到针对晶片200的处理结束为止的期间持续进行。
(蚀刻处理)
之后，将非同时地进行接下来的步骤A和步骤B的循环执行规定次数。
[步骤A]
在步骤A中，向处理室201内的晶片200、即，表面露出有基底200a(第1膜)的晶片200供给第1气体。
具体来说，将阀243a打开，使第1气体流向气体供给管232a内。第1气体通过MFC241a进行流量调节，经由喷嘴249a向处理室201内供给，并在晶片200的表面流动，从排气口231a排气。此时，向晶片200供给第1气体。另外，此时，也可以将阀243d～243f打开，分别经由喷嘴249a～249c向处理室201内供给非活性气体。
通过在后述的条件下向晶片200供给第1气体，从而能够使基底200a的表面均匀地改性。具体来说，如图5的(a)所示，若向在表面露出有基底200a的晶片200供给第1气体10，则在基底200a的表面的面内均匀地吸附第1气体10以形成第1改性层200b。
需要说明的是，第1改性层200b通过使第1气体10的分子的至少一部分物理吸附或化学吸附于基底200a的表面的至少一部分(以下，也称为基于吸附的改性)、及通过第1气体10的分子的至少一部分与基底200a的表面的至少一部分的原子或分子的化学反应来生成化合物(以下，也称为基于化合物生成的改性)中的至少一者而形成。即，在本步骤中，能够通过使用第1气体10的、基于吸附的改性和/或基于化合物生成的改性使基底200a的表面改性。在图5的(a)中，作为例子，示出使第1气体10的分子的至少一部分吸附于基底200a的表面的至少一部分而形成的第1改性层200b。
在基于吸附的改性中，基底200a中的改性部分(即、形成有第1改性层200b的部分)成为在后述的步骤B中生成的蚀刻种的基质(base)。因此，能够基于第1气体吸附于基底200a的表面的吸附量来控制步骤B中生成的蚀刻种的量。另外，同样地，在基于化合物生成的改性中，基底200a中的改性部分(即、形成有第1改性层200b的部分)也成为后述的步骤B中生成的蚀刻种的基质。因此，能够基于在基底200a的表面生成的化合物的量来控制步骤B中生成的蚀刻种的量。并且，当为后述条件下时，能够在基底200a的表面的面内均匀地形成第1改性层200b，由此，能够在后述的步骤B中，在基底200a的表面的面内均匀地生成蚀刻种。
需要说明的是，根据处理条件，还能够使形成第1改性层200b的反应产生自限性。即，根据处理条件，也可以使基于吸附的改性反应饱和，另外，也可以使基于化合物生成的改性反应饱和。通过使形成第1改性层200b的反应饱和，从而能够在基底200a的表面的面内更均匀地形成第1改性层200b。并且，由此，能够在后述的步骤B中，在基底200a的表面的面内更均匀地生成蚀刻种。
在向基底200a的表面的第1改性层200b的形成完成后，将阀243a关闭，使向处理室201内的第1气体的供给停止。然后，对处理室201内进行真空排气，将残留在处理室201内的气体等从处理室201内排除。此时，也可以将阀243d～243f打开，经由喷嘴249a～249c向处理室201内供给非活性气体。从喷嘴249a～249c供给的非活性气体作为吹扫气体起作用，由此，处理室201内被吹扫(purge；吹扫)。也可以不实施由非活性气体进行的吹扫。通过上述吹扫，在基底200a的表面残留第1改性层200b，而未吸附于晶片200的第1气体10等被除去。
作为步骤A中供给第1气体时的处理条件，可例示如下：
处理温度：25～400℃、优选为50～250℃
处理压力：1～13300Pa、优选为50～2660Pa
第1气体供给流量：1～5000sccm、优选为50～2000sccm
第1气体供给时间：1～3000秒、优选为10～1200秒
非活性气体供给流量(各气体供给管)：100～5000sccm、优选为100～3000sccm。
在此，本说明书中的“25～400℃”这样的数值范围的表述表示下限值及上限值包含在其范围内。由此，例如，“25～400℃”表示“25℃以上且为400℃以下”。其他数值范围也相同。需要说明的是，处理温度表示晶片200的温度，处理压力表示处理室201内的压力。在以下的说明中也相同。
在上述处理条件下，通过使处理温度为25℃以上、优选为50℃以上，从而能够以实用的形成速率形成第1改性层200b。另外，在上述处理条件下，能够在通过使处理温度为400℃以下、优选为250℃以下来抑制第1膜(基底200a)被第1气体直接蚀刻的同时，在基底200a的表面的面内均匀地形成第1改性层200b。
需要说明的是，在本步骤中，能够在能使形成第1改性层200b的反应饱和的条件下，向晶片200供给第1气体。由此，能够在基底200a的表面的面内更均匀地形成第1改性层200b。例如，能够通过使处理温度为250℃以下、优选为200℃以下、更加优选为150℃以下的规定温度，从而使形成第1改性层200b的反应饱和。需要说明的是，即使在设为这样的处理温度的情况下，也能够通过对处理温度以外的条件进行调节(例如，缩短第1气体供给时间、降低处理压力等)，而使形成第1改性层200b的反应变得不饱和。
需要说明的是，上述处理条件也可以说是在第1气体单独存在的情况下(即、向基底200a露出的晶片200单独供给第1气体的情况下，以下相同。)，基底200a的蚀刻反应难以继续进行的条件。另外，上述处理条件也是在第2气体单独存在的情况下(即、向基底200a露出的晶片200单独供给第2气体的情况下，以下相同。)，基底200a的蚀刻反应难以继续进行的条件。
作为步骤A中由非活性气体进行的吹扫的处理条件，可例示如下：
处理温度：25～400℃、优选为50～250℃
处理压力：1～13300Pa、优选为50～1330Pa
非活性气体供给流量(各气体供给管)：100～5000sccm、优选为500～3000sccm
非活性气体供给时间：1～600秒、优选为10～120秒。
步骤A中使用的第1气体没有特别限制，能够使基底200a(第1膜)的表面改性的气体即可。
作为第1气体，例如，能够举出含硅(Si)气体、含金属气体、含氧(O)气体、含氮(N)及氢(H)气体、含硼(B)气体、含磷(P)气体、含卤素气体等，能够使用其中的1种以上。
作为举出为第1气体的例子的含Si气体，例如，能够使用作为包含Si和氨基的气体的、氨基硅烷类气体。
在此，氨基为1个氮(N)原子上配位有1个或2个包含1个以上的碳(C)原子的烃基的官能团(将以NH2表示的氨基的H中的一者或两者以包含1个以上的C原子的烃基取代的官能团)。在1个N配位有2个构成氨基的一部分的烃基的情况下，这2个烃基既可以是相同的烃基，也可以是不同的烃基。烃基既可以像烷基这样包含单键，也可以包含双键、三键等不饱和键。氨基也可以具有环状结构。氨基与作为氨基硅烷分子中心原子的Si键合，因此也可以将氨基硅烷中的氨基称为配体(配位体；ligand)或氨基配体。氨基硅烷类气体也可以除了包含Si和氨基以外还包含烃基。烃基既可以像烷基这样包含单键，也可以包含双键、三键等不饱和键。烃基也可以具有环状结构。烃基也可以与作为氨基硅烷分子中心原子的Si键合，在该情况下，也可以将氨基硅烷中的烃基称为配体或烃配体。在该烃基为烷基的情况下，也可以将该烃基称为烷基配体。以下，也存在将烷基以R表示的情况。
作为氨基硅烷类气体，例如，能够使用二甲基氨基三甲基硅烷((CH3)2NSi(CH3)3、简称：DMATMS)气体、二乙基氨基三甲基硅烷((C2H5)2NSi(CH3)3、简称：DEATMS)气体、二乙基氨基三乙基硅烷((C2H5)2NSi(C2H5)3、简称：DEATES)气体、二甲基氨基三乙基硅烷((CH3)2NSi(C2H5)3、简称：DMATES)气体等。需要说明的是，在作为DMATMS、DEATMS、DEATES、DMATES等的中心原子的Si上除键合有1个氨基(二甲基氨基、二乙基氨基)外还键合有3个烷基(甲基、乙基)。即、DMATMS、DEATMS、DEATES、DMATES等包含1个氨基配体和3个烷基配体。
作为氨基硅烷类气体，除了上述气体以外，还能够使用以下述式[1]表示的氨基硅烷化合物的气体。
SiAx[(NB2)(4-x)] [1]
在式[1]中，A表示H原子、烷基或烷氧基，B表示H原子或烷基，x表示1～3的整数。以A表示的烷基优选碳数为1～5的烷基，更加优选碳数为1～4的烷基。以A表示的烷基既可以是直链状，也可以是支链状。作为以A表示的烷基，例如，能够举出甲基、乙基、正丙基、正丁基、异丙基、异丁基、仲丁基、叔丁基等。以A表示的烷氧基优选碳数为1～5的烷氧基，更加优选碳数为1～4的烷氧基。以A表示的烷氧基中的烷基与上述以A表示的烷基相同。在x为2或3的情况下，2个或3个A既可以相同也可以不同。以B表示的烷基与以上述A表示的烷基相同。另外，2个B既可以相同也可以不同，在x为1或2的情况下，多个(NB2)既可以相同也可以不同。此外，既可以使2个B键合以形成环结构，也可以是所形成的环结构还具有烷基等取代基。
作为以式[1]表示的氨基硅烷类气体，例如，能够使用式[1]中的A为H原子、B为烷基、x为3(即，1个分子中包含1个氨基的氨基硅烷化合物)的单氨基硅烷(SiH3(NR2)、简称：MAS)气体、式[1]中的A为H原子、B为烷基、x为2(即，1个分子中包含2个氨基的氨基硅烷化合物)的双氨基硅烷(SiH2(NR2)2、简称：BAS)气体、式[1]中的A为H原子、B为烷基、x为1(1个分子中包含3个氨基的氨基硅烷化合物)的三氨基硅烷(SiH(NR2)3、简称：TAS)气体。其中，作为氨基硅烷类气体，优选使用MAS气体。通过作为第1气体使用MAS气体，从而能够在步骤A中使基底200a的表面更均匀且充分地改性。
作为上述MAS气体，例如，能够举出乙基甲基氨基硅烷(SiH3[N(CH3)(C2H5)])气体、二甲基氨基硅烷(SiH3[N(CH3)2])气体、二异丙基氨基硅烷(SiH3[N(C3H7)2])气体、二仲丁基氨基硅烷(SiH3[H(C4H9)2])气体、二甲基哌啶基硅烷(SiH3[NC5H8(CH3)2])气体、二乙基哌啶基硅烷(SiH3[NC5H8(C2H5)2])气体等，能够使用其中的1种以上。在本说明书中，MAS气体为1个分子中具有1个氨基的氨基硅烷化合物的气体即可，也包含具有除了以上述SiH3(NR2)表示的结构以外的结构的气体。例如，上述DMATMS、DEATMS、DEATES、DMATES也为1个分子中包含1个氨基的氨基硅烷化合物，因此以上气体也能够包含在MAS气体中。需要说明的是，上述DMATMS、DEATMS、DEATES、DMATES为式[1]中的A为烷基、B为烷基、x为3的氨基硅烷化合物。
作为举出为第1气体的例子的含Si气体，例如，能够使用作为包含Si和卤代基的气体的卤代硅烷类气体。作为卤代基，优选包含氟基、氯基、溴基、碘基中的至少一者，其中，更加优选包含氯基。即，优选卤代硅烷类气体包含氟(F)、氯(Cl)、溴(Br)、碘(I)中的至少任一者，其中，更加优选包含Cl。作为卤代硅烷类气体，例如，能够举出用六氯乙硅烷(Si2Cl6)气体、四氯硅烷(SiCl4)气体、三氯硅烷(SiHCl3)气体、二氯硅烷(SiH2Cl2)气体、单氯硅烷(SiH3Cl)气体等氯硅烷类气体、四氟化硅(SiF4)气体、二氟硅烷(SiH2F2)气体等氟硅烷类气体、四溴化硅(SiBr4)气体、二溴硅烷(SiH2Br2)气体等溴硅烷类气体、四碘化硅(SiI4)气体、二碘硅烷(SiH2I2)气体等碘硅烷类气体等，能够使用其中的1种以上。
另外，作为卤代硅烷类气体，也能够使用烷基卤代硅烷类气体。作为烷基卤代硅烷类气体，例如，能够举出二甲基二氯硅烷((CH3)2SiCl2)气体、三甲基氯硅烷((CH3)3SiCl)气体等烷基氯硅烷类气体、二甲基二氟硅烷((CH3)2SiF2)气体、三甲基氟硅烷((CH3)3SiF)气体等烷基氟硅烷类气体、二甲基二溴硅烷((CH3)2SiBr2)气体、三甲基溴硅烷((CH3)3SiBr)气体等烷基溴硅烷类气体、二甲基二碘硅烷((CH3)2SiI2)气体、三甲基碘硅烷((CH3)3SiI)气体等烷基碘硅烷类气体等，能够使用其中的1种以上。
作为举出为第1气体的例子的含Si气体，例如，能够使用包含Si和H的气体、即，氢化硅气体。作为氢化硅气体，例如，能够举出单硅烷(SiH4)气体、乙硅烷(Si2H6)气体、三硅烷(Si3H8)气体、四硅烷(SI4H10)气体等，能够使用其中的1种以上。
作为举出为第1气体的例子的含金属气体，例如，能够使用包含金属和氨基的气体、包含金属和卤代基的气体等。作为卤代基，优选包含氟基、氯基、溴基、碘基中的至少任一者，其中，更加优选包含氯基。即，优选包含金属和卤代基的气体包含F、Cl、Br、I中的至少任一者，其中，更加优选包含Cl。作为以上气体，例如，能够举出四(二甲基氨基)钛(Ti[N(CH3)2]4)气体、四(二乙基氨基)钛(Ti[N(C2H5)2]4)气体、四氟化钛(TiF4)气体、四氯化钛(TiCl4)气体、四溴化钛(TiBr4)气体、四碘化钛(TiI4)气体等，能够使用其中的1种以上。
作为举出为第1气体的例子的含O气体，例如，能够举出氧(O2)气体、一氧化氮(NO)气体、二氧化氮(NO2)气体、一氧化二氮(N2O)气体、臭氧(O3)气体、水蒸气(H2O气体)、过氧化氢(H2O2)气体、O2气体+H2气体、O3气体+H2气体等，能够使用其中的1种以上。
作为举出为第1气体的例子的含N及H气体，例如，能够举出氨(NH3)气体、肼(N2H4)气体、二氮烯(N2H2)气体、单甲基肼(CH3HN2H2)气体、二甲基肼((CH3)2N2(CH3)H)气体、三甲基肼((CH3)3N2H2)气体等，能够使用其中的1种以上。
作为举出为第1气体的例子的含B气体、含P气体，例如能够使用含B及H气体、含P及H气体等。作为以上气体，能够举出乙硼烷(B2H6)气体、膦(PH3)气体等，能够使用其中的1种以上。
作为举出为第1气体的例子的含卤素气体，例如，能够举出含C及F气体、含Cl及F气体、含F气体、含N及F气体、含N、F及O气体、含N、Cl及O气体等。作为以上气体，例如，能够使用四氟甲烷(CF4)气体、六氯乙烷(C2F6)气体、八氟丙烷(C3F8)气体、一氟化氯(ClF)气体、三氟化氯(ClF3)气体、氟(F2)气体、三氟化氮(NF3)气体、亚硝酰氟(FNO)气体、三氟亚硝酰(F3NO)气体、硝酰氟(FNO2)气体、亚硝酰氯(ClNO)气体、NF3气体+NO气体、F2气体+NO气体、ClF气体+NO气体、ClF3气体+NO气体等，能够使用其中的1种以上。
需要说明的是，在本说明书中，“NF3气体+NO气体”这样的2种气体的合并记载表示NF3气体和NO气体的混合气体。在供给混合气体的情况下，也可以在供给管内使2种气体混合(预混合(premix))后向处理室201内供给，或是将2种气体从不同的供给管分别向处理室201内供给，并在处理室201内混合(后混合)。
另外，就FNO气体等这样保管困难的气体而言，例如，优选使F2气体与NO气体在设置于衬底处理装置的供给管内、喷嘴内混合而生成，并将在供给管内、喷嘴内生成的FNO气体向处理室201内供给。另外，例如，也可以在衬底处理装置上设置气体混合室，使F2气体与NO气体在气体混合室内混合而生成FNO气体，并将在气体混合室内生成的FNO气体经由供给管、喷嘴向处理室201内供给。
作为在步骤A中使用的非活性气体，除了氮(N2)气体以外，例如能够使用氩(Ar)气体、氦(He)气体、氖(Ne)气体、氙(Xe)气体等稀有气体。作为非活性气体，在后述的各步骤中也能够使用相同的气体。
[步骤B]
在步骤B中，在步骤A结束后，向处理室201内的晶片200、即，向在基底200a的表面形成有第1改性层200b的晶片200供给第2气体。如上所述，第2气体为分子结构与第1气体不同的气体。
具体来说，将阀243b打开，使第2气体流向气体供给管232b内。第2气体通过MFC241b进行流量调节，经由喷嘴249b向处理室201内供给，并在晶片200的表面流动，从排气口231a排气。此时，向晶片200供给第2气体。另外，此时，也可以将阀243d～243f打开，分别经由喷嘴249a～249c向处理室201内供给非活性气体。
通过在后述的条件下向晶片200供给第2气体，从而从在基底200a的表面形成的第1改性层200b生成蚀刻种。具体来说，如图5的(b)所示，若向在基底200a的表面形成有第1改性层200b的晶片200供给第2气体20，则如图5的(c)所示，利用第2气体20使第1改性层200b(此处为吸附于基底200a的表面的第1气体10)活化，生成蚀刻种200c。
需要说明的是，蚀刻种200c通过使第2气体与第1改性层200b反应、及使用第2气体使第1改性层200b活化中的至少一者而生成。以下，也将像前者这样生成蚀刻种200c的情况称为基于反应的蚀刻种生成。以下，也将像后者这样生成蚀刻种200c的情况称为基于活化的蚀刻种生成。即，在本步骤中，通过基于反应的蚀刻种生成和/或基于活化的蚀刻种生成在基底200a的表面生成蚀刻种200c。需要说明的是，蚀刻种200c以形成为层状的第1改性层200b为基质而生成并以层状存在，因此也可以将蚀刻种200c称为包含蚀刻种的层200c、蚀刻种含有层200c、或简称为蚀刻种层200c。作为例子，图5的(c)示出使用第2气体20使吸附于基底200a的表面的第1气体10活化而生成的蚀刻种200c、即，包含蚀刻种的层200c。
若在基底200a的表面生成蚀刻种200c，则如图5的(d)所示，基底200a的表面的一部分被蚀刻种200c蚀刻。在基底200a的表面的一部分被蚀刻种200c蚀刻时，如图5的(d)所示，在该蚀刻反应的过程中，例如，生成作为副生成物的第1生成物12。此时，作为副生成物，存在除了第1生成物12以外还生成第2生成物14的情况。以下，对于作为副生成物生成第1生成物12和第2生成物14的情况进行说明。
在基底200a的表面的一部分被蚀刻种200c蚀刻时，若生成作为副生成物的第1生成物12和第2生成物14，则例如如图5的(e)所示，第1生成物12从基底200a的表面脱离。此时，第2生成物14残留在基底200a的表面。需要说明的是，此时，也存在第2生成物14的一部分从基底200a的表面脱离的情况。另外，此时，也存在第2生成物14表现反复进行从基底200a的表面脱离和向基底200a的表面吸附的行为的情况。作为一例，图5的(e)示出第2生成物14从基底200a的表面脱离和向基底200a的表面吸附。之后，第2生成物14如图5的(f)所示，成为在表面的一部分被蚀刻的基底200a的表面的面内均匀地残留和/或吸附的状态。
像这样，若第2生成物14均匀地残留和/或吸附于表面的一部分被蚀刻的基底200a的表面的面内，则如图5的(g)所示，第2生成物14、第2气体20及表面的一部分被蚀刻的基底200a中的至少任一者发生反应，在表面的一部分被蚀刻的基底200a的表面形成第2改性层200d。例如，第2改性层200d存在通过第2生成物14及第2气体20与表面的一部分被蚀刻的基底200a反应而形成的情况。另外，例如，第2改性层200d存在第2生成物14、第2气体20及表面的一部分被蚀刻的基底200a进行反应而形成的情况。
在基底200a为例如SiN膜等硅类含氮膜，且第1气体及第2气体中的至少任一者为上述含卤素气体的情况下，存在第1改性层200b成为含卤素气体的吸附层的情况。在该情况下，存在由包含例如氮、卤素、硅中的至少任一者的物质作为第1生成物12生成的情况，存在由包含例如氮、氧、硅、卤素中的至少一者的物质作为第2生成物14生成的情况。另外，在该情况下，存在第2改性层200d成为包含硅、氧及卤素的物质的情况。
需要说明的是，如上所述，在本步骤中，也存在作为副生成物未生成第2生成物14的情况，在该情况下，不会在表面的一部分被蚀刻的基底200a的表面形成第2改性层200d。
如上所述，在本步骤中，使用第2气体以第1改性层200b为基质而生成蚀刻种200c，并使用所生成的蚀刻种200c对基底200a的表面的一部分进行蚀刻。经过这样的处理，能够提高对基底200a进行蚀刻时的蚀刻量的控制性。
这是由于，本方法并非使用蚀刻气体直接对蚀刻对象的膜(在此为基底200a)进行蚀刻的方法，不易受到由蚀刻对象的膜的形状引起的气体分压(≈(日文为：≒)供给量)的分布的影响。
在本方法中，通过对步骤B中生成的蚀刻种200c的量进行控制，从而能够对基底200a的蚀刻量进行控制。另外，蚀刻种200c的量能够基于步骤A中第1气体向基底200a的表面的吸附量、步骤A中在基底200a的表面生成的化合物的量来控制。即，蚀刻种200c的量能够基于步骤A中形成的第1改性层200b的量即第1改性层200b的厚度、也就是说能够基于步骤A中的基底200a的改性量来控制。并且，在步骤A中，通过在基底200a的表面的面内均匀地形成第1改性层200b，从而能够在步骤B中，在基底200a的表面的面内均匀地生成蚀刻种，能够提高基底200a的蚀刻量的均匀性。并且，由此，能够实施保形(conformal)的蚀刻处理。
需要说明的是，如上所述，在步骤A中，还能够使形成第1改性层200b的反应产生自限性。即，在步骤A中，还能够使基于吸附的改性反应饱和，另外，能够使基于化合物生成的改性反应饱和。通过使形成第1改性层200b的反应饱和，从而能够在基底200a的表面的面内更均匀地形成第1改性层200b。由此，在步骤B中，能够在基底200a的表面的面内更均匀地生成蚀刻种，能够进一步提高基底200a的蚀刻量的均匀性。并且，由此，还能够实施保形的蚀刻处理。需要说明的是，作为使该改性反应饱和的方法，与使基于化合物生成的改性反应饱和的方法相比，使基于吸附的改性反应饱和的方法能够进一步提高蚀刻量的控制性。
需要说明的是，如上所述，在步骤B中生成的蚀刻种200c的量取决于在步骤A中形成的第1改性层200b的量。即，在步骤B中，在以第1改性层200b为基质的蚀刻种200c的生成反应完成后，即使继续供给第2气体也不会生成蚀刻种200c。也就是说，在步骤B中，在使第1改性层200b的全部转换为蚀刻种后，或者，在使第1改性层200b转换为蚀刻种的成分消失后，即使继续供给第2气体也不会生成蚀刻种200c。像这样，在本方法中，不仅能够使步骤A中的改性反应饱和，而且能够使步骤B中的蚀刻种200c的生成反应也饱和。需要说明的是，还能够使步骤A中的改性反应和/或步骤B中的蚀刻种200c的生成反应不饱和，由此，能够更细密且微细地控制蚀刻量。
在使用蚀刻种200c的基底200a的表面的一部分的蚀刻结束，并在表面的一部分被蚀刻的基底200a的表面形成有第2改性层200d后，将阀243b关闭，使向处理室201内的第2气体20的供给停止。并且，通过与步骤A中的吹扫相同的处理步骤对处理室201内进行真空排气，将残留在处理室201内的气体等从处理室201内排除。此时，也可以与步骤A同样地，将阀243d～243f打开，经由喷嘴249a～249c向处理室201内供给非活性气体，实施利用非活性气体进行的吹扫。通过上述吹扫，在表面的一部分被蚀刻的基底200a的表面残留第2改性层200d，残留在处理室201内的第2气体等被除去。
作为步骤B中供给第2气体时的处理条件，可例示如下：
处理温度：25～400℃、优选为50～250℃
处理压力：1～13300Pa、优选为50～2660Pa
第2气体供给流量：1～5000sccm、优选为50～2000sccm
第2气体供给时间：1～3000秒、优选为10～1200秒
非活性气体供给流量(各气体供给管)：100～5000sccm、优选为100～3000sccm。
在上述处理条件下，通过使处理温度为25℃以上、优选为50℃以上，从而能够实现基于反应的蚀刻种生成和/或基于活化的蚀刻种生成。另外，通过在上述处理条件下使处理温度为400℃以下、优选为250℃以下，从而能够在抑制使用第2气体20直接对第1膜(基底200a)进行蚀刻的同时，促进由蚀刻种200c进行的第1膜(基底200a)的蚀刻。
需要说明的是，上述处理条件也可以说是在第2气体单独存在的情况下，基底200a的蚀刻反应难以继续进行的条件。另外，上述处理条件也是在第1气体单独存在的情况下，基底200a的蚀刻反应难以继续进行的条件。
需要说明的是，在本步骤中，在与第2气体与基底200a的反应相比、第2气体与第1改性层200b的反应支配性地发生(处于优势地位)的条件下，向晶片200供给第2气体。由此，能够在抑制以第2气体直接蚀刻基底200a的同时，促进生成有助于基底200a的蚀刻的蚀刻种。作为结果，能够进一步提高对基底200a进行蚀刻时的蚀刻量的控制性。在上述处理条件下，例如，通过使处理温度为400℃以下、优选为250℃以下的规定温度，从而在与第2气体与基底200a的反应相比、第2气体与第1改性层200b的反应支配性地发生的条件下，向晶片200供给第2气体。
另外，在本步骤中，也可以在第2气体与第1改性层200b的反应进行，而第2气体与基底200a的反应未进行的条件下，向晶片200供给第2气体。由此，能够在可靠地抑制以第2气体直接蚀刻基底200a的同时，促进有助于基底200a的蚀刻的蚀刻种的生成。作为结果，能够进一步提高对基底200a进行蚀刻时的蚀刻量的控制性。在上述处理条件下，例如，通过使处理温度为250℃以下、优选为200℃以下、更加优选为150℃以下的规定温度，从而能够在第2气体与第1改性层200b的反应进行而第2气体与基底200a的反应未进行的条件下，向晶片200供给第2气体。
需要说明的是，在本步骤中，在与由第2气体进行的基底200a的活化相比、由第2气体进行的第1改性层200b的活化支配性地发生的条件下，向晶片200供给第2气体。由此，能够在抑制以第2气体直接蚀刻基底200a的同时，促进有助于基底200a的蚀刻的蚀刻种的生成。作为结果，能够进一步提高对基底200a进行蚀刻时的蚀刻量的控制性。在上述处理条件下，例如，通过使处理温度为400℃以下、优选为250℃以下的规定温度，从而能够在与由第2气体进行的基底200a的活化相比、由第2气体进行的第1改性层200b的活化支配性地发生的条件下，向晶片200供给第2气体。
另外，在本步骤中，也可以在由第2气体进行的第1改性层200b的活化进行，而由第2气体进行的基底200a的活化未进行的条件下，向晶片200供给第2气体。由此，能够在可靠地抑制以第2气体直接蚀刻基底200a的同时，促进有助于基底200a的蚀刻的蚀刻种的生成。作为结果，能够进一步提高对基底200a进行蚀刻时的蚀刻量的控制性。在上述处理条件下，例如，通过使处理温度为250℃以下、优选为200℃以下、更加优选为150℃以下的规定温度，从而能够在由第2气体进行的第1改性层200b的活化进行，而由第2气体进行的基底200a的活化未进行的条件下，向晶片200供给第2气体。
另外，在本步骤中，在与第2气体与基底200a的反应而相比、由蚀刻种进行的基底200a的蚀刻进行的条件下，向晶片200供给第2气体。由此，能够抑制以第2气体直接蚀刻基底200a，并使由蚀刻种进行的基底200a的蚀刻反应支配性地发生。作为结果，能够进一步提高对基底200a进行蚀刻时的蚀刻量的控制性。在上述处理条件下，例如，通过使处理温度为400℃以下、优选为250℃以下的规定温度，从而能够在与第2气体与基底200a的反应相比、由蚀刻种进行的基底200a的蚀刻进行的条件下，向晶片200供给第2气体。
另外，本步骤中的处理条件也可以在由蚀刻种进行的基底200a的蚀刻进行，而第2气体与基底200a的反应未进行的条件下，向晶片200供给第2气体。由此，能够可靠地抑制以第2气体直接蚀刻基底200a，并使由蚀刻种进行的基底200a的蚀刻反应更为支配性地发生。作为结果，能够进一步提高对基底200a进行蚀刻时的蚀刻量的控制性。在上述处理条件下，例如，通过使处理温度为250℃以下、优选为200℃以下、更加优选为150℃以下的规定温度，从而能够在由蚀刻种进行的基底200a的蚀刻进行，而第2气体与基底200a的反应未进行的条件下，向晶片200供给第2气体。
另外，如上所述，在本步骤中，能够在能使蚀刻种200c的生成反应饱和的条件下，向晶片200供给第2气体。例如，通过使处理温度为400℃以下、优选为250℃以下的规定温度，从而能够使蚀刻种200c的生成反应饱和。另外，例如，即使在使处理温度为200℃以下、150℃以下的规定温度的情况下，也能够使蚀刻种200c的生成反应饱和。需要说明的是，如上所述，在本步骤中，在使第1改性层200b的全部转换为蚀刻种后，或在使第1改性层200b转换为蚀刻种的成分消失后，不再会生成蚀刻种200c，因此，蚀刻种200c的生成反应相对容易饱和。需要说明的是，即使在设为这样的处理温度的情况下，也能够通过对处理温度以外的条件进行调节(例如，缩短第2气体供给时间、减小处理压力等)，而使蚀刻种200c的生成反应不饱和。
作为步骤B中的利用非活性气体进行的吹扫的处理条件，可例示如下：
处理温度：25～400℃、优选为50～250℃
处理压力：1～13300Pa、优选为50～1330Pa
非活性气体供给流量(各气体供给管)：100～5000sccm、优选为500～3000sccm
非活性气体供给时间：1～600秒、优选为10～120秒。
步骤B中使用的第2气体没有特别限制，为能够与第1改性层200b反应和/或使第1改性层200b活化以生成蚀刻种的气体即可。
作为第2气体，例如，能够使用含卤素气体、乙酰丙酮类气体等。作为含卤素气体、乙酰丙酮类气体，例如，能够使用含I及F气体、含B及Cl气体、含Cl气体、含H及Cl气体、含S、O及Cl气体、含H及F气体、含金属及F气体、含金属及Cl气体、含Cl及F气体、含F气体、含N及F气体、含N、F及O气体、含N、Cl及O气体、含C、H及O气体、含C、H、F及O气体等。
作为上述气体，例如，能够举出七氟化碘(IF7)气体、五氟化碘(IF5)气体、三氯化硼(BCl3)气体、氯(Cl2)气体、氯化氢(HCl)气体、亚硫酰氯(SOCl2)气体、氟化氢(HF)气体、六氟化钨(WF6)气体、六氯化钨(WCl6)气体、五氯化钨(WCl5)气体、一氟化氯(ClF)气体、三氟化氯(ClF3)气体、氟(F2)气体、三氟化氮(NF3)气体、亚硝酰氟(FNO)气体、三氟亚硝酰(F3NO)气体、硝酰氟(FNO2)气体、亚硝酰氯(ClNO)气体、乙酰丙酮(C5H8O2)气体、六氟乙酰丙酮(C5H2F6O2)气体等，能够使用其中的1种以上。
需要说明的是，如上所述，就FNO气体等这样保管困难的气体而言，例如，优选使F2气体与NO气体在设置于衬底处理装置的供给管内、喷嘴内混合而生成，并将在供给管内、喷嘴内生成的FNO气体向处理室201内供给。另外，如上所述，例如，也可以在衬底处理装置中设置气体混合室，在气体混合室内使F2气体与NO气体混合以生成FNO气体，并将在气体混合室内生成的FNO气体经由供给管、喷嘴向处理室201内供给。
[第2循环以后的步骤A]
如前所述，在步骤B中，存在在表面的一部分被蚀刻的基底200a的表面形成第2改性层200d的情况。在该情况下，在第2循环以后的步骤A中，向处理室201内的晶片200、即向在表面的一部分被蚀刻的基底200a的表面形成有第2改性层200d的晶片200供给第1气体。第1气体的供给方法及供给条件可以与上述步骤A相同。
通过在上述条件下向在表面的一部分被蚀刻的基底200a的表面形成有第2改性层200d的晶片200供给第1气体，从而如图5的(h)所示，在第2改性层200d的表面吸附第1气体10。在第2改性层200d的表面吸附第1气体10时，第1气体10与第2改性层200d反应，如图5的(i)所示，第2改性层200d被除去。在第1气体10与第2改性层200d反应的过程中，生成作为副生成物的生成物30，吸附于第2改性层200d被除去后的基底200a的表面。存在生成物30成为例如与第1生成物12相同的物质的情况。
通过在生成物30吸附于基底200a的表面后仍继续向晶片200供给第1气体10，从而如图5的(j)所示，生成物30从基底200a的表面脱离。并且，在生成物30从基底200a的表面脱离后，如图5的(k)所示，基底200a的表面再次露出。
然后，通过在基底200a再次露出后仍继续向晶片200供给第1气体10，从而与图5的(a)所示的状态同样地，在基底200a的表面吸附第1气体10以形成第1改性层200b。之后的处理与第1循环同样地进行，发生与第1循环相同的反应。
需要说明的是，在步骤B中作为副生成物而未生成第2生成物14的情况下，不会在表面的一部分被蚀刻的基底200a的表面形成第2改性层200d。在该情况下，在第2循环以后的步骤A中，也发生与第1循环中的步骤A同样的反应。
[实施规定次数]
通过将非同时、即非同步地进行上述步骤A及步骤B的循环进行规定次数(n次、n为1以上的整数)，从而能够以希望的深度对在晶片200的表面露出的基底200a进行蚀刻。优选上述循环重复进行多次。即，优选使每1循环中所蚀刻的层的厚度比希望厚度薄，并重复进行多次上述循环，直到通过蚀刻除去的层的厚度达到希望厚度。
(后吹扫及大气压恢复)
在基底200a的蚀刻处理完成后，分别从喷嘴249a～249c向处理室201内供给作为吹扫气体的非活性气体，并从排气口231a排气。由此，处理室201内被吹扫，残留在处理室201内的气体、反应副生成物被从处理室201内除去(后吹扫)。之后，处理室201内的气氛被置换为非活性气体(非活性气体置换)，处理室201内的压力恢复为常压(大气压恢复)。
(晶舟卸载及晶片取出)
利用晶舟升降机115使密封盖219下降，歧管209的下端开口。并且，处理完的晶片200以支承于晶舟217的状态被从歧管209的下端搬出到反应管203的外部(晶舟卸载)。在晶舟卸载后，使闸板219s移动，歧管209的下端开口借助O型圈220c由闸板219s密封(闸板关闭)。处理完的晶片200在被搬出到反应管203的外部后，被从晶舟217取出(晶片取出)。
(3)本方式的效果
根据本方式，能够获得以下所示的1个或多个效果。
通过将非同时地进行步骤A和步骤B的循环进行规定次数来对基底200a进行蚀刻，从而能够提高基底200a的蚀刻量的控制性。即，并非使用第1气体、第2气体直接对基底200a进行蚀刻，而是使用在步骤B中在基底200a的表面生成的蚀刻种200c对基底200a进行蚀刻。由此，不易受到由基底200a的形状引起的气体分压(≈供给量)的分布的影响，能够提高基底200a的蚀刻量的控制性。在该情况下，能够通过对在步骤B中在基底200a的表面产生的蚀刻种200c的量进行控制，从而自由地控制基底200a的蚀刻量。例如，还能够以1个原子层(1个分子层)以下的水平控制基底200a的蚀刻量，还能够以超过1个原子层(1个分子层)的水平、例如数原子层(数分子层)的水平进行控制。需要说明的是，蚀刻量为1个原子层(1个分子层)以下的水平表示蚀刻厚度为1个原子层(1个分子层)或小于1个原子层(1个分子层)的水平。蚀刻量小于1个原子层(1个分子层)的水平表示蚀刻厚度不足1个原子层(1个分子层)的水平，例如，蚀刻量为半个原子层(半分子层)的情况等与该水平相当。需要说明的是，根据本方法，还能够以半个原子层(半分子层)以下、即，半个原子层(半分子层)或小于半个原子层(半分子层)的水平来控制蚀刻量。
例如，在晶片200的表面形成有沟槽、孔等3D结构、基底200a沿着其表面形状设置的情况等气体的暴露量容易局部降低的状况下、处理室201内的气体分压对应于部位而不恒定的状况下，也能够通过将非同时地进行步骤A和步骤B的循环进行规定次数以对基底200a进行蚀刻，从而微细地控制以使得基底200a的蚀刻量在晶片200的面内范围内变得均匀。并且，由此能够实施保形的蚀刻处理。
需要说明的是，为了实现以上效果，优选的是，在第1气体及第2气体中的至少任一者单独存在的情况下基底200a的蚀刻反应难以继续进行的条件下，将非同时地进行步骤A和步骤B的循环进行规定次数。另外，更优选的是，在第1气体及第2气体分别单独存在的情况下基底200a的蚀刻反应难以继续进行的条件下，将非同时地进行步骤A和步骤B的循环进行规定次数。
在步骤A中，形成有第1改性层200b的部分成为在步骤B中在基底200a的表面生成的蚀刻种200c的基质，因此能够基于步骤A中第1气体向基底200a的表面的吸附量来控制在步骤B中生成的蚀刻种200c的量、即，蚀刻量。
例如，在步骤A中，通过使在基底200a的表面形成的第1气体的吸附层(即、第1改性层200b、以下相同。)的厚度为1个原子层(1个分子层)以下，从而能够以例如1个原子层(1个分子层)以下的水平来控制步骤B中的基底200a的蚀刻量(蚀刻厚度)。另外，例如，通过在步骤A中使在基底200a的表面形成的第1气体的吸附层的厚度小于1个原子层(1个分子层)，从而能够以例如小于1个原子层(1个分子层)的水平控制步骤B中的基底200a的蚀刻量。另外，例如，通过在步骤A中使在基底200a的表面形成的第1气体的吸附层的厚度为超过1个原子层(1个分子层)的厚度，从而能够以例如超过1个原子层(1个分子层)的水平控制步骤B中的基底200a的蚀刻量。另外，例如，通过在步骤A中使在基底200a的表面形成的第1气体的吸附层的厚度为数原子层(数分子层)，从而能够以例如数原子层(数分子层)的水平控制步骤B中的基底200a的蚀刻量。
在步骤A中形成有第1改性层200b的部分成为在步骤B中在基底200a的表面生成的蚀刻种200c的基质，因此能够基于在步骤A中在基底200a的表面生成的化合物的量来控制在步骤B中生成的蚀刻种200c的量、即蚀刻量。
例如，通过在步骤A中使在基底200a的表面生成的化合物的厚度为1个原子层(1个分子层)以下，从而能够以例如1个原子层(1个分子层)以下的水平来控制步骤B中的基底200a的蚀刻量(蚀刻厚度)。另外，例如，通过在步骤A中使在基底200a的表面生成的化合物的厚度小于1个原子层(1个分子层)，从而能够以例如小于1个原子层(1个分子层)的水平来控制步骤B中的基底200a的蚀刻量。另外，例如，通过在步骤A中使在基底200a的表面生成的化合物的厚度为超过1个原子层(1个分子层)的厚度，从而能够以例如超过1个原子层(1个分子层)的水平来控制步骤B中的基底200a的蚀刻量。另外，例如，通过在步骤A中使在基底200a的表面生成的化合物的厚度为数原子层(数分子层)，从而能够以例如数原子层(数分子层)的水平来控制步骤B中的基底200a的蚀刻量。
在步骤A中，能够使形成第1改性层200b的反应、即改性反应饱和。由此，在步骤A中，能够在基底200a的表面的面内更均匀地形成第1改性层200b。其结果，在步骤B中，能够更均匀地在基底200a的表面的面内生成蚀刻种，能够进一步提高基底200a的蚀刻量的均匀性。并且，由此能够进一步实施保形的蚀刻处理。需要说明的是，作为使该改性反应饱和的方法，与使基于化合物生成的改性反应饱和的方法相比，使基于吸附的改性反应饱和的方法能够进一步提高蚀刻量的控制性。例如，通过在步骤A中使基于吸附的改性反应饱和，从而容易使在基底200a的表面形成的第1气体的吸附层的厚度为1个原子层(1个分子层)以下。
在步骤B中，能够不仅对基底200a的表面的一部分进行蚀刻，还在对表面的一部分进行蚀刻后的基底200a的表面上形成能够使用第1气体除去的第2改性层200d。在该情况下，通过在第2循环以后的步骤A中向晶片200供给第1气体，从而能够将第2改性层200d除去，并在第2改性层200d被除去而露出的基底200a的表面形成第1改性层200b。即，在第2循环以后的步骤A中，能够将在步骤B中形成的第2改性层200d除去，并且，能够在基底200a的表面形成第1改性层200b。由此，能够提高重复进行非同时地进行步骤A和步骤B的循环的情况下的基底200a的总蚀刻速率。
作为第1气体，优选包含作为第1气体例示的上述气体中的一者以上，作为第2气体，优选包含作为第2气体例示的上述气体中的一者以上。需要说明的是，第1气体与第2气体需为分子结构不同的气体。在第1气体及第2气体为这种组合的情况下，上述效果尤为显著。
通过将非同时地进行步骤A和步骤B的循环进行规定次数，从而能够在非等离子体的气氛下进行对基底200a进行蚀刻的处理，能够进一步提高蚀刻量的控制性。另外，通过在非等离子体的气氛下进行该蚀刻处理，从而能够防止等离子体对晶片200、在晶片200的表面上形成的膜造成损伤。
＜本发明的其他方式＞
以上对本发明的方式进行了具体说明。但本发明并非限定于上述方式，能够在不脱离其要旨的范围内实施多种变更。
例如，作为第1膜的基底200a(作为蚀刻对象膜)也可以是硅氮化膜(SiN膜)、硅碳氮化膜(SiCN膜)、氮富集的硅氧氮化膜(SiON膜)、氮富集的硅氧碳氮化膜(SiOCN膜)、硅硼氮化膜(SiBN膜)、硅硼碳氮化膜(SiBCN膜)、硼氮化膜(BN膜)、钛氮化膜(TiN膜)、钨氮化膜(WN膜)、钨膜(W膜)、钼膜(Mo膜)、硅膜(Si膜)、锗膜(Ge膜)、硅锗膜(SiGe膜)中的至少任一者。
需要说明的是，优选作为第1膜的SiON膜、SiOCN膜等含O膜为N富集的膜、即，膜中N浓度比膜中O浓度高的膜。即，优选SiON膜、SiOCN膜为N富集的SiON膜、N富集的SiOCN膜。第1膜即使除了N以外还包含O，若N浓度高于O浓度，则能够通过上述方式的方法充分地对第1膜进行蚀刻。
如以上所述，对于基底200a(作为第1膜)而言，除了SiN膜、SiCN膜、N富集的SiON膜、N富集的SiOCN膜、SiBN膜、SiBCN膜等硅类氮化膜(硅类含氮膜)、BN膜等硼类氮化膜(硼类含氮膜)、TiN膜、WN膜等金属类氮化膜(金属类含氮膜)等含氮膜以外，也可以是W膜、Mo膜等金属膜(过渡金属膜、过渡金属单质膜)、Si膜、Ge膜、SiGe膜等半导体膜。
基底200a(作为第1膜)为其中的至少一种膜时也能够获得与上述方式相同的效果。
另外，例如，如以下所示的处理时序所示，也可以在向晶片200供给第1气体前，进行向晶片200供给第3气体的前处理(步骤C)。由此，例如，能够促进向在晶片200的表面露出的基底200a的表面的第1改性层200b的形成。
(第3气体→第1气体→第2气体)×n
以下，说明步骤C中的处理步骤、处理条件。需要说明的是，步骤C以外的处理步骤、处理条件可以与上述方式相同。
[步骤C]
在步骤C中，向处理室201内的晶片200、即向表面露出有基底200a(第1膜)露出的晶片200供给第3气体。
具体来说，将阀243c打开，使第3气体流向气体供给管232c内。第3气体通过MFC241c进行流量调节，经由喷嘴249c向处理室201内供给，并在晶片200的表面流动，从排气口231a排气。此时，向晶片200供给第3气体。另外，此时，也可以将阀243d～243f打开，分别经由喷嘴249a～249c向处理室201内供给非活性气体。
通过在后述的条件下向晶片200供给第3气体，从而能够对在晶片200的表面露出的基底200a的表面进行前处理。例如，能够以基底200a的表面作为第1气体的吸附位点发挥功能的方式对基底200a的表面进行前处理。
在对基底200a的表面进行前处理后，将阀243c关闭，使向处理室201内的第3气体的供给停止。然后，对处理室201内进行真空排气，将残留在处理室201内的气体等从处理室201内排除。此时，也可以将阀243d～243f打开，经由喷嘴249a～249c向处理室201内供给非活性气体。从喷嘴249a～249c供给的非活性气体作为吹扫气体起作用，由此，处理室201内被吹扫(吹扫)。也可以不实施由非活性气体进行的吹扫。
作为步骤C中供给第3气体时的处理条件，可例示如下：
处理温度：30～300℃
处理压力：5～1000Pa
第3气体供给流量：10～2000sccm
第3气体供给时间：5～1800秒
非活性气体供给流量(各气体供给管)：0～10000sccm。
第3气体没有特别限制，为能够进行上述前处理的气体、即能够在基底200a的表面形成第1气体的吸附位点的气体即可。
作为第3气体，例如，能够使用含O及H气体。作为含O及H气体，例如，能够使用H2O气体、H2O2气体等。另外，作为含O及H气体，能够使用O2气体+H2气体等含O气体及含H气体。在作为第3气体而使用以上气体的情况下，在步骤C中，基底200a的表面由羟基(OH)封端。即，在该情况下，在基底200a的表面作为吸附位点而形成OH封端。在基底200a的表面作为吸附位点而形成OH封端的情况下，作为第1气体，优选使用与OH封端发生反应的气体，例如，能够使用上述氨基硅烷类气体等。
另外，作为第3气体，例如，能够使用含N及H气体。作为含N及H气体，例如，能够使用NH3气体、N2H4气体、N2H2气体等。在作为第3气体而使用以上气体的情况下，在步骤C中，基底200a的表面由NH基封端。即，在该情况下，在基底200a的表面作为吸附位点而形成NH封端。在基底200a的表面作为吸附位点形成NH封端的情况下，作为第1气体，优选使用与NH封端反应的气体，例如，能够使用上述卤代硅烷类气体、烷基卤代硅烷类气体等。在该情况下，作为卤代硅烷类气体、烷基卤代硅烷类气体，优选使用上述氯硅烷类气体、烷基氯硅烷类气体。
另外，作为第3气体，例如，能够将含N及H气体、含N气体等离子体激发并使用。例如，作为第3气体，能够将NH3气体、N2H4气体、N2H2气体、N2气体等等离子体激发并使用。在作为第3气体使含N及H气体等离子体激发并使用的情况下，向基底200a的表面供给包含NH3 *、NH2 *、NH*等活性种(例如自由基)的气体。在该情况下，在步骤C中，基底200a的表面由NH基封端，在基底200a的表面作为吸附位点而形成NH封端。另外，在作为第3气体使含N气体等离子体激发并使用的情况下，向基底200a的表面供给包含N2 *、N*等活性种(例如自由基)的气体。在该情况下，在步骤C中，基底200a的表面由N封端，在基底200a的表面作为吸附位点而形成N封端。在基底200a的表面作为吸附位点形成NH封端形成的情况下，作为第1气体，优选使用与NH封端反应的气体，例如，能够使用上述卤代硅烷类气体、烷基卤代硅烷类气体等。在该情况下，作为卤代硅烷类气体、烷基卤代硅烷类气体，优选使用上述氯硅烷类气体、烷基氯硅烷类气体。另外，在基底200a的表面作为吸附位点形成N封端的情况下，作为第1气体，优选使用与N封端进行反应的气体，例如，优选使用上述氨基硅烷类气体等。
根据本方式，也能够获得与上述方式相同的效果。另外，根据本方式，能够促进第1气体向基底200a的表面的吸附，由此，还能够缩短步骤A中的处理时间。另外，在步骤A中，能够在基底200a的表面的面内更均匀地形成第1气体的吸附层，此外，还能够提高在基底200a的表面形成的第1气体的吸附层的密度，由此，能够在步骤B中，在基底200a的表面的面内更均匀地生成蚀刻种。并且，由此还能够实施保形的蚀刻处理。
需要说明的是，本方式在步骤A中发生基于吸附的改性反应的情况下尤为有效。
另外，例如，如图9的(a)所示，也可以针对在表面除了基底200a(作为第1膜)以外还有材质与基底200a不同的基底200e(作为第2膜)露出的晶片200，将非同时地进行步骤A和步骤B的循环进行规定次数。基底200a(作为第1膜)例如包括硅氮化膜(SiN膜)等硅类含氮膜。另外，基底200e(作为第2膜)例如包含硅氧化膜(SiO膜)等硅类含氧膜。
本方式与上述方式的区别为，在本方式中使用表面露出有基底200a及基底200e的晶片200，本方式的蚀刻处理能够与上述方式中的蚀刻处理同样地进行。即，本方式的蚀刻处理的处理步骤、处理条件可以与上述方式中的蚀刻处理的处理步骤、处理条件相同。
通过针对表面露出有基底200a及基底200e的晶片200，将非同时地进行步骤A和步骤B的循环进行规定次数，从而如图9的(b)及图9的(c)所示，能够相对于基底200e而言选择性地对基底200a进行蚀刻。即，通过针对表面露出有基底200a及基底200e的晶片200，将非同时地进行步骤A和步骤B的循环进行规定次数，从而能够在抑制基底200e的蚀刻同时，促进基底200a的蚀刻。其理由被认为，在上述方式的蚀刻处理中，在基底200a的表面发生上述各种反应，但在基底200e的表面难以发生上述各种反应。需要说明的是，图9的(b)示出蚀刻处理中途的晶片200的表面的状态，图9的(c)示出蚀刻处理完成后的晶片200的表面的状态。
根据本方式，能够相对于基底200e而言以5：1以上的选择性、另外以10：1以上的选择性、另外以20：1以上的选择性对基底200a进行蚀刻。另外，根据本方式，也能够相对于基底200e而言以30：1以上的选择性、另外以40：1以上的选择性、另外以50：1以上的选择性、进一步以超过50：1的选择性对基底200a进行蚀刻。另外，根据本方式，根据条件，也能够在实质上不对基底200e进行蚀刻的情况下对基底200a进行蚀刻。需要说明的是，在本说明书中，“相对于基底200e而言以5：1以上的选择性对基底200a进行蚀刻”表示在将基底200e的蚀刻量设为“1”时，基底200a的蚀刻量为“5”以上。
像这样，根据本方式，能够在抑制基底200e的蚀刻的同时促进基底200a的蚀刻，能够相对于基底200e而言以高选择性对基底200a进行蚀刻。即，根据本方式，能够实现选择性地对特定的膜进行蚀刻、即实现选择蚀刻。此外，根据本方式，还能够提高选择蚀刻中的蚀刻量的控制性。
需要说明的是，在本方式中，优选基底200a包含氮化膜而基底200e包含氮化膜以外的膜(例如氧化膜)。优选基底200a包含硅氮化膜而基底200e包含硅氮化膜以外的膜(例如硅氧化膜)。另外，优选基底200a包含含氮膜而基底200e包含含氮膜以外的膜(例如含氧膜)。另外，优选基底200a包含含硅及氮膜而基底200e包含含硅及氮膜以外的膜(例如含硅及氧膜)。在基底200a及基底200e为这样的组合的情况下，上述效果尤为显著。需要说明的是，基底200a也可以包含氮化膜(硅氮化膜、含氮膜、含硅及氮膜)以外的膜。另外，基底200e也可以是氧化膜(硅氧化膜、含氧膜、含硅及氧膜)以外的膜。
例如，基底200a(第1膜)与上述方式同样地，也可以是SiN膜、SiCN膜、N富集的SiON膜、N富集的SiOCN膜、SiBN膜、SiBCN膜、BN膜、TiN膜、WN膜、W膜、Mo膜、Si膜、Ge膜、SiGe膜中的至少任一者。需要说明的是，与上述方式同样地，优选作为第1膜的SiON膜、SiOCN膜等含O膜为N富集的膜、即膜中N浓度比膜中O浓度高的膜。如以上所述，就基底200a(第1膜)而言，除了SiN膜、SiCN膜、N富集的SiON膜、N富集的SiOCN膜、SiBN膜、SiBCN膜等硅类氮化膜(硅类含氮膜)、BN膜等硼类氮化膜(硼类含氮膜)、TiN膜、WN膜等金属类氮化膜(金属类含氮膜)等含氮膜以外，也可以是W膜、Mo膜等金属膜(过渡金属膜、过渡金属单质膜)、Si膜、Ge膜、SiGe膜等半导体膜。
另外，基底200e(第2膜)也可以是硅氧化膜(SiO膜)、硅氧碳化膜(SiOC膜)、氧富集的硅氧氮化膜(SiON膜)、氧富集的硅氧碳氮化膜(SiOCN膜)、钛氧化膜(TiO膜)、铪氧化膜(HfO膜)、锆氧化膜(ZrO膜)、氧化铝膜(AlO膜)、铝膜(Al膜)中的至少任一者。
需要说明的是，优选作为第2膜的SiON膜、SiOCN膜等含O膜为O富集的膜、即，膜中O浓度比膜中N浓度高的膜。即，优选SiON膜、SiOCN膜为O富集的SiON膜、O富集的SiOCN膜。即使第2膜除了O以外还包含N，若O浓度高于N浓度，则也能够抑制基于上述方式的方法的第2膜的蚀刻。
如以上所述，就基底200e(第2膜)而言，除了SiO膜、SiOC膜、O富集的SiON膜、O富集的SiOCN膜等硅类氧化膜(硅类含氧膜)、TiO膜、HfO膜、ZrO膜、AlO膜等金属系氧化膜(金属类含氧膜)等含氧膜以外，也可以是Al膜等金属膜(非过渡金属膜、非过渡金属单质膜)。
另外，例如，也可以在晶片200的表面除了第1膜(基底200a)以外还露出有第2膜(基底200e)、第3膜等多种膜。作为在晶片200的表面露出的膜(具体来说，第1膜、第2膜、第3膜等)，可以是作为第1膜例示的膜、作为第2膜例示的膜中的任一者。
例如，也可以在晶片200的表面分别露出有SiN膜、SiO膜、Si膜作为第1膜、第2膜、第3膜。在该情况下，能够相对于SiO膜而言选择性地对SiN膜、Si膜进行蚀刻。另外，例如，也可以在晶片200的表面分别露出有SiCN膜、SiOC膜、AlO膜作为第1膜、第2膜、第3膜。在该情况下，能够相对于SiOC膜、AlO膜而言选择性地对SiCN膜进行蚀刻。另外，例如，也可以在晶片200的表面分别露出有N富集的SiOCN膜、O富集的SiOCN膜、N富集的SiON膜、O富集的SiON膜作为第1膜、第2膜、第3膜、第4膜。在该情况下，能够相对于O富集的SiOCN膜、O富集的SiON膜而言选择性地对N富集的SiOCN膜、N富集的SiON膜进行蚀刻。在这些情况下，也能够获得与上述方式相同的效果。
优选各处理中使用的制程对应于处理内容单独准备，并经由电气通信线路、外部存储装置123预先保存在存储装置121c内。并且，在使各处理开始时，优选CPU121a从存储装置121c内保存的多个制程中对应于处理内容而适当选择适当的制程。由此，能够使用1台衬底处理装置再现性良好地实现多种蚀刻处理。另外，能够在减轻操作者的负担、避免操作失误的同时，使各处理迅速开始。
上述制程不限于新创建的情况，例如，也可以通过对已安装于衬底处理装置的现有制程进行变更来准备。在对制程进行变更的情况下，也可以将变更后的制程借助电气通信线路、记录有该制程的记录介质安装于衬底处理装置。另外，也可以对现有衬底处理装置所具备的输入输出装置122进行操作，直接对已安装于衬底处理装置的现有制程进行变更。
在上述方式中，对使用一次处理多张衬底的批量式衬底处理装置进行蚀刻处理的例子进行了说明。本发明不限定于上述方式，例如，也能够优选应用于使用一次处理1张或几张衬底的单片式衬底处理装置进行蚀刻处理的情况。另外，在上述方式中，对使用具有热壁型处理炉的衬底处理装置进行蚀刻处理的例子进行了说明。本发明不限定于上述方式，也能够优选应用于使用具有冷壁型处理炉的衬底处理装置进行蚀刻处理的情况。
在使用以上衬底处理装置的情况下，也能够以与上述方式相同的处理步骤、处理条件进行各处理，也能够获得与上述方式相同的效果。
上述方式能够适当组合使用。此时的处理步骤、处理条件例如可以与上述方式的处理步骤、处理条件相同。
实施例
(参考例1)
使用上述衬底处理装置，单独使用第1气体，对在晶片的表面露出的SiN膜及SiO膜进行蚀刻处理，对它们的蚀刻量进行测定。作为第1气体，使用上述方式中作为第1气体例示的氟类气体中的1种。就处理条件而言，除了将处理温度设为100℃、250℃、350℃或400℃以外，设为上述步骤A中的处理条件的范围内的规定条件。
图6中示出参考例1中的蚀刻量的测定结果。图6的横轴表示处理温度(℃)，图6的纵轴表示SiN膜及SiO膜的蚀刻量
Figure BDA0003104578180000381
另外，在图6中，■标记表示SiO膜的蚀刻量的测定结果，●标记表示SiN膜的蚀刻量的测定结果。
从图6可知，在单独由第1气体处理的情况下，在处理温度为100～250℃时，针对SiN膜及SiO膜中任意均未发生蚀刻。另一方面，可知若超过处理温度为250℃，则即使是第1气体单独进行的处理，也会针对SiN膜进行蚀刻，而针对SiO膜轻微地进行蚀刻。
(参考例2)
使用上述衬底处理装置，单独使用第2气体，针对在晶片的表面露出的SiN膜及SiO膜进行蚀刻处理，并对其蚀刻量进行测定。作为第2气体，使用分子结构与参考例1中的第1气体不同的气体，且为在上述方式中作为第2气体例示的氟类气体中的1种。就处理条件而言，除了将处理温度设为35℃或100℃以外，设为上述步骤B中的处理条件的范围内的规定条件。
图7中示出参考例2的蚀刻量的测定结果。图7的横轴表示处理温度(℃)，图7的纵轴表示SiN膜及SiO膜的蚀刻量
Figure BDA0003104578180000391
另外，在图7中，■标记示出SiO膜的蚀刻量的测定结果，●标记示出SiN膜的蚀刻量的测定结果。
从图7可知，在第2气体单独进行的处理的情况下，在处理温度为35～100℃时，针对SiN膜及SiO膜中的任意均未进行蚀刻。需要说明的是，在第2气体单独进行的处理的情况下，在处理温度为100～250℃时，确认到存在针对SiN膜及SiO膜中的任意均未进行蚀刻的倾向。另外，确认到存在下述倾向：若处理温度超过250℃，则即使是第2气体单独进行的处理，针对SiN膜及SiO膜中的任意均轻微地进行蚀刻，若处理温度达到400℃以上，则即使是第2气体单独进行的处理，也会针对SiN膜及SiO膜中的任意均进行蚀刻。
(实施例)
使用上述衬底处理装置，通过图4所示的处理时序针对在晶片的表面露出的SiN膜及SiO膜进行蚀刻处理，并对其蚀刻量进行测定。作为第1气体，使用与参考例1中的第1气体相同的气体，作为第2气体，使用与参考例2中的第2气体相同的气体。就处理条件而言，除了将处理温度设为100℃以外，设为上述步骤A、B中的处理条件的范围内的规定条件。
图8中示出实施例中的蚀刻量的测定结果。为了进行比较，将参考例1及参考例2中的处理温度设为100℃的情况下的蚀刻量也示于图8中。图8的纵轴分别表示SiN膜及SiO膜的蚀刻量
Figure BDA0003104578180000392
在图8中，■标记表示SiO膜的测定结果，●标记表示SiN膜的测定结果。
如图8所示，可知在处理温度为100℃时，无论是第1气体单独进行的处理(参考例1)还是第2气体单独进行的处理(参考例2)，针对SiN膜及SiO膜中的任意均未进行蚀刻。另一方面，可知在实施例中，在处理温度为100℃时，通过按照图4所示的处理时序进行蚀刻处理，从而虽然针对SiO膜基本没有进行蚀刻，但针对SiN膜得到接近
Figure BDA0003104578180000401
的蚀刻量。需要说明的是，可知在图8所示的实施例中，相对于SiO膜而言以35：1～45：1的选择性对SiN膜进行了蚀刻。
上述蚀刻量的差异、即，参考例1、参考例2及实施例中的SiO膜的蚀刻量与实施例中的SiN膜的蚀刻量之差至少在处理温度25～250℃的范围内存在相同的倾向。另外，这样的蚀刻量的差在250～400℃的范围内也存在类似的倾向。因此，在按照图4所示的处理时序进行蚀刻处理时，优选在使处理温度为25～400℃的范围内进行，更加优选在25～250℃的范围进行。

Claims (23)

1.半导体器件的制造方法，其中，通过将非同时地进行下述工序的循环进行规定次数从而对在衬底的表面露出的第1膜进行蚀刻：
(a)向所述衬底供给第1气体，从而在所述第1膜的表面的至少一部分形成第1改性层的工序；和
(b)向所述衬底供给分子结构与所述第1气体不同的第2气体，从而通过使所述第2气体与所述第1改性层反应及利用所述第2气体使所述第1改性层活化中的至少一者生成蚀刻种，使用该蚀刻种对所述第1膜的至少一部分进行蚀刻的工序。
2.根据权利要求1所述的半导体器件的制造方法，其中，在(a)中，使所述第1气体的分子的至少一部分物理吸附或化学吸附于所述第1膜的表面的至少一部分，从而形成所述第1改性层。
3.根据权利要求1所述的半导体器件的制造方法，其中，在(a)中，通过所述第1气体的分子的至少一部分与所述第1膜的表面的至少一部分的原子或分子的化学反应而生成化合物，从而形成所述第1改性层。
4.根据权利要求1所述的半导体器件的制造方法，其中，在(b)中，在与所述第2气体与所述第1膜的反应相比所述第2气体与所述第1改性层的反应支配性地发生的条件下，向所述衬底供给所述第2气体。
5.根据权利要求1所述的半导体器件的制造方法，其中，在(b)中，在所述第2气体与所述第1改性层的反应进行而所述第2气体与所述第1膜的反应未进行的条件下，向所述衬底供给所述第2气体。
6.根据权利要求1所述的半导体器件的制造方法，其中，在(b)中，在与由所述第2气体引起的所述第1膜的活化相比、由所述第2气体引起的所述第1改性层的活化处于支配性地位的条件下，向所述衬底供给所述第2气体。
7.根据权利要求1所述的半导体器件的制造方法，其中，在(b)中，在由所述第2气体引起的所述第1改性层的活化进行而由所述第2气体引起的所述第1膜的活化未进行的条件下，向所述衬底供给所述第2气体。
8.根据权利要求1所述的半导体器件的制造方法，其中，在(b)中，在与所述第2气体与所述第1膜的反应相比、由所述蚀刻种引起的所述第1膜的至少一部分的蚀刻支配性地发生的条件下，向所述衬底供给所述第2气体。
9.根据权利要求1所述的半导体器件的制造方法，其中，在(b)中，在由所述蚀刻种引起的所述第1膜的至少一部分的蚀刻进行而所述第2气体与所述第1膜的反应未进行的条件下，向所述衬底供给所述第2气体。
10.根据权利要求1所述的半导体器件的制造方法，其中，在(b)中，进一步在至少一部分被蚀刻的所述第1膜的表面的至少一部分形成第2改性层。
11.根据权利要求10所述的半导体器件的制造方法，其中，在第2循环以后的(a)中，通过向所述衬底供给所述第1气体从而使所述第1气体与所述第2改性层反应以将所述第2改性层除去，在所述第2改性层被除去的所述第1膜的表面的至少一部分形成所述第1改性层。
12.根据权利要求1所述的半导体器件的制造方法，其中，所述第1膜包括含氮膜、过渡金属膜或半导体膜。
13.根据权利要求1所述的半导体器件的制造方法，其中，在所述衬底的表面还露出有第2膜，
通过将所述循环进行规定次数，从而相对于所述第2膜而言选择性地对所述第1膜进行蚀刻。
14.根据权利要求13所述的半导体器件的制造方法，其中，所述第1膜包括含氮膜、过渡金属膜或半导体膜，所述第2膜包括含氧膜或非过渡金属膜。
15.根据权利要求14所述的半导体器件的制造方法，其中，所述含氮膜包括硅类含氮膜、硼类含氮膜或金属类含氮膜。
16.根据权利要求14所述的半导体器件的制造方法，其中，所述含氧膜包括硅类含氧膜或金属类含氧膜。
17.根据权利要求13所述的半导体器件的制造方法，其中，通过将所述循环进行规定次数，从而相对于所述第2膜而言以5：1以上的选择性对所述第1膜进行蚀刻。
18.根据权利要求1所述的半导体器件的制造方法，其中，所述第1气体包括含硅气体、含金属气体、含氧气体、含氮及氢气体、含硼气体、含磷气体、含卤素气体中的一者以上，
所述第2气体包括含卤素气体、乙酰丙酮类气体中的一者以上。
19.根据权利要求1所述的半导体器件的制造方法，其中，在非等离子体的气氛下将所述循环进行规定次数。
20.根据权利要求1所述的半导体器件的制造方法，其中，在所述第1气体及所述第2气体中的至少任一者单独存在的情况下所述第1膜的蚀刻反应难以继续进行的条件下，将所述循环进行规定次数。
21.衬底处理方法，其中，通过将非同时地进行下述工序的循环进行规定次数从而对在衬底的表面露出的第1膜进行蚀刻：
(a)向所述衬底供给第1气体，从而在所述第1膜的表面的至少一部分形成第1改性层的工序；和
(b)向所述衬底供给分子结构与所述第1气体不同的第2气体，从而通过使所述第2气体与所述第1改性层反应及利用所述第2气体使所述第1改性层活化中的至少一者生成蚀刻种，使用该蚀刻种对所述第1膜的至少一部分进行蚀刻的工序。
22.衬底处理装置，其具有：
处理室，其供衬底被处理；
第1气体供给系统，其向所述处理室内的衬底供给第1气体；
第2气体供给系统，其向所述处理室内的衬底供给分子结构与所述第1气体不同的第2气体；；
温度调节器，其对所述处理室内的衬底的温度进行调节；和
控制部，其构成为能够对所述第1气体供给系统、所述第2气体供给系统及所述温度调节器进行控制以在所述处理室内进行通过将非同时地进行下述处理的循环进行规定次数从而对在所述衬底的表面露出的第1膜进行蚀刻的处理：
(a)向衬底供给所述第1气体，从而在所述第1膜的表面的至少一部分形成第1改性层的处理；和
(b)向所述衬底供给所述第2气体，从而通过使所述第2气体与所述第1改性层反应及利用所述第2气体使所述第1改性层活化中的至少一者生成蚀刻种，使用该蚀刻种对所述第1膜的至少一部分进行蚀刻的处理。
23.计算机可读取的记录介质，其记录有下述程序，所述程序通过计算机使衬底处理装置在所述衬底处理装置的处理室内执行通过将非同时地进行下述步骤的循环进行规定次数从而对在衬底的表面露出的第1膜进行蚀刻的步骤：
(a)向衬底供给第1气体，从而在所述第1膜的表面的至少一部分形成第1改性层的步骤；和
(b)向所述衬底供给分子结构与所述第1气体不同的第2气体，从而通过使所述第2气体与所述第1改性层反应及利用所述第2气体使所述第1改性层活化中的至少一者生成蚀刻种，并使用该蚀刻种对所述第1膜的至少一部分进行蚀刻的步骤。
CN202110634870.4A 2020-07-16 2021-06-07 半导体器件的制造方法、衬底处理装置及记录介质 Pending CN113948416A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020122454A JP7174016B2 (ja) 2020-07-16 2020-07-16 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2020-122454 2020-07-16

Publications (1)

Publication Number Publication Date
CN113948416A true CN113948416A (zh) 2022-01-18

Family

ID=79292737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110634870.4A Pending CN113948416A (zh) 2020-07-16 2021-06-07 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (5)

Country Link
US (2) US11699593B2 (zh)
JP (2) JP7174016B2 (zh)
KR (1) KR20220009897A (zh)
CN (1) CN113948416A (zh)
TW (2) TWI787832B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240194490A1 (en) * 2021-04-28 2024-06-13 Central Glass Company, Limited Surface treatment method, dry etching method, cleaning method, production method for semiconductor device, and etching device
JP7313402B2 (ja) * 2021-06-29 2023-07-24 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法
WO2023244214A1 (en) * 2022-06-14 2023-12-21 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Sidewall passivation layers and method of forming the same during high aspect ratio plasma etching
JP7561795B2 (ja) 2022-06-17 2024-10-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2024078128A (ja) * 2022-11-29 2024-06-10 東京エレクトロン株式会社 処理方法及び処理システム
WO2024195847A1 (ja) * 2023-03-22 2024-09-26 株式会社Kokusai Electric エッチング方法、半導体装置の製造方法、プログラム、および処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016129227A (ja) * 2015-01-05 2016-07-14 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 酸化物層のエッチング方法及びエッチング装置
US20180166255A1 (en) * 2016-12-09 2018-06-14 Asm Ip Holding B.V. Thermal atomic layer etching processes
US20190198345A1 (en) * 2016-03-01 2019-06-27 Lam Research Corporation Atomic layer etching using a combination of plasma and vapor treatments
TW202006169A (zh) * 2018-07-17 2020-02-01 日商國際電氣股份有限公司 半導體裝置的製造方法、基板處理裝置及記錄媒體

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416989B1 (en) 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
JP5036849B2 (ja) 2009-08-27 2012-09-26 株式会社日立国際電気 半導体装置の製造方法、クリーニング方法および基板処理装置
JP6022166B2 (ja) * 2011-02-28 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6035161B2 (ja) * 2012-03-21 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
SG11201705569PA (en) * 2015-01-07 2017-08-30 Hitachi Int Electric Inc Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10283369B2 (en) 2016-08-10 2019-05-07 Tokyo Electron Limited Atomic layer etching using a boron-containing gas and hydrogen fluoride gas
JP6929148B2 (ja) 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP6843087B2 (ja) 2018-03-12 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7133975B2 (ja) 2018-05-11 2022-09-09 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP7461923B2 (ja) * 2018-07-09 2024-04-04 ラム リサーチ コーポレーション 電子励起原子層エッチング
JP7114554B2 (ja) 2019-11-22 2022-08-08 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016129227A (ja) * 2015-01-05 2016-07-14 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 酸化物層のエッチング方法及びエッチング装置
US20190198345A1 (en) * 2016-03-01 2019-06-27 Lam Research Corporation Atomic layer etching using a combination of plasma and vapor treatments
US20180166255A1 (en) * 2016-12-09 2018-06-14 Asm Ip Holding B.V. Thermal atomic layer etching processes
TW202006169A (zh) * 2018-07-17 2020-02-01 日商國際電氣股份有限公司 半導體裝置的製造方法、基板處理裝置及記錄媒體

Also Published As

Publication number Publication date
TWI787832B (zh) 2022-12-21
US20230307246A1 (en) 2023-09-28
JP2022190136A (ja) 2022-12-22
US20220020598A1 (en) 2022-01-20
KR20220009897A (ko) 2022-01-25
TWI841056B (zh) 2024-05-01
JP7174016B2 (ja) 2022-11-17
JP2022018973A (ja) 2022-01-27
TW202205383A (zh) 2022-02-01
TW202316496A (zh) 2023-04-16
US11699593B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
JP7174016B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
TW202200823A (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
CN111719133A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US11923193B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN112309830A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN112838003A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN114203522A (zh) 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
WO2023188013A1 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
TWI852120B (zh) 基板處理方法，半導體裝置的製造方法，基板處理裝置及程式
TWI857312B (zh) 基板處理方法、半導體裝置的製造方法、程式、及基板處理裝置
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20240312777A1 (en) Method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus
US20240249933A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20240287676A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW202439414A (zh) 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置
KR20240143923A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
TW202336863A (zh) 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination