CN113938132A - 模数转换装置及电子设备 - Google Patents

模数转换装置及电子设备 Download PDF

Info

Publication number
CN113938132A
CN113938132A CN202111221652.4A CN202111221652A CN113938132A CN 113938132 A CN113938132 A CN 113938132A CN 202111221652 A CN202111221652 A CN 202111221652A CN 113938132 A CN113938132 A CN 113938132A
Authority
CN
China
Prior art keywords
signal
unit
analog
chopping
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111221652.4A
Other languages
English (en)
Other versions
CN113938132B (zh
Inventor
范明浩
韩书光
薛重阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Shimao Microelectronics Co ltd
Original Assignee
Beijing Shimao Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Shimao Microelectronics Co ltd filed Critical Beijing Shimao Microelectronics Co ltd
Priority to CN202111221652.4A priority Critical patent/CN113938132B/zh
Publication of CN113938132A publication Critical patent/CN113938132A/zh
Application granted granted Critical
Publication of CN113938132B publication Critical patent/CN113938132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及一种模数转换装置及电子设备，所述装置包括第一斩波单元、模数转换单元、第二斩波单元及数字滤波单元，所述第一斩波单元的输入端用于接收所述模拟电压信号；所述模数转换单元用于接收所述第一斩波单元的输出端输出的中间模拟信号；所述第二斩波单元用于接收所述模数转换单元的输出端输出的模数转换信号；所述数字滤波单元用于接收所述第二斩波单元的输出端输出的中间数字信号；所述数字滤波单元用于对所述中间数字信号进行滤波，输出所述数字电压信号。本公开实施例可以消除失调电压，不增加ADC的转换时间，降低了芯片功耗和面积，并且电路复杂度低，实现成本低，适用于测试测量、传感、工业控制等领域的高精度ADC设计。

Description

模数转换装置及电子设备
技术领域
本公开涉及技术领域，尤其涉及一种模数转换装置及电子设备。
背景技术
模数转换器(Analog-to-Digital Converter,ADC)实现模拟信号到数字信号的转换，是模拟系统与数字系统接口的关键部件，在消费电子、工业电子等应用中有着重要的作用。过采样ADC是高精度应用中常用的一种ADC架构。如图1所示，过采样ADC通常由ADC核心和数字滤波器构成，数字滤波器对ADC核心转换得到的数字码进行滤波处理，以实现提高精度等作用。
在理想情况下，ADC的输出等于输入信号，即Dout＝Vin。然而由于ADC核心的非理想性，在将模拟信号转换成数字信号的过程中，会引入多种误差，如失调电压、噪声、量化误差等，可用公式1表达为：
Dout＝Vin+Vos+Vn+Q 公式1
其中，Dout输出的数字电压信号，Vin为输入的模拟电压信号，Vos为失调电压，Vn为噪声，Q为量化误差。若仅考虑失调电压的问题，暂不考虑其他非理想性，公式1可以简化为：
Dout＝Vin+Vos 公式2
将ADC的失调电压等效到输入端，图1所示的模数转换系统可重新表示如图2所示。
ADC中的失调电压主要来源于ADC核心中的放大器、比较器以及开关电荷注入的失配，失调电压影响了模数转换的精度，因此，有必要降低甚至消除失调电压的影响，提高模数转换的精度。
发明内容
根据本公开的一方面，提供了一种模数转换装置，所述模数转换装置用于对接收到的模拟电压信号进行模数转换，得到数字电压信号，所述装置包括第一斩波单元、模数转换单元、第二斩波单元及数字滤波单元，其中，
所述第一斩波单元的输入端用于接收所述模拟电压信号；
所述模数转换单元的输入端连接于所述第一斩波单元的输出端，用于接收所述第一斩波单元的输出端输出的中间模拟信号，所述中间模拟信号包括所述模拟电压信号或所述模拟电压信号的反相信号；
所述第二斩波单元的输入端连接于所述模数转换单元的输出端，用于接收所述模数转换单元的输出端输出的模数转换信号；
所述数字滤波单元的输入端连接于所述第二斩波单元的输出端，用于接收所述第二斩波单元的输出端输出的中间数字信号，所述中间数字信号包括所述模数转换信号或所述模数转换信号的补码信号；
所述数字滤波单元用于对所述中间数字信号进行滤波，输出所述数字电压信号，
其中，所述第一斩波单元及所述第二斩波单元被配置为根据预设斩波信号序列分别输出所述中间模拟信号、所述中间数字信号。
在一种可能的实施方式中，所述预设斩波信号序列包括至少一个第一状态信号及至少一个第二状态信号，所述第一斩波单元及所述第二斩波单元被配置为在所述第一状态信号作用的情况下直接输出接收到的信号，所述第一斩波单元被配置为在所述第二状态信号作用的情况下输出接收到的信号的反向信号，所述第二斩波单元被配置为在所述第二状态信号作用的情况下输出接收到的信号的补码信号。
在一种可能的实施方式中，所述数字滤波单元对所述预设斩波信号序列的响应为0。
在一种可能的实施方式中，所述数字滤波单元的单位冲激响应与所述模数转换单元的过采样率及所述预设斩波信号序列具有相关关系。
在一种可能的实施方式中，所述数字滤波单元的单位冲激响应、所述模数转换单元的过采样率及所述预设斩波信号序列具有如下关系：
Figure BDA0003312850160000021
其中，OSR表示所述模数转换单元的过采样率，hDF表示所述数字滤波单元的单位冲激响应，Dch(k)表示所述预设斩波信号序列中第k个预设斩波信号，k为整数。
在一种可能的实施方式中，所述数字滤波单元包括L阶COI滤波器，所述L阶COI滤波器的传输函数H(z)为：
Figure BDA0003312850160000022
其中，N表示所述预设斩波信号序列的阶数，L≤N，OSR为所述预设斩波信号序列的周期P的整数倍。
在一种可能的实施方式中，所述数字滤波单元包括L阶SINC滤波器，所述L阶SINC滤波器的传输函数H(z)为：
Figure BDA0003312850160000023
其中，N表示所述预设斩波信号序列的阶数，L＝N，M表示P的整数倍，M表示所述L阶SINC滤波器的降采样率，
其中，当OSR＜(M-1)·L+1时，OSR为P的整数倍；
其中，当OSR≥(M-1)·L+1时，OSR为P/2的整数倍。
在一种可能的实施方式中，所述数字滤波单元包括L阶SINC滤波器，所述L阶SINC滤波器的传输函数H(z)为：
Figure BDA0003312850160000031
其中，N表示所述预设斩波信号序列的阶数，L＞N，M表示所述L阶SINC滤波器的降采样率，M为P的整数倍，OSR为P/2的整数倍，且OSR≥(M-1)·L+1。
在一种可能的实施方式中，所述数字滤波单元包括两级L阶SINC滤波器的级联，两个SINC滤波器的传输函数H1(z)和H2(z)分别为：
Figure BDA0003312850160000032
Figure BDA0003312850160000033
其中，N表示所述预设斩波信号序列的阶数，L＞N≥2，M表示所述L阶SINC滤波器的降采样率，M为P的整数倍，OSR为P/2的整数倍且OSR≥(M-1)·L+1-M。
根据本公开的一方面，提供了一种电子设备，其特征在于，所述电子设备包括所述的模数转换装置。
本公开实施例提出一种模数转换装置，所述装置包括第一斩波单元、模数转换单元、第二斩波单元及数字滤波单元，其中，所述第一斩波单元的输入端用于接收所述模拟电压信号；所述模数转换单元的输入端连接于所述第一斩波单元的输出端，用于接收所述第一斩波单元的输出端输出的中间模拟信号，所述中间模拟信号包括所述模拟电压信号或所述模拟电压信号的反相信号；所述第二斩波单元的输入端连接于所述模数转换单元的输出端，用于接收所述模数转换单元的输出端输出的模数转换信号；所述数字滤波单元的输入端连接于所述第二斩波单元的输出端，用于接收所述第二斩波单元的输出端输出的中间数字信号，所述中间数字信号包括所述模数转换信号或所述模数转换信号的补码信号；所述数字滤波单元用于对所述中间数字信号进行滤波，输出所述数字电压信号，其中，所述第一斩波单元及所述第二斩波单元被配置为根据预设斩波信号序列分别输出所述中间模拟信号、所述中间数字信号。本公开实施例通过预设斩波信号序列控制第一斩波单元及第二斩波单元的工作，并通过数字滤波器的设计可以消除失调电压，且本公开实施例不增加ADC的转换时间，失调电压的消除效果与ADC核心的设计无关，极大地缓解了ADC核心的失调电压要求，有利于降低芯片功耗和面积，并且所述装置的电路复杂度低，实现成本低，适用于测试测量、传感、工业控制等领域的高精度ADC设计。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出了相关技术中的模数转换器的示意图。
图2示出了相关技术中具有失调电压的模数转换器的示意图。
图3示出了根据本公开一实施例的模数转换装置的示意图。
图4示出了根据本公开一实施例的第一斩波单元的示意图。
图5示出了根据本公开一实施例的斩波序列的示意图。
图6示出了根据本公开一实施例的一种电子设备的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在本公开的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
为了降低失调电压，一种途径是从ADC核心的电路设计入手，经典的手段是增大器件尺寸以降低器件失配带来的失调电压，但该方法增大了芯片面积和功耗；也可以采用自动调零(Autozero)技术也可以显著降低放大器的失调电压，但该技术增加了电路设计复杂度，且不能解决开关电荷注入引入的失调电压。相关技术也有利用零阶全局斩波技术消除ADC中的失调电压，然而，零阶全局斩波技术在斩波序列码转变时需要对ADC核心和数字滤波器复位清零，与未采用斩波技术的ADC相比，转换时间增加了一倍，降低了ADC的速度。相关技术也有在多个积分器级联的系统中采用告诫斩波消除失调电压，然而，积分器输出端失调电压的消除并不等同于ADC输出端失调电压的消除，即该技术没有完全消除ADC的失调电压，这是因为在实际电路设计中，积分器和数字滤波器的传输函数往往是不匹配的。
本公开实施例提出一种模数转换装置，所述装置包括第一斩波单元、模数转换单元、第二斩波单元及数字滤波单元，其中，所述第一斩波单元的输入端用于接收所述模拟电压信号；所述模数转换单元的输入端连接于所述第一斩波单元的输出端，用于接收所述第一斩波单元的输出端输出的中间模拟信号，所述中间模拟信号包括所述模拟电压信号或所述模拟电压信号的反相信号；所述第二斩波单元的输入端连接于所述模数转换单元的输出端，用于接收所述模数转换单元的输出端输出的模数转换信号；所述数字滤波单元的输入端连接于所述第二斩波单元的输出端，用于接收所述第二斩波单元的输出端输出的中间数字信号，所述中间数字信号包括所述模数转换信号或所述模数转换信号的补码信号；所述数字滤波单元用于对所述中间数字信号进行滤波，输出所述数字电压信号，其中，所述第一斩波单元及所述第二斩波单元被配置为根据预设斩波信号序列分别输出所述中间模拟信号、所述中间数字信号。本公开实施例通过预设斩波信号序列控制第一斩波单元及第二斩波单元的工作，并通过数字滤波器的设计可以消除失调电压，且本公开实施例不增加ADC的转换时间，失调电压的消除效果与ADC核心的设计无关，极大地缓解了ADC核心的失调电压要求，有利于降低芯片功耗和面积，并且所述装置的电路复杂度低，实现成本低，适用于测试测量、传感、工业控制等领域的高精度ADC设计。
图3示出了根据本公开一实施例的模数转换装置的示意图。
如图3所示，所述模数转换装置用于对接收到的模拟电压信号Vin进行模数转换，得到数字电压信号Vout，所述装置包括第一斩波单元10、模数转换单元20、第二斩波单元30及数字滤波单元40，其中，
所述第一斩波单元10的输入端用于接收所述模拟电压信号Vin；
所述模数转换单元20的输入端连接于所述第一斩波单元10的输出端，用于接收所述第一斩波单元10的输出端输出的中间模拟信号，所述中间模拟信号包括所述模拟电压信号Vin或所述模拟电压信号Vin的反相信号；
所述第二斩波单元30的输入端连接于所述模数转换单元20的输出端，用于接收所述模数转换单元20的输出端输出的模数转换信号Ds；
所述数字滤波单元40的输入端连接于所述第二斩波单元30的输出端，用于接收所述第二斩波单元30的输出端输出的中间数字信号Dn，所述中间数字信号Dn包括所述模数转换信号Ds或所述模数转换信号Ds的补码信号；
所述数字滤波单元40用于对所述中间数字信号进行滤波，输出所述数字电压信号Vout，
其中，所述第一斩波单元10及所述第二斩波单元30被配置为根据预设斩波信号序列分别输出所述中间模拟信号、所述中间数字信号。
在一种可能的实施方式中，本公开实施例的预设斩波信号序列可以被配置在存储器中，利用处理组件调用存储器中的预设斩波信号序列控制所述第一斩波单元10及所述第二斩波单元30，当然，也可以是固化在所述第一斩波单元10及所述第二斩波单元30中，所述第一斩波单元10及所述第二斩波单元30根据配置进行工作。
在一个示例中，存储模块可以包括计算机可读存储介质，计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、可编程只读存储器(PROM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。
在一个示例中，处理组件包括但不限于单独的处理器，或者分立元器件，或者处理器与分立元器件的组合。所述处理器可以包括电子设备中具有执行指令功能的控制器，所述处理器可以按任何适当的方式实现，例如，被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现。在所述处理器内部，可以通过逻辑门、开关、专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程逻辑控制器和嵌入微控制器等硬件电路执行所述可执行指令。
下面对第一斩波单元10、模数转换单元20、第二斩波单元30及数字滤波单元40、预设斩波信号序列Dch的可能实现方式进行示例性介绍，应该明白的是，本公开实施例的第一斩波单元10、模数转换单元20、第二斩波单元30及数字滤波单元40及预设斩波信号序列Dch可以有多种实现方式，以消除失调电压，且不增加ADC的转换时间，降低芯片功耗和面积。
在一种可能的实施方式中，模数转换单元20的ADC核心可以包括多种实现方式，包括但不仅限于逐次逼近型、ΔΣ型等。
在一种可能的实施方式中，数字滤波单元40可以包括数字滤波器，数字滤波器可以利用多种实现方式实现，包括但不仅限于SINC滤波器、级联积分器(Cascaded ofIntegrators，COI)滤波器等。
在一种可能的实施方式中，所述预设斩波信号序列可以包括至少一个第一状态信号及至少一个第二状态信号，示例性的，第一装置信号可以为正电压信号(1)，第二状态信号可以为负电压信号(-1)。
在一种可能的实施方式中，所述第一斩波单元10及所述第二斩波单元30可以被配置为在所述第一状态信号作用的情况下直接输出接收到的信号，例如，当预设斩波信号为第一状态信号时，信号可以直接通过所述第一斩波单元10及所述第二斩波单元30。
在一种可能的实施方式中，所述第一斩波单元10可以被配置为在所述第二状态信号作用的情况下输出接收到的信号的反相信号，示例性的，第一斩波单元10可以将接收到的模拟电压信号Vin进行反相处理并输出。
在一种可能的实施方式中，所述第二斩波单元30可以被配置为在所述第二状态信号作用的情况下输出接收到的信号的补码信号，示例性的，第二斩波单元30可以对接收到的数字信号进行补码处理，输出补码信号。
在一种可能的实施方式中，本公开实施例的第一斩波单元10可以为模拟斩波元件，可以通过开关进行设计。本公开实施例的第一斩波单元10可以有多种实现方式，本领域技术人员可以根据需要进行设计或采用相关技术中的斩波元件实现，下面进行示例性介绍。
请参阅图4，图4示出了根据本公开一实施例的第一斩波单元10的示意图。
在一个示例中，如图4所示，第一斩波单元10可以包括第一正极开关S1+、第一负极开关S1-、第二正极开关S2+、第二负极开关S2-，其中，
第一正极开关S1+的第一端及第二正极开关S2+的第一端相连接，作为接收模拟电压信号Vin的正向输入端，
第一负极开关S1-的第一端及第二负极开关S2-的第二端相连接，作为接收模拟电压信号Vin的负向输入端，
第一正极开关S1+的第二端连接于第二负极开关S2-的第二端，作为输出模拟电压信号Vin的反相信号的正向输出端，
第二正极开关S2+的第二端及第一负极开关S1-的第二端，作为输出模拟电压信号Vin的反相信号的负向输出端。
本公开实施例对第一正极开关S1+、第一负极开关S1-、第二正极开关S2+、第二负极开关S2-的具体类型不做限定，各个开关可以晶体管实现，例如金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)，其中，晶体管可以是基于碳化硅SiC，氮化镓GaN实现，以提高性能。
在一个示例中，如图4所示，当Dch＝“1”时，第一正极开关S1+、第一负极开关S1-闭合，第二正极开关S2+、第二负极开关S2-断开，此时Chin(第一斩波单元10)的输出Vout＝Vin。
在一个示例中，如图4所示，当Dch变为“-1”时，第一正极开关S1+、第一负极开关S1-断开，第二正极开关S2+、第二负极开关S2-闭合，此时CHin的输出变为Vout＝-Vin。
通过以上第一斩波单元10，本公开实施例可以实现对输入的模拟电压信号Vin的反相处理，且电路简单、功耗较低、效率较高。
在一种可能的实施方式中，第二斩波单元30可以包括数字斩波元件，如数字斩波器(Digital Chopper)，本公开实施例对第二斩波单元30的具体实现方式不做限定，本领域技术人员可以根据需要选择相关技术中的数字斩波元件实现，只要能实现本公开实施例的第二斩波单元30的功能即可。示例性的，第二斩波单元30可以用于：当预设斩波信号序列Dch状态改变时，CHout变为原输出的补码。例如，若输入的数字信号为“1010”，当Dch＝“1”时，Chout的输出为二进制码流“1010”，则当Dch变为“-1”时，CHout的输出变为“0101”。
在一种可能的实施方式中，为了实现更佳的失调电压消除效果，本公开实施例可以合理地设计斩波序列和数字滤波器，使得所述数字滤波单元40对所述预设斩波信号序列的响应为0，当然实现所述数字滤波单元40对所述预设斩波信号序列的响应为0的预设斩波信号序列Dch和数字滤波器的实现方式是多种多样的，本公开实施例对此不做限定。
在一种可能的实施方式中，为了实现更佳的失调电压消除效果，本公开实施例可以合理地设计斩波序列和数字滤波器，使得所述数字滤波单元40的单位冲激响应与所述模数转换单元20的过采样率及所述预设斩波信号序列具有相关关系。
下面对所述的相关关系进行示例性介绍。
在一个示例中，ADC中的失调电压主要来源于ADC中的放大器、比较器以及开关电荷注入的失配，失调电压对ADC的影响相当于在ADC核心的输入端叠加了一个直流分量Vos，其中Vos为失调电压的总量。
在一个示例中，如图3所示，当预设斩波信号序列Dch＝“1”时，输入的模拟电压信号Vin和ADC核心(即模数转换单元20)的输出信号Ds均直接通过斩波单元，进入数字滤波器输入端的失调电压为Vos。
在一个示例中，如图3所示，当预设斩波信号序列Dch＝“-1”时，输入的模拟电压信号Vin和ADC核心的输出信号Ds通过斩波单元后均被反相，从数字滤波器输入端来看，输入信号Vin经过两次反相后恢复为其同相信号，而失调电压Vos经过一次反相变为-Vos。
综上，在斩波序列Dch的调制下，进入数字滤波器的失调电压为Dch·Vos，其中“·”表示相乘。失调电压经过数字滤波器处理后，在模数转换装置的输出信号Dout中的失调电压分量为：
Figure BDA0003312850160000091
在一种可能的实施方式中，从公式3可知，所述数字滤波单元40的单位冲激响应、所述模数转换单元20的过采样率及所述预设斩波信号序列具有如下关系：
Figure BDA0003312850160000092
其中，OSR表示所述模数转换单元20的过采样率，hDF表示所述数字滤波单元40的单位冲激响应，Dch(k)表示所述预设斩波信号序列中第k个预设斩波信号，k为整数。
当然，以上虽然以公式4为例对所述数字滤波单元40的单位冲激响应与所述模数转换单元20的过采样率及所述预设斩波信号序列的相关关系进行了示例性介绍，但是本公开实施例不限于此，在其他的实施方式中，所述数字滤波单元40的单位冲激响应与所述模数转换单元20的过采样率及所述预设斩波信号序列的相关关系也可以是其他的形式，只要能够实现所述数字滤波单元40对所述预设斩波信号序列的响应为0，在模数转换装置的输出端将失调电压消除掉即可。
下面以公式4示出的相关关系为例进行示例性说明，满足公式4的预设斩波信号序列Dch与数字滤波器可有多种设计方法，对此，本公开实施例不做限定，下面进行示例性介绍。
示例性的，下面对于周期为P的N阶斩波序列Dch＝(SN-1，-SN-1)，以常用的COI(Cascade of Integrators,级联积分器)滤波器和SINC滤波器为例对预设斩波信号序列Dch及数字滤波器的设计进行示例性说明。
在一种可能的实施方式中，所述数字滤波单元40包括L阶COI滤波器，所述L阶COI滤波器的传输函数H(z)为：
Figure BDA0003312850160000093
其中，N表示所述预设斩波信号序列的阶数，L≤N，OSR为所述预设斩波信号序列的周期P的整数倍。
例如，斩波序列为周期为P＝8的三阶序列(1，-1，-1，1，-1，1，1，-1，…)；过采样率OSR＝2·P＝16；数字滤波器为三阶COI滤波器
Figure BDA0003312850160000094
由以上条件可计算得出，数字滤波器的单位冲激响应为hDF＝(1，3，6，10，15，21，18，36，45，55，66，78，91，105，120，136)，进而可得
Figure BDA0003312850160000101
在一种可能的实施方式中，所述数字滤波单元40包括L阶SINC滤波器，所述L阶SINC滤波器的传输函数H(z)为：
Figure BDA0003312850160000102
其中，N表示所述预设斩波信号序列的阶数，L＝N，M表示P的整数倍，M表示所述L阶SINC滤波器的降采样率，
其中，当OSR＜(M-1)·L+1时，OSR为P的整数倍；
其中，当OSR≥(M-1)·L+1时，OSR为P/2的整数倍。
例如，斩波序列为周期为P＝8的三阶序列(1，-1，-1，1，-1，1，1，-1,…)；数字滤波器为降采样率(Decimation ratio)M＝8的三阶SINC滤波器
Figure BDA0003312850160000103
由以上条件可计算得出，当OSR＝8＜(M-1)·L+1时，数字滤波器的单位冲激响应为hDF＝(1，3，6，10，15，21，28，36)，进而可得
Figure BDA0003312850160000104
在一种可能的实施方式中，所述数字滤波单元40包括L阶SINC滤波器，所述L阶SINC滤波器的传输函数H(z)为：
Figure BDA0003312850160000105
其中，N表示所述预设斩波信号序列的阶数，L＞N，M表示所述L阶SINC滤波器的降采样率，M为P的整数倍，OSR为P/2的整数倍，且OSR≥(M-1)·L+1。
例如，斩波序列为周期为P＝8的三阶序列(1，-1，-1，1，-1，1，1，-1,…)；数字滤波器为降采样率(Decimation ratio)M＝8的五阶SINC滤波器
Figure BDA0003312850160000106
由以上条件可计算得出，当OSR＝36≥(M-1)·L+1时，数字滤波器的单位冲激响应为hDF＝(1，5，15，35，70，126，210，330，490，690，926，1190，1470，1750，2010，2226，2380，2460，2460，2380，2226，2010，1750，1470，1190，926，690，490，330，210，126，70，35，15，5，1)，进而可得
Figure BDA0003312850160000107
在一种可能的实施方式中，所述数字滤波单元40包括两级L阶SINC滤波器的级联，两个SINC滤波器的传输函数H1(z)和H2(z)分别为：
Figure BDA0003312850160000111
Figure BDA0003312850160000112
其中，N表示所述预设斩波信号序列的阶数，L＞N≥2，M表示所述L阶SINC滤波器的降采样率，M为P的整数倍，OSR为P/2的整数倍且OSR≥(M-1)·L+1-M。
例如，斩波序列为周期为P＝8的三阶序列(1，-1，-1，1，-1，1，1，-1)；数字滤波器H1为采样率M＝8的五阶SINC滤波器
Figure BDA0003312850160000113
由以上条件可计算得出，当OSR＝28≥(M-1)·L+1-M时，数字滤波器的单位冲激响应为hDF＝(1，5，15，35，70，126，210，330，491，695，941，1225，1540，1876，2220，2556，2871，3155，3401，3605，3766，3886，3970，4026，4061，4081，4091，4095)，进而可得
Figure BDA0003312850160000114
应该明白的是，以上对预设斩波信号序列Dch及数字滤波器的介绍是示例性的，不应视为是对本公开实施例的限定。
本公开实施例可以利用低阶斩波序列得到高阶斩波序列，下面进行示例性说明。
请参阅图5，图5示出了根据本公开一实施例的斩波序列的示意图。
在一个示例中，如图5所示，斩波序列为周期性序列。一阶斩波序列可以被定义为S1＝(+,-)，其序列周期为2n(n＝1，2，3，…)，即
Figure BDA0003312850160000115
例如，周期为2的一阶斩波序列为S1＝1，-1，1，-1，…；周期为4的一阶斩波序列为S1＝1，1，-1，-1，1，1，-1，-1，…；依次类推。对一阶斩波序列在一个周期内进行一阶积分，可得积分结果为0，即
Figure BDA0003312850160000116
在一个示例中，将两个周期的一阶斩波序列拼接起来，并将其中第二个周期的一阶斩波序列取反，即可得到一个周期的二阶斩波序列，可表示为S2＝(S1，-S1)＝(+,-,-,+)，其序列周期为2n(n＝2，3，4，…)，即
Figure BDA0003312850160000121
例如，周期为4的二阶斩波序列为S2＝1，-1，-1，1，1，-1，-1，1，…；周期为8的二阶斩波序列为S2＝1，1，-1，-1，-1，-1，1，1，1，1，-1，-1，-1，-1，1，1…；依次类推。对二阶斩波序列在一个周期内进行一阶和二阶积分，可得积分结果均为0，即
Figure BDA0003312850160000122
且
Figure BDA0003312850160000123
在一个示例中，将两个周期的二阶斩波序列拼接起来，并将其中第二个周期的二阶斩波序列取反，即可得到一个周期的三阶斩波序列，可表示为S3＝(S2，-S2)＝(+,-,-,+,-,+,+,-)，其序列周期为2n(n＝3，4，5，…)。对三阶斩波序列在一个周期内进行一阶、二阶和三阶积分，可得积分结果均为0，即
Figure BDA0003312850160000124
且
Figure BDA0003312850160000125
同理，将两个周期的(L-1)阶斩波序列拼接起来，并将其中第二个周期的(L-1)阶斩波序列取反，即可得到一个周期的L阶斩波序列，可表示为SL＝(SL-1，-SL-1),其序列周期为2n(n＝L，L+1，L+2，…)。对m阶斩波序列在一个周期内进行一阶到m阶积分，可得积分结果均为0，其中，L可以为大于1的整数。
通过以上方式，本公开实施例可以利用低阶斩波序列(L-1)快速拼接得到高阶斩波序列(L)，效率较高。
本公开实施例的各个方面，通过合理地设计斩波序列和数字滤波器，使数字滤波器对斩波序列的响应为0，即可在ADC的输出端完全消除掉ADC的失调电压。该方法对失调电压的消除效果与ADC核心的设计无关，因此极大地缓解了ADC核心的失调电压要求，有利于降低芯片功耗和面积。本公开实施例对常用的斩波序列和滤波器有效，电路复杂度低，实现成本低，适用于测试测量、传感、工业控制等领域的高精度ADC设计。
与通过增大器件尺寸以降低失调电压的方法相比，本公开实施例可完全消除失调电压，且不会带来显著的芯片面积和功耗增加；与自动调零技术相比，本公开实施例电路复杂度低，且可以解决开关电荷注入引入的失调电压。与现有的零阶全局斩波技术相比，本公开实施例不需要在斩波序列切换的时候将ADC复位，因此不增加额外的转换时间；与现有的高阶技术相比，本公开实施例可完全消除ADC中的失调电压，且不会对ADC核心的设计带来限制。
根据本公开的一方面，提供了一种电子设备，其特征在于，所述电子设备包括所述的模数转换装置。
电子设备可以被提供为终端、服务器或其它形态的设备。
请参阅图6，图6示出了根据本公开一实施例的一种电子设备的框图。
例如，电子设备800可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等终端。
参照图6，电子设备800可以包括以下一个或多个组件：处理组件802，存储器804，电源组件806，多媒体组件808，音频组件810，输入/输出(I/O)的接口812，传感器组件814，以及通信组件816。
处理组件802通常控制电子设备800的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器820来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件802可以包括一个或多个模块，便于处理组件802和其他组件之间的交互。例如，处理组件802可以包括多媒体模块，以方便多媒体组件808和处理组件802之间的交互。
存储器804被配置为存储各种类型的数据以支持在电子设备800的操作。这些数据的示例包括用于在电子设备800上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。
电源组件806为电子设备800的各种组件提供电力。电源组件806可以包括电源管理系统，一个或多个电源，及其他与为电子设备800生成、管理和分配电力相关联的组件。
多媒体组件808包括在所述电子设备800和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件808包括一个前置摄像头和/或后置摄像头。当电子设备800处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。
音频组件810被配置为输出和/或输入音频信号。例如，音频组件810包括一个麦克风(MIC)，当电子设备800处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中，音频组件810还包括一个扬声器，用于输出音频信号。
I/O接口812为处理组件802和外围接口模块之间提供接口，上述外围接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件814包括一个或多个传感器，用于为电子设备800提供各个方面的状态评估。例如，传感器组件814可以检测到电子设备800的打开/关闭状态，组件的相对定位，例如所述组件为电子设备800的显示器和小键盘，传感器组件814还可以检测电子设备800或电子设备800一个组件的位置改变，用户与电子设备800接触的存在或不存在，电子设备800方位或加速/减速和电子设备800的温度变化。传感器组件814可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器，如互补金属氧化物半导体(CMOS)或电荷耦合装置(CCD)图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件814还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。
通信组件816被配置为便于电子设备800和其他设备之间有线或无线方式的通信。电子设备800可以接入基于通信标准的无线网络，如无线网络(WiFi)，第二代移动通信技术(2G)或第三代移动通信技术(3G)，或它们的组合。在一个示例性实施例中，通信组件816经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，所述通信组件816还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。
在示例性实施例中，电子设备800可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (10)

1.一种模数转换装置，其特征在于，所述模数转换装置用于对接收到的模拟电压信号进行模数转换，得到数字电压信号，所述装置包括第一斩波单元、模数转换单元、第二斩波单元及数字滤波单元，其中，
所述第一斩波单元的输入端用于接收所述模拟电压信号；
所述模数转换单元的输入端连接于所述第一斩波单元的输出端，用于接收所述第一斩波单元的输出端输出的中间模拟信号，所述中间模拟信号包括所述模拟电压信号或所述模拟电压信号的反相信号；
所述第二斩波单元的输入端连接于所述模数转换单元的输出端，用于接收所述模数转换单元的输出端输出的模数转换信号；
所述数字滤波单元的输入端连接于所述第二斩波单元的输出端，用于接收所述第二斩波单元的输出端输出的中间数字信号，所述中间数字信号包括所述模数转换信号或所述模数转换信号的补码信号；
所述数字滤波单元用于对所述中间数字信号进行滤波，输出所述数字电压信号，
其中，所述第一斩波单元及所述第二斩波单元被配置为根据预设斩波信号序列分别输出所述中间模拟信号、所述中间数字信号。
2.根据权利要求1所述的装置，其特征在于，所述预设斩波信号序列包括至少一个第一状态信号及至少一个第二状态信号，所述第一斩波单元及所述第二斩波单元被配置为在所述第一状态信号作用的情况下直接输出接收到的信号，所述第一斩波单元被配置为在所述第二状态信号作用的情况下输出接收到的信号的反向信号，所述第二斩波单元被配置为在所述第二状态信号作用的情况下输出接收到的信号的补码信号。
3.根据权利要求1所述的装置，其特征在于，所述数字滤波单元对所述预设斩波信号序列的响应为0。
4.根据权利要求1所述的装置，其特征在于，所述数字滤波单元的单位冲激响应与所述模数转换单元的过采样率及所述预设斩波信号序列具有相关关系。
5.根据权利要求1-4任一项所述的装置，其特征在于，所述数字滤波单元的单位冲激响应、所述模数转换单元的过采样率及所述预设斩波信号序列具有如下关系：
Figure FDA0003312850150000011
其中，OSR表示所述模数转换单元的过采样率，hDF表示所述数字滤波单元的单位冲激响应，Dch(k)表示所述预设斩波信号序列中第k个预设斩波信号，k为整数。
6.根据权利要求5所述的装置，其特征在于，所述数字滤波单元包括L阶COI滤波器，所述L阶COI滤波器的传输函数H(z)为：
Figure FDA0003312850150000012
其中，N表示所述预设斩波信号序列的阶数，L≤N，OSR为所述预设斩波信号序列的周期P的整数倍。
7.根据权利要求5所述的装置，其特征在于，所述数字滤波单元包括L阶SINC滤波器，所述L阶SINC滤波器的传输函数H(z)为：
Figure FDA0003312850150000021
其中，N表示所述预设斩波信号序列的阶数，L＝N，M表示P的整数倍，M表示所述L阶SINC滤波器的降采样率，
其中，当OSR＜(M-1)·L+1时，OSR为P的整数倍；
其中，当OSR≥(M-1)·L+1时，OSR为P/2的整数倍。
8.根据权利要求5所述的装置，其特征在于，所述数字滤波单元包括L阶SINC滤波器，所述L阶SINC滤波器的传输函数H(z)为：
Figure FDA0003312850150000022
其中，N表示所述预设斩波信号序列的阶数，L＞N，M表示所述L阶SINC滤波器的降采样率，M为P的整数倍，OSR为P/2的整数倍，且OSR≥(M-1)·L+1。
9.根据权利要求5所述的装置，其特征在于，所述数字滤波单元包括两级L阶SINC滤波器的级联，两个SINC滤波器的传输函数H1(z)和H2(z)分别为：
Figure FDA0003312850150000023
Figure FDA0003312850150000024
其中，N表示所述预设斩波信号序列的阶数，L＞N≥2，M表示所述L阶SINC滤波器的降采样率，M为P的整数倍，OSR为P/2的整数倍且OSR≥(M-1)·L+1-M。
10.一种电子设备，其特征在于，所述电子设备包括如权利要求1-9任一项所述的模数转换装置。
CN202111221652.4A 2021-10-20 2021-10-20 模数转换装置及电子设备 Active CN113938132B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111221652.4A CN113938132B (zh) 2021-10-20 2021-10-20 模数转换装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111221652.4A CN113938132B (zh) 2021-10-20 2021-10-20 模数转换装置及电子设备

Publications (2)

Publication Number Publication Date
CN113938132A true CN113938132A (zh) 2022-01-14
CN113938132B CN113938132B (zh) 2022-05-31

Family

ID=79280817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111221652.4A Active CN113938132B (zh) 2021-10-20 2021-10-20 模数转换装置及电子设备

Country Status (1)

Country Link
CN (1) CN113938132B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675334A (en) * 1996-02-12 1997-10-07 Analog Devices, Inc. Analog to digital conversion system
US5777911A (en) * 1996-02-12 1998-07-07 Analog Devices, Inc. Digital filtering system
US6927717B1 (en) * 2004-02-12 2005-08-09 Linear Technology Corporation Buffered oversampling analog-to-digital converter with improved DC offset performance
CN101263657A (zh) * 2005-07-13 2008-09-10 德克萨斯仪器股份有限公司 具有降低的斩波残余噪声的过采样模数转换器和方法
WO2009034494A1 (en) * 2007-09-11 2009-03-19 Nxp B.V. Adjustable-resistor array type circuit of a semi-digital ratiometric finite impulse response digital-to-analog converter (firdac)
CN102624388A (zh) * 2011-01-31 2012-08-01 海力士半导体有限公司 连续斜坡发生器设计及其校准
CN103516360A (zh) * 2012-06-19 2014-01-15 英飞凌科技股份有限公司 用于将过采样数据转换器斩波的系统和方法
WO2017037744A2 (en) * 2015-09-03 2017-03-09 Indian Institute Of Technology Madras A delta sigma modulator with noise attenuating feedback filters
CN109379081A (zh) * 2018-10-29 2019-02-22 合肥本源量子计算科技有限责任公司 一种数字模拟转换器及其控制方法
CN109586718A (zh) * 2018-11-06 2019-04-05 同方威视技术股份有限公司 降低模数转换器噪声的电路、降噪方法和设备

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675334A (en) * 1996-02-12 1997-10-07 Analog Devices, Inc. Analog to digital conversion system
US5777911A (en) * 1996-02-12 1998-07-07 Analog Devices, Inc. Digital filtering system
US6927717B1 (en) * 2004-02-12 2005-08-09 Linear Technology Corporation Buffered oversampling analog-to-digital converter with improved DC offset performance
CN101263657A (zh) * 2005-07-13 2008-09-10 德克萨斯仪器股份有限公司 具有降低的斩波残余噪声的过采样模数转换器和方法
WO2009034494A1 (en) * 2007-09-11 2009-03-19 Nxp B.V. Adjustable-resistor array type circuit of a semi-digital ratiometric finite impulse response digital-to-analog converter (firdac)
CN102624388A (zh) * 2011-01-31 2012-08-01 海力士半导体有限公司 连续斜坡发生器设计及其校准
CN103516360A (zh) * 2012-06-19 2014-01-15 英飞凌科技股份有限公司 用于将过采样数据转换器斩波的系统和方法
WO2017037744A2 (en) * 2015-09-03 2017-03-09 Indian Institute Of Technology Madras A delta sigma modulator with noise attenuating feedback filters
CN109379081A (zh) * 2018-10-29 2019-02-22 合肥本源量子计算科技有限责任公司 一种数字模拟转换器及其控制方法
CN109586718A (zh) * 2018-11-06 2019-04-05 同方威视技术股份有限公司 降低模数转换器噪声的电路、降噪方法和设备

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
S. BILLA: "15.4 A 280µW 24kHz-BW 98.5dB-SNDR chopped single-bit CT ΔΣM achieving <10Hz 1/f noise corner without chopping artifacts", 《2016 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE (ISSCC)》 *
S. BILLA: "15.4 A 280µW 24kHz-BW 98.5dB-SNDR chopped single-bit CT ΔΣM achieving <10Hz 1/f noise corner without chopping artifacts", 《2016 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE (ISSCC)》, 25 February 2016 (2016-02-25), pages 276 - 277 *
吴乃优: "微计算机在小量程测力仪上的应用", 《微计算机应用》 *
吴乃优: "微计算机在小量程测力仪上的应用", 《微计算机应用》, 1 May 1986 (1986-05-01), pages 60 - 63 *

Also Published As

Publication number Publication date
CN113938132B (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
KR100794310B1 (ko) 스위치드 커패시터 회로 및 그것의 증폭 방법
JP2019165460A (ja) Ｍａｓｈ ａｄｃのための適応デジタル量子化雑音除去フィルタ
TWI389462B (zh) 共用運算放大器的多通道辛格馬-戴而塔轉換電路及其輔助方法
US7924194B2 (en) Use of three phase clock in sigma delta modulator to mitigate the quantization noise folding
US10003348B2 (en) Analog-to-digital converter with noise shaping
RU2609033C1 (ru) Способ ввода и система ввода
WO2009041474A1 (ja) Ａ／ｄ変換回路、固体撮像素子、およびカメラシステム
TW200807895A (en) Delta-sigma analog to digital converter and method thereof
KR20160015093A (ko) 프로그래머블 게인 증폭기 회로 및 이를 포함하는 터치 센서 컨트롤러
US20090146735A1 (en) Switched capacitor resonator and sigma-delta modulator using the same
CN110086549B (zh) 音频数据传输方法及装置
TW201436474A (zh) 用於數位至類比轉換器之使用失配雜訊整形的多重輸出動態元件匹配演算法
CN113938132B (zh) 模数转换装置及电子设备
KR101645571B1 (ko) 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치
US20200266827A1 (en) Power saving technique for voltage-controlled ring oscillator and voltage-controlled ring oscillator-based sigma delta modulator
EP3297169A1 (en) Continuous-time cascaded sigma-delta analog-to-digital
CN106899301A (zh) 用于在连续输入adc处的可调电阻的保护电路
US9800262B1 (en) Precision low noise continuous time sigma delta converter
KR20190021634A (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
US10498312B2 (en) Glitch immune cascaded integrator comb architecture for higher order signal interpolation
CN114675703A (zh) 一种消除直流漂移电压的模拟数字转换电路
WO2008002010A1 (en) Apparatus and method for converting analog signal into digital signal
CN111817720B (zh) 脉冲密度调变信号能量检测电路及模拟输出信号产生电路
JP2014146893A (ja) マルチビットδς変調器およびそれを用いたマルチビットａ／ｄ変換器
KR20140002368A (ko) 하이브리드 아날로그 디지털 변환 장치 및 이를 이용한 센싱 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant