CN113921570A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN113921570A
CN113921570A CN202110776907.7A CN202110776907A CN113921570A CN 113921570 A CN113921570 A CN 113921570A CN 202110776907 A CN202110776907 A CN 202110776907A CN 113921570 A CN113921570 A CN 113921570A
Authority
CN
China
Prior art keywords
light emitting
electrode
layer
semiconductor layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110776907.7A
Other languages
English (en)
Inventor
崔镇宇
金敏佑
宋大镐
杨秉春
全亨一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113921570A publication Critical patent/CN113921570A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

显示设备包括像素，像素中的每个包括：第一像素电极；第一连接电极，设置在第一像素电极上；第二连接电极，与第一像素电极间隔开；第二像素电极，设置在第二连接电极上；第一发光元件，设置在第一像素电极和第一连接电极之间；以及第二发光元件，设置在第二连接电极和第二像素电极之间。第一连接电极电连接到第二连接电极。

Description

显示设备
相关申请的交叉引用
本申请要求于2020年7月10日在韩国知识产权局提交的第10-2020-0085696号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开大体上涉及显示设备。
背景技术
最近，对信息显示的兴趣已经增加。因此，已经不断地在进行对显示设备的研究和开发。
应理解，本背景技术部分部分地旨在为理解该技术提供有用的背景。然而，本背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不是相关领域的技术人员已知或认识的部分的思想、概念或认识。
发明内容
实施方式提供了具有提高的光发射效率的显示设备。
根据本公开的方面，提供了可以包括多个像素的显示设备，其中多个像素中的每个可以包括：第一像素电极；第一连接电极，设置在第一像素电极上；第二连接电极，与第一像素电极间隔开；第二像素电极，设置在第二连接电极上；多个第一发光元件，设置在第一像素电极和第一连接电极之间；以及多个第二发光元件，设置在第二连接电极和第二像素电极之间。第一连接电极可以电连接到第二连接电极。
多个像素中的每个的第一像素电极和第二连接电极可以设置在相同的层上。
多个像素中的每个的第一连接电极和第二像素电极可以设置在相同的层上。
显示设备还可以包括绝缘层，绝缘层设置在多个像素中的每个的第一像素电极和第二连接电极之上。
多个像素中的每个的第一连接电极可以通过穿透绝缘层的接触孔与多个像素中的每个的第二连接电极电接触。
多个第一发光元件可以构成第一串联级，在第一串联级中，多个第一发光元件可以并联电连接在多个像素中的每个的第一像素电极和第一连接电极之间，并且多个第二发光元件可以构成第二串联级，在第二串联级中，多个第二发光元件可以并联电连接在多个像素中的每个的第二连接电极和第二像素电极之间。
多个第一发光元件中的每个可以包括第一半导体层、设置在第一半导体层上的第二半导体层以及设置在第一半导体层和第二半导体层之间的中间层。
多个像素中的每个的第一连接电极可以直接设置在多个第一发光元件中的每个的第二半导体层上。
多个第一发光元件中的每个的第一半导体层可以电连接到多个像素中的每个的第一像素电极，并且多个第一发光元件中的每个的第二半导体层可以电连接到多个像素中的每个的第一连接电极。
显示设备还可以包括第一接触电极，第一接触电极设置在多个像素中的每个的第一像素电极与多个第一发光元件中的每个的第一半导体层之间。
多个第二发光元件中的每个可以包括第一半导体层、设置在第一半导体层上的第二半导体层以及设置在第一半导体层和第二半导体层之间的中间层。
多个像素中的每个的第二像素电极可以直接设置在多个第二发光元件中的每个的第二半导体层上。
多个第二发光元件中的每个的第一半导体层可以电连接到多个像素中的每个的第二连接电极，并且多个第二发光元件中的每个的第二半导体层可以电连接到多个像素中的每个的第二像素电极。
显示设备还可以包括第二接触电极，第二接触电极设置在多个像素中的每个的第二连接电极与多个第二发光元件中的每个的第一半导体层之间。
显示设备还可以包括电连接到多个像素中的每个的第一像素电极的第一电力线以及电连接到多个像素中的每个的第二像素电极的第二电力线。
附图说明
现在将在下文中参考附图更全面地描述示例性实施方式；然而，它们可以以不同的形式来体现，并且不应被解释为限于本文中所陈述的实施方式。相反，提供这些实施方式使得本公开将是彻底的和完整的，并且将向本领域的技术人员完全传达示例性实施方式的范围。
在附图中，为了说明的清楚起见，可以夸大尺寸。应理解，当元件被称为“在两个元件之间”时，它可以是该两个元件之间唯一的元件，或者也可以存在一个或多个居间的元件。相同的附图标记始终表示相同的元件。
图1和图2是示出根据实施方式的发光元件的立体图和示意性剖视图。
图3是示出根据实施方式的显示设备的平面图。
图4和图5是示出根据实施方式的像素的等效电路图。
图6是根据实施方式的像素的示意性平面图。
图7是沿图6中所示的线A-A’截取的示意性剖视图。
图8是根据实施方式的像素的示意性剖视图。
具体实施方式
通过参考以下结合附图详细描述的实施方式，本公开的效果和特性以及实现该效果和特性的方法将变得清楚。然而，本公开不限于本文中所公开的实施方式，而是可以以各种形式实施。实施方式仅以示例的方式提供，使得本领域普通技术人员可以完全理解本公开中的特征及其范围。因此，本公开可以由所附权利要求的范围来限定。
术语“和”和“或”可以以结合或分开的意义使用，并且可以理解为等同于“和/或”。在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个”旨在包括“选自……的组中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指“A、B或者A和B”。
本文中所使用的术语仅出于描述实施方式的目的，且不应解释为限制本公开。如本文中所使用的，单数形式旨在也包括复数形式，除非上下文另外清楚地指示。术语“包括(comprises)/包括(includes)”和/或“包括(comprising)/包括(including)”和/或“具有(has)/具有(have)/具有(having)”及它们的变型，当在本说明书中使用时，指定所提及的组件、步骤、操作和/或元件的存在，但不排除一个或多个其它组件、步骤、操作和/或元件的存在或添加。
当描述为任何元件“连接”、“联接”或“接入”到另一元件时，应理解，除了两个元件彼此直接“连接”、“联接”或“接入”之外，还可能在该两个元件之间“连接”、“联接”或“接入”又一元件。
用于表示元件或层在另一元件或层上的术语“上”包括元件或层直接定位在或设置在另一元件或层上的情况以及元件或层经由又一元件或层定位在或设置在另一元件或层上的情况二者。在整个说明书中，相同的附图标记一般表示相同的元件。
应理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，以下讨论的“第一”元件也可以被称为“第二”元件。
此外，“之下”、“下方”、“上方”、“上部”等用于解释附图中所示的组件的关联关系。这些术语可以是相对概念并基于附图中所表达的方向来描述。
为了易于描述，本文中可以使用空间相对术语“下方”、“以下”、“下部”、“上方”、“上部”等来描述如附图中所示的一个元件或组件与另一元件或组件之间的关系。应理解，除了附图中所描绘的定向之外，空间相对术语旨在还包括设备在使用或操作中的不同定向。例如，在附图中所示的设备被翻转的情况下，定位在另一设备“下方”或“以下”的设备可以被放置在另一设备“上方”。因此，说明性术语“下方”可以包括下部位置和上部位置二者。该设备也可以在其它方向上定向，并且因此空间相对术语可以根据定向而被不同地解释。
另外，术语“重叠”或“重叠的”意指第一对象可以在第二对象上方或下方或者在第二对象的一侧，并且反之，第二对象可以在第一对象上方或下方或者在第一对象的一侧。另外，术语“重叠”可以包括层、堆叠、面对(face)或面对(facing)、之上延伸、覆盖或部分地覆盖或者如本领域普通技术人员将认识和理解的任何其它合适的术语。术语“面对(face)”和“面对(facing)”意指第一元件可以直接或间接与第二元件相对。在第三元件介于第一元件和第二元件之间的情况下，第一元件和第二元件可以被理解为彼此间接相对，尽管仍然彼此面对。当元件被描述为“不与另一元件重叠(overlapping)”或者“不与另一元件重叠(overlap)”时，这可包括元件彼此间隔开、彼此偏移或彼此并排设置或者如本领域普通技术人员将认识和理解的任何其它合适的术语。
短语“在平面图中”意指从顶部观察对象，并且短语“在示意性剖视图中”意指从侧部观察对象被垂直切割的截面。
如本文中所使用的，“约”或“近似”包括所陈述的值并且意指在如本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)所确定的特定值的可接受偏差范围内。例如，“约”可以意指在所陈述的值的一个或多个标准偏差内，或者在陈述的值的±30％、±20％、±10％、±5％内。
如本文中所使用的，术语“单元”表示如附图中所示和如说明书中所描述的结构或元件。然而，本公开不限于此。术语“单元”不限于附图中所示的单元。
除非另有定义，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本领域技术人员通常理解的相同的含义。如在常用词典中定义的术语应当被解释为具有与其在相关技术的上下文中相同的含义，并且除非在说明书中明显地定义，否则这些术语不被理想地或过度地解释为具有正式含义。
在下文中，将参考附图更详细地描述实施方式。
图1和图2是示出根据实施方式的发光元件的立体图和示意性剖视图。尽管在图1和图2中示出了具有基本上圆柱形形状的杆式发光元件LD，但是发光元件LD的种类和/或形状不限于此。
参考图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13以及插置或设置在第一半导体层11和第二半导体层13之间的中间层12。在示例中，发光元件LD可以形成为其中第一半导体层11、中间层12和第二半导体层13可以顺序地堆叠的堆叠结构。
在实施方式中，发光元件LD可以被设置为沿一个方向或一方向延伸的基本上的杆形形状。发光元件LD可以具有沿一个方向或一方向的一个端部部分或一端部部分以及另一个端部部分或另一端部部分。
在实施方式中，第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的一个端部部分处，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的另一个端部部分处。
在实施方式中，发光元件LD可以是制造成基本上杆形形状的杆式发光二极管。基本上的杆形形状可以包括在其长度方向上比在其宽度方向上长(例如，其纵横比可以大于约1)的杆状形状或棒状形状，诸如圆柱体或多棱柱，并且其截面的形状不受特别限制。
在实施方式中，发光元件LD可以是具有微米(μm)尺寸的微型发光二极管(LED)。例如，发光元件LD在纵向方向上的长度可以为约100μm或更小，但是本公开不限于此。例如，发光元件LD的尺寸可以根据可以将使用发光元件LD的发光装置用作光源的各种类型的设备(例如，显示设备等)的设计条件而不同地改变。
第一半导体层11可包括至少一种p型半导体材料。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第一导电掺杂剂的p型半导体材料。然而，构成第一半导体层11的材料不限于此。作为示例，各种材料可以构成第一半导体层11。
中间层12可以设置在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。在实施方式中，中间层12的顶部和/或底部上可以形成或设置有掺杂有导电掺杂剂的包层(未示出)。在示例中，包层可以形成为AlGaN层或InAlGaN层。在实施方式中，可以使用诸如AlGaN或InAlGaN的材料来形成中间层12。作为示例，中间层12可以由各种材料形成。中间层12可以设置在第一半导体层11和第二半导体层13之间，这将在稍后进行描述。
在可以是阈值电压或更高电压的电压可以施加到发光元件LD的两个端部的情况下，发光元件LD可以在电子-空穴对在中间层12中组合时发射光。使用这种原理来控制发光元件LD的光发射，使得发光元件LD可以用作包括显示设备的像素在内的各种发光装置的光源。
第二半导体层13设置在中间层12上，并且可以包括具有与第一半导体层11的类型不同的类型的半导体材料。在示例中，第二半导体层13可以包括至少一种n型半导体材料。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Si、Ge或Si的第二导电掺杂剂的n型半导体层。然而，构成第二半导体层13的材料不限于此。在实施方式中，第二半导体层13的长度可以比第一半导体层11的长度长。
在实施方式中，发光元件LD可以包括提供或设置在其表面上的绝缘膜INF。绝缘膜INF可以形成或设置在发光元件LD的表面上，以至少围绕中间层12的外周。作为示例，绝缘膜INF可以围绕第一半导体层11和第二半导体层13中的一个区域或一区域。
在实施方式中，绝缘膜INF可以暴露发光元件LD的两个端部部分。例如，绝缘膜INF可以不覆盖可以在长度方向上定位在或设置在发光元件LD的两个相对端部(例如，圆柱体的两个平面(例如，上表面和下表面))处的第一半导体层11和第二半导体层13的一个端部，或者不与可以在长度方向上定位在或设置在发光元件LD的两个相对端部(例如，圆柱体的两个平面(例如，上表面和下表面))处的第一半导体层11和第二半导体层13的一个端部重叠，而是可以暴露第一半导体层11和第二半导体层13的该一个端部。在实施方式中，绝缘膜INF可以暴露发光元件LD的可以具有不同的极性的两个端部部分以及第一半导体层11和第二半导体层13的与两个端部部分相邻的侧部部分。
在实施方式中，绝缘膜INF可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiON)、铝氧化物(AlOx)和钛氧化物(TiO2)中的至少一种绝缘材料，并且可以形成为单层或多层(例如，由铝氧化物(AlOx)和硅氧化物(SiOx)形成的双层)。然而，本公开不必限于此。
在实施方式中，除了第一半导体层11、中间层12、第二半导体层13和/或绝缘膜INF之外，发光元件LD还可以包括另外的组件。例如，发光元件LD可以包括可以设置在第一半导体层11，中间层12和/或第二半导体层13的一个端部处的至少一个磷光层、至少一个有源层、至少一个半导体材料层和/或至少一个电极层。
尽管将图2中所示的发光元件LD应用于以下实施方式的情况描述为示例，但所属领域的技术人员可将各种类型的发光元件应用于实施方式。
图3是示出根据实施方式的显示设备的平面图。图3作为示例示出了显示设备特别地，示出了提供或设置在显示设备中的显示面板PNL作为可以使用以上描述的发光元件LD作为光源的设备的示例。
参考图3，显示面板PNL可以包括衬底SUB和在第一方向X和第二方向Y上设置在衬底SUB上的多个像素PXL。第三方向Z可以表示显示设备的厚度方向。以示例的方式，显示面板PNL和衬底SUB可以包括其中可以显示图像的显示区域DA以及围绕显示区域DA的非显示区域NDA。在实施方式中，显示区域DA可以设置在显示面板PNL的中央区域中，并且非显示区域NDA可以沿显示面板PNL的边缘设置以围绕显示区域DA或与显示区域DA相邻。然而，显示区域DA和非显示区域NDA的位置不限于此，并且可以改变。
衬底SUB可以构成显示面板PNL的基础构件。例如，衬底SUB可以构成下面板(例如，显示面板PNL的下板)的基础构件。
在实施方式中，衬底SUB可以是刚性衬底或柔性衬底，并且衬底SUB的材料或性质不受特别限制。在示例中，衬底SUB可以是由玻璃或钢化玻璃制成的刚性衬底，或者是形成为由塑料或金属制成的薄膜的柔性衬底。此外，衬底SUB可以是透明衬底，但是本公开不限于此。在示例中，衬底SUB可以是半透明衬底、不透明衬底或反射衬底。
衬底SUB上的一个区域或一区域可以被定义为显示区域DA，使得多个像素PXL可以布置或设置在其中，并且衬底SUB的另一区域可以被定义为非显示区域NDA。电连接到显示区域DA的像素PXL的各种线和/或内置电路单元可以设置在非显示区域NDA中。
多个像素PXL中的每个可以包括由相应的扫描信号和相应的数据信号驱动的至少一个发光元件LD，例如，根据图1和图2中所示的实施方式的至少一个发光二极管。例如，多个像素PXL中的每个可以包括多个发光二极管，这些发光二极管可以具有小到微米级的程度的尺寸，并且可以彼此并联和/或串联电连接。多个发光二极管可以构成像素PXL的光源。
尽管在图3中已经示出了其中像素PXL可以以条纹形式布置或设置在显示区域DA中的实施方式，但是本公开不必限于此。例如，像素PXL可以以包括PenTile形式的各种像素布置来布置或设置。
图4和图5是示出根据实施方式的像素的等效电路图。例如，图4和图5示出了可适用于有源显示设备的像素PXL的不同实施方式。然而，实施方式可适用于的像素PXL和显示设备的类型不限于此。
参考图4和图5，多个像素PXL中的每个可以包括发光单元EMU，发光单元EMU可以产生具有与数据信号对应的亮度的光。此外，像素PXL可以包括用于驱动发光单元EMU的像素电路PXC。
发光单元EMU可以包括电连接在第一电力线PL1和第二电力线PL2之间的多个发光元件LD，其中第一电力线PL1可以被施加第一驱动电源VDD的电压，第二电力线PL2可以被施加第二驱动电源VSS的电压。
例如，发光单元EMU可以包括经由像素电路PXC和第一电力线PL1电连接到第一驱动电源VDD的第一像素电极PE1、经由第二电力线PL2电连接到第二驱动电源VSS的第二像素电极PE2以及在第一像素电极PE1和第二像素电极PE2之间以相同方向彼此电连接的多个发光元件LD。在实施方式中，第一像素电极PE1可以是阳电极，并且第二像素电极PE2可以是阴电极。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。在示例中，第一驱动电源VDD可以设置为高电位电源，并且第二驱动电源VSS可以设置为低电位电源。
发光单元EMU的发光元件LD可以发射具有与通过相应的像素电路PXC提供的驱动电流对应的亮度的光。例如，像素电路PXC可以在每个帧周期期间向发光单元EMU提供与相应帧数据的灰度级值对应的驱动电流。提供给发光单元EMU的驱动电流可以被分开以流过发光元件LD。因此，发光单元EMU可以在每个发光元件LD可以发射具有与从中流过的电流对应的亮度的光的同时发射具有与驱动电流对应的亮度的光。
像素电路PXC可以电连接到相应像素PXL的扫描线(例如，第i扫描线Si)和数据线(例如，第j数据线Dj)。在示例中，在假设像素PXL设置在显示区域DA的第i(i是自然数)行和第j(j是自然数)列中的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si和第j数据线Dj。在实施方式中，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素电路PXC的结构不限于图4和图5中所示的实施方式。
第二晶体管T2(开关晶体管)的第一端子可以电连接到第j数据线Dj，并且第二晶体管T2的第二端子可以电连接到第一节点N1。第二晶体管T2的第一端子和第二端子可以是不同的端子。例如，在第一端子可以是源电极的情况下，第二端子可以是漏电极。作为示例，第二晶体管T2的栅电极可以电连接到第i扫描线Si。当从第i扫描线Si可以提供具有可以使第二晶体管T2导通的电压(例如，低电压)的扫描信号时，第二晶体管T2可以导通，以将第j数据线Dj和第一节点N1电连接。相应帧的数据信号可以提供给第j数据线Dj。因此，数据信号可以传输到第一节点N1。传输到第一节点N1的数据信号可以充入存储电容器Cst中。
第一晶体管T1(驱动晶体管)的第一端子可以电连接到第一驱动电源VDD，并且第一晶体管T1的第二端子可以电连接到发光元件LD的第一像素电极PE1。第一晶体管T1的栅电极可以电连接到第一节点N1。第一晶体管T1可以与第一节点N1的电压对应地控制提供给发光元件LD的驱动电流量。
存储电容器Cst的一个电极可以电连接到第一驱动电源VDD，并且存储电容器Cst的另一电极可以电连接到第一节点N1。存储电容器Cst可以利用与提供给第一节点N1的数据信号对应的电压进行充电，并且保持充电的电压直到下一帧的数据信号可以被提供。
同时，尽管在图4和图5中已经示出了包括用于将数据信号传输到像素PXL的第二晶体管T2、用于存储数据信号的存储电容器Cst以及用于将驱动电流提供给发光元件LD的第一晶体管T1的像素电路PXC，但是本公开不必限于此。例如，像素电路PXC可以另外包括至少一个晶体管(诸如，用于补偿第一晶体管T1的阈值电压的晶体管、用于初始化第一节点N1的晶体管和/或用于控制发光元件LD的发光时间的晶体管)或者其它电路元件(诸如，用于提升第一节点N1的电压的升压电容器)。
作为示例，尽管在图4和图5中示出了包括在像素电路PXC中的所有晶体管(例如，第一晶体管T1和第二晶体管T2)用P型晶体管实现的情况，但是本公开不必限于此。例如，包括在像素电路PXC中的第一晶体管T1和第二晶体管T2中的至少一个可以用N型晶体管来实现。在实施方式中，像素电路PXC可以电连接到至少另一扫描线。此外，除了第一驱动电源VDD和第二驱动电源VSS之外，像素电路PXC还可以电连接到第三电源(例如，初始化电源)。
发光元件LD可以被分成例如两个串联级SET1和SET2以彼此电连接，如图4中所示。串联级SET1和SET2中的每个可以包括两个电极和电连接在该两个电极之间的至少一个发光元件LD。
例如，第一串联级SET1可以包括第一像素电极PE1、第一连接电极CE1以及电连接在第一像素电极PE1和第一连接电极CE1之间的至少一个第一发光元件LD1，并且第二串联级SET2可以包括第二连接电极CE2、第二像素电极PE2以及电连接在第二连接电极CE2和第二像素电极PE2之间的至少一个第二发光元件LD2。第一串联级SET1和第二串联级SET2可以串联电连接。第一串联级SET1的第一发光元件LD1可以并联电连接，并且第二串联级SET2的第二发光元件LD2可以并联电连接。
发光单元EMU的第一个电极(例如，第一像素电极PE1)可以是发光单元EMU的阳电极。作为示例，发光单元EMU的最后的电极(例如，第二像素电极PE2)可以是发光单元EMU的阴电极。
发光单元EMU的其它电极(例如，第一连接电极CE1和第二连接电极CE2)可以构成中间电极IET。例如，第一连接电极CE1和第二连接电极CE2可以彼此整体地或非整体地连接，以构成中间电极IET。第一连接电极CE1和第二连接电极CE2可以是集成的或是一体的，并被认为是一个中间电极IET。
尽管在图4中已经示出了发光元件LD电连接在两个串联级中的实施方式，但是本公开不必限于此。在实施方式中，发光元件LD可以电连接在多个级(例如，三个或更多个串联级)中。例如，发光元件LD可以被分成三个串联级SET1、SET2和SET3(参考图5)，以便以串联-并联混合或混杂结构彼此电连接。串联级SET1、SET2和SET3中的每个可以包括两个电极和电连接在该两个电极之间的至少一个发光元件LD。三个串联级SET1、SET2和SET3可以串联电连接。第一发光元件LD1可以并联电连接在第一串联级SET1中，第二发光元件LD2可以并联电连接在第二串联级SET2中，并且第三发光元件LD3可以并联电连接在第三串联级SET3中。因此，发光元件LD1、LD2和LD3可以以串联-并联混合或混杂结构彼此连接。
例如，第一串联级SET1可以包括第一像素电极PE1、第一连接电极CE1以及电连接在第一像素电极PE1和第一连接电极CE1之间的至少一个第一发光元件LD1，并且第二串联级SET2可以包括第二连接电极CE2、第三连接电极CE3以及电连接在第二连接电极CE2和第三连接电极CE3之间的至少一个第二发光元件LD2。类似地，第三串联级SET3可以包括第四连接电极CE4、第二像素电极PE2以及电连接在第四连接电极CE4和第二像素电极PE2之间的至少一个第三发光元件LD3。
发光单元EMU的第一个电极(例如，第一像素电极PE1)可以是发光单元EMU的阳电极。作为示例，发光单元EMU的最后的电极(例如，第二像素电极PE2)可以是发光单元EMU的阴电极。
发光单元EMU的其它电极(例如，第一连接电极CE1、第二连接电极CE2、第三连接电极CE3和第四连接电极CE4)可以构成中间电极IET1和IET2。例如，第一连接电极CE1和第二连接电极CE2可以彼此整体地或非整体地连接，以构成第一中间电极IET1。类似地，第三连接电极CE3和第四连接电极CE4可以整体地或非整体地彼此连接，以构成第二中间电极IET2。第一连接电极CE1和第二连接电极CE2可以是集成的或一体的，并且被认为是一个第一中间电极IET1，第三连接电极CE3和第四连接电极CE4可以是集成的或一体的，并且被认为是一个第二中间电极IET2。
在假设发光单元EMU可以通过使用相同条件(例如，相同尺寸和/或相同数量)下的发光元件LD作为有效光源形成的情况下，在发光元件LD可以串联电连接或者以串联-并联混合或混杂结构电连接的情况下，可以提高功率效率。例如，在其中发光元件LD可以串联电连接或者以串联-并联混合或混杂结构电连接的发光单元EMU中，与其中发光元件LD可以仅并联电连接的发光单元(未示出)相比，可以通过使用相同的电流来表示高亮度。此外，在其中发光元件LD可以串联电连接或者以串联-并联混合或混杂结构电连接的发光单元EMU中，与其中发光元件LD可以并联电连接的发光单元相比，可以通过使用低驱动电流来表示相同的亮度。
在其中发光元件LD可以以串联-并联混合或混杂结构电连接的像素PXL中，尽管在一些发光元件LD中可能发生开路故障，或者尽管在一些串联级中可能发生短路故障，但是可以通过另一串联级的发光元件LD来表示预定的亮度。因此，可以降低在像素PXL中可能出现暗点故障的概率。
图6是根据实施方式的像素的示意性平面图。图7是沿图6中所示的线A-A’截取的示意性剖视图。
在图6中，基于像素PXL的发光单元EMU示意性地示出了每个像素PXL的结构。然而，在实施方式中，每个像素PXL可以选择性地包括电连接到发光单元EMU的电路元件(例如，构成每个像素电路PXC的多个电路元件)。
参考图6和图7，每个像素PXL可以包括可以设置在衬底SUB上的像素电路层PCL和发光元件层EML。
像素电路层PCL可以包括第一导电层、第一绝缘层INS1、半导体层、第二绝缘层INS2、第二导电层、第三绝缘层INS3、第三导电层、第四绝缘层INS4、第四导电层和第五绝缘层INS5。
第一导电层可以设置在衬底SUB上，并且可以包括背栅电极BML1。背栅电极BML1可以构成第一晶体管T1的背栅电极。第一晶体管T1可以是参考图4和图5描述的第一晶体管T1。同时，第二晶体管T2可以是参考图4和图5描述的第二晶体管T2，并且除了背栅电极BML1之外，可以与第一晶体管T1基本上相同或相似。因此，将基于第一晶体管T1来描述像素电路层PCL。
在实施方式中，第一导电层和衬底SUB之间可以设置有缓冲层。缓冲层可以设置在衬底SUB的整个表面上。缓冲层可以防止杂质离子的扩散，防止湿气或外部气体的渗透，并执行表面平坦化功能。在本公开的精神和范围内，缓冲层可以包括硅氮化物、硅氧化物、硅氮氧化物等。
第一绝缘层INS1可以设置在衬底SUB和第一导电层上。第一绝缘层INS1可以大致遍及衬底SUB的整个表面设置。
第一绝缘层INS1可包括无机绝缘材料(诸如，硅氧化物、硅氮化物、硅氮氧化物、铪氧化物、铝氧化物、钛氧化物、钽氧化物或锌氧化物)或者有机绝缘材料(诸如，丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂)。第一绝缘层INS1可以是其中可以堆叠由不同材料制成的层的单层或多层。
半导体层可以设置在第一绝缘层INS1上。半导体层可以是形成第一晶体管T1的沟道的有源层。半导体层可以包括可以与第一晶体管电极ET1(或源电极)和第二晶体管电极ET2(或漏电极)电接触的源极区域和漏极区域，这将在稍后进行描述。源极区域和漏极区域之间的区域可以是沟道区域。
半导体层可以包括半导体图案SCL。半导体图案SCL可以构成第一晶体管T1(或第二晶体管T2)的沟道。
半导体图案SCL可以包括氧化物半导体。半导体图案SCL的沟道区域可以是未掺杂杂质的半导体图案，并且可以是本征半导体。作为示例，半导体图案SCL的源极区域和漏极区域中的每个可以是掺杂有杂质的半导体图案。以非限制性示例的方式，可以使用n型杂质作为杂质。
第二绝缘层INS2(或栅极绝缘层)可以设置在半导体层和第一绝缘层INS1上。第二绝缘层INS2可以大致设置在衬底SUB的整个表面上。第二绝缘层INS2可以是具有栅极绝缘功能的栅极绝缘层。与第一绝缘层INS1类似，第二绝缘层INS2可以包括无机绝缘材料，诸如硅化合物或金属氧化物。
第二导电层可以设置在第二绝缘层INS2上。第二导电层可以包括栅电极GE(或第一导电图案)和第一子电力线PL2_1。此外，第二导电层可以包括可以与晶体管的栅电极GE电连接的或者构成本公开的精神和范围内的栅电极GE、电容器电极等的线(例如，扫描线和栅极线)。栅电极GE可以设置成与半导体图案SCL重叠，并构成第一晶体管T1的栅电极。参考图4和图5描述的第二驱动电源VSS可以施加到第一子电力线PL2_1。
第二导电层可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第二导电层可以具有单层或多层结构。
第三绝缘层INS3(或层间绝缘层)可以设置在第二导电层上，并且大致遍及衬底SUB的整个表面设置。第三绝缘层INS3可以是层间绝缘层，其可以起到使第二导电层和第三导电层彼此绝缘的作用。
第三绝缘层INS3可包括无机绝缘材料(诸如，硅氧化物、硅氮化物、硅氮氧化物、铪氧化物、铝氧化物、钛氧化物、钽氧化物或锌氧化物)或者有机绝缘材料(诸如，丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂)。第三绝缘层INS3可以是其中可以堆叠由不同材料制成的层的单层或多层。
第三导电层可以设置在第三绝缘层INS3上。第三导电层可以包括第一晶体管电极ET1(或第二导电图案)、第二晶体管电极ET2(或第三导电图案)和第二子电力线PL2_2。此外，第三导电层可以包括电力线以及电连接到第一晶体管电极ET1和第二晶体管电极ET2中的至少一个的线(例如，数据线)。
第一晶体管电极ET1可以与半导体图案SCL的部分区域(例如，第一晶体管T1的源极区域)重叠，并且可以电连接到半导体图案SCL的该部分区域，半导体图案SCL的该部分区域可以由接触孔暴露。第一晶体管电极ET1可以构成第一晶体管T1的第一电极(例如，源电极)。
类似地，第二晶体管电极ET2可以与半导体图案SCL的部分区域(例如，第一晶体管T1的漏极区域)重叠，并且可以电连接到半导体图案SCL的该部分区域，半导体图案SCL的该部分区域可以由接触孔暴露。第二晶体管电极ET2可以构成第一晶体管T1的第二电极(例如，漏电极)。
第二子电力线PL2_2可以电连接到第一子电力线PL2_1的由接触孔暴露的部分区域。第二子电力线PL2_2连同第一子电力线PL2_1可以构成用于向像素PXL提供第二驱动电源VSS的电力线(例如，参考图4和图5中的PL2)。
与第二导电层类似，第三导电层可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第三导电层可以具有单层或多层结构。
第四绝缘层INS4可以设置在第三导电层上，并且大致遍及衬底SUB的整个表面设置。第四绝缘层INS4可以是层间绝缘层，其可以起到使第三导电层和第四导电层彼此绝缘的作用。与第三绝缘层INS3类似，第四绝缘层INS4可以包括无机绝缘材料或有机绝缘材料。
第四导电层可以设置在第四绝缘层INS4上。第四导电层可以包括第一桥接图案BRP1和第二桥接图案BRP2。
第一桥接图案BRP1可以与第一晶体管T1的第一晶体管电极ET1重叠，并且可以电连接到第一晶体管电极ET1的由接触孔暴露的部分区域。第一桥接图案BRP1可以将第一晶体管T1和第一像素电极PE1电连接，这将在稍后进行描述。
第二桥接图案BRP2可以与第二子电力线PL2_2重叠，并且可以电连接到第二子电力线PL2_2的通过接触孔暴露的部分区域。第二桥接图案BRP2可以将第二子电力线PL2_2和第二像素电极PE2电连接，这将在稍后进行描述。
第五绝缘层INS5可以设置在第四导电层和第四绝缘层INS4上。第五绝缘层INS5可以以包括有机绝缘层、无机绝缘层或者设置在无机绝缘层上的有机绝缘层的形式提供。
第五绝缘层INS5中可以形成有暴露第一桥接图案BRP1的第一接触孔CNT1和暴露第二桥接图案BRP2的第二接触孔CNT2。
发光元件层EML可以设置在第五绝缘层INS5上。
发光元件层EML可以包括：第一电极层，包括第一像素电极PE1和第二连接电极CE2；第二电极层，包括设置在包括第一像素电极PE1和第二连接电极CE2的第一电极层上的第一连接电极CE1和第二像素电极PE2；以及多个发光元件LD1和LD2，设置在第一电极层与第二电极层之间。
第一电极层可以设置在像素电路层PCL的第五绝缘层INS5上。第一电极层可以具有堆叠层结构，在该堆叠层结构中，可以堆叠有诸如铜(Cu)、金(Au)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pb)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其任何混合物的材料层以及具有高功函数的诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)或铟氧化物(In2O3)的材料层。然而，本公开不必限于此。
第一电极层可以包括以上描述的第一像素电极PE1和第二连接电极CE2。第一像素电极PE1和第二连接电极CE2可以设置成彼此间隔开。第一像素电极PE1可以通过穿透第五绝缘层INS5的第一接触孔CNT1电连接到以上描述的第一桥接图案BRP1，并且可以通过第一桥接图案BRP1电连接到第一晶体管T1的第一晶体管电极ET1。第一像素电极PE1可以是每个像素PXL的阳电极。
多个发光元件LD1和LD2以及保护层PVX可以设置在第一电极层上。
多个发光元件LD1和LD2可以包括设置在第一像素电极PE1上的第一发光元件LD1和设置在第二连接电极CE2上的第二发光元件LD2。第一发光元件LD1可以设置在第一像素电极PE1和第一连接电极CE1之间。第一发光元件LD1中的每个的一个端部可以电连接到第一像素电极PE1，并且第一发光元件LD1中的每个的另一端部可以电连接到第一连接电极CE1。例如，第一发光元件LD1中的每个的第一半导体层11可以电连接到第一像素电极PE1，并且第一发光元件LD1中的每个的第二半导体层13可以电连接到第一连接电极CE1。作为示例，第二发光元件LD2可以设置在第二连接电极CE2和第二像素电极PE2之间。第二发光元件LD2中的每个的一个端部可以电连接到第二连接电极CE2，并且第二发光元件LD2中的每个的另一端部可以电连接到第二像素电极PE2。例如，第二发光元件LD2中的每个的第一半导体层11可以电连接到第二连接电极CE2，并且第二发光元件LD2中的每个的第二半导体层13可以电连接到第二像素电极PE2。第一发光元件LD1可以并联电连接在第一像素电极PE1和第一连接电极CE1之间，以构成第一串联级(例如，图4中所示的SET1)，并且第二发光元件LD2可以并联电连接在第二连接电极CE2和第二像素电极PE2之间，以构成第二串联级(例如，图4中所示的SET2)。第一串联级SET1和第二串联级SET2可以彼此串联电连接。
在发光元件LD可以以串联-并联混合或混杂结构电连接的情况下，尽管在一些发光元件LD中可能发生开路故障，或者尽管在一些串联级SET1和SET2中可能发生短路故障，但是可以减小在像素PXL中将发生暗点故障的概率，这已经在以上进行了描述。
保护层PVX可以设置成围绕发光元件LD。例如，保护层PVX可以用于防止由发光元件LD引起的台阶差。保护层PVX可以包括有机绝缘材料，诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂，但是本公开不必限于此。
第二电极层可以设置在发光元件LD和保护层PVX上。第二电极层可以形成为具有低功函数的金属薄膜，诸如Li、Ca、LiF/Ca、LiF/Al、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF、Ba或其任何化合物或混合物(例如，Ag和Mg的任何混合物)。此外，第二电极层可以包括设置在具有低功函数的材料层上的透明金属氧化物层。因此，第二电极层可以使从发光元件LD发射的光从中透射通过。
第二电极层可以包括以上描述的第一连接电极CE1和以上描述的第二像素电极PE2。第一连接电极CE1和第二像素电极PE2可以设置成彼此间隔开。第一连接电极CE1可以设置在第一像素电极PE1和第一发光元件LD1上。第一连接电极CE1可以直接设置在第一发光元件LD1中的每个上的第二半导体层13上。作为示例，第二像素电极PE2可以设置在第二连接电极CE2和第二发光元件LD2上。第二像素电极PE2可以直接设置在第二发光元件LD2中的每个的第二半导体层13上。第一连接电极CE1可以电连接到第二连接电极CE2。第一连接电极CE1可以通过穿透以上描述的保护层PVX的接触孔与第二连接电极CE2电接触。因此，第一发光元件LD1和第二发光元件LD2可以彼此电连接。第二像素电极PE2可以通过穿透第五绝缘层INS5的第二接触孔CNT2电连接到以上描述的第二桥接图案BRP2，并且可以通过第二桥接图案BRP2电连接到第一子电力线PL2_1和第二子电力线PL2_2。第二像素电极PE2可以是每个像素PXL的阴电极。
根据以上描述的实施方式的显示设备，发光元件LD可以以串联-并联混合或混杂结构电连接，使得尽管在一些发光元件LD中可能发生开路故障，或者尽管在一些串联级SET1和SET2中可能发生短路故障，但是可以最小化在像素PXL中将发生暗点故障的概率。
在下文中，将对实施方式进行描述。在以下实施方式中，与以上描述的组件相同的组件由相同的附图标记表示，并且可以省略或简化重叠的描述。
图8是根据实施方式的像素的示意性剖视图。图8示出了与图6中所示的线A-A’对应的截面。
参考图8，根据实施方式的显示设备与图1至图7中所示的实施方式的不同之处可以在于：显示设备可以包括设置在发光元件LD的底部上的接触电极CTE1和CTE2。
以示例的方式，接触电极CTE1和CTE2可以设置在第一电极层与发光元件LD之间。接触电极CTE1和CTE2可以包括设置在第一像素电极PE1与第一发光元件LD1之间的第一接触电极CTE1以及设置在第二连接电极CE2与第二发光元件LD2之间的第二接触电极CTE2。第一发光元件LD1可以容易地通过第一接触电极CTE1附接到第一像素电极PE1。作为示例，第二发光元件LD2可以容易地通过第二接触电极CTE2附接到第二连接电极CE2。第一接触电极CTE1可以直接设置在第一像素电极PE1与第一发光元件LD1中的每个的第一半导体层11之间，以与第一像素电极PE1的一个表面或一表面和第一发光元件LD1中的每个的第一半导体层11的一个表面或一表面直接接触。作为示例，第二接触电极CTE2可以直接设置在第二连接电极CE2与第二发光元件LD2中的每个的第一半导体层11之间，以与第二连接电极CE2的一个表面或一表面和第二发光元件LD2中的每个的第一半导体层11的一个表面或一表面直接接触。接触电极CTE1和CTE2可以包括金属或金属氧化物。例如，接触电极CTE1和CTE2可以包括铜(Cu)、金(Au)、铬(Cr)、钛(Ti)、铝(Al)、镍(Ni)、它们的任何氧化物或合金或者铟锡氧化物(ITO)等，但是本公开不限于此。
根据本公开，发光元件可以以串联-并联混合或混杂结构电连接，使得尽管在一些发光元件中可能发生开路故障，或者尽管在一些串联级中可能发生短路故障，但是可以最小化在像素中将发生暗点故障的概率。例如，可以提高显示设备的光发射效率。
本文中已经公开了实施方式，并且尽管使用了特定的术语，但是它们仅以一般性和描述性的意义来使用和解释，而不是出于限制的目的。在一些情况下，如对于本领域普通技术人员将显而易见的，除非另外特别指出，否则结合特定实施方式描述的特征、特性和/或元件可单独使用或与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，本领域的普通技术人员将理解，在不背离如所附权利要求中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (10)

1.显示设备，包括：
多个像素，所述多个像素中的每个包括：
第一像素电极；
第一连接电极，设置在所述第一像素电极上；
第二连接电极，与所述第一像素电极间隔开；
第二像素电极，设置在所述第二连接电极上；
多个第一发光元件，设置在所述第一像素电极和所述第一连接电极之间；以及
多个第二发光元件，设置在所述第二连接电极和所述第二像素电极之间，
其中，所述第一连接电极电连接至所述第二连接电极。
2.根据权利要求1所述的显示设备，其中，
所述多个像素中的每个的所述第一像素电极和所述第二连接电极设置在相同的层上，以及
所述多个像素中的每个的所述第一连接电极和所述第二像素电极设置在相同的层上。
3.根据权利要求1所述的显示设备，还包括：
绝缘层，设置在所述多个像素中的每个的所述第一像素电极和所述第二连接电极之上，以及
其中，所述多个像素中的每个的所述第一连接电极通过穿透所述绝缘层的接触孔与所述多个像素中的每个的所述第二连接电极电接触。
4.根据权利要求1所述的显示设备，其中，
所述多个第一发光元件构成第一串联级，在所述第一串联级中，所述多个第一发光元件并联电连接在所述多个像素中的每个的所述第一像素电极和所述第一连接电极之间，以及
所述多个第二发光元件构成第二串联级，在所述第二串联级中，所述多个第二发光元件并联电连接在所述多个像素中的每个的所述第二连接电极和所述第二像素电极之间。
5.根据权利要求1所述的显示设备，其中，所述多个第一发光元件中的每个包括：
第一半导体层；
第二半导体层，设置在所述第一半导体层上；以及
中间层，设置在所述第一半导体层和所述第二半导体层之间。
6.根据权利要求5所述的显示设备，其中，所述多个像素中的每个的所述第一连接电极直接设置在所述多个第一发光元件中的每个的所述第二半导体层上。
7.根据权利要求5所述的显示设备，其中，
所述多个第一发光元件中的每个的所述第一半导体层电连接到所述多个像素中的每个的所述第一像素电极，以及
所述多个第一发光元件中的每个的所述第二半导体层电连接到所述多个像素中的每个的所述第一连接电极。
8.根据权利要求1所述的显示设备，其中，所述多个第二发光元件中的每个包括：
第一半导体层；
第二半导体层，设置在所述第一半导体层上；以及
中间层，设置在所述第一半导体层和所述第二半导体层之间。
9.根据权利要求8所述的显示设备，其中，所述多个像素中的每个的所述第二像素电极直接设置在所述多个第二发光元件中的每个的所述第二半导体层上。
10.根据权利要求8所述的显示设备，其中，
所述多个第二发光元件中的每个的所述第一半导体层电连接到所述多个像素中的每个的所述第二连接电极，以及
所述多个第二发光元件中的每个的所述第二半导体层电连接到所述多个像素中的每个的所述第二像素电极。
CN202110776907.7A 2020-07-10 2021-07-09 显示设备 Pending CN113921570A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200085696A KR20220007828A (ko) 2020-07-10 2020-07-10 표시 장치
KR10-2020-0085696 2020-07-10

Publications (1)

Publication Number Publication Date
CN113921570A true CN113921570A (zh) 2022-01-11

Family

ID=79172999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110776907.7A Pending CN113921570A (zh) 2020-07-10 2021-07-09 显示设备

Country Status (3)

Country Link
US (1) US11881474B2 (zh)
KR (1) KR20220007828A (zh)
CN (1) CN113921570A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914330Y2 (ja) 1979-09-14 1984-04-26 株式会社東芝 包装箱装置
JP5643720B2 (ja) 2011-06-30 2014-12-17 株式会社沖データ ディスプレイモジュール及びその製造方法と表示装置
US10490534B2 (en) 2016-05-20 2019-11-26 Innolux Corporation Display device with LED pixels
KR20200001655A (ko) * 2018-06-27 2020-01-07 삼성디스플레이 주식회사 표시 장치
KR102605335B1 (ko) * 2018-06-27 2023-11-27 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법
KR102536844B1 (ko) 2018-10-15 2023-05-30 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200085977A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20200137059A (ko) * 2019-05-28 2020-12-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법

Also Published As

Publication number Publication date
US11881474B2 (en) 2024-01-23
KR20220007828A (ko) 2022-01-19
US20220013514A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
US11908845B2 (en) Display device
US20220344316A1 (en) Display device
US20230246133A1 (en) Display device and method for repairing same
CN113725258A (zh) 显示装置
CN115996613A (zh) 显示装置
CN113921570A (zh) 显示设备
CN114914263A (zh) 显示设备
KR20220044060A (ko) 표시 장치 및 그의 제조 방법
US20220149255A1 (en) Display device
EP4020553A1 (en) Display device
US20220140196A1 (en) Display device
EP4080568A1 (en) Display device
US20230299121A1 (en) Display device
US20220392948A1 (en) Display device and method of manufacturing the same
CN115581090A (zh) 显示装置
KR20220135287A (ko) 표시 장치
CN117858558A (zh) 显示装置
KR20220143228A (ko) 표시 장치 및 그 제조 방법
KR20230141985A (ko) 표시 장치 및 이의 제조 방법
KR20220109538A (ko) 표시 장치
KR20230130203A (ko) 표시 장치
CN115803899A (zh) 显示装置及其制造方法
CN116895678A (zh) 显示设备
CN117174730A (zh) 显示装置
CN116264264A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination