CN113725258A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113725258A
CN113725258A CN202110316580.5A CN202110316580A CN113725258A CN 113725258 A CN113725258 A CN 113725258A CN 202110316580 A CN202110316580 A CN 202110316580A CN 113725258 A CN113725258 A CN 113725258A
Authority
CN
China
Prior art keywords
light emitting
semiconductor layer
emitting element
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110316580.5A
Other languages
English (en)
Inventor
宋明勳
裵城槿
李政炫
李宗璨
李太熙
郑雄喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113725258A publication Critical patent/CN113725258A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种显示装置。所述显示装置包括：发光元件，包括第一半导体层、第二半导体层以及设置在第一半导体层与第二半导体层之间的第三半导体层；第一接触电极，电连接到发光元件的第一半导体层；第二接触电极，电连接到发光元件的第二半导体层；以及第三接触电极，设置在第一接触电极与第二接触电极之间，并且电连接到发光元件的第三半导体层，其中，发光元件的第一半导体层和发光元件的第二半导体层掺杂有具有第一极性的有第一掺杂剂，并且发光元件的第三半导体层掺杂有具有第二极性的第二掺杂剂，第二极性与第一极性不同。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
近来，随着对显示装置的兴趣增加，对显示装置的研究和开发已经持续进行。
发明内容
为了提供可以改善材料效率的显示装置而做出了本发明。
本发明的目的不限于上述目的，并且本领域普通技术人员使用以下描述可以清楚地理解未提及的其它技术目的。
本发明的实施例提供了一种显示装置，所述显示装置包括：发光元件，包括第一半导体层、第二半导体层以及设置在第一半导体层与第二半导体层之间的第三半导体层；第一接触电极，电连接到发光元件的第一半导体层；第二接触电极，电连接到发光元件的第二半导体层；以及第三接触电极，设置在第一接触电极与第二接触电极之间，并且电连接到发光元件的第三半导体层。发光元件的第一半导体层和发光元件的第二半导体层可以掺杂有具有第一极性的第一掺杂剂，并且发光元件的第三半导体层掺杂有具有第二极性的第二掺杂剂，第二极性与第一极性不同。
发光元件还可以包括设置在发光元件的第一半导体层与发光元件的第三半导体层之间的第一活性层以及设置在发光元件的第二半导体层与发光元件的第三半导体层之间的第二活性层。
发光元件还可以包括围绕第一活性层的至少一部分和第二活性层的至少一部分的绝缘膜。
发光元件的绝缘膜可以包括使发光元件的第三半导体层的至少一部分暴露的接触孔。
第三接触电极可以通过接触孔直接接触发光元件的第三半导体层。
第一接触电极和第二接触电极可以由第一导电层形成，第三接触电极可以由第二导电层形成，并且绝缘层可以设置在第一导电层与第二导电层之间。
绝缘层可以包括与发光元件的第三半导体层叠置的开口。
第三接触电极的至少一部分可以设置在绝缘层的开口中。
显示装置还可以包括设置在发光元件与第一导电层之间的固定层。
固定层可以包括设置在发光元件的第一半导体层与第一接触电极之间的第一固定层以及设置在发光元件的第二半导体层与第二接触电极之间的第二固定层。
第一接触电极可以由第一导电层形成，第二接触电极可以由第二导电层形成，并且显示装置还可以包括覆盖第一导电层的第一绝缘层以及覆盖第二导电层的第二绝缘层。
第一绝缘层和第二绝缘层可以不与发光元件的第三半导体层叠置。
第三接触电极可以设置为与第一绝缘层和第二绝缘层直接接触。
本发明的另一实施例提供了一种显示装置，所述显示装置包括：第一电极；第二电极，与第一电极间隔开；第三电极，设置在第一电极与第二电极之间；发光元件，设置在第一电极与第二电极之间；第一接触电极，电接触第一电极和发光元件的一端；第二接触电极，电接触第二电极和发光元件的另一端；以及第三接触电极，设置在第一接触电极与第二接触电极之间。发光元件可以包括半导体芯以及围绕半导体芯的至少一部分的绝缘膜，并且第三接触电极通过穿过绝缘膜的接触孔电接触半导体芯。
半导体芯可以包括第一半导体层、第二半导体层以及设置在第一半导体层与第二半导体层之间的第三半导体层。
半导体芯的第三半导体层可以与第三电极叠置。
第三接触电极可以通过接触孔电接触半导体芯的第三半导体层。
第一接触电极可以电接触半导体芯的第一半导体层，并且第二接触电极可以电接触半导体芯的第二半导体层。
半导体芯的第一半导体层和半导体芯的第二半导体层可以掺杂有具有第一极性的第一掺杂剂，并且半导体芯的第三半导体层掺杂有具有第二极性的第二掺杂剂，第二极性与第一极性不同。
半导体芯还可以包括设置在第一半导体层与第三半导体层之间的第一活性层以及设置在第二半导体层与第三半导体层之间的第二活性层。
其它实施例的细节性包括在详细描述和附图中。
根据该实施例，由于显示装置包括NPN和/或PNP结的发光元件，因此可以防止由于存在的偏转对准引起的反向发光元件的未发光缺陷，从而改善材料效率。由于可以减少由于反向发光元件引起的发热和电阻，因此可以改善显示面板的寿命。
本发明的实施例的效果不受上面讨论的内容的限制，并且本领域普通技术人员可以利用本公开理解其它各种效果。
附图说明
图1和图2分别示出了根据实施例的发光元件的示意性透视图和示意性剖视图。
图3示出了根据另一实施例的发光元件的示意性透视图。
图4示出了根据另一实施例的发光元件的示意性剖视图。
图5示出了根据另一实施例的发光元件的示意性剖视图。
图6示出了根据实施例的显示装置的示意性平面图。
图7至图10分别示出了根据实施例的像素的示意性电路图。
图11示出了图6的像素的示例的示意性平面图。
图12示出了沿图11的线A-A’截取的示意性剖视图。
图13示出了根据另一实施例的像素的示意性剖视图。
图14示出了根据另一实施例的像素的示意性剖视图。
图15示出了根据另一实施例的像素的示意性剖视图。
具体实施方式
通过参照以下优选的实施例的详细描述和附图，可以更容易地理解本发明的优点和特征以及实现本发明的方法。然而，本发明不限于在下文中描述的示例性实施例，并且可以以许多不同的形式实施。
将理解的是，当元件或层被称为例如“在”另一(或另外的)元件或层“上”、“下方”、“之间”，“围绕”、“覆盖”另一(或另外的)元件或层或者与另一(或另外的)元件或层“叠置”时，它可以直接在另一(或另外的)元件或层上、下方、之间，围绕、覆盖另一(或另外的)元件或层或者与另一(另外的)元件或层叠置，或者也可以存在中间元件或层。在整个说明书中，同样的附图标记表示同样的构成元件。
尽管术语“第一”、“第二”等用来描述各种构成元件，但是这些构成元件不受这些术语的限制。这些术语仅用于将一个构成元件与另一构成元件区分开。因此，在本发明的技术精神内，下面描述的第一构成元件可以是第二构成元件。除非上下文另外清楚地指出，否则单数形式意图包括复数形式。
在说明书和权利要求中，出于其含义和解释的目的，短语“……中的至少一个(种/者)”意图包括“选自于……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为表示“A、B或者A和B”。
在下文中，将参照附图详细地描述实施例。
图1和图2分别示出了根据实施例的发光元件的示意性透视图和示意性剖视图。在图1和图2中，示出了圆柱形棒状发光元件LD，但是发光元件LD的类型和/或形状不限于此。
参照图1和图2，发光元件LD可以包括半导体芯NR和围绕半导体芯NR的绝缘膜INF。半导体芯NR可以包括第一半导体层S1、第二半导体层S2、第三半导体层S3、设置在第一半导体层S1与第三半导体层S3之间的第一活性层M1以及设置在第二半导体层S2与第三半导体层S3之间的第二活性层M2。例如，半导体芯NR可以形成为其中第一半导体层S1、第一活性层M1、第三半导体层S3、第二活性层M2和第二半导体层S2在一个方向上顺序堆叠的堆叠体。
在一些实施例中，发光元件LD可以是以棒形状制造的棒状发光二极管。这里，棒形状包括其长度大于其宽度的棒状形状或杆状形状，诸如圆柱形或多边形柱形，但是其剖面的形状不受限制。例如，发光元件LD的长度L可以大于其直径D(或其剖面的宽度)。
根据实施例，发光元件LD具有小至纳米级至微米级的尺寸，例如，直径D和/或长度L在约100nm至约10μm的范围内。然而，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据使用利用发光元件LD作为光源的发光器件的各种装置(例如，显示装置)的设计条件而不同地改变。
在一些实施例中，发光元件LD可以在一个方向上具有一个端部和另一端部。第一半导体层S1可以设置在发光元件LD的一个端部处，并且第二半导体层S2可以设置在另一端部处。
第一半导体层S1可以包括至少一种N型半导体材料。例如，第一半导体层S1可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种半导体材料，并且第一半导体层S1可以包括掺杂有第一导电掺杂剂(诸如Si、Ge和Sn)的N型半导体材料，但不必须限于此。
第二半导体层S2可以包括与第一半导体层S1相同类型的半导体材料。例如，第二半导体层S2可以包括至少一种N型半导体材料。例如，第二半导体层S2可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种半导体材料，并且第二半导体层S2可以包括掺杂有第一导电掺杂剂(诸如Si、Ge和Sn)的N型半导体材料，但不必须限于此。
第三半导体层S3可以设置在第一半导体层S1与第二半导体层S2之间。第三半导体层S3可以包括与第一半导体层S1和/或第二半导体层S2不同类型的半导体材料。例如，第三半导体层S3可以包括至少一种P型半导体材料。例如，第三半导体层S3可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有第二导电掺杂剂(诸如Mg)的P型半导体材料。然而，包括在第三半导体层S3中的材料不限于此，并且第三半导体层S3可以由各种材料制成。例如，发光元件LD可以是NPN结发光元件。
第一活性层M1可以设置在第一半导体层S1与第三半导体层S3之间，并且第二活性层M2可以设置在第二半导体层S2与第三半导体层S3之间。活性层M1和M2可以形成为具有单个或多个量子阱结构。在实施例中，掺杂有导电掺杂剂的覆层(未示出)可以形成在活性层M1和M2的上部和/或下部中。例如，覆层可以由AlGaN或InAlGaN形成。在一些实施例中，可以使用诸如AlGaN或AlInGaN的材料来形成活性层M1和M2，并且各种材料可以形成活性层M1和M2。
在将阈值电压或更高的电压施加到发光元件LD的两端的情况下，发光元件LD发光，同时电子-空穴对在活性层M1和M2中结合。通过利用该原理来控制发光元件LD的发光，除了显示装置的像素之外，发光元件LD还可以用作各种发光器件的光源。
在一些实施例中，发光元件LD还可以包括设置在其表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上，以至少围绕活性层M1和M2的外周表面，并且还可以围绕第一半导体层至第三半导体层S1、S2和S3的一个区域。
然而，在一些实施例中，绝缘膜INF可以使发光元件LD的两个端部暴露。例如，绝缘膜INF不覆盖在发光元件LD的在纵向方向上的两端处设置的第一半导体层S1和第二半导体层S2中的每个的一端(例如，圆柱体的两个平面(例如，上表面和下表面))，而可以使其暴露。在一些实施例中，绝缘膜INF可以使发光元件LD的两个端部以及半导体层S1和S2的与两个端部相邻的侧部暴露。绝缘膜INF可以包括部分地使第三半导体层S3暴露的接触孔(图12的CH)，以用于在发光元件LD对准之后与第三半导体层S3连接，并且下面将参照图12描述其详细描述。
在一些实施例中，绝缘膜INF可以包括二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)和二氧化钛(TiO2)中的至少一种绝缘材料，但不限于此。
在实施例中，除了半导体芯NR和/或绝缘膜INF之外，发光元件LD还可以包括附加构成元件。例如，发光元件LD可以另外包括设置在半导体芯NR的一侧上的磷光体层、活性层、半导体材料和/或电极层中的一个或更多个。
图3示出了根据另一实施例的发光元件的示意性透视图。在图3中，为了便于描述，省略绝缘膜INF的一部分。
参照图3，发光元件LD还可以包括设置在第一半导体层S1上的电极层LDE。
电极层LDE可以是电连接到第一半导体层S1的欧姆接触电极，但不限于此。在一些实施例中，电极层LDE可以是肖特基接触电极(Schottky contact electrode)。电极层LDE可以包括金属或金属氧化物，并且例如Cr、Ti、Al、Au、Ni、ITO、IZO、ITZO及其氧化物或其合金可以单独使用或组合使用。电极层LDE可以是基本透明的或透反射的。因此，由发光元件LD的活性层M1和M2产生的光可以透射通过电极层LDE，并且可以发射到发光元件LD的外部。
尽管未单独示出，但是在另一实施例中，发光元件LD还可以包括设置在第三半导体层S3上的电极层。
图4示出了根据另一实施例的发光元件的示意性剖视图。
参照图4，绝缘膜INF’可以在与电极层LDE相邻的角区域中具有弯曲形状。根据实施例，当制造发光元件LD时，可以通过蚀刻来形成弯曲形状。尽管未单独示出，但是即使在具有还包括设置在第三半导体层S3上的电极层的结构的另一实施例的发光元件中，绝缘膜INF’也可以在与电极层相邻的区域中具有弯曲形状。
图5示出了根据另一实施例的发光元件的示意性剖视图。
参照图5，第一半导体层S1可以包括至少一种P型半导体材料。例如，第一半导体层S1可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有第二导电掺杂剂(诸如Mg)的P型半导体材料。然而，包括在第一半导体层S1中的材料不限于此，并且第一半导体层S1可以由各种材料制成。
第二半导体层S2可以包括与第一半导体层S1相同类型的半导体材料。例如，第二半导体层S2可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有第二导电掺杂剂(诸如Mg)的P型半导体材料。
第三半导体层S3可以包括与第一半导体层S1和/或第二半导体层S2不同类型的半导体材料。例如，第三半导体层S3可以包括至少一种N型半导体材料。例如，第三半导体层S3可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种半导体材料，并且第三半导体层S3可以包括掺杂有第一导电掺杂剂(诸如Si、Ge和Sn)的N型半导体材料。例如，发光元件LD可以是PNP结发光元件。
此外，已经参照例如图2描述了活性层M1和M2以及绝缘膜INF，因此省略重复内容。
将描述以下实施例作为应用图1和图2中所示的发光元件LD的示例，但是本领域技术人员会能够将包括图3至图5中所示的发光元件LD的各种类型的发光元件应用于实施例。
图6示出了根据实施例的显示装置的平面图。
图6示出了显示装置，该显示装置(具体地，设置在显示装置中的显示面板PNL)是可以使用上述发光元件LD作为光源的装置的示例。
参照图6，显示面板PNL可以包括基底SUB和设置在基底SUB上的像素PXL(或子像素)。具体地，显示面板PNL和基底SUB可以包括其中显示图像的显示区域DA以及除显示区域DA之外的非显示区域NDA。
基底SUB可以是刚性基底或柔性基底，并且其材料或物理性质没有特别限制。例如，基底SUB可以是由玻璃或钢化玻璃制成的刚性基底，或者是由塑料或金属制成的薄膜制成的柔性基底。基底SUB可以是透明基底，但不限于此。例如，基底SUB可以是半透明基底、不透明基底或反射基底。
显示面板PNL和基底SUB可以包括用于显示屏幕的显示区域DA和非显示区域NDA。非显示区域NDA可以设置为围绕显示区域DA，但不限于此。显示区域DA可以包括像素PXL。像素PXL可以包括由扫描信号和数据信号驱动的至少一个发光元件LD，例如，根据图1至图5的实施例中的一个的至少一个发光二极管。发光二极管可以形成像素PXL的光源。
图6示出了其中像素PXL以条形式布置在显示区域DA中的实施例，但是本发明不限于此，并且像素PXL可以以当前已知的各种像素布置来布置。
像素PXL可以电连接到扫描线和数据线，并且还可以电连接到高电位电力线和低电位电力线。像素PXL可以响应于通过扫描线传输的扫描信号而发射具有与通过数据线传输的数据信号对应的亮度的光。
图7至图10分别示出了根据实施例的像素的电路图。
例如，图7至图10示出了可以应用于有源显示装置的像素PXL的不同实施例。然而，可以应用实施例的像素PXL和显示装置的类型不限于此。在一些实施例中，图7至图10中所示的每个像素PXL可以是设置在图6的显示面板PNL中的像素PXL中的一个，并且像素PXL可以基本包括相同的像素结构或像素电路。
首先，参照图7，根据实施例的像素PXL可以包括用于产生具有与数据信号对应的亮度的光的发光单元LSU以及用于驱动发光单元LSU的像素电路PXC。
在一些实施例中，发光单元LSU可以包括电连接在第一电源VDD与第二电源VSS之间的发光元件LD。例如，发光单元LSU可以包括经由像素电路PXC和第一电力线PL1电连接到第一电源VDD的第一像素电极ET1、通过第二电力线PL2电连接到第二电源VSS的第二像素电极ET2以及在第一像素电极ET1和第二像素电极ET2之间在同一方向上彼此并联电连接的发光元件LD。在实施例中，第一像素电极ET1可以是阳极电极，并且第二像素电极ET2可以是阴极电极。
在一些实施例中，每个发光元件LD可以包括通过第一像素电极ET1电连接到第一电源VDD的P型端部以及通过第二像素电极ET2电连接到第二电源VSS的N型端部。例如，发光元件LD可以在第一像素电极ET1与第二像素电极ET2之间在正向方向上并联电连接。如上所述，在第一电源VDD与第二电源VSS之间在正向方向上电连接的相应的发光元件LD可以形成相应的有效光源，并且这些有效光源可以组合以形成像素PXL的发光单元LSU。
在一些实施例中，第一电源VDD和第二电源VSS可以具有不同的电位，使得发光元件LD可以发光。例如，第一电源VDD可以被设定为高电位电源，并且第二电源VSS可以被设定为低电位电源。在这种情况下，至少在像素PXL的发光时段期间，第一电源VDD与第二电源VSS之间的电位差可以被设定为等于或高于发光元件LD的阈值电压。
在一些实施例中，形成每个发光单元LSU的发光元件LD的P型端部可以通过发光单元LSU的一个电极(例如，每个像素PXL的第一像素电极ET1)共同电连接到像素电路PXC，并且可以通过像素电路PXC和第一电力线PL1电连接到第一电源VDD。发光元件LD的N型端部可以通过发光单元LSU的另一电极(例如，每个像素PXL的第二像素电极ET2)和第二电力线PL2共同电连接到第二电源VSS。
发光单元LSU的发光元件LD可以发射具有与通过对应的像素电路PXC供应的驱动电流对应的亮度的光。例如，在每个帧时段期间，像素电路PXC可以将与对应的帧数据的灰度值对应的驱动电流供应到发光单元LSU。供应到发光单元LSU的驱动电流可以被分配，从而在在正向方向上电连接的发光元件LD中流动。因此，当每个发光元件LD发射具有与在其中流动的电流对应的亮度的光时，发光单元LSU可以发射具有与驱动电流对应的亮度的光。
像素电路PXC可以电连接到对应的像素PXL的扫描线Si和数据线Dj。例如，在像素PXL设置在显示区域DA的第i行(i是自然数)和第j列(j是自然数)的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si和第j数据线Dj。在一些实施例中，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管T1(也称为“驱动晶体管”)连接在第一电源VDD与发光单元LSU之间。第一晶体管T1的栅电极电连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制供应到发光单元LSU的驱动电流。
第二晶体管T2(也称为“开关晶体管”)连接在数据线Dj与第一节点N1之间。第二晶体管T2的栅电极电连接到扫描线Si。在从扫描线Si供应栅极导通电压(例如，低电平电压)的扫描信号的情况下，第二晶体管T2导通，以将数据线Dj和第一节点N1电连接。
对于每个帧时段，对应的帧的数据信号供应到数据线Dj，并且数据信号经由第二晶体管T2传输到第一节点N1。因此，与数据信号对应的电压充入在存储电容器Cst中。
存储电容器Cst的一个电极电连接到第一电源VDD，并且存储电容器Cst的另一电极电连接到第一节点N1。在每个帧时段期间，存储电容器Cst充入与供应到第一节点N1的数据信号对应的电压。
图7示出了包括在像素电路PXC中的晶体管，例如，作为P型晶体管的第一晶体管T1和第二晶体管T2，但是本发明不限于此。例如，第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
例如，如图8中所示，第一晶体管T1和第二晶体管T2两者可以为N型晶体管。在这种情况下，用于将针对每个帧时段供应到数据线Dj的数据信号写入像素PXL的扫描信号的栅极导通电压可以是高电平电压(也称为“栅极高电压”)。类似地，用于使第一晶体管T1导通的数据信号的电压可以是具有与图7的实施例相反的电平的电压。例如，在图8的实施例中，随着将要呈现的灰度值增加，可以供应更高电压的数据信号。
在实施例中，可以改变像素电路PXC和发光单元LSU的相互连接位置。例如，如图8中所示，在包括在像素电路PXC中的第一晶体管T1和第二晶体管T2两者是N型晶体管的情况下，像素电路PXC可以电连接在发光单元LSU与第二电源VSS之间，存储电容器Cst可以电连接在第一节点N1与第二电源VSS之间。然而，本发明不限于此。例如，在另一实施例中，即使像素电路PXC由N型晶体管形成，像素电路PXC也可以电连接在第一电源VDD与发光单元LSU之间，并且存储电容器Cst可以电连接在第一节点N1与第一电源VDD之间。
除了一些电路元件的连接位置和控制信号(例如，扫描信号和数据信号)的电压电平根据晶体管的类型而改变之外，图8中所示的像素PXL的结构和操作与图7中的像素PXL的结构和操作基本相似。因此，将省略对图8的像素PXL的详细描述。
像素电路PXC的结构不限于图7和图8中所示的实施例。例如，像素电路PXC可以被构造为具有当前已知的各种结构和/或驱动方法的像素电路。例如，像素电路PXC可以如图9中所示的实施例中那样构造。
参照图9，除了对应的水平行的扫描线Si之外，像素电路PXC还可以电连接到至少一条其它扫描线(或控制线)。例如，设置在显示区域DA的第i行中的像素PXL的像素电路PXC还可以电连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施例中，除了第一电源VDD和第二电源VSS之外，像素电路PXC还可以电连接到第三电源。例如，像素电路PXC还可以电连接到初始化电源Vint。在一些实施例中，像素电路PXC可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1连接在第一电源VDD与发光单元LSU之间。例如，第一晶体管T1的一个电极(例如，源电极)可以通过第五晶体管T5和第一电力线PL1电连接到第一电源VDD，并且第一晶体管T1的另一电极(例如，漏电极)可以通过第六晶体管T6电连接到发光单元LSU的一个电极(例如，对应的像素PXL的第一像素电极ET1)。第一晶体管T1的栅电极电连接到第一节点N1。第一晶体管T1响应于第一节点N1的电压来控制供应到发光单元LSU的驱动电流。
第二晶体管T2连接在数据线Dj与第一晶体管T1的一个电极之间。第二晶体管T2的栅电极电连接到对应的扫描线Si。在从扫描线Si供应栅极导通电压的扫描信号的情况下，第二晶体管T2导通以将数据线Dj电连接到第一晶体管T1的一个电极。因此，在第二晶体管T2导通的情况下，从数据线Dj供应的数据信号传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的另一电极与第一节点N1之间。第三晶体管T3的栅电极电连接到对应的扫描线Si。在从扫描线Si供应栅极导通电压的扫描信号的情况下，第三晶体管T3导通，从而将第一晶体管T1以二极管的形式电连接。
第四晶体管T4连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极电连接到前一扫描线，例如，第i-1扫描线Si-1。在栅极导通电压的扫描信号供应到第i-1扫描线Si-1的情况下，第四晶体管T4导通以将初始化电源Vint的电压传输到第一节点N1。在一些实施例中，在第一晶体管T1是P型晶体管的情况下，用于使第一晶体管T1的栅极电压初始化的初始化电源Vint的电压可以等于或小于数据信号的最小电压。
第五晶体管T5连接在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极电连接到对应的发射控制线，例如，第i发射控制线Ei。在栅极截止电压(例如，高电平电压)的发射控制信号供应到发射控制线Ei的情况下，第五晶体管T5截止，并且在其它情况下第五晶体管T5可以导通。
第六晶体管T6连接在第一晶体管T1与第二节点N2之间，第二节点N2电连接到发光单元LSU。第六晶体管T6的栅电极电连接到对应的发射控制线，例如，第i发射控制线Ei。在具有栅极截止电压的发射控制信号供应到发射控制线Ei的情况下，第六晶体管T6截止，并且在其它情况下导通。
第七晶体管T7连接在第二节点N2与初始化电源Vint之间，第二节点N2电连接到发光单元LSU的一个电极(例如，对应的像素PXL的第一像素电极ET1)。第七晶体管T7的栅电极电连接到下一级(下一水平像素列)的扫描线中的一条，例如，第i+1扫描线Si+1。在栅极导通电压的扫描信号被供应到第i+1扫描线Si+1的情况下，第七晶体管T7导通，以将初始化电源Vint的电压供应到发光单元LSU的一个电极。因此，在其中初始化电源Vint的电压被传输到发光单元LSU的每个初始化时段期间，发光单元LSU的一个电极的电压被初始化。用于控制第七晶体管T7的操作的控制信号可以不同地改变。例如，在另一实施例中，第七晶体管T7的栅电极可以电连接到对应的水平行的扫描线，例如，第i扫描线Si。在这种情况下，在栅极导通电压的扫描信号被供应到第i扫描线Si的情况下，第七晶体管T7可以导通，以将初始化电源Vint的电压供应到发光单元LSU的一个电极。
存储电容器Cst电连接在第一电源VDD与第一节点N1之间。存储电容器Cst存储在每个帧时段中供应到第一节点N1的数据信号和与第一晶体管T1的阈值电压对应的电压。
图9示出了包括在像素电路PXC中的晶体管，例如，作为P型晶体管的第一晶体管T1至第七晶体管T7，但是本发明不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以是N型晶体管。
图7至图9示出了其中形成每个发光单元LSU的有效光源(例如，发光元件LD)全部并联电连接的实施例，但是本发明不限于此。例如，在另一实施例中，如图10所示，每个像素PXL的发光单元LSU可以被构造为包括串联连接结构。在描述图10的实施例时，将省略对与图7至图9的实施例类似或相同的构造(例如，像素电路PXC)的详细描述。
参照图10，发光单元LSU可以包括彼此串联电连接的至少两个发光元件。例如，发光单元LSU可以包括第一发光元件LD1、第二发光元件LD2和第三发光元件LD3，第一发光元件LD1、第二发光元件LD2和第三发光元件LD3在第一电源VDD与第二电源VSS之间在正向方向上串联电连接以形成相应的有效光源。第一发光元件LD1的P型端部可以通过发光单元LSU的第一像素电极ET1等电连接到第一电源VDD，并且第一发光元件LD1的N型端部可以通过第一中间电极IET1电连接到第二发光元件LD2的P型端部。第二发光元件LD2的P型端部可以电连接到第一发光元件LD1的N型端部，并且第二发光元件LD2的N型端部可以通过第二中间电极IET2电连接到第三发光元件LD3的P型端部。第三发光元件LD3的P型端部可以电连接到第二发光元件LD2的N型端部，并且第三发光元件LD3的N型端部可以通过发光单元LSU的第二像素电极ET2和第二电力线PL2电连接到第二电源VSS。以上述方式，第一发光元件至第三发光元件LD1、LD2和LD3可以顺序地且串联电连接在发光单元LSU的第一像素电极ET1与第二像素电极ET2之间。图10示出了其中发光元件LD以三级串联结构电连接的实施例，但是本发明不限于此。例如，在另一实施例中，两个发光元件LD可以以两级串联结构电连接，或者四个或更多个发光元件LD可以以四级或更多级串联结构电连接。
图11示出了图6的像素的示例的平面图。
参照图11，像素PXL可以包括堤(或分隔壁)BANK，并且像素PXL的发光区域可以由堤BANK限定。
像素PXL可以包括第一电极ELT1、第二电极ELT2和第三电极ELT3。第一电极ELT1、第二电极ELT2和第三电极ELT3中的每个可以对应于参照图7至图10描述的第一像素电极ET1和/或第二像素电极ET2中的一个。
第一电极ELT1、第二电极ELT2和第三电极ELT3中的每个可以在第二方向(Y轴方向)上延伸，并且它们可以在第一方向(X轴方向)上彼此间隔开地设置。在平面图中，第三电极ELT3可以设置在第一电极ELT1与第二电极ELT2之间。然而，本发明不限于此，并且第一电极ELT1、第二电极ELT2和第三电极ELT3的形状和/或相互布置关系可以不同地改变。
第一电极ELT1和/或第二电极ELT2可以电连接到参照例如图7描述的第二电源VSS(或第二电力线PL2)，并且第三电极ELT3可以电连接到参照例如图9描述的第一晶体管T1。
在一些实施例中，第一电极至第三电极ELT1、ELT2和ELT3中的每个可以具有单层或多层结构。例如，第一电极至第三电极ELT1、ELT2和ELT3可以具有包括反射电极和导电盖层的多层结构。反射电极可以具有单层或多层结构。作为示例，反射电极可以包括至少一个反射导电层，并且可以可选地进一步包括设置在反射导电层上方和/或下方的至少一个透明导电层。
在一些实施例中，像素PXL可以包括与第一电极ELT1叠置的第一堤图案PW1以及与第二电极ELT2叠置的第二堤图案PW2。
第一堤图案PW1和第二堤图案PW2可以彼此间隔开地设置，并且可以分别在上方向上(例如，在第三方向(Z轴方向)上)使第一电极ELT1和第二电极ELT2的一个区域突出。例如，第一电极ELT1可以设置在第一堤图案PW1上并且可以通过第一堤图案PW1在第三方向(Z轴方向)上突出，并且第二电极ELT2可以设置在第二堤图案PW2上并且可以通过第二堤图案PW2在第三方向(Z轴方向)上突出。
发光元件LD可以设置在像素PXL的堤BANK中。发光元件LD可以设置在第一电极ELT1与第二电极ELT2之间。发光元件LD的第一半导体层S1可以面对第一电极ELT1；发光元件LD的第二半导体层S2可以面对第二电极ELT2；并且发光元件LD的第三半导体层S3可以与第三电极ELT3叠置。
在一些实施例中，发光元件LD可以以分散在预定溶液中的形式来制备，并且可以通过喷墨印刷方法或狭缝涂覆方法来供应。例如，发光元件LD可以与挥发性溶剂混合并被供应。在这种情况下，在预定电压施加到第一电极至第三电极ELT1、ELT2和ELT3之间的情况下，在第一电极至第三电极ELT1、ELT2和ELT3之间形成电场，并且发光元件LD在第一电极ELT1与第二电极ELT2之间自对准。如上所述，在使用NPN和/或PNP结的发光元件LD的情况下，由于发光元件LD的两端包括相同类型的半导体层，因此可以防止由于偏转对准引起的未发光缺陷。例如，可以防止由于存在的偏转对准引起的反向发光元件的未发光缺陷，从而提高材料效率。下面将描述其详细描述。在布置发光元件LD之后，通过挥发溶剂或以另一种方式消除溶剂，发光元件LD可以稳定地设置在第一电极ELT1与第二电极ELT2之间。
像素PXL可以包括第一接触电极CE1、第二接触电极CE2和第三接触电极CE3。第一接触电极CE1、第二接触电极CE2和第三接触电极CE3中的每个可以在第二方向(Y轴方向)上延伸，并且它们可以在第一方向(X轴方向)上彼此间隔开地设置。在平面图中，第三接触电极CE3可以设置在第一接触电极CE1与第二接触电极CE2之间。然而，本发明不限于此，并且第一接触电极至第三接触电极CE1、CE2和CE3的形状和/或相互布置关系可以不同地改变。
第一接触电极CE1可以形成在发光元件LD的第一半导体层S1的至少一个区域和对应的第一电极ELT1上，以将发光元件LD的第一半导体层S1物理和/或电连接到第一电极ELT1。
第二接触电极CE2可以形成在发光元件LD的第二半导体层S2的至少一个区域和对应的第二电极ELT2上，并且可以将发光元件LD的第二半导体层S2物理地和/或电连接到第二电极ELT2。
第三接触电极CE3可以形成在发光元件LD的第三半导体层S3的至少一个区域和对应的第三电极ELT3上，并且可以将发光元件LD的第三半导体层S3物理地和/或电连接到第三电极ELT3。
图12示出了沿图11的线A-A’截取的剖视图。
参照图12，根据实施例的像素PXL和包括像素PXL的显示装置包括顺序地设置在基底SUB的一个表面上的电路元件层PCL和显示元件层DPL。
电路元件层PCL可以包括电连接到每个像素PXL的发光元件LD的至少一个电路元件。例如，电路元件层PCL可以包括每个像素电路PXC中包括的晶体管T和存储电容器Cst。电路元件层PCL还可以包括电连接到每个像素电路PXC和/或发光单元LSU的至少一条电力线和/或信号线。
为了便于描述，在图12中，将仅代表性地示出布置在电路元件层PCL中的电路元件的一个晶体管T和布线。然而，根据实施例，电路元件层PCL的平面/剖面结构可以不同地改变，并且每个晶体管T的位置和剖面结构可以不同地改变。
电路元件层PCL可以包括绝缘层。例如，电路元件层PCL可以包括顺序堆叠在基底SUB的一个表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和/或钝化层PSV。在一些实施例中，电路元件层PCL还可以包括设置在晶体管T下方的至少一个光阻挡图案(未示出)等。
缓冲层BFL可以防止杂质扩散到每个电路元件中。缓冲层BFL可以形成为单层，或者可以形成为至少两层或更多层的多层。在缓冲层BFL设置为多层的情况下，缓冲层BFL中的每层可以由相同的材料或不同的材料制成。诸如晶体管T和存储电容器Cst的各种电路元件以及电连接到电路元件的各种布线可以设置在缓冲层BFL上。在一些实施例中，可以省略缓冲层BFL，并且在这种情况下，至少一个电路元件和/或至少一条布线可以与基底SUB的一个表面直接接触和/或直接设置在基底SUB的一个表面上。
每个晶体管T包括半导体层SCL(也称为“半导体图案”或“有源层”)、栅电极GE、第一晶体管电极TE1和第二晶体管电极TE2。图12示出了其中每个晶体管T包括与半导体层SCL分开形成的第一晶体管电极TE1和第二晶体管电极TE2的实施例，但是本发明不限于此。例如，第一晶体管电极TE1和第二晶体管电极TE2可以与相应的半导体层SCL集成。
半导体层SCL可以设置在缓冲层BFL上。例如，半导体层SCL可以设置在其上形成有缓冲层BFL的基底SUB与栅极绝缘层GI之间。半导体层SCL可以包括电接触相应的第一晶体管电极TE1的第一区域、电接触相应的第二晶体管电极TE2的第二区域以及设置在第一区域与第二区域之间的沟道区。在一些实施例中，第一区域和第二区域中的一个可以是源区，并且其中的另一个可以是漏区。
在一些实施例中，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。半导体层SCL的沟道区可以是作为未掺杂杂质的半导体图案的本征半导体，并且半导体层SCL的第一区域和第二区域中的每个可以是掺杂有预定杂质的半导体图案。
在实施例中，形成每个像素电路PXC的晶体管T的半导体层SCL可以由基本相同或相似的材料制成。例如，晶体管T的半导体层SCL可以由多晶硅、非晶硅和氧化物半导体中的一种材料制成。在另一实施例中，一些晶体管T和其它晶体管T可以包括由不同材料制成的半导体层SCL。例如，一些晶体管T的半导体层SCL可以由多晶硅或非晶硅制成，并且其它晶体管T的半导体层SCL可以由氧化物半导体制成。
栅极绝缘层GI可以设置在半导体层SCL上。例如，栅极绝缘层GI可以设置在半导体层SCL和栅电极GE之间。栅极绝缘层GI可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。
栅电极GE可以设置在栅极绝缘层GI上。例如，栅电极GE可以设置为与半导体层SCL叠置，且栅极绝缘层GI置于栅电极GE与半导体层SCL之间。在图12中，示出了顶栅结构晶体管T，但是在另一实施例中，晶体管T可以具有底栅结构。在这种情况下，栅电极GE可以设置在半导体层SCL下方以与半导体层SCL叠置。
层间绝缘层ILD可以设置在栅电极GE上。例如，层间绝缘层ILD可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。层间绝缘层ILD可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在相应的半导体层SCL上，并且至少一个层间绝缘层ILD设置在第一晶体管电极TE1和第二晶体管电极TE2与相应的半导体层SCL之间。例如，第一晶体管电极TE1和第二晶体管电极TE2可以设置在半导体层SCL的不同端部上，并且栅极绝缘层GI和层间绝缘层ILD设置在第一晶体管电极TE1和第二晶体管电极TE2与半导体层SCL的不同端部之间。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到相应的半导体层SCL。例如，第一晶体管电极TE1和第二晶体管电极TE2可以通过穿过栅极绝缘层GI和层间绝缘层ILD的相应的接触孔电连接到半导体层SCL的第一区域和第二区域。在一些实施例中，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，并且其中的另一个可以是漏电极。
钝化层PSV可以设置在包括晶体管T和/或布线的电路元件上。钝化层PSV可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，钝化层PSV包括至少一个有机绝缘层，并且可以使电路元件层PCL的表面基本平坦化。显示元件层DPL可以设置在钝化层PSV上。
显示元件层DPL可以设置在电路元件层PCL上。
显示元件层DPL可以包括每个像素PXL的发光单元LSU。例如，显示元件层DPL可以包括顺序地设置和/或形成在电路元件层PCL上的第一堤图案PW1和第二堤图案PW2、第一电极至第三电极ELT1、ELT2和ELT3以及第一接触电极至第三接触电极CE1、CE2和CE3，第一接触电极至第三接触电极CE1、CE2和CE3用于在第一电极至第三电极ELT1、ELT2和ELT3之间更稳定地电连接发光元件LD。
第一堤图案PW1和第二堤图案PW2可以设置为在每个像素PXL的发光区域中彼此间隔开。第一堤图案PW1和第二堤图案PW2可以在基底SUB的其上形成有电路元件层PCL的一个表面上在第三方向(Z轴方向)上突出。
在一些实施例中，第一堤图案PW1和第二堤图案PW2可以在发光元件LD的至少一部分周围设置，以面对与其相邻的发光元件LD的一端或另一端。第一堤图案PW1和第二堤图案PW2可以包括绝缘材料，该绝缘材料包括至少一种无机材料和/或有机材料。例如，第一堤图案PW1和第二堤图案PW2可以包括至少一层无机膜，除了氮化硅(SiNx)或氧化硅(SiOx)之外，该无机膜还包括目前已知的各种无机绝缘材料。作为另一示例，第一堤图案PW1和第二堤图案PW2可以包括包含目前已知的各种类型的有机绝缘材料的至少一层有机膜和/或光致抗蚀剂膜，或者包括包含有机/无机材料的组合的单层或多层绝缘体。
在实施例中，第一堤图案PW1和第二堤图案PW2可以用作反射构件。例如，第一堤图案PW1和第二堤图案PW2可以与设置在其上的第一电极ELT1和第二电极ELT2一起沿期望的方向引导从每个发光元件LD发射的光，以用作改善像素PXL的光效率的反射构件。
发光单元LSU的第一电极ELT1和第二电极ELT2可以分别设置在第一堤图案PW1和第二堤图案PW2上，并且第三电极ELT3可以设置在第一电极ELT1与第二电极ELT2之间。第三电极ELT3可以与电路元件层PCL直接接触和/或直接设置在电路元件层PCL上。第一电极ELT1和第二电极ELT2可以在第三方向(Z轴方向)上突出，同时具有与设置在下方的第一堤图案PW1和第二堤图案PW2对应的倾斜或弯曲表面。
第一电极至第三电极ELT1、ELT2和ELT3可以由相同的导电层形成。例如，第一电极至第三电极ELT1、ELT2和ELT3可以由第一导电层CL1形成。例如，第一导电层CL1可以包括：各种金属材料中的至少一种金属，所述各种金属材料包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)和铜(Cu)或者包含它们的合金；导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锑锌(AZO)、氧化铟锡锌(ITZO)或氧化锡(SnO2)；以及导电聚合物之中的至少一种导电材料，诸如PEDOT，但不限于此。第一导电层CL1可以形成为单层或多层。例如，第一导电层CL1可以包括至少一个反射电极层。第一导电层CL1可以选择性地包括设置在反射电极层的上部和/或下部处的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的上部的至少一个导电盖层中的至少一个。
第一绝缘层INS1可以设置在第一电极至第三电极ELT1、ELT2和ELT3的一个区域上。例如，第一绝缘层INS1可以形成为覆盖第一电极至第三电极ELT1、ELT2和ELT3的一个区域，并且可以包括使第一电极至第三电极ELT1、ELT2和ELT3的另一区域暴露的开口。在一些实施例中，可省略第一绝缘层INS1。下面将描述的第一接触电极CE1和第二接触电极CE2可以通过第一绝缘层INS1的开口电接触第一电极ELT1和第二电极ELT2。第一绝缘层INS1可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。
发光元件LD可以设置和布置在其中形成有第一绝缘层INS1的每个像素区域中，具体地，在每个像素PXL的发光区域中。例如，发光元件LD可以通过喷墨方法、狭缝涂覆方法或各种其它方法设置在每个像素PXL的发光区域中，并且发光元件LD可以通过对准信号(或对准电压)来对准。例如，它们可以在第一方向(X轴方向)上对准，使得发光元件LD的第一半导体层S1可以与第一电极ELT1相邻，发光元件LD的第二半导体层S2可以与第二电极ELT2相邻，并且发光元件LD的第三半导体层S3可以与第三电极ELT3叠置。如上所述，在使用NPN和/或PNP结的发光元件LD的情况下，由于发光元件LD的两端包括相同类型的半导体层，因此可以防止由于偏转对准引起的未发光缺陷。例如，可以防止由于存在的偏转对准引起的反向发光元件的未发光缺陷，从而改善材料效率。
在使发光元件LD对准之后，可以部分地去除发光元件LD的绝缘膜INF的与第三半导体层S3叠置的一个区域。因此，绝缘膜INF可以包括使第三半导体层S3的一个表面暴露的接触孔CH。下面将描述的第三接触电极CE3可以通过绝缘膜INF的接触孔CH电连接到第三半导体层S3。
第一接触电极CE1和第二接触电极CE2可以设置在第一电极ELT1和第二电极ELT2以及发光元件LD上。发光元件LD的一端和另一端可以被第一接触电极CE1和第二接触电极CE2覆盖。例如，第一接触电极CE1可以电接触发光元件LD的第一半导体层S1，并且可以通过第一绝缘层INS1的开口电接触第一电极ELT1。例如，第一接触电极CE1可以用于将第一电极ELT1和发光元件LD的第一半导体层S1电连接。第二接触电极CE2可以电接触发光元件LD的第二半导体层S2，并且可以通过第一绝缘层INS1的开口电接触第二电极ELT2。例如，第二接触电极CE2可以用于将第二电极ELT2和发光元件LD的第二半导体层S2电连接。
第一接触电极CE1和第二接触电极CE2可以由相同的导电层形成。例如，第一接触电极CE1和第二接触电极CE2可以同时形成在同一层上。因此，可以使像素PXL和具有像素PXL的显示装置的制造工艺简化。具体地，第一接触电极CE1和第二接触电极CE2可以由第二导电层CL2形成。第二导电层CL2可以包括各种透明导电材料。例如，除了ITO、IZO和ITZO之外，第二导电层CL2还可以包括各种透明导电材料中的至少一种，并且可以被实现为基本透明或透反射的，以满足预定的透光率。因此，从发光元件LD的一端和另一端发射的光可以透射通过第一接触电极CE1和第二接触电极CE2，以发射到显示装置的外部。
第二绝缘层INS2可以设置在第一接触电极CE1和第二接触电极CE2上。第二绝缘层INS2可以用于使第一接触电极CE1和第二接触电极CE2与第三接触电极CE3绝缘。第二绝缘层INS2覆盖第一接触电极CE1和第二接触电极CE2，但是可以包括与发光元件LD的第三半导体层S3叠置的开口。下面将描述的第三接触电极CE3可以通过第二绝缘层INS2的开口电连接到第三半导体层S3。第二绝缘层INS2可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。
第三接触电极CE3可以设置在第二绝缘层INS2上。第三接触电极CE3可以设置在第二绝缘层INS2的开口中。第三接触电极CE3可以设置为与发光元件LD的第三半导体层S3叠置。第三接触电极CE3可以通过绝缘膜INF的接触孔CH电接触第三半导体层S3。
第三接触电极CE3可以由与第一接触电极CE1和第二接触电极CE2不同的导电层制成。例如，第三接触电极CE3可以由第三导电层CL3制成。第三导电层CL3可以包括各种透明导电材料。例如，除了ITO、IZO和ITZO之外，第三导电层CL3还可以包括各种透明导电材料中的至少一种，并且可以被实现为基本透明或透反射的，以满足预定的透光率。第三导电层CL3和第二导电层CL2可以由相同的材料制成，但不限于此。
外覆层OC可以设置在第三接触电极CE3上。外覆层OC可以覆盖第一导电层至第三导电层CL1、CL2和CL3以及设置在下方的发光元件LD。外覆层OC可以减少由设置在下方的各种构造引起的台阶。外覆层OC可以包括由无机材料制成的无机绝缘膜或者由有机材料制成的有机绝缘膜。外覆层OC可以形成为单层，但不限于此，并且可以形成为包括有机绝缘膜和无机绝缘膜的多层。
根据上述实施例，由于显示装置包括NPN和/或PNP结的发光元件LD，因此可以防止由于存在的偏转对准引起的反向发光元件的未发光缺陷，从而改善材料效率。由于可以减少由于反向发光元件引起的发热和电阻，因此可以改善显示面板PNL的寿命。
在下文中，将描述根据本发明的另一实施例的显示装置。在下面的实施例中，与上述元件相同的元件将用相同的附图标记表示，并且将省略或简化冗余的描述。
图13示出了根据另一实施例的像素的示意性剖视图。
参照图13，根据本实施例的像素PXL与图1至图12的实施例的不同之处至少在于第一接触电极CE1和第二接触电极CE2由不同的导电层形成。
具体地，第一接触电极CE1和第二接触电极CE2可以被分成组，并且对于每组，顺序地形成在基底SUB的表面上的不同层上。例如，第一接触电极CE1可以由第二导电层CL2形成，并且第二接触电极CE2可以由第三导电层CL3形成。第二绝缘层INS2可以设置在第二导电层CL2(或第一接触电极CE1)上，并且第三绝缘层INS3可以设置在第三导电层CL3(或第二接触电极CE2)上。在形成第二导电层CL2之后，可以形成第二绝缘层INS2，并且在形成第三导电层CL3之后，可以顺序地形成第三绝缘层INS3。第二绝缘层INS2和第三绝缘层INS3可以分别覆盖第二导电层CL2(或第一接触电极CE1)和第三导电层CL3(或第二接触电极CE2)，并且可以彼此间隔开。例如，第二绝缘层INS2和第三绝缘层INS3可以彼此间隔开，并且发光元件LD的第三半导体层S3设置在第二绝缘层INS2与第三绝缘层INS3之间。例如，第二绝缘层INS2和第三绝缘层INS3可以不与第三半导体层S3叠置。第三接触电极CE3可以设置在其中第二绝缘层INS2和第三绝缘层INS3彼此分开的空间中。第三接触电极CE3可以与第二绝缘层INS2和第三绝缘层INS3直接接触和/或直接设置在第二绝缘层INS2和第三绝缘层INS3上。第三接触电极CE3可以设置在其中第二绝缘层INS2和第三绝缘层INS3彼此间隔开的空间中，以通过绝缘膜INF的接触孔CH电接触第三半导体层S3。第三接触电极CE3可以由第四导电层CL4形成。
图14示出了根据另一实施例的像素的示意性剖视图。
参照图14，根据本实施例的像素PXL与图1至图12的实施例的不同之处至少在于其还包括设置在发光元件LD上的固定层AC。
具体地，固定层AC可以设置在发光元件LD的一个区域上。例如，固定层AC可以部分地设置在发光元件LD上，同时使每个发光元件LD的一端和另一端暴露。固定层AC可以形成为在每个像素PXL的发光区域上具有独立的图案，但不限于此。当在发光元件LD的对准完成之后在发光元件LD上形成固定层AC时，可以防止发光元件LD偏离对准位置。固定层AC可以形成为单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。
固定层AC可以包括设置在第一半导体层S1与第一接触电极CE1之间的第一固定层AC1以及设置在第二半导体层S2与第二接触电极CE2之间的第二固定层AC2。第一固定层AC1和第二固定层AC2可以通过同一工艺同时形成。第一固定层AC1和第二固定层AC2可以彼此间隔开。例如，第一固定层AC1和第二固定层AC2可以彼此间隔开，并且发光元件LD的第三半导体层S3设置在第一固定层AC1与第二固定层AC2之间。例如，第一固定层AC1和第二固定层AC2可以不与第三半导体层S3叠置。第三接触电极CE3可以设置在其中第一固定层AC1和第二固定层AC2彼此间隔开的空间中。第三接触电极CE3可以设置在其中第一固定层AC1和第二固定层AC2彼此间隔开的空间中，以通过绝缘膜INF的接触孔CH接触第三半导体层S3。
图15示出了根据另一实施例的像素的示意性剖视图。
参照图15，根据本实施例的像素PXL与图1至图12的实施例的不同之处至少在于第一接触电极CE1和第二接触电极CE2由不同的导电层形成，并且其还包括设置在发光元件LD上的固定层AC。
具体地，第一接触电极CE1和第二接触电极CE2可以被分成多个组，并且对于每组，可以顺序地形成在基底SUB的一个表面上的不同层上。例如，第一接触电极CE1可以由第二导电层CL2形成，并且第二接触电极CE2可以由第三导电层CL3制成。在这种情况下，第二绝缘层INS2可以设置在第二导电层CL2(或第一接触电极CE1)上，并且第三绝缘层INS3可以设置在第三导电层CL3(或第二接触电极CE2)上。在形成第二导电层CL2之后，可以形成第二绝缘层INS2，并且在形成第三导电层CL3之后，可以顺序地形成第三绝缘层INS3。
固定层AC可以设置在发光元件LD的第一半导体层S1与第一接触电极CE1之间。在发光元件LD的对准完成之后，固定层AC可以防止发光元件LD偏离对准位置。在附图中，示出了其中固定层AC部分地设置在第一半导体层S1与第一接触电极CE1(或第二导电层CL2)之间的情况，但是本发明不限于此。例如，当在形成第三导电层CL3之后形成第二导电层CL2时，固定层AC可以部分地设置在第二半导体层S2与第二接触电极CE2(或第三导电层CL3)之间。
与本实施例相关的领域的技术人员将容易理解的是，在实质上不脱离新颖的教导和优点的情况下，许多修改是可能的。应该仅以描述性含义来考虑实施例，而不是为了限制的目的。发明的范围由所附权利要求给出而不是由详细描述给出，并且等同范围内的所有差异将被解释为包括在本发明中。

Claims (10)

1.一种显示装置，所述显示装置包括：
发光元件，包括第一半导体层、第二半导体层以及设置在所述第一半导体层与所述第二半导体层之间的第三半导体层；
第一接触电极，电连接到所述发光元件的所述第一半导体层；
第二接触电极，电连接到所述发光元件的所述第二半导体层；以及
第三接触电极，设置在所述第一接触电极与所述第二接触电极之间，并且电连接到所述发光元件的所述第三半导体层，其中，
所述发光元件的所述第一半导体层和所述发光元件的所述第二半导体层掺杂有具有第一极性的第一掺杂剂，并且
所述发光元件的所述第三半导体层掺杂有具有第二极性的第二掺杂剂，所述第二极性与所述第一极性不同。
2.根据权利要求1所述的显示装置，其中，所述发光元件还包括：
第一活性层，设置在所述发光元件的所述第一半导体层与所述发光元件的所述第三半导体层之间；以及
第二活性层，设置在所述发光元件的所述第二半导体层与所述发光元件的所述第三半导体层之间。
3.根据权利要求2所述的显示装置，其中，所述发光元件还包括围绕所述第一活性层的至少一部分和所述第二活性层的至少一部分的绝缘膜。
4.根据权利要求3所述的显示装置，其中，所述发光元件的所述绝缘膜包括使所述发光元件的所述第三半导体层的至少一部分暴露的接触孔，
其中，所述第三接触电极通过所述接触孔直接接触所述发光元件的所述第三半导体层。
5.根据权利要求1所述的显示装置，其中，
所述第一接触电极和所述第二接触电极由第一导电层形成，
所述第三接触电极由第二导电层形成，并且
绝缘层设置在所述第一导电层与所述第二导电层之间。
6.一种显示装置，所述显示装置包括：
第一电极；
第二电极，与所述第一电极间隔开；
第三电极，设置在所述第一电极与所述第二电极之间；
发光元件，设置在所述第一电极与所述第二电极之间；
第一接触电极，电接触所述第一电极和所述发光元件的一端；
第二接触电极，电接触所述第二电极和所述发光元件的另一端；以及
第三接触电极，设置在所述第一接触电极与所述第二接触电极之间，其中，
所述发光元件包括半导体芯以及围绕所述半导体芯的至少一部分的绝缘膜，并且
所述第三接触电极通过穿过所述绝缘膜的接触孔电接触所述半导体芯。
7.根据权利要求6所述的显示装置，其中，所述半导体芯包括：
第一半导体层；
第二半导体层；以及
第三半导体层，设置在所述第一半导体层与所述第二半导体层之间。
8.根据权利要求7所述的显示装置，其中，所述半导体芯的所述第三半导体层与所述第三电极叠置。
9.根据权利要求7所述的显示装置，其中，所述第三接触电极通过所述接触孔电接触所述半导体芯的所述第三半导体层，
其中，所述第一接触电极电接触所述半导体芯的所述第一半导体层，并且
所述第二接触电极电接触所述半导体芯的所述第二半导体层。
10.根据权利要求7所述的显示装置，其中，
所述半导体芯的所述第一半导体层和所述半导体芯的所述第二半导体层掺杂有具有第一极性的第一掺杂剂，并且
所述半导体芯的所述第三半导体层掺杂有具有第二极性的第二掺杂剂，所述第二极性与所述第一极性不同。
CN202110316580.5A 2020-05-21 2021-03-25 显示装置 Pending CN113725258A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200061131A KR20210144989A (ko) 2020-05-21 2020-05-21 표시 장치
KR10-2020-0061131 2020-05-21

Publications (1)

Publication Number Publication Date
CN113725258A true CN113725258A (zh) 2021-11-30

Family

ID=78608411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110316580.5A Pending CN113725258A (zh) 2020-05-21 2021-03-25 显示装置

Country Status (3)

Country Link
US (1) US20210367109A1 (zh)
KR (1) KR20210144989A (zh)
CN (1) CN113725258A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3102028B1 (fr) * 2019-10-10 2021-09-24 Commissariat Energie Atomique Procédé de contrôle d’admission de tranches dans un réseau de télécommunication virtualisé et de la congestion susceptible d’être générée entre les services déployés sur lesdites tranches
KR20220014458A (ko) * 2020-07-28 2022-02-07 삼성디스플레이 주식회사 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101725193B1 (ko) * 2015-08-19 2017-04-11 주식회사 썬다이오드코리아 디스플레이 구동 방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102591056B1 (ko) * 2018-07-20 2023-10-20 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
US10943526B2 (en) * 2018-07-31 2021-03-09 Innolux Corporation Display device, backlight module and electronic device
KR20200026677A (ko) * 2019-06-20 2020-03-11 엘지전자 주식회사 마이크로 엘이디를 이용한 디스플레이 장치
US20210175280A1 (en) * 2019-12-09 2021-06-10 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same

Also Published As

Publication number Publication date
KR20210144989A (ko) 2021-12-01
US20210367109A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
KR20200088954A (ko) 표시 장치
KR20200085977A (ko) 표시 장치 및 그의 제조 방법
US20220139319A1 (en) Display device
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR20200010706A (ko) 발광 장치 및 이를 구비한 표시 장치
EP3937248A1 (en) Pixel, display device including same, and manufacturing method therefor
KR20200041430A (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
EP4027391A1 (en) Display device, and method for producing same
CN113725258A (zh) 显示装置
CN113785400A (zh) 显示设备及其制造方法
EP4163972A1 (en) Display device
EP4080572A1 (en) Display device and method for manufacturing same
CN116034477A (zh) 显示装置
KR102673078B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102668637B1 (ko) 표시 장치
KR20240010636A (ko) 표시 장치 및 그 제조 방법
KR20230130203A (ko) 표시 장치
KR20220049685A (ko) 표시 장치 및 그 제조 방법
CN113921570A (zh) 显示设备
KR20230134649A (ko) 표시 장치
KR20230120175A (ko) 표시 장치 및 그 제조 방법
KR20220037553A (ko) 표시 장치
KR20230131330A (ko) 표시 장치 및 그 제조 방법
KR20230083396A (ko) 표시 장치 및 그 제조 방법
KR20240046385A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination