CN115996613A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115996613A
CN115996613A CN202211258704.XA CN202211258704A CN115996613A CN 115996613 A CN115996613 A CN 115996613A CN 202211258704 A CN202211258704 A CN 202211258704A CN 115996613 A CN115996613 A CN 115996613A
Authority
CN
China
Prior art keywords
layer
conductive pattern
display device
display
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211258704.XA
Other languages
English (en)
Inventor
尹海柱
文秀贤
闵隽晳
张宇根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115996613A publication Critical patent/CN115996613A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及一种显示装置，该显示装置包括：显示面板，包括显示图像的显示区域和包括至少一个孔的非显示区域；以及壳体，连接到显示面板，其中，显示面板包括分散且设置在显示区域中的像素；以及导电图案，在显示区域中设置在像素之间，并且在平面图中与所述至少一个孔重叠，并且导电图案通过所述至少一个孔电连接到壳体。

Description

显示装置
相关申请的交叉引用
本申请要求于2021年10月14日提交于韩国知识产权局(KIPO)的第10-2021-0136965号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开涉及显示装置，并且更具体地，涉及包括可卷曲显示面板的显示装置。
背景技术
随着对信息显示的兴趣大大增加和对使用便携式信息媒介的需求增加，对显示装置的需求和商业化已经优先进行。
发明内容
本公开试图提供可以防止静电的显示装置。
本公开的实施方式提供了一种显示装置，该显示装置包括：显示面板，包括显示图像的显示区域和包括至少一个孔的非显示区域；以及壳体，连接到显示面板，其中，显示面板包括：像素，分散且设置在显示区域中；以及导电图案，在显示区域中设置在像素之间，并且在平面图中与所述至少一个孔重叠，并且导电图案通过所述至少一个孔电连接到壳体。
导电图案可以包括透明电极材料。
导电图案可以包括导电聚合物材料。
显示装置还可以包括设置在显示区域中的像素之间的黑色矩阵图案，其中，导电图案在平面图中可以至少部分地与黑色矩阵图案重叠。
壳体可以包括容纳显示面板的壳体凹槽，并且显示面板可以是可卷曲显示面板。
显示面板还可以包括：第一焊盘电极，在平面图中与非显示区域中的至少一个孔重叠；第二焊盘电极，设置在第一焊盘电极上并且电接触第一焊盘电极；以及第三焊盘电极，设置在第二焊盘电极上并且电接触第二焊盘电极，并且导电图案可以电接触第三焊盘电极。
显示装置还可以包括连接构件，该连接构件在所述至少一个孔中设置在第一焊盘电极的表面上，并且电连接导电图案和壳体。
连接构件可以是包括导电材料的膏体。
另一实施方式提供了一种显示装置，该显示装置包括：基础层，包括显示图像的显示区域和包括至少一个孔的非显示区域；像素，分散且设置在显示区域中；以及导电图案，在显示区域中设置在像素之间并且在平面图中与所述至少一个孔重叠，以及其中，导电图案具有与像素的布置形状对应的形状。
像素可以设置成以矩阵形式彼此间隔开，并且导电图案可以具有围绕像素中的每个的网状形状。
像素可以设置成以矩阵形式彼此间隔开，并且导电图案可以围绕像素中的两个或更多个。
非显示区域中可以设置有焊盘部分，并且所述至少一个孔可以分别形成在焊盘部分之间。
显示装置还可以包括黑色矩阵图案，该黑色矩阵图案在显示区域中设置在像素之间并且在平面图中至少部分地与导电图案重叠。
导电图案可以包括透明电极材料。
导电图案可以包括导电聚合物材料。
另一实施方式提供了一种显示装置，该显示装置包括：基础层，包括显示图像的显示区域和包括至少一个孔的非显示区域；颜色转换层，在显示区域中设置在基础层上并且包括至少一种类型的颜色转换颗粒；黑色矩阵图案，设置在颜色转换层的两侧处；以及导电图案，设置在黑色矩阵图案上，以便在平面图中至少部分地与黑色矩阵图案重叠，其中，在非显示区域中，导电图案在平面图中与所述至少一个孔重叠。
显示装置还可以包括：平坦化层，覆盖颜色转换层和导电图案；以及滤色器层，设置在平坦化层上并且包括与颜色转换颗粒的颜色对应的滤色器。
显示装置还可以包括设置在滤色器层上的上衬底。
导电图案可以包括透明电极材料。
导电图案可以包括导电聚合物材料。
根据实施方式，能够提供可以通过在显示面板中设置导电图案并且通过非显示区域中的孔将导电图案连接到壳体来防止显示面板中的静电的显示装置。
此外，能够改善显示装置的质量。
实施方式的效果不受以上说明的限制，并且在说明书中包括更多的各种效果。
附图说明
从以下结合附图的描述中，本公开的某些实施方式的以上和其它方面、特征和优点将变得更加显而易见。
图1示意性地示出了根据实施方式的显示装置。
图2示意性地示出了根据实施方式的显示面板。
图3示意性地示出了沿着图2的线III-III’截取的剖视图。
图4示意性地示出了根据实施方式的其中显示面板和壳体彼此连接的状态。
图5示意性地示出了其中根据实施方式的显示面板缠绕在壳体周围的状态。
图6示意性地示出了图5的区域VI的放大剖视图。
图7示意性地示出了根据实施方式的显示装置的一个像素的等效电路的示意图。
图8示意性地示出了根据实施方式的发光元件的立体图。
图9示意性地示出了根据实施方式的包括在显示装置中的像素的示例。
图10示意性地示出了根据实施方式的像素的示例。
图11至图13示意性地示出了根据实施方式的显示面板。
图14至图16示意性地示出了根据实施方式的像素的示例。
具体实施方式
由于本公开可以进行各种修改并具有各种形式，因此下面将详细说明和描述实施方式。然而，这决不是将本公开限制于特定实施方式，并且将理解为包括在本公开的精神和范围内的所有改变、等同物和替代物。
诸如第一、第二等的术语将仅用于描述各种构成元件，而不应被解释为限制这些构成元件。这些术语仅用于将一个构成元件和其它构成元件区分开。例如，第一构成元件可以被称为第二构成元件，并且类似地，第二构成元件可以被称为第一构成元件，而不背离本公开的范围。单数形式旨在包括复数形式(或含义)，除非上下文另外清楚地指示。
在本公开中，应当理解，术语“包括”、“包含”、“具有”或“配置”表示存在说明书中描述的特征、数量、步骤、操作、构成元件、部分或其组合，但不预先排除存在或添加一个或多个其它特征、数量、步骤、操作、构成元件、部分或其组合的可能性。将理解的是，当诸如层、膜、区、区域或衬底的元件被称为在另一元件“上”时，它可以直接在所述另一元件上，或者也可以存在居间元件。此外，在本说明书中，当层、膜、区、区域、板等的一部分被称为形成在另一部分“上”时，形成方向不限于上方向，而是包括侧向方向或下方向。相反，当层、膜、区、区域、板等的元件被称为在另一元件“下方”时，它可以直接在所述另一元件下方，或者可以存在居间元件。
在下文中，将参考与实施方式相关的附图来描述根据本公开的实施方式的显示装置。
如本文中所用，术语“重叠”或“至少部分重叠”可以意指第一对象的至少一部分在给定方向上或给定视图中面对第二对象的至少一部分。
将理解的是，术语“接触”、“连接到”和“联接到”可以包括物理和/或电接触、连接或联接。
短语“…中的至少一个”旨在包括“选自…的组中的至少一个”的含义，以用于其含义和解释的目的。例如，“A和B中的至少一个”可以理解为意指“A、B、或A和B”。
除非本文中另外限定或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的技术人员所通常理解的相同的含义。还将理解的是，术语(诸如在常用词典中限定的术语)应当被解释为具有与它们在相关技术和本公开的上下文中的含义一致的含义，并且不应当被解释为理想的或过于正式的含义，除非在本文中清楚地如此限定。
图1示出了根据实施方式的显示装置。
参考图1，根据实施方式的显示装置1000可以包括显示面板100和容纳显示面板100的壳体200。显示面板100可以处于在壳体200中以曲率(例如，预定的或选定的曲率)缠绕的形式。例如，根据实施方式的显示面板100可以是可卷曲显示面板。
显示面板100可以实现为自发光显示面板，诸如柔性有机发光显示(OLED)面板、柔性纳米级发光二极管(LED)显示面板和柔性量子点有机发光显示(QD OLED)面板。
在电源被施加到显示装置1000或显示功能工作的情况下，缠绕在壳体200内的辊上的显示面板100可以暴露于壳体200的外部，同时通过辊的旋转在由虚线指示的方向上滑动。此外，在没有电源施加到显示装置1000或显示功能不工作的情况下，显示面板100可以缠绕在壳体200内，同时通过辊的旋转在与由虚线指示的方向相反的方向上滑动。
显示面板100可以在沿着壳体凹槽220在左右方向上移动的同时滑动。壳体凹槽220可以实现或设置成适合显示面板100的水平长度(或宽度)。
尽管图1示出了壳体200具有圆柱形形状，但是壳体200的形状不限于此，并且可以进行各种修改。
在下文中，将参考图2和图3详细描述根据实施方式的显示面板。
图2示出了根据实施方式的显示面板，以及图3示出了沿着图2的线III-III’截取的示意性剖视图。
参考图2，根据实施方式的显示面板100可以包括基础层BSL、以及设置在基础层BSL上的像素PXL和导电图案CP。
基础层BSL可以形成显示面板100的基础构件。在一些实施方式中，基础层BSL可以是刚性或柔性衬底或膜，并且其材料或物理特性没有特别限制。例如，基础层BSL可以形成为由玻璃或钢化玻璃制成的刚性衬底、由塑料或金属材料制成的柔性衬底(或薄膜)、或至少一层绝缘膜，但其材料和/或物理特性没有特别限制。
基础层BSL包括显示图像的显示区域DA和除显示区域DA之外的非显示区域NDA。非显示区域NDA是其中不显示图像的区域，并且可以是围绕显示区域DA的边框区域。
像素PXL可以分散且设置在显示区域DA中。例如，像素PXL可以设置在显示区域DA中，以具有诸如矩阵或条纹的布置结构。然而，本公开不限于此。
像素部分PXU可以包括第一像素PXL1、第二像素PXL2和第三像素PXL3，并且第一像素PXL1、第二像素PXL2和第三像素PXL3可以发射相应的不同颜色的光。黑色矩阵图案可以位于第一像素PXL1、第二像素PXL2和第三像素PXL3之间。
非显示区域NDA设置在显示区域DA周围以围绕显示区域DA。电连接到显示区域DA的像素PXL的布线、焊盘部分PAD、驱动电路等可以设置在非显示区域NDA中。此外，在非显示区域NDA中，可以限定至少一个孔HOL，该孔HOL可以电连接到稍后将描述的导电图案CP。
显示区域DA中的像素PXL可以通过焊盘部分PAD和/或信号布线电连接到用于驱动像素PXL的驱动电路。
驱动电路可以包括用于通过栅极线将扫描信号施加到像素PXL的栅极驱动电路和用于通过数据线将数据电压施加到像素PXL的数据驱动电路。栅极驱动电路和数据驱动电路可以用薄膜晶体管实现在非显示区域NDA中。此外，包括栅极驱动电路或数据驱动电路的驱动集成电路安装在单独的印刷电路板上，并且可以通过电路膜(诸如柔性印刷电路板(FPCB)、膜上芯片(COF)或带载封装(TCP))电连接到设置在非显示区域NDA中的接口。
显示面板100可以包括用于产生各种信号或驱动显示区域DA中的像素PXL的各种附加元件。附加元件可以包括反相器电路、复用器、静电放电电路等。
导电图案CP可以定位在显示区域DA和非显示区域NDA中。导电图案CP可以在非显示区域NDA中定位成围绕显示区域DA的外部，并且可以在显示区域DA中定位在像素PXL之间。
黑色矩阵图案可以存在于像素PXL之间，并且像素PXL可以定位成彼此间隔开。导电图案CP可以定位成至少部分地与黑色矩阵图案重叠(例如，在平面图中或在第三方向DR3上)。尽管在图2中未示出，但是黑色矩阵图案可以位于设置在显示区域DA中的导电图案CP之下。例如，根据实施方式的导电图案CP可以在显示区域DA中完全与黑色矩阵图案重叠。
在实施方式中，导电图案CP可以具有围绕所有像素PXL的网状形状。然而，本公开不限于此，并且导电图案CP可以具有各种形状，这取决于像素PXL的布置、与黑色矩阵图案重叠的区域等。将参考下面将描述的图11至图13来描述导电图案CP的各种形状。
导电图案CP可以定位在非显示区域NDA的一部分中，并且可以定位成与位于非显示区域NDA的焊盘部分PAD之间的至少一个孔HOL重叠。焊盘部分PAD中的每个可以物理连接和/或电连接到驱动集成电路，并且至少一个孔HOL可以通过连接构件电连接到壳体200。
导电图案CP可以通过至少一个孔HOL电连接到壳体200。具体地，导电图案CP可以通过位于至少一个孔HOL中的连接构件物理连接和/或电连接到壳体200(例如，卷曲夹具)。
在根据比较示例的包括可卷曲显示面板的显示装置中，在显示面板的制造或移动期间，可能从显示面板的上部发生静电。在这种情况下，静电流到显示面板的发光元件和晶体管，这可能影响显示面板的操作。
根据实施方式的显示装置1000可以具有导电图案CP，该导电图案CP设置在显示面板100的显示区域DA和非显示区域NDA中，并且通过非显示区域NDA的至少一个孔HOL电连接到壳体200，以朝向外部感应(或引导)可能从显示面板100的上部发生的静电，从而防止显示面板100中的静电。因此，根据实施方式的显示装置1000可以改善显示面板100的质量。
导电图案CP可以包括透明电极材料。例如，导电图案CP可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)，但是本公开不限于此。
导电图案CP可以包括导电聚合物材料。例如，导电图案CP可以包括导电聚合物，诸如聚乙炔、聚吡咯、聚噻吩、聚(3,4-乙撑二氧噻吩)(PEDOT)或聚苯胺，但本公开不限于此。
参考图3，根据实施方式的显示面板100可以包括基础层BSL、第一外部绝缘层OIN1、第一焊盘电极PE1、第二外部绝缘层OIN2、过孔层VIA、黑色矩阵图案BM、第二焊盘电极PE2、第三焊盘电极PE3、包覆层CLA和导电图案CP。
基础层BSL可以包括暴露稍后将描述的第一焊盘电极PE1的表面的孔HOL。例如，当在第三方向DR3上观察时，第一焊盘电极PE1的下表面可以被基础层BSL的孔HOL暴露。
第一外部绝缘层OIN1可以位于基础层BSL上。第一外部绝缘层OIN1可以是包括无机材料的无机绝缘膜。例如，第一外部绝缘层OIN1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。在一些实施方式中，第一外部绝缘层OIN1、设置在显示区域DA中的栅极绝缘层和层间绝缘层可以包括相同的材料，并且可以通过相同的工艺形成。
第一焊盘电极PE1可以位于基础层BSL上。具体地，第一焊盘电极PE1可以与基础层BSL的孔HOL重叠，并且至少部分地与基础层BSL的彼此间隔开的部分重叠，其中基础层BSL的彼此间隔开的部分之间具有孔HOL。在实施方式中，第一焊盘电极PE1的被孔HOL暴露的下表面可以通过连接构件物理连接和/或电连接到壳体200(参见图1)。将参考下面将描述的图4至图6来详细描述壳体200和显示面板100之间的连接关系。
第一焊盘电极PE1和第一外部绝缘层OIN1可以位于相同的层上。图3示出了第一焊盘电极PE1的厚度和第一外部绝缘层OIN1的厚度相同，但本公开不限于此。在一些实施方式中，第一外部绝缘层OIN1可以定位成覆盖第一焊盘电极PE1的一部分(或与之重叠，例如在平面图中)。
第二外部绝缘层OIN2可以位于第一外部绝缘层OIN1和第一焊盘电极PE1上。第二外部绝缘层OIN2可以完全与第一外部绝缘层OIN1重叠，并且可以至少部分地与第一焊盘电极PE1重叠，以暴露第一焊盘电极PE1的上表面。
第二外部绝缘层OIN2可以包括无机绝缘膜和/或有机绝缘膜。无机绝缘膜可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。有机绝缘膜可以是聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。在一些实施方式中，第二外部绝缘层OIN2和设置在显示区域DA中的钝化层等可以包括相同的材料，并且可以通过相同的工艺形成。
过孔层VIA可以位于第二外部绝缘层OIN2上。过孔层VIA可以至少部分地与第二外部绝缘层OIN2重叠(例如，在平面图中)，并且可以暴露第二外部绝缘层OIN2的上表面。
过孔层VIA可以包括有机绝缘膜。例如，有机绝缘膜可以包括聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。在一些实施方式中，过孔层VIA和设置在显示区域DA中的过孔层可以包括相同的材料，并且可以通过相同的工艺形成。
黑色矩阵图案BM可以位于过孔层VIA上。黑色矩阵图案BM可以是其中显示区域DA的黑色矩阵图案延伸的部分。
第二焊盘电极PE2可以位于第一焊盘电极PE1上，并且可以位于第二外部绝缘层OIN2上以至少部分地与第二外部绝缘层OIN2重叠。
第二焊盘电极PE2可以直接接触第一焊盘电极PE1，使得第二焊盘电极PE2和第一焊盘电极PE1可以彼此物理连接和/或电连接。在一些实施方式中，显示区域DA的底部金属层、栅电极、源电极和漏电极中的至少一个和第二焊盘电极PE2可以包括相同的材料，并且可以通过相同的工艺形成。
第三焊盘电极PE3可以位于第二焊盘电极PE2上。
第三焊盘电极PE3可以直接接触第二焊盘电极PE2，使得第三焊盘电极PE3和第二焊盘电极PE2可以彼此物理连接和/或电连接。在一些实施方式中，第三焊盘电极PE3和显示区域DA的对准电极可以包括相同的材料，并且可以通过相同的工艺形成。
包覆层CLA可以位于第三焊盘电极PE3和第二焊盘电极PE2的两个边缘处，以部分地覆盖第三焊盘电极PE3和第二焊盘电极PE2。包覆层CLA可以包括无机绝缘材料。例如，包覆层CLA可以包括例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。
在非显示区域NDA中，导电图案CP可以位于黑色矩阵图案BM、第二外部绝缘层OIN2、包覆层CLA和第三焊盘电极PE3上，以便覆盖黑色矩阵图案BM、第二外部绝缘层OIN2、包覆层CLA和第三焊盘电极PE3。
导电图案CP可以定位成至少部分地与黑色矩阵图案BM重叠。
导电图案CP可以直接接触第三焊盘电极PE3，使得导电图案CP和第三焊盘电极PE3可以彼此物理连接和/或电连接。例如，导电图案CP可以物理连接和/或电连接到第三焊盘电极PE3、第二焊盘电极PE2和第一焊盘电极PE1。因此，导电图案CP可以通过第三焊盘电极PE3、第二焊盘电极PE2和第一焊盘电极PE1将可能在显示面板100的上部中产生的静电感应到外部。
在下文中，将参考图4至图6详细描述电连接到壳体的显示面板。
图4示出了根据实施方式的其中显示面板和壳体彼此电连接的状态，图5示出了其中根据实施方式的显示面板缠绕在壳体周围的状态，以及图6示出了图5的区域VI的示意性放大剖视图。
参考图4，通过将印刷电路板PCB插入壳体凹槽220中，壳体200和显示面板100可以电连接。在实施方式中，在显示面板100的非显示区域NDA中形成至少一个孔HOL之后，可以将印刷电路板PCB插入壳体凹槽220中。
显示面板100的焊盘部分PAD可以附接到驱动集成电路IC以与其物理连接和/或电连接，并且驱动集成电路IC可以附接到印刷电路板PCB以与其物理连接和/或电连接。因此，可以根据从印刷电路板PCB施加的信号、电压等通过焊盘部分PAD将扫描信号、数据电压、驱动电压等施加到像素PXL。
参考图5，在根据实施方式的显示装置1000中，显示面板100可以沿着壳体200的表面缠绕，同时壳体200在图5中所示的箭头方向上旋转。显示面板100的区域(例如，与卷曲夹具重叠的区域)可以接触待固定的壳体200。
参考图6，连接构件250可以位于显示面板100和壳体200之间。
连接构件250可以在显示面板100的至少一个孔HOL中位于第一焊盘电极PE1的表面(例如，下表面)上，并且可以电连接导电图案CP和壳体200。
连接构件250可以是包含导电材料的膏体。例如，连接构件250可以包括银(Ag)、金(Au)、铜(Cu)和镍(Ni)中的至少一种导电材料。
根据实施方式的显示装置1000通过非显示区域NDA的至少一个孔HOL以及连接构件250将导电图案CP连接到壳体200，以将可能从显示面板100的上部产生的静电感应到外部，从而可以防止显示面板100中的静电。
在下文中，将参考图7和图8描述根据实施方式的显示装置的像素和发光元件。
图7示出了根据实施方式的显示装置的像素的等效电路的示意图，以及图8示出了根据实施方式的发光元件的示意性立体图。
参考图7，像素PXL可以包括至少一个发光部分EMU，其产生具有对应于数据信号的亮度的光。此外，像素PXL还可以选择性地包括用于驱动发光部分EMU的像素电路PXC。
发光部分EMU可以包括发光元件LD，该发光元件LD并联电连接在被施加第一驱动电源VDD的电压的第一电力线PL1和被施加第二驱动电源VSS的电压的第二电力线PL2之间。
具体地，发光部分EMU可以包括经由像素电路PXC和第一电力线PL1电连接到第一驱动电源VDD的第一像素电极ELT1、通过第二电力线PL2电连接到第二驱动电源VSS的第二像素电极ELT2、以及在第一像素电极ELT1和第二像素电极ELT2之间在相同方向上彼此并联电连接的发光元件LD。在实施方式中，第一像素电极ELT1可以是阳极，以及第二像素电极ELT2可以是阴极。
包括在发光部分EMU中的发光元件LD中的每个可以包括通过第一像素电极ELT1电连接到第一驱动电源VDD的一个端部(或第一端部)、以及通过第二像素电极ELT2电连接到第二驱动电源VSS的另一端部(或第二端部)。
第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第一驱动电源VDD可以设定为高电势电源，以及第二驱动电源VSS可以设定为低电势电源。在这种情况下，在像素PXL的发光周期期间，第一驱动电源VDD和第二驱动电源VSS之间的电势差可以设定成等于或高于发光元件LD的阈值电压。
如上所述，在分别提供有不同电势的电压的第一像素电极ELT1和第二像素电极ELT2之间在相同方向(例如，正向方向)上彼此并联电连接的相应发光元件LD可以形成相应的有效光源。这些有效光源可以共同形成像素PXL的发光部分EMU。
在一些实施方式中，除了形成相应有效光源的发光元件LD之外，发光部分EMU还可以包括至少一个无效光源，例如反向发光元件LDr。反向发光元件LDr并联电连接在第一像素电极ELT1和第二像素电极ELT2之间，但是相对于发光元件LD以相反的方向电连接在第一像素电极ELT1和第二像素电极ELT2之间。即使在第一像素电极ELT1和第二像素电极ELT2之间施加有驱动电压(例如，预定的或选定的驱动电压(例如，正向方向上的驱动电压))的情况下，反向发光元件LDr也保持非活动状态，并且因此电流基本上不在反向发光元件LDr中流动。
发光部分EMU的发光元件LD可以发射亮度对应于通过像素电路PXC向其提供的驱动电流的光。例如，在每个帧周期期间，像素电路PXC可以向发光部分EMU提供与帧的数据的灰度级值对应的驱动电流。提供给发光部分EMU的驱动电流可以被分配并且在发光元件LD中的每个中流动。因此，当每个发光元件LD发射亮度对应于其中流动的电流的光时，发光部分EMU可以发射亮度对应于驱动电流的光。
图7示出了其中形成发光部分EMU的发光元件LD全部并联电连接的实施方式，但是本公开不限于此。
像素电路PXC电连接到像素PXL的扫描线Si和数据线Dj。例如，在像素PXL设置在显示区域DA的第i行(其中，i是大于0的自然数)和第j列(其中，j是大于0的自然数)的情况下，像素PXL的像素电路PXC可以电连接到显示区域DA的第i扫描线Si和第j数据线Dj。此外，像素电路PXC可以电连接到显示区域DA的第i控制线CLi和第j感测线SENj。
像素电路PXC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容器Cst。
第一晶体管T1(或驱动晶体管)的第一端子电连接到第一驱动电源VDD，并且其第二端子电连接到第一像素电极ELT1。第一晶体管T1的栅电极电连接到第一节点N1。因此，第一晶体管T1可以响应于第一节点N1的电压来控制提供给发光元件LD的驱动电流的量。
第二晶体管T2(或开关晶体管)的第一端子电连接到数据线Dj，并且其第二端子电连接到第一节点N1。第二晶体管T2的栅电极电连接到扫描线Si。在从扫描线Si提供具有导通电压的扫描信号(高电平)的情况下，第二晶体管T2导通，并且电连接数据线Dj和第一节点N1。在这种情况下，在帧的数据信号提供给数据线Dj的情况下，数据信号传送到第一节点N1。传送到第一节点N1的数据信号存储在存储电容器Cst中。
第三晶体管T3电连接在第一晶体管T1和感测线SENj之间。具体地，第三晶体管T3的第一端子电连接到第一晶体管T1的第二端子，并且第三晶体管T3的第二端子电连接到感测线SENj。第三晶体管T3的栅电极电连接到控制线CLi。第三晶体管T3由在感测周期期间提供给控制线CLi的具有栅极导通电压的控制信号(高电平)导通，以将感测线SENj电连接到第一晶体管T1。感测周期可以是用于提取设置在显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压)的周期。
存储电容器Cst的一个电极电连接到第一节点N1，并且其另一电极电连接到第一晶体管T1的第二端子。存储电容器Cst可以用与对应于提供给第一节点N1的数据信号的电压和第一晶体管T1的第二端子的电压之间的电压差对应的电压进行充电，并且它可以保持充电的电压直到提供后续帧的数据信号。
图7示出了其中第一晶体管T1至第三晶体管T3全部是N型晶体管的实施方式，但是本公开不限于此。在一些实施方式中，第一晶体管T1至第三晶体管T3中的至少一个可以改变为P型晶体管。
此外，尽管图7示出了其中发光部分EMU电连接在像素电路PXC和第二驱动电源VSS之间的实施方式，但是发光部分EMU也可以电连接在第一驱动电源VDD和像素电路PXC之间。
参考图8，包括在根据实施方式的显示装置1000中的发光元件LD可以包括第一半导体层10、第二半导体层30和设置在第一半导体层10和第二半导体层30之间的有源层20。例如，发光元件LD可以由其中第一半导体层10、有源层20和第二半导体层30在长度L方向上顺序堆叠的堆叠体构成。
发光元件LD可以设置成具有在一方向上延伸的杆形状，例如圆柱形形状。在发光元件LD的延伸方向被称为长度L方向的情况下，发光元件LD可以设置成在长度L方向上具有一个端部和另一端部。图8示出了具有圆柱形形状的发光元件LD，但是根据实施方式的发光元件LD的类型和/或形状不限于此。
发光元件LD可以是制造成杆形状的LED。在本说明书中，“杆形状”是指在长度L方向上为长的棒状形状或棒状形状(例如，具有大于1的纵横比)，诸如圆柱体或多边形柱体，但其剖面的形状没有特别限制。
发光元件LD可以具有纳米级或微米级的程度的尺寸。每个发光元件LD可以具有从纳米级至微米级的范围的直径D和/或长度L。发光元件LD的尺寸可以根据使用利用发光元件LD的发光器件作为光源的各种装置(例如，显示装置)的设计条件而进行各种改变。
第一半导体层10可以包括至少一个n型半导体层。例如，第一半导体层10可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Si、Ge、Sn等的第一导电掺杂剂的n型半导体层。然而，包括在第一半导体层10中的材料不限于此，而是第一半导体层10可以由至少一种材料或各种材料制成。
有源层20设置在第一半导体层10上，并且可以形成为具有单量子阱结构或多量子阱结构。在实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在有源层20的上部和/或下部处。例如，包覆层可以形成为AlGaN层或InAlGaN层。在一些实施方式中，可以使用诸如AlGaN和InAlGaN的至少一种材料来形成有源层20，并且此外，至少一种材料或各种材料可以形成有源层20。
在高于或等于阈值电压的电压施加到发光元件LD的端部的情况下，在电子-空穴对在有源层20中结合的同时，发光元件LD发射光。通过使用该原理来控制发光元件LD的光发射，发光元件LD可以用作各种发光器件(包括显示装置的像素)的光源。
第二半导体层30设置在有源层20上，并且可以包括与第一半导体层10的类型不同的类型的半导体层。例如，第二半导体层30可以包括至少一个p型半导体层。例如，第二半导体层30可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg、Zn、Ca、Sr或Ba的第二导电掺杂剂的p型半导体层。然而，包括在第二半导体层30中的材料不限于此，而是第二半导体层30可以由至少一种材料或各种材料形成(或可以包括至少一种材料或各种材料)。
在上述实施方式中，描述了第一半导体层10和第二半导体层30中的每个形成为一层，但是本公开不限于此。在实施方式中，根据有源层20的材料，第一半导体层10和第二半导体层30中的每个还可以包括一个或多个层，例如包覆层和/或拉伸应变势垒减小(TSBR)层。TSBR层可以是设置在具有不同晶格结构的半导体层之间并且用作缓冲器以减小晶格常数的差异的应变减小层。TSBR层可以由诸如p-GaInP、p-AlInP或p-AlGaInP的p型半导体层形成，但本公开不限于此。
在一些实施方式中，发光元件LD还可以包括设置在其表面上的绝缘膜40。绝缘膜40可以形成在发光元件LD的表面上，以便围绕有源层20的外周表面，并且还可以围绕第一半导体层10和第二半导体层30的区域。然而，在一些实施方式中，绝缘膜40可以暴露发光元件LD的具有不同极性的端部。例如，绝缘膜40可以不覆盖而是暴露在长度L方向上设置在发光元件LD的端部处的第一半导体层10和第二半导体层30的相应端部，例如圆柱形形状的两个底表面(发光元件LD的上表面和下表面)。
在绝缘膜40设置在发光元件LD的表面上，特别是有源层20的表面上的情况下，能够防止有源层20与未示出的至少一个电极短路(例如，电连接到发光元件LD的端部的接触电极中的至少一个)。因此，可以确保发光元件LD的电稳定性。
在实施方式中，除了第一半导体层10、有源层20、第二半导体层30和绝缘膜40之外，发光元件LD还可以包括附加组件。例如，发光元件LD可以附加地包括设置在第一半导体层10、有源层20和第二半导体层30的侧部上的至少一个磷光体层、至少一个有源层、至少一个半导体层和/或至少一个电极。
在下文中，将参考图9和图10描述根据实施方式的像素的结构。
图9示出了包括在根据实施方式的显示装置中的像素的示例，以及图10示出了根据实施方式的像素的示例。
参考图9，根据实施方式的像素PXL可以包括基础层BSL、以及设置在基础层BSL的表面上的像素电路层PCL和显示元件层DPL。
基础层BSL可以是刚性衬底或柔性衬底，并且可以包括透明绝缘材料以透射光。基础层BSL可以包括其中设置有发光元件LD以发射光的发光区域EA和不发射光的非发光区域NEA。
像素电路层PCL可以包括缓冲层BFL、第一晶体管T1、绝缘层GI和ILD以及钝化层PSV。
缓冲层BFL可以防止杂质扩散到像素电路层PCL中。缓冲层BFL可以是包括无机材料的无机绝缘膜。例如，缓冲层BFL可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。根据基础层BSL的材料、工艺条件等，可以省略缓冲层BFL。
第一晶体管T1可以包括半导体图案SCP、栅电极GE、漏电极TE1和源电极TE2。在一些实施方式中，漏电极TE1和源电极TE2可以彼此互换。
半导体图案SCP位于缓冲层BFL上。半导体图案SCP可以包括电连接到漏电极TE1的漏区、电连接到源电极TE2的源区、以及在漏区和源区之间的沟道区。沟道区可以与第一晶体管T1的栅电极GE重叠。半导体图案SCP可以由多晶硅、非晶硅、氧化物半导体等形成。
栅极绝缘层GI设置在半导体图案SCP上以覆盖半导体图案SCP和缓冲层BFL。栅极绝缘层GI可以是包括无机材料的无机绝缘膜。例如，栅极绝缘层GI可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。在一些实施方式中，栅极绝缘层GI可以形成为包括有机材料的有机绝缘膜。栅极绝缘层GI可以作为设置为单个膜，或者可以设置为两个或更多个膜的多膜。
栅电极GE设置在栅极绝缘层GI上，以便与半导体图案SCP的沟道区重叠。栅电极GE可以由选自包括铜(Cu)、钼(Mo)、钨(W)、钕(Nd)、钛(Ti)、铝(Al)、银(Ag)及其合金或其混合物或组合的组中的至少一种材料制成的单个膜构成。此外，栅电极GE可以由诸如钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的至少一种低电阻材料的双膜或多膜结构构成。
层间绝缘层ILD位于栅电极GE上以覆盖栅电极GE和栅极绝缘层GI。层间绝缘层ILD和栅极绝缘层GI可以包括相同的材料，或者层间绝缘层ILD可以包括选自可以用于形成栅极绝缘层GI的材料(例如，如本文中所述)中的至少一种。
层间绝缘层ILD可以包括接触孔，该接触孔用于将第一晶体管T1的漏电极TE1和第一晶体管T1的源电极TE2分别电连接到半导体图案SCP的漏区和源区。
第一晶体管T1的漏电极TE1和第一晶体管T1的源电极TE2位于层间绝缘层ILD上。
漏电极TE1和源电极TE2可以分别通过依次穿透栅极绝缘层GI和层间绝缘层ILD的接触孔而电连接到半导体图案SCP的源区和漏区。漏电极TE1和参考图7描述的第一晶体管T1的第一端子可以具有相同的配置，并且源电极TE2和参考图7描述的第一晶体管T1的第二端子可以具有相同的配置。
钝化层PSV位于第一晶体管T1的漏电极TE1和源电极TE2上，以覆盖第一晶体管T1的漏电极TE1和源电极TE2以及层间绝缘层ILD(或与之重叠，例如在平面图中)。
钝化层PSV可以包括无机绝缘膜和/或有机绝缘膜。无机绝缘膜可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。有机绝缘膜可以是聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
钝化层PSV可以包括暴露第一晶体管T1的源电极TE2的接触孔，并且第一晶体管T1的源电极TE2可以通过钝化层PSV的接触孔物理连接和/或电连接到第一像素电极ELT1。
显示元件层DPL可以位于钝化层PSV上。
显示元件层DPL可以包括堤部图案BNP、堤部BNK、对准电极ALE、发光元件LD、像素电极ELT以及绝缘层INS1和INS2。
堤部图案BNP位于钝化层PSV上。堤部图案BNP可以具有梯形形状的剖面，其宽度在第三方向DR3上从面对钝化层PSV的表面(例如下表面)朝向其上部减小。在一些实施方式中，堤部图案BNP可以包括具有半椭圆形形状或半圆形形状(或半球形形状)的剖面的曲化表面，其宽度在第三方向DR3上从面对钝化层PSV的表面向上减小。在剖视图中，堤部图案BNP的形状不限于上述实施方式，并且其形状可以进行各种改变，从而使堤部图案BNP可以提高从发光元件LD中的每个发射的光的效率。
堤部图案BNP可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。在一些实施方式中，堤部图案BNP可以包括单个膜的有机绝缘膜和/或单个层的无机绝缘膜，但本公开不限于此。在一些实施方式中，可以省略堤部图案BNP。
堤部图案BNP可以包括定位成在第一方向DR1上彼此间隔开的第一堤部图案BNP1、第二堤部图案BNP2和第三堤部图案BNP3。至少一个发光元件LD可以设置在第一堤部图案BNP1、第二堤部图案BNP2和第三堤部图案BNP3中的两个之间。
对准电极ALE可以位于堤部图案BNP上。当在剖视图中观察时，每个对准电极ALE可以具有对应于堤部图案BNP的形状的表面轮廓。在一些实施方式中，在省略了堤部图案BNP的情况下，对准电极ALE可以位于钝化层PSV的上表面上。
每个对准电极ALE可以由具有反射率(例如，预定的或选定的反射率)的材料制成，以便将从发光元件LD发射的光引导到显示装置1000的图像显示方向(例如，第三方向DR3)上。例如，每个对准电极ALE可以配置为包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)或氧化铟锡锌(ITZO)的导电氧化物和诸如聚(3,4-乙撑二氧噻吩)(PEDOT)的导电聚合物的单个膜。此外，每个对准电极ALE可以配置为还包括诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等的各种金属及其合金中的至少一种的多膜。
对准电极ALE可以包括定位成在第一方向DR1上彼此间隔开的第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3和第四对准电极ALE4。
第一对准电极ALE1可以位于第一堤部图案BNP1和钝化层PSV上，第二对准电极ALE2可以位于第二堤部图案BNP2和钝化层PSV上，第三对准电极ALE3可以位于第二堤部图案BNP2和钝化层PSV上，以及第四对准电极ALE4可以位于第三堤部图案BNP3和钝化层PSV上。
第一对准电极ALE1和第三对准电极ALE3中的每个可以通过钝化层PSV的接触孔(未示出)物理连接和/或电连接到第一晶体管T1的源电极TE2。
第一绝缘层INS1位于对准电极ALE、堤部图案BNP和钝化层PSV上，以覆盖对准电极ALE、堤部图案BNP和钝化层PSV。第一绝缘层INS1可以位于第一对准电极ALE1、第二对准电极ALE2、第三对准电极ALE3和第四对准电极ALE4中的两个相邻的对准电极之间，使得该两个对准电极可以彼此不短路。
第一绝缘层INS1可以包括由无机材料制成的无机绝缘膜或由有机材料制成的有机绝缘膜。例如，第一绝缘层INS1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是本公开不限于此。第一绝缘层INS1可以形成为有利于保护发光元件LD免受像素电路层PCL的影响的有机绝缘膜或无机绝缘膜。
发光元件LD位于第一绝缘层INS1上。发光元件LD的第一端部EP1可以定位成面对第一对准电极ALE1，并且发光元件LD的第二端部EP2可以定位成面对第二对准电极ALE2。此外，另一发光元件LD的第一端部EP1可以定位成面对第三对准电极ALE3，并且另一发光元件LD的第二端部EP2可以定位成面对第四对准电极ALE4。因此，发光元件LD可以通过第一端部EP1接收第一驱动电源VDD(参见图7)的电压，并且可以通过第二端部EP2接收第二驱动电源VSS(参见图7)的电压。
堤部BNK可以设置在第一绝缘层INS1上。堤部BNK可以位于非发光区域NEA中。在向发光区域EA提供发光元件LD的工艺中，堤部BNK可以是坝结构，其防止包括发光元件LD的溶液流入相邻像素PXL的发光区域EA中，或控制要向每个发光区域EA提供的溶液的量(例如，预定或选定的量)。
堤部BNK可以配置成包括光阻挡材料和/或反射材料，以防止其中光在每个像素PXL和与其相邻的像素PXL之间泄漏的光泄漏缺陷。在一些实施方式中，堤部BNK可以包括透明材料。作为示例，它可以包括聚酰胺树脂、聚酰亚胺树脂等，但本公开不限于此。根据实施方式，反射层(或反射材料层)可以单独设置和/或形成在堤部BNK上，以进一步提高从像素PXL发射的光的效率。
在实施方式中，尽管已经描述了堤部BNK位于第一绝缘层INS1上，但是本公开不限于此。在一些实施方式中，堤部BNK可以定位在钝化层PSV的上表面上，并且可以定位成至少部分地与对准电极ALE重叠。
第二绝缘层INS2可以位于发光元件LD上。第二绝缘层INS2可以位于发光元件LD的上表面的一部分上，使得发光元件LD的第一端部EP1和第二端部EP2可以暴露于外部。在像素PXL中完成发光元件LD的对准之后，通过将第二绝缘层INS2定位在发光元件LD上，能够防止发光元件LD偏离对准位置。
此外，第二绝缘层INS2可以定位成与第一绝缘层INS1的一部分重叠。第二绝缘层INS2可以完全定位在发光区域EA和非发光区域NEA中。
第二绝缘层INS2可以形成为单个膜或多个膜，并且可以包括包含至少一种无机材料的无机绝缘膜或包含至少一种有机材料的有机绝缘膜。例如，第二绝缘层INS2可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种，但是本公开不限于此。
在形成第二绝缘层INS2之前在第一绝缘层INS1和发光元件LD之间存在间隙(或空间)的情况下，在形成第二绝缘层INS2的工艺中，可以用第二绝缘层INS2填充该间隙。在这种情况下，第二绝缘层INS2可以形成为有利于填充第一绝缘层INS1和发光元件LD之间的间隙的绝缘膜。例如，根据包括发光元件LD的显示装置1000的设计条件，第二绝缘层INS2可以由包括有机材料的有机绝缘膜形成。
像素电极ELT定位成与对准电极ALE、第一绝缘层INS1、发光元件LD和第二绝缘层INS2中的至少一些重叠。
像素电极ELT可以包括透明导电材料，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟镓锌(IGZO)。
像素电极ELT可以包括第一像素电极ELT1、第二像素电极ELT2、第三像素电极ELT3、第四像素电极ELT4和第五像素电极ELT5。
第一像素电极ELT1可以直接接触发光元件LD的第一端部EP1，并且可以物理连接和/或电连接到发光元件LD的第一端部EP1。第一像素电极ELT1可以直接接触被第一绝缘层INS1暴露的第一对准电极ALE1，以与其物理连接和/或电连接。
第二像素电极ELT2可以直接接触发光元件LD的第二端部EP2，并且可以物理连接和/或电连接到发光元件LD的第二端部EP2。第二像素电极ELT2可以直接接触被第一绝缘层INS1暴露的第二对准电极ALE2，以与其物理连接和/或电连接。
第三像素电极ELT3可以直接接触发光元件LD的第一端部EP1，并且可以物理连接和/或电连接到发光元件LD的第一端部EP1。第三像素电极ELT3可以直接接触被第一绝缘层INS1暴露的第三对准电极ALE3，以与其物理连接和/或电连接。
第四像素电极ELT4可以直接接触发光元件LD的第二端部EP2，并且可以物理连接和/或电连接到发光元件LD的第二端部EP2。第四像素电极ELT4可以直接接触被第一绝缘层INS1暴露的第四对准电极ALE4，以与其物理连接和/或电连接。
第五像素电极ELT5可以定位在第二绝缘层INS2上，并且可以定位成与第一像素电极ELT1和第四像素电极ELT4间隔开。第五像素电极ELT5可以在发光区域EA和非发光区域NEA中完全定位在堤部图案BNP和堤部BNK上。
参考图10，根据实施方式的像素PXL(或第一像素PXL1)可以包括位于显示元件层DPL上的颜色转换层CCL、黑色矩阵图案BM、滤色器层CFL和外涂层OC。
颜色转换层CCL可以包括与从每个像素PXL发射的光的颜色对应的至少一种类型的颜色转换颗粒。在实施方式中，在设置在第一像素PXL1中的发光元件LD发射蓝光并且第一像素PXL1是绿色像素的情况下，颜色转换层CCL可以包括绿色量子点QDg，该绿色量子点QDg将从发光元件LD发射的蓝光转换为绿光。例如，颜色转换层CCL可以包括分散在诸如透明树脂的基质材料中的绿色量子点QDg。然而，本公开不限于此，并且在设置在第二像素PXL2中的发光元件LD发射蓝光并且第二像素PXL2是红色像素的情况下，颜色转换层CCL可以包括将从发光元件LD发射的蓝光转换为红光的红色量子点。此外，在设置在第三像素PXL3中的发光元件LD发射蓝光并且第三像素PXL3是蓝色像素的情况下，颜色转换层CCL可以包括至少一种类型的光散射颗粒。
光绝缘层QIN可以设置在颜色转换层CCL的表面上。光绝缘层QIN可以设置成围绕颜色转换层CCL，并且可以至少部分地与显示元件层DPL重叠。
光绝缘层QIN可以是无机绝缘膜。例如，光绝缘层QIN可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。
黑色矩阵图案BM可以定位在颜色转换层CCL的两侧处。具体地，黑色矩阵图案BM可以定位成直接接触光绝缘层QIN的侧表面。
黑色矩阵图案BM可以包括各种类型的黑色矩阵材料中的至少一种黑色矩阵材料(例如，至少一种光阻挡材料)，和/或包括特定颜色的滤色器材料。
导电图案CP定位在黑色矩阵图案BM上。导电图案CP可以定位成至少部分地与黑色矩阵图案BM重叠。
导电图案CP可以包括透明电极材料。例如，导电图案CP可以包括透明导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)，但是本公开不限于此。
导电图案CP可以包括导电聚合物材料。例如，导电图案CP可以包括导电聚合物，诸如聚乙炔、聚吡咯、聚噻吩、聚(3,4-乙撑二氧噻吩)(PEDOT)或聚苯胺，但本公开不限于此。
平坦化层PLL可以位于颜色转换层CCL、光绝缘层QIN和导电图案CP上。平坦化层PLL可以配置为包括至少一层有机膜的单层或多层。例如，平坦化层PLL可以包括低折射率有机膜，从而确保像素PXL的光效率。
滤色器层CFL可以位于平坦化层PLL上。
滤色器层CFL可以包括与相应像素PXL的颜色匹配的第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
在实施方式中，在第一像素PXL1是绿色像素的情况下，第一滤色器CF1可以是绿色滤色器。此外，在与第一像素PXL1相邻的像素是红色像素的情况下，第二滤色器CF2可以是红色滤色器，而在与第一像素PXL1相邻的另一像素是蓝色像素的情况下，第三滤色器CF3可以是蓝色滤色器。
在滤色器层CFL中位于与黑色矩阵图案BM重叠的部分处的滤色器CF1、CF2和CF3可以彼此重叠，并且因此可以具有与黑色矩阵图案BM的光阻挡功能类似的光阻挡功能。
外涂层OC可以位于滤色器层CFL上以覆盖滤色器层CFL。
外涂层OC可以是用于减轻在其之下的结构中的台阶的平坦化膜，并且可以包括诸如聚酰亚胺、苯并环丁烯系列树脂和丙烯酸酯的有机材料。
在下文中，将参考图11至图13描述根据实施方式的导电图案的各种形状。
图11至图13示出了根据实施方式的显示面板。图11至图13的显示面板类似于参考图2描述的显示面板，并且因此现在将主要描述它们之间的差异。
参考图11至图13，根据实施方式的显示面板100可以包括基础层BSL以及设置在基础层BSL上的像素PXL、黑色矩阵图案BM和导电图案CP。
黑色矩阵图案BM可以部分地定位在显示区域DA和非显示区域NDA中。在显示区域DA中，黑色矩阵图案BM可以定位在像素PXL之间。在非显示区域NDA中，黑色矩阵图案BM可以定位成围绕显示区域DA。
在实施方式中，像素PXL可以设置成矩阵形式。因此，在显示区域DA中，黑色矩阵图案BM可以具有围绕所有像素PXL的网状形状。
导电图案CP可以至少部分地与黑色矩阵图案BM重叠。黑色矩阵图案BM可以位于导电图案CP之下。
在实施方式中，导电图案CP可以定位成围绕设置在第一方向DR1(或行方向)和第二方向DR2(或列方向)上的两个或更多个像素PXL。
例如，参考图11，导电图案CP可以定位成围绕行方向上的两个像素PXL和列方向上的两个像素PXL，例如围绕四个像素PXL。
此外，参考图12，导电图案CP可以定位成围绕行方向上的三个像素PXL和列方向上的三个像素PXL，例如围绕九个像素PXL。然而，本公开不限于此。在一些实施方式中，导电图案CP可以定位成围绕六个像素PXL，并且由导电图案CP围绕的像素PXL的数量可以进行各种改变。
参考图13，导电图案CP可以定位成围绕行方向上的两个像素PXL和列方向上的一个像素PXL，例如围绕两个像素PXL。然而，本公开不限于此，而是导电图案CP可以定位成在行方向和列方向上围绕不同数量的像素PXL。例如，导电图案CP可以定位成围绕行方向上的三个像素PXL和列方向上的四个像素PXL，或者也可以定位成围绕行方向上的六个像素PXL和列方向上的一像素PXL。
导电图案CP可以定位成与至少一个孔HOL重叠，并且可以通过至少一个孔HOL电连接到壳体200。
根据实施方式的显示装置1000可以具有导电图案CP，该导电图案CP设置在显示面板100的显示区域DA和非显示区域NDA中，并且通过非显示区域NDA的至少一个孔HOL电连接到壳体200，以朝向外部感应可能从显示面板100的上部发生的静电，从而防止显示面板100中的静电。因此，根据实施方式的显示装置1000可以改善显示面板100的质量。
在下文中，将参考图14至图16来描述根据实施方式的像素的结构。
图14至图16示出了根据实施方式的像素的示例。
图14中所示的基础层BSL、像素电路层PCL、显示元件层DPL、颜色转换层CCL、导电图案CP和平坦化层PLL与参考图9和图10描述的基础层BSL、像素电路层PCL、显示元件层DPL、颜色转换层CCL、导电图案CP和平坦化层PLL相同，并且因此，现在将主要描述它们之间的差异。
参考图14，黑色矩阵图案BM可以包括下黑色矩阵图案LBM和上黑色矩阵图案UBM。
下黑色矩阵图案LBM可以位于显示元件层DPL上，并且可以位于颜色转换层CCL的两侧上。
上黑色矩阵图案UBM可以与下黑色矩阵图案LBM重叠。在第一方向DR1上，上黑色矩阵图案UBM的宽度可以大于下黑色矩阵图案LBM的宽度。
填充件FIL可以位于平坦化层PLL上。填充件FIL可以防止由于冲击等而对显示装置1000造成损坏，并且可以确保显示装置1000的稳定性。填充件FIL可以由具有弹性和粘合性两者的材料制成。
上绝缘层UINS可以定位在填充件FIL和滤色器层CFL之间。上绝缘层UINS可以定位成接触滤色器层CFL的表面。
上绝缘层UINS可以是包括无机材料的无机绝缘膜。例如，上绝缘层UINS可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。
上衬底UPC可以位于滤色器层CFL上。
上衬底UPC可以是刚性或柔性衬底(或膜)。在实施方式中，在上衬底UPC是刚性衬底的情况下，上衬底UPC可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和晶体玻璃衬底中的一种。在实施方式中，在上衬底UPC是柔性衬底的情况下，上衬底UPC可以是包括聚合物有机材料的膜衬底和塑料衬底中的一种。此外，上衬底UPC可以包括玻璃纤维增强塑料(FRP)。
设置在基础层BSL的其上设置有像素PXL的表面上的上衬底UPC可以被称为封装衬底或滤色器衬底。
图15中所示的基础层BSL、像素电路层PCL和显示元件层DPL与参考图9和图10描述的基础层BSL、像素电路层PCL和显示元件层DPL相同，并且因此，现在将主要描述它们之间的差异。
参考图15，平面有机层PPL可以位于显示元件层DPL上。
由光绝缘层QIN围绕的颜色转换层CCL可以位于平面有机层PPL上。图15中所示的光绝缘层QIN可以设置于在竖直方向上与参考图10描述的光绝缘层QIN相反的方向上。
黑色矩阵图案BM可以包括下黑色矩阵图案LBM和上黑色矩阵图案UBM。
下黑色矩阵图案LBM可以位于平面有机层PPL上，并且可以位于颜色转换层CCL的两侧处。
导电图案CP可以位于下黑色矩阵图案LBM上。
平坦化层PLL可以位于颜色转换层CCL、光绝缘层QIN和导电图案CP上。
上黑色矩阵图案UBM可以位于平坦化层PLL上。上黑色矩阵图案UBM可以与下黑色矩阵图案LBM重叠。在第一方向DR1中，上黑色矩阵图案UBM的宽度可以大于下黑色矩阵图案LBM的宽度。
滤色器层CFL可以位于平坦化层PLL上。
滤色器层CFL可以包括与相应像素PXL的颜色匹配的第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
上绝缘层UINS可以定位在填充件FIL和滤色器层CFL之间。上绝缘层UINS可以定位成接触滤色器层CFL的表面。
上衬底UPC可以位于滤色器层CFL上。
图16中所示的像素PXL类似于参考图9和图10描述的像素PXL，并且因此，现在将主要描述具有差异的显示元件层DPL。
参考图16，显示元件层DPL可以包括对准电极ALE15、ALE16和ALE17、第一绝缘层INS1、发光元件LD、堤部图案BNP1和BNP2、堤部BNK、第一像素电极ELT1和第二像素电极ELT2。
对准电极ALE15、ALE16和ALE17可以定位在像素电路层PCL上。对准电极ALE15、ALE16和ALE17可以包括定位成在第一方向DR1上彼此间隔开的第十五对准电极ALE15、第十六对准电极ALE16和第十七对准电极ALE17。
第一绝缘层INS1可以位于对准电极ALE15、ALE16和ALE17以及像素电路层PCL上，以覆盖对准电极ALE15、ALE16和ALE17。
发光元件LD定位在第一绝缘层INS1上。发光元件LD的第一端部EP1可以定位成面对第十五对准电极ALE15，并且发光元件LD的第二端部EP2可以定位成面对第十六对准电极ALE16。此外，另一发光元件LD的第一端部EP1可以定位成面对第十六对准电极ALE16，并且另一发光元件LD的第二端部EP2可以定位成面对第十七对准电极ALE17。因此，在对准电压施加到对准电极ALE15、ALE16和ALE17的情况下，发光元件LD可以在一方向上对准。
堤部BNK可以设置在第一绝缘层INS1上。
堤部图案BNP1和BNP2可以位于发光元件LD上。堤部图案BNP1和BNP2可以位于发光元件LD的上表面的一部分上，使得发光元件LD的第一端部EP1和第二端部EP2可以暴露于外部。在像素PXL中完成发光元件LD的对准之后，可以将堤部图案BNP1和BNP2定位在发光元件LD上，并且因此可以防止发光元件LD偏离对准位置。
堤部图案BNP可以包括第一堤部图案BNP1和第二堤部图案BNP2。
第一像素电极ELT1可以定位成与第一堤部图案BNP1和第二堤部图案BNP2的至少部分以及发光元件LD的第一端部EP1重叠。第一像素电极ELT1可以直接接触发光元件LD的第一端部EP1，以物理连接和/或电连接到发光元件LD的第一端部EP1。
第二像素电极ELT2可以定位成与第一堤部图案BNP1和第二堤部图案BNP2的至少部分以及发光元件LD的第二端部EP2重叠。
第二像素电极ELT2可以直接接触发光元件LD的第二端部EP2，以物理连接和/或电连接到发光元件LD的第二端部EP2。
颜色转换层CCL和黑色矩阵图案BM可以位于显示元件层DPL上。导电图案CP可以位于黑色矩阵图案BM上。
根据实施方式的显示装置可以具有导电图案，该导电图案设置在显示面板中并且通过非显示区域的至少一个孔电连接到壳体，以朝向外部感应可能从显示面板的上部发生的静电，从而防止显示面板中的静电。因此，根据实施方式的显示装置可以改善显示面板的质量。
以上描述是本公开的技术特征的示例，并且本公开所属领域中的技术人员将能够进行各种修改和变化。因此，上述本公开的实施方式可以单独实现或彼此组合地实现。
因此，在本公开中公开的实施方式不旨在限制本公开的技术精神，而是描述本公开的技术精神，并且本公开的技术精神的范围不受这些实施方式的限制。本公开的保护范围应当由所附权利要求来解释，并且应当解释的是，等同范围内的所有技术精神包括在本公开的范围内。

Claims (20)

1.一种显示装置，包括：
显示面板，包括：
显示区域，显示图像；以及
非显示区域，包括至少一个孔；以及
壳体，连接到所述显示面板，
其中，所述显示面板包括：
像素，分散且设置在所述显示区域中；以及
导电图案，在所述显示区域中设置在所述像素之间，并且在平面图中与所述至少一个孔重叠，以及
所述导电图案通过所述至少一个孔电连接到所述壳体。
2.根据权利要求1所述的显示装置，其中，所述导电图案包括透明电极材料。
3.根据权利要求1所述的显示装置，其中，所述导电图案包括导电聚合物材料。
4.根据权利要求1所述的显示装置，还包括：
黑色矩阵图案，在所述显示区域中设置在所述像素之间，
其中，所述导电图案在平面图中至少部分地与所述黑色矩阵图案重叠。
5.根据权利要求1所述的显示装置，其中，
所述壳体包括容纳所述显示面板的壳体凹槽，以及
所述显示面板是可卷曲显示面板。
6.根据权利要求1所述的显示装置，其中，所述显示面板还包括：
第一焊盘电极，在平面图中与所述非显示区域中的所述至少一个孔重叠；
第二焊盘电极，设置在所述第一焊盘电极上并且电接触所述第一焊盘电极；以及
第三焊盘电极，设置在所述第二焊盘电极上并且电接触所述第二焊盘电极，以及
所述导电图案电接触所述第三焊盘电极。
7.根据权利要求6所述的显示装置，还包括：
连接构件，在所述至少一个孔中设置在所述第一焊盘电极的表面上，并且电连接所述导电图案和所述壳体。
8.根据权利要求7所述的显示装置，其中，所述连接构件是包括导电材料的膏体。
9.一种显示装置，包括：
基础层，包括显示图像的显示区域和包括至少一个孔的非显示区域；
像素，分散且设置在所述显示区域中；以及
导电图案，在所述显示区域中设置在所述像素之间，并且在平面图中与所述至少一个孔重叠，以及
其中，所述导电图案具有与所述像素的布置形状对应的形状。
10.根据权利要求9所述的显示装置，其中，
所述像素设置成以矩阵形式彼此间隔开，以及
所述导电图案具有围绕所述像素中的每个的网状形状。
11.根据权利要求9所述的显示装置，其中，
所述像素设置成以矩阵形式彼此间隔开，以及
所述导电图案围绕所述像素中的两个或更多个。
12.根据权利要求9所述的显示装置，其中，
所述非显示区域中设置有焊盘部分，以及
所述至少一个孔分别形成在所述焊盘部分之间。
13.根据权利要求9所述的显示装置，还包括：
黑色矩阵图案，在所述显示区域中设置在所述像素之间，并且在平面图中至少部分地与所述导电图案重叠。
14.根据权利要求9所述的显示装置，其中，所述导电图案包括透明电极材料。
15.根据权利要求9所述的显示装置，其中，所述导电图案包括导电聚合物材料。
16.一种显示装置，包括：
基础层，包括显示图像的显示区域和包括至少一个孔的非显示区域；
颜色转换层，在所述显示区域中设置在所述基础层上，并且包括至少一种类型的颜色转换颗粒；
黑色矩阵图案，设置在所述颜色转换层的两侧处；以及
导电图案，设置在所述黑色矩阵图案上，以便在平面图中至少部分地与所述黑色矩阵图案重叠，
其中，在所述非显示区域中，所述导电图案在平面图中与所述至少一个孔重叠。
17.根据权利要求16所述的显示装置，还包括：
平坦化层，覆盖所述颜色转换层和所述导电图案；以及
滤色器层，设置在所述平坦化层上并且包括与所述颜色转换颗粒的颜色对应的滤色器。
18.根据权利要求17所述的显示装置，还包括：
上衬底，设置在所述滤色器层上。
19.根据权利要求16所述的显示装置，其中，所述导电图案包括透明电极材料。
20.根据权利要求16所述的显示装置，其中，所述导电图案包括导电聚合物材料。
CN202211258704.XA 2021-10-14 2022-10-14 显示装置 Pending CN115996613A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210136965A KR20230053798A (ko) 2021-10-14 2021-10-14 표시 장치
KR10-2021-0136965 2021-10-14

Publications (1)

Publication Number Publication Date
CN115996613A true CN115996613A (zh) 2023-04-21

Family

ID=83692727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211258704.XA Pending CN115996613A (zh) 2021-10-14 2022-10-14 显示装置

Country Status (4)

Country Link
US (1) US20230120521A1 (zh)
EP (1) EP4167052A1 (zh)
KR (1) KR20230053798A (zh)
CN (1) CN115996613A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220086028A (ko) * 2020-12-16 2022-06-23 엘지디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102090713B1 (ko) * 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
KR102457997B1 (ko) * 2017-12-29 2022-10-21 엘지디스플레이 주식회사 전계 발광 표시장치
KR102652645B1 (ko) * 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
KR102524569B1 (ko) * 2018-09-21 2023-04-24 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210007082A (ko) * 2019-07-09 2021-01-20 삼성디스플레이 주식회사 표시 장치
KR20210057874A (ko) * 2019-11-12 2021-05-24 삼성디스플레이 주식회사 표시 장치
KR20210066181A (ko) * 2019-11-28 2021-06-07 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230120521A1 (en) 2023-04-20
KR20230053798A (ko) 2023-04-24
EP4167052A1 (en) 2023-04-19

Similar Documents

Publication Publication Date Title
CN117242576A (zh) 显示装置
CN115996613A (zh) 显示装置
CN114914263A (zh) 显示设备
KR20230005033A (ko) 화소 및 이를 구비한 표시 장치
CN116525638A (zh) 显示设备
CN116964744A (zh) 显示装置
CN116868343A (zh) 显示装置及其制造方法
KR20230020627A (ko) 표시 장치
CN220934085U (zh) 显示装置
EP4312270A1 (en) Display device and manufacturing method of display device
CN218632042U (zh) 显示装置
CN220441192U (zh) 显示装置
US20220149255A1 (en) Display device
EP4227997A1 (en) Display device and method of fabricating the same
US20220109085A1 (en) Display device and manufacturing method thereof
US20240154079A1 (en) Display device
US20230307461A1 (en) Display device
CN116581140A (zh) 显示装置
CN116895678A (zh) 显示设备
CN116264264A (zh) 显示装置
CN115867068A (zh) 显示装置
CN117276249A (zh) 显示设备
CN117461135A (zh) 显示装置和制造显示装置的方法
CN116435444A (zh) 显示装置
CN116417492A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication