CN113903669B - 一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管 - Google Patents

一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管 Download PDF

Info

Publication number
CN113903669B
CN113903669B CN202111487225.0A CN202111487225A CN113903669B CN 113903669 B CN113903669 B CN 113903669B CN 202111487225 A CN202111487225 A CN 202111487225A CN 113903669 B CN113903669 B CN 113903669B
Authority
CN
China
Prior art keywords
oxide layer
field effect
groove
thickness
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111487225.0A
Other languages
English (en)
Other versions
CN113903669A (zh
Inventor
杨国江
于世珩
白宗纬
张胜凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Changjing Pulian Power Semiconductor Co ltd
Original Assignee
Jiangsu Changjing Pulian Power Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjing Pulian Power Semiconductor Co ltd filed Critical Jiangsu Changjing Pulian Power Semiconductor Co ltd
Priority to CN202111487225.0A priority Critical patent/CN113903669B/zh
Publication of CN113903669A publication Critical patent/CN113903669A/zh
Application granted granted Critical
Publication of CN113903669B publication Critical patent/CN113903669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管，在制作屏蔽导体的过程中，沟槽侧壁以及外延上表面一直留存氧化层来保护外延层，当氧化层厚度因为制作屏蔽导体被蚀刻消耗后，再次沉积氧化层进行补充，补充后沟槽侧壁的氧化层厚度大于消耗之后的厚度，然后再继续制作屏蔽导体，据此消耗则补充的原则，结合场效应管电压需求进行仿真调试，得到对应电压需求的具有非渐变宽度屏蔽导体及非渐变厚度氧化层的场效应管。本发明提出的屏蔽栅沟槽场效应管结构能够实现较好的外延利用率，在与传统SGT具有相同崩溃电压的条件下，本发明同比可以实现更小的特征电阻，且本发明的结构能够在上下电极之间实现较小的Cgs电容。

Description

一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管
技术领域
本发明属于半导体技术领域，涉及屏蔽栅沟槽型场效应管SGT MOSFET，为一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管。
背景技术
屏蔽栅沟槽型场效应管SGT MOSFET是一种新型的功率半导体器件，具有传统深沟槽MOSFET的低导通损耗的优点，同时具有更加低的开关损耗，SGT的结构可以使用更多的外延体积来提高耐压性能，可以显著降低MOSFET器件的特征电阻Rsp (SpecificResistance)，也即单位面积导通电阻。在传统的SGT结构中，沟槽下半部的氧化物层厚度均匀一致，如图1所示，对应的电场结果如图2所示，传统SGT对外延利用率不佳,其电场分布为两个峰值分布,一般通过使用浓度较淡的外延来达到目标崩溃电压，而这样就无法实现减小导通电阻Rsp。
美国专利US8431989提出了一种SGT结构及其制造工艺，通过调整屏蔽导体形状来控制氧化层厚度，以得到更高的崩溃电压，该方案在沟槽下部区域采用阶梯型型的屏蔽导体实现“渐增氧化层厚度”来调整电场，中国申请CN111128706也同样应用了渐变式场氧厚度来改善的方案。由于器件在反向偏压操作中，高电压将会施加于沟槽底部外的漏极侧，同时沟槽内部的屏蔽导体与闸极导体皆为接地端，沟槽底部距离高电压较近，因此需要较厚的氧化层来避免漏源极间电场强度超过外延临界电场强度，进而导致器件提早到达崩溃电压; 沿着沟槽往上，距离漏极的距离也越来越大，因此此时可以采用较薄的氧化层来实现相同的漏源极间电场，渐变厚度氧化层就是依此而设计。但这类方案虽然可以改善电场，却忽略了这样的结构所带来的极间电容Cgs过大的问题，由于这类方案要求氧化层从上至下逐渐增厚，屏蔽导体呈倒锥形，相比传统I型屏蔽导体会增加上下电极间的面积，导致极间电容Cgs较大。
渐变式场氧厚度的设计方案除了极间电容Cgs较大的问题，在实际制造工艺中，由于从下至上场氧逐渐变薄，到最上层往往会因为多晶硅的蚀刻而出现外延层裸露，这样的制程步骤将会等向性消耗外延层，为此需要预留较厚的氧化层来提供渐变的余地，容易造成器件pitch（特征尺寸）无法缩小，如图3所示，沟槽宽度还受渐变式场氧的最大宽度限制，同时渐变式场氧在设计时因为渐变的程度，屏蔽导体长短也可能随之发生变化，带来沟槽深度变动较大的问题。
发明内容
本发明要解决的问题是：现有SGT结构方案对外延利用率不佳，在保证崩溃电压BVDSS的情况下无法进一步减小特征电阻Rsp，现有的渐变式场氧厚度的方案虽然可以改善电场，但却存在极间电容Cgs过大以及对外延消耗的问题。
本发明的技术方案为：一种屏蔽栅沟槽场效应管制造方法，当氧化层厚度因为制作屏蔽导体被蚀刻消耗后，再次沉积氧化层进行补充，补充后沟槽侧壁的氧化层厚度大于消耗之后的厚度，包括以下步骤：
1）在氧化层被消耗后则进行补充的原则下仿真调试屏蔽导体的形状结构，直至场效应管电压满足需求，然后按照仿真调试结果制造屏蔽栅沟槽场效应管；
2）蚀刻屏蔽栅沟槽场效应管的沟槽；
3）在沟槽中沉积第一氧化层，填充屏蔽导体并回刻至第一指定高度；
4）对沟槽侧壁的第一氧化层进行蚀刻，然后沉积填充屏蔽导体并回蚀刻至第二指定高度；
5）由于步骤4）消耗了第一氧化层，补充沉积第二氧化层，然后蚀刻使屏蔽导体上端面裸露；
6）再次沉积屏蔽导体并回蚀刻至第三指定高度；
7）根据仿真调试结果，如果屏蔽导体的结构只需要蚀刻消耗一次氧化层，则进入步骤8）；如果屏蔽导体还需要继续蚀刻消耗氧化层，则根据屏蔽导体的结构选择以下方法继续制造屏蔽导体：当需要在沟槽中制造被氧化层间隔的多个十字型屏蔽导体，重复步骤3）-6），当需要在在沟槽中制造多个十字型相连形状的屏蔽导体，重复步骤4）-6），屏蔽导体制作完成，进入步骤8）；
8）得到具有非渐变宽度的屏蔽导体，以及对应非渐变厚度氧化层；上述第一指定高度、第二指定高度、第三指定高度、蚀刻第一氧化层的厚度以及补充的第二氧化层的厚度根据仿真调试结果决定，完成屏蔽导体的制造后，按照SGT工艺制造闸极导体、掺杂、隔离层和金属层，得到屏蔽栅沟槽场效应管。
进一步的，被消耗的氧化层和补充的氧化层为同样的材料，或根据器件设计要求使用不同的材料。
本发明还公开一种屏蔽栅沟槽场效应管，根据上述屏蔽栅沟槽场效应管制造方法制造，沟槽内具有至少一个十字型屏蔽导体，沟槽内的氧化层随屏蔽导体在不同高度具有非渐变式的厚度。
本发明方法在制作屏蔽导体的过程中，沟槽侧壁以及外延上表面一直留存氧化层来保护外延层，当氧化层厚度因为制作屏蔽导体被蚀刻消耗后，再次沉积氧化层进行补充，补充后沟槽侧壁的氧化层厚度大于消耗之后的厚度，然后再继续制作屏蔽导体，据此消耗则补充的原则，结合场效应管电压需求，对氧化层的消耗、补充的量，以及对应的消耗、补充的位置高度进行仿真调试，得到对应电压需求的具有非渐变宽度屏蔽导体及非渐变厚度氧化层的场效应管。
针对现有渐变式场氧的制程工艺可能对外延的消耗，单纯增加氧化层厚度会增大器件尺寸，而如果想要调整氧化层厚度，尤其是沟槽上部容易裸露外延的部分，例如如图4所示，将氧化层1的厚度增加，则根据器件电压原理，可能导致氧化层2所在位置漏源极间电场强度过大，进而导致器件提早到达崩溃电压，因此技术人员未考虑过此方式。本发明没有限于这一技术原理，以沟槽侧壁以及外延上表面一直留存一定厚度氧化层来保护外延层为目标，对器件进行仿真调试，发现氧化层厚度与所在位置高度在一定比例下，可以在达到传统SGT崩溃电压的情况下，实现较小的Rsp，达到改进传统SGT的目的，同时避免了器件制造对外延的影响，且有利于器件特征尺寸控制。
本发明提出的屏蔽栅沟槽场效应管结构能够实现较好的外延利用率，兼顾电场与特征电阻Rsp的改善，可根据器件电压需求通过仿真调试设计屏蔽导体的尺寸及氧化层厚度。在与传统SGT具有相同崩溃电压的条件下，本发明不改变外延浓度，不但可以实现更小的特征电阻Rsp，且本发明的结构在实现非渐变厚度氧化层过程中，沟槽侧壁以及外延上表面一直留存着氧化层来保护外延层，外延层并不会因为蚀刻多晶硅的过程而有所消耗，进可以维持优异的制程稳定性及实现较小器件特征尺寸pitch，并且本发明由于一旦消耗氧化层就进行补充，在最终所形成的屏蔽导体上端宽度必定会小于屏蔽导体最宽处，不会如渐变式氧化层的方案那样屏蔽导体上端必然是最宽的，由此可以实现在上下电极之的面积控制，从而实现较小的Cgs电容。同时，本发明的制造方法也无需使用额外的光罩，可以兼容于现有SGT制造的制程平台，有利于应用到现有工艺中。
附图说明
图1为传统屏蔽栅沟槽场效应管SGT的结构示意图。
图2为传统屏蔽栅沟槽场效应管SGT对应的电场。
图3为现有渐变式场氧的SGT制造工艺示意图。
图4为改变场氧厚度的示意图。
图5为本发明屏蔽栅沟槽场效应管的制造流程示意图。
图6为本发明方法制造的屏蔽栅沟槽场效应管的结构示意图。
图7为本发明方法制造的屏蔽栅沟槽场效应管中多个十字型屏蔽导体连接的结构示意图。
图8为本发明方法制造的屏蔽栅沟槽场效应管中多个十字型屏蔽导体分隔设置的结构示意图。
图9为本发明非渐变氧化层厚度的结构示意图。
图10为从上到下渐增的氧化层厚度的结构示意图。
具体实施方式
针对传统SGT对外延利用率不佳，在达成目标崩溃电压的情况下无法兼顾降低特征电阻的问题，本发明提出一种屏蔽栅沟槽场效应管制造方法，在制作屏蔽导体的过程中，沟槽侧壁以及外延上表面一直留存氧化层来保护外延层，当氧化层厚度因为制作屏蔽导体被蚀刻消耗后，再次沉积氧化层进行补充，补充后沟槽侧壁的氧化层厚度大于消耗之后的厚度，然后再继续制作屏蔽导体，据此消耗补充的原则结合场效应管电压需求，对氧化层的消耗、补充的量，以及对应的消耗、补充的位置高度进行仿真调试，得到对应电压需求的具有非渐变宽度屏蔽导体及非渐变厚度氧化层的场效应管。本发明通过非渐变场氧厚度的方式实现较佳的外延利用率，兼顾对电场和特征电阻Rsp，并考虑到极间电容Cgs的问题，制造流程如图5所示。
1）在氧化层被消耗后则进行补充的原则下仿真调试屏蔽导体的形状结构，直至场效应管电压满足需求，然后按照仿真调试结果制造屏蔽栅沟槽场效应管；
2）蚀刻屏蔽栅沟槽场效应管的沟槽；
3）在沟槽中沉积第一氧化层，填充屏蔽导体并回刻至第一指定高度；
4）对沟槽侧壁的第一氧化层进行蚀刻，然后沉积填充屏蔽导体并回蚀刻至第二指定高度；
5）由于步骤4）消耗了第一氧化层，补充沉积第二氧化层，然后蚀刻使屏蔽导体上端面裸露；
6）再次沉积屏蔽导体并回蚀刻至第三指定高度；
7）根据仿真调试结果，如果屏蔽导体的结构只需要蚀刻消耗一次氧化层，则进入步骤8）；如果屏蔽导体还需要继续蚀刻消耗氧化层，则根据屏蔽导体的结构选择以下方法继续制造屏蔽导体：当需要在沟槽中制造被氧化层间隔的多个十字型屏蔽导体，重复步骤3）-6），当需要在在沟槽中制造多个十字型相连形状的屏蔽导体，重复步骤4）-6）；屏蔽导体制作完成，进入步骤8）；
8）得到具有非渐变宽度的屏蔽导体，以及对应非渐变厚度氧化层；上述第一指定高度、第二指定高度、第三指定高度、蚀刻第一氧化层的厚度以及补充的第二氧化层的厚度根据仿真调试结果决定，完成屏蔽导体的制造后，按照SGT工艺制造闸极导体、掺杂、隔离层和金属层，得到屏蔽栅沟槽场效应管。
在上述工艺中，被消耗的氧化层和补充的氧化层为同样的材料，或根据器件设计要求使用不同的材料。同样，蚀刻方式采用干蚀刻还是湿蚀刻也可以根据器件制备工艺参数来选择。
本发明通过上述工艺实现非渐变的场氧，一旦氧化层被消耗则进行补充，以保护外延，同时一定程度上限制了屏蔽导体的宽度扩展，根据本发明方法制造的屏蔽栅沟槽场效应管，沟槽内具有至少一个十字型屏蔽导体，沟槽内的氧化层随屏蔽导体在不同高度具有非渐变式的厚度，结构如图6所示。对屏蔽导体的设计只要求当氧化层厚度因为制作屏蔽导体被蚀刻消耗后，再次沉积氧化层进行补充，以此为原则结合所需电压进行仿真调试，得到屏蔽导体结构参数。
表1显示了本发明制造的SGT对于传统SGT在数据归一化后的比较结果，在同样的崩溃电压BVDSS下，本发明可以具有更小的特征电阻。
表1
Figure DEST_PATH_IMAGE002
根据制造工艺，当重复步骤3）-6）或4）-6）继续制造屏蔽导体时，可以得到两个以上的十字型屏蔽导体，十字型屏蔽导体之间连接或由氧化层分隔开，如图7和图8所示。多个十字型屏蔽导体的结构具有更多的调整空间来优化电场分布。
本发明针对现有改善SGT电场的方案所存在的外延及尺寸问题，在研究电场及Rsp改善的同时，提出了新的制作方法，在制作场效应管的过程中能够保护外延，稳定制程，所得屏蔽栅沟槽场效应管在同等崩溃电压下，相比传统SGT改善了Rsp，对屏蔽导体宽度的控制有利于提高外延利用率，同时还可以具有较小的极间电容Cgs，Cgs对MOSFET的导通也有一定影响，本发明有利于SGT MOSFET的导通参数设计，如图9所示，为本发明非渐变氧化层厚度的结构，从上至下a＞b，c＞b，图10为从上到下渐增的氧化层厚度的结构，以同样的屏蔽导体高度尺寸比较，a1＞b1＞c1，可见本发明具有较小的上下电极交叠面积，实现了较小的Cgs。

Claims (2)

1.一种屏蔽栅沟槽场效应管制造方法，其特征是沟槽侧壁以及外延上表面一直留存氧化层来保护外延层，当氧化层厚度因为制作屏蔽导体被蚀刻消耗后，再次沉积氧化层进行补充，补充后沟槽侧壁的氧化层厚度大于消耗之后的厚度，包括以下步骤：
1）在氧化层被消耗后则进行补充的原则下仿真调试屏蔽导体的形状结构，直至场效应管电压满足需求，然后按照仿真调试结果制造屏蔽栅沟槽场效应管；
2）蚀刻屏蔽栅沟槽场效应管的沟槽；
3）在沟槽中沉积第一氧化层，填充屏蔽导体并回刻至第一指定高度；
4）对沟槽侧壁的第一氧化层进行蚀刻，然后沉积填充屏蔽导体并回蚀刻至第二指定高度；
5）由于步骤4）消耗了第一氧化层，补充沉积第二氧化层，然后蚀刻使屏蔽导体上端面裸露；
6）再次沉积屏蔽导体并回蚀刻至第三指定高度；
7）根据仿真调试结果，如果屏蔽导体的结构只需要蚀刻消耗一次氧化层，则进入步骤8）；如果屏蔽导体还需要继续蚀刻消耗氧化层，则根据屏蔽导体的结构选择以下方法继续制造屏蔽导体：当需要在沟槽中制造被氧化层间隔的多个十字型屏蔽导体，重复步骤3）-6），当需要在沟槽中制造多个十字型相连形状的屏蔽导体，重复步骤4）-6），屏蔽导体制作完成，进入步骤8）；
8）得到具有非渐变宽度的屏蔽导体，以及对应非渐变厚度氧化层，上述第一指定高度、第二指定高度、第三指定高度、蚀刻第一氧化层的厚度以及补充的第二氧化层的厚度根据仿真调试结果决定，完成屏蔽导体的制造后，按照SGT工艺制造闸极导体、掺杂、隔离层和金属层，得到屏蔽栅沟槽场效应管。
2.根据权利要求1所述的一种屏蔽栅沟槽场效应管制造方法，其特征是被消耗的氧化层和补充的氧化层为同样的材料，或根据器件设计要求使用不同的材料。
CN202111487225.0A 2021-12-08 2021-12-08 一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管 Active CN113903669B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111487225.0A CN113903669B (zh) 2021-12-08 2021-12-08 一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111487225.0A CN113903669B (zh) 2021-12-08 2021-12-08 一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管

Publications (2)

Publication Number Publication Date
CN113903669A CN113903669A (zh) 2022-01-07
CN113903669B true CN113903669B (zh) 2022-03-29

Family

ID=79025637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111487225.0A Active CN113903669B (zh) 2021-12-08 2021-12-08 一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管

Country Status (1)

Country Link
CN (1) CN113903669B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016132552A1 (ja) * 2015-02-20 2016-08-25 新電元工業株式会社 半導体装置
CN110993690A (zh) * 2019-11-15 2020-04-10 杰华特微电子（杭州）有限公司 沟槽型mosfet器件及其制造方法
CN112563331A (zh) * 2020-12-28 2021-03-26 捷捷微电(无锡)科技有限公司 能够提升耐压能力的分离栅mosfet器件及制造方法
CN113035945A (zh) * 2021-03-15 2021-06-25 海速芯(无锡)科技有限公司 一种改善优值的新型场效应器件结构及其制造方法

Also Published As

Publication number Publication date
CN113903669A (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
US10923588B2 (en) SGT MOSFET with adjustable CRSS and CISS
CN102956684B (zh) 集成晶胞的掩埋场环场效应晶体管植入空穴供应通路
CN103035677B (zh) 超级结结构、超级结mos晶体管及其制造方法
KR20040068203A (ko) 반도체 장치 및 반도체 장치의 형성 방법
CN112864246B (zh) 超结器件及其制造方法
CN104952928A (zh) 一种栅漏电容缓变的超结功率器件及其制造方法
CN108389892B (zh) 一种具有纵向变掺杂剂量的深槽型横向耐压区
CN111863623A (zh) 一种多层超结半导体器件的制备方法
CN111785625A (zh) 超级结器件的工艺方法
CN114050187A (zh) 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管
JP2005510061A (ja) トレンチ・ゲート半導体装置とその製造方法
CN104241132A (zh) Ldmos及其制造方法
WO2021068420A1 (zh) 沟槽型场效应晶体管结构及其制备方法
CN113078066B (zh) 一种分离栅功率mosfet器件的制造方法
CN114068680A (zh) 一种分裂栅mos器件及其制备方法
CN105789270A (zh) 一种具有变k介质侧边的vdmos器件
CN113903669B (zh) 一种屏蔽栅沟槽场效应管制造方法及屏蔽栅沟槽场效应管
CN101587901B (zh) 绝缘体上硅材料的平板显示器驱动芯片及制备方法
CN112420844A (zh) 具有分离栅增强结构的低栅电阻功率mosfet器件及方法
CN110676305A (zh) 具有低栅电荷特性的垂直沟道器件及制造方法
CN108091695B (zh) 垂直双扩散场效应晶体管及其制作方法
CN106876450B (zh) 低栅漏电容的纵向场效应晶体管及其制造方法
CN111524798B (zh) 一种具有纵向线性变掺杂的深槽横向耐压区的制备方法
CN110047935B (zh) 一种双分裂栅功率mosfet器件及其制备方法
CN114023647A (zh) 一种屏蔽栅沟槽mosfet及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant