CN113872901A - 发送装置和通信系统 - Google Patents

发送装置和通信系统 Download PDF

Info

Publication number
CN113872901A
CN113872901A CN202111203404.7A CN202111203404A CN113872901A CN 113872901 A CN113872901 A CN 113872901A CN 202111203404 A CN202111203404 A CN 202111203404A CN 113872901 A CN113872901 A CN 113872901A
Authority
CN
China
Prior art keywords
voltage state
signal
voltage
driver unit
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111203404.7A
Other languages
English (en)
Other versions
CN113872901B (zh
Inventor
林宏晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN202111203404.7A priority Critical patent/CN113872901B/zh
Publication of CN113872901A publication Critical patent/CN113872901A/zh
Application granted granted Critical
Publication of CN113872901B publication Critical patent/CN113872901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0284—Arrangements to ensure DC-balance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/06—Control of transmission; Equalising by the transmitted signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Transmitters (AREA)

Abstract

本申请提供了一种发送装置和通信系统。该发送装置通过使用第一电压状态、第二电压状态和在第一电压状态和第二电压状态之间的第三电压状态来发送数据信号，发送装置设置有以下部件：驱动器单元，被配置为能够改变第三电压状态下的电压；以及控制单元，使驱动器单元通过改变第三电压状态下的电压来执行加重。

Description

发送装置和通信系统
本申请是PCT申请号为PCT/JP2017/000807、申请日为2017年01月12日、发明名称为“发送装置、发送方法和通信系统”的PCT申请的中国国家阶段申请的分案申请，该中国国家阶段申请进入国家阶段日为2018年7月25日、国家申请号为201780008248.4。
技术领域
本公开涉及发送信号的发送装置、在这种发送装置中使用的发送方法以及包括这种发送装置的通信系统。
背景技术
与近年来电子设备的高功能性和多功能性相关联，电子设备包括各种装置，例如，半导体芯片、传感器和显示装置。许多数据在这些装置之间进行交换，并且随着电子设备的高功能性和多功能性，这种数据量已经增加。因此，利用例如允许以几个Gbps发送和接收数据的高速接口来频繁交换数据。
为了提高高速接口中的通信性能，已经公开了各种技术。例如，专利文献1和专利文献2均公开了利用三条发送路径来发送三个差分信号的通信系统。此外，例如，专利文献3公开了执行预加重的通信系统。
引文列表
专利文献
专利文献1：日本未经审查专利申请公开第H06-261092号
专利文献2：美国专利第8064535号
专利文献3：日本未经审查专利申请公开第2011-142382号
如上所述，在通信系统中，期望提高通信性能，并且预期进一步提高通信性能。
期望提供一种允许增强通信性能的发送装置、发送方法和通信系统。
发明内容
根据本公开的实施方式的发送装置包括驱动器单元和控制器。驱动器单元利用第一电压状态、第二电压状态以及介于第一电压状态和第二电压状态之间的第三电压状态来发送数据信号，并且被配置为使第三电压状态下的电压可变。控制器改变第三电压状态下的电压，以使所述驱动器单元执行加重。
根据本公开的实施方式的发送方法包括：利用第一电压状态、第二电压状态以及介于第一电压状态和第二电压状态之间的第三电压状态来发送数据信号；并且改变第三电压状态下的电压，以执行加重。
根据本公开的实施方式的通信系统包括发送装置和接收装置。该发送装置包括驱动器单元和控制器。驱动器单元利用第一电压状态、第二电压状态以及介于第一电压状态和第二电压状态之间的第三电压状态来发送数据信号，并且被配置为使第三电压状态下的电压可变。控制器改变第三电压状态下的电压，以使驱动器单元执行加重。
在根据本公开的实施方式的发送装置、发送方法和通信系统中，利用第一电压状态、第二电压状态和第三电压状态发送数据信号。第三电压状态下的电压是可变的。此外，改变第三电压状态下的电压以执行加重。
根据本公开的实施方式的发送装置、发送方法和通信系统，改变介于第一电压状态和第二电压状态之间的第三电压状态下的电压，以执行加重，这使得可以增强通信性能。应该注意，此处描述的效果不一定是限制性的，并且可以包括本公开中描述的任何效果。
附图说明
图1是示出根据本公开的实施方式的通信系统的配置示例的框图。
图2是示出由图1中示出的通信系统发送和接收的信号的电压状态的说明图。
图3是示出由图1中示出的通信系统发送和接收的符号的转变的说明图。
图4是示出图1中示出的发射器的配置示例的框图。
图5是示出图4中示出的转变检测器的操作示例的表。
图6是示出图4中示出的输出单元的操作示例的表。
图7是示出根据第一实施方式的输出单元的配置示例的框图。
图8是示出图7中示出的定时控制器的操作示例的时间波形图。
图9是示出图1中示出的接收器的配置示例的框图。
图10是示出图9中示出的接收器的接收操作的示例的说明图。
图11是示出图9中示出的接收器的接收操作的示例的另一说明图。
图12是示意性地示出通信系统的特征示例的眼图。
图13A是示出根据第一实施方式的通信系统的操作示例的时间波形图。
图13B是示出根据第一实施方式的通信系统的操作示例的另一时间波形图。
图13C是示出根据第一实施方式的通信系统的操作示例的另一时间波形图。
图13D是示出根据第一实施方式的通信系统的操作示例的另一时间波形图。
图13E是示出根据第一实施方式的通信系统的操作示例的另一时间波形图。
图14A是示出根据第一实施方式的通信系统的特征示例的眼图。
图14B是示出根据第一实施方式的通信系统的特征示例的另一眼图。
图14C是示出根据第一实施方式的通信系统的特征示例的另一眼图。
图14D是示出根据第一实施方式的通信系统的特征示例的另一眼图。
图15A是示出根据比较示例的通信系统的操作示例的时间波形图。
图15B是示出根据比较示例的通信系统的操作示例的另一时间波形图。
图15C是示出根据比较示例的通信系统的操作示例的另一时间波形图。
图15D是示出根据比较示例的通信系统的操作示例的另一时间波形图。
图15E是示出根据比较示例的通信系统的操作示例的另一时间波形图。
图16是示出根据第一实施方式的变形例的输出单元的配置示例的框图。
图17是示出图16中示出的驱动器单元的配置示例的电路图。
图18是示出根据第二实施方式的输出单元的配置示例的框图。
图19是示出图18中示出的驱动器单元的配置示例的电路图。
图20是示出图18中示出的输出单元的操作示例的表。
图21A是图18中示出的输出单元的操作示例的示意图。
图21B是图18中示出的输出单元的操作示例的另一示意图。
图21C是图18中示出的输出单元的操作示例的另一示意图。
图22A是示出根据第二实施方式的通信系统的操作示例的时间波形图。
图22B是示出根据第二实施方式的通信系统的操作示例的另一时间波形图。
图22C是示出根据第二实施方式的通信系统的操作示例的另一时间波形图。
图22D是示出根据第二实施方式的通信系统的操作示例的另一时间波形图。
图22E是示出根据第二实施方式的通信系统的操作示例的另一时间波形图。
图23是示出根据第二实施方式的通信系统的特征示例的眼图。
图24是应用了根据实施方式的通信系统的智能电话的外观配置的透视图。
图25是示出应用了根据实施方式的通信系统的应用处理器的配置示例的框图。
图26是示出应用了根据实施方式的通信系统的图像传感器的配置示例的框图。
图27是示出应用了根据实施方式的通信系统的车辆控制系统的配置示例的框图。
具体实施方式
在下文中，参考附图，详细描述本公开的一些实施方式。应该注意，按以下顺序给出描述：
1、第一实施方式
2、第二实施方式
3、应用示例
<1、第一实施方式>
[配置示例]
图1示出了根据第一实施方式的通信系统(通信系统1)的配置示例。通信系统1通过预加重来提高通信性能。
通信系统1包括发送装置10、发送路径100和接收装置30。发送装置10包括三个输出端子ToutA、ToutB和ToutC。发送路径100包括三条线路110A、110B和110C。接收装置30包括三个输入端子TinA、TinB和TinC。此外，发送装置10的输出端子ToutA和接收装置30的输入端子TinA通过线路110A彼此耦接。发送装置10的输出端子ToutB和接收装置30的输入端子TinB通过线路110B彼此耦接。发送装置10的输出端子ToutC和接收装置30的输入端子TinC通过线路110C彼此耦接。在这个示例中，线路110A至110C的特性阻抗大约为50[Ω]。
发送装置10分别从输出端子ToutA、输出端子ToutB和输出端子ToutC输出信号SIGA、信号SIGB、信号SIGC。之后，接收装置30分别通过输入端子TinA、输入端子TinB和输入端子TinC接收信号SIGA、信号SIGB和信号SIGC。信号SIGA、SIGB和SIGC各自可能采用三个电压状态SH、SM和SL。在本文中，电压状态SM是对应于中电平电压VM的状态。换言之，除了中电平电压VM之外，由电压状态SM指示的电压还包括在对中电平电压VM执行预加重的情况下的电压，如稍后将描述的。类似地，电压状态SH是对应于高电平电压VH的状态，并且电压状态SL是对应于低电平电压VL的状态。
图2示出了信号SIGA、SIGB和SIGC的电压状态。发送装置10使用这三个信号SIGA、SIGB和SIGC来发送六个符号“+x”、“-x”、“+y”、“-y”、“+z”和“-z”。例如，在，发送装置10发送符号“+x”的情况下，发送装置10分别将信号SIGA、信号SIGB和信号SIGC设置为电压状态SH(例如，高电平电压VH)、电压状态SL(例如，低电平电压VL)和电压状态SM(例如，中电平电压VM)。在发送装置10发送符号“-x”的情况下，发送装置10分别将信号SIGA、信号SIGB和信号SIGC设置为电压状态SL、电压状态SH和电压状态SM。在发送装置10发送符号“+y”的情况下，发送装置10分别将信号SIGA、信号SIGB和信号SIGC设置为电压状态SM、电压状态SH和电压状态SL。在发送装置10发送符号“-y”的情况下，发送装置10分别将信号SIGA、信号SIGB和信号SIGC设置为电压状态SM、电压状态SL和电压状态SH。在发送装置10发送符号“+z”的情况下，发送装置10分别将信号SIGA、信号SIGB和信号SIGC设置为电压状态SL、电压状态SM和电压状态SH。在发送装置10发送符号“-z”的情况下，发送装置10分别将信号SIGA、信号SIGB和信号SIGC设置为电压状态SH、电压状态SM和电压状态SL。
发送路径100使用这样的信号SIGA、SIGB和SIGC发送符号序列。换言之，三条线路110A、110B和110C用作发送符号序列的一个通道。
[发送装置10]
如图1所示，发送装置10包括时钟发生器11、处理器12和发射器20。
时钟发生器11生成时钟信号TxCK。时钟信号TxCK的频率例如为2.5[GHz]。应该注意，该频率不限于此，并且例如，在使用所谓的半速率架构来配置发送装置10中的电路的情况下，也可以将时钟信号TxCK的频率设置为1.25[GHz]。时钟发生器11使用例如PLL(锁相环)来配置，并且基于从发送装置10的外部提供的参考时钟(未示出)来生成时钟信号TxCK。之后，时钟发生器11将该时钟信号TxCK供应至处理器12和发射器20。
处理器12执行预定处理，以生成转变信号TxF0至TxF6、TxR0至TxR6以及TxP0至TxP6。本文中，一组转变信号TxF0、TxR0和TxP0指示将由发送装置10发送的符号序列中的符号转变。类似地，一组转变信号TxF1、TxR1和TxP1指示符号转变，一组转变信号TxF2、TxR2和TxP2指示符号转变，一组转变信号TxF3、TxR3和TxP3指示符号转变，一组转变信号TxF4、TxR4和TxP4指示符号转变，一组转变信号TxF5、TxR5和TxP5指示符号转变，并且一组转变信号TxF6、TxR6和TxP6指示符号转变。换言之，处理器12生成七组转变信号。在下文中，根据需要，转变信号TxF、TxR和TxP用作这七组转变信号中的任一组的指示。
图3示出了转变信号TxF、TxR和TxP与符号转变之间的关系。赋予每个转变的三位数的数值按此顺序指示转变信号TxF、TxR和TxP的值。
转变信号TxF(翻转)造成在“+x”和“-x”之间的符号转变、在“+y”和“-y”之间的符号转变、以及在“+z”和“-z”之间的符号转变。具体地，在转变信号TxF为“1”的情况下，进行转变，以改变符号的极性(例如，从“+x”到“-x”)，并且在转变信号TxF为“0”的情况下，不进行这种转变。
转变信号TxR(旋转)和TxP(极性)造成在“+x”与“-x”以外的符号之间、在“+y”与“-y”以外的符号之间、以及在“+z”与“-z”以外的符号之间的符号转变。具体地，在转变信号TxR和TxP分别为“1”和“0”的情况下，进行沿图3中的顺时针方向同时保持符号的极性(例如，从“+x”到“+y”)的转变，并且在转变信号TxR和TxP分别为“1”和“1”的情况下，进行沿图3中的顺时针方向同时改变符号的极性(例如，从“+x”到“-y”)的转变。此外，在转变信号TxR和TxP分别为“0”和“0”的情况下，进行沿图3中的逆时针方向同时保持符号的极性(例如，从“+x”到“+z”)的转变，并且在转变信号TxR和TxP分别为“0”和“1”的情况下，进行沿图3中的逆时针方向同时改变符号的极性(例如，从“+x”到“-z”)的转变。
处理器12生成这样的七组转变信号TxF、TxR和TxP。之后，处理器12将这七组转变信号TxF、TxR和TxP(转变信号TxF0至TxF6、TxR0至TxR6以及TxP0至TxP6)供应至发射器20。
发射器20基于转变信号TxF0至TxF6、TxR0至TxR6以及TxP0至TxP6来生成信号SIGA、SIGB和SIGC。
图4示出了发射器20的配置示例。发射器20包括串行器21F、21R和21P、发送符号发生器22、转变检测器25和输出单元26。
串行器21F基于转变信号TxF0至TxF6和时钟信号TxCK将转变信号TxF0至TxF6按此顺序串行化，以生成转变信号TxF9。串行器21R基于转变信号TxR0至TxR6和时钟信号TxCK将转变信号TxR0至TxR6按此顺序串行化，以生成转变信号TxR9。串行器21P基于转变信号TxP0至TxP6和时钟信号TxCK将转变信号TxP0至TxP6按此顺序串行化，以生成转变信号TxP9。
发送符号发生器22基于转变信号TxF9、TxR9和TxP9以及时钟信号TxCK生成符号信号Tx1、Tx2和Tx3。发送符号发生器22包括信号发生器23和触发器24。
信号发生器23基于转变信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3生成符号信号Tx1、Tx2和Tx3。具体地，信号发生器23基于由符号信号D1、D2和D3(转变之前的符号DS)所指示的符号和转变信号TxF9、TxR9和TxP9确定在如图3所示的转变之后的符号NS，并且输出符号NS作为符号信号Tx1、Tx2和Tx3。
触发器24基于时钟信号TxCK对符号信号Tx1、Tx2和Tx3进行采样，并分别输出符号信号Tx1、Tx2和Tx3的采样结果，作为符号信号D1、D2和D3。
图5示出了发送符号发生器22的操作示例。图5示出了基于由符号信号D1、D2和D3所指示的符号DS以及转变信号TxF9、TxR9和TxP9而生成的符号NS。参考符号DS为“+x”的示例进行描述。在转变信号TxF9、TxR9和TxP9是“000”的情况下符号NS是“+z”，在转变信号TxF9、TxR9和TxP9是“001”的情况下符号NS是“-z”，在转变信号TxF9、TxR9和TxP9是“010”的情况下符号NS是“+y”，在转变信号TxF9、TxR9和TxP9是“011”的情况下符号NS是“-y”，并且在转变信号TxF9、TxR9和TxP9是“1xx”的情况下符号NS是“-x”。本文中，“x”指示信号可以是“1”或“0”。这同样适用于符号DS是“-x”的情况、符号DS是“+y”的情况、符号DS是“-y”的情况、符号DS是“+z”的情况以及符号DS是“-z”的情况。
转变检测器25基于转变信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3生成预加重控制信号MUP和MDN。具体地，在转变信号TxF9、TxR9和TxP9是“000”并且由符号信号D1、D2和D3指示的符号DS是“+x”、“+y”和“+z”的情况下，并且在转变信号TxF9、TxR9和TxP9是“010”并且由符号信号D1、D2和D3指示的符号DS是“-x”、“-y”和“-z”的情况下，转变检测器25分别将预加重控制信号MUP和预加重控制信号MDN设置为“1”(有效)和“0”(非有效)，如由图5中的实线包围的WUP所示。此外，在转变信号TxF9、TxR9和TxP9是“000”并且由符号信号D1、D2和D所指示的符号DS是“-x”、“-y”和“-z”的情况下，并且在转变信号TxF9、TxR9、TxP9是“010”并且由符号信号D1、D2和D3所指示的符号DS是“+x”、“+y”和“+z”的情况下，转变检测器25分别将预加重控制信号MDN和预加重控制信号MUP设置为“1”(有效)和“0”(非有效)，如由图5中的虚线包围的WDN所示。另外，转变检测器25在其他情况下将预加重控制信号MUP和MDN都设置为“0”(非有效)。换言之，如稍后将描述的，在转变信号TxF9、TxR9和TxP9是“000”或“010”的情况下，存在信号SIGA与信号SIGB之间的差值AB、信号SIGB与信号SIGC之间的差值BC以及信号SIGC与信号SIGA之间的差值CA中的任一者的转变时间变长的可能性。因此，转变检测器25基于转变信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3来确认符号转变是否是具有差值AB、BC和CA中的任一者的转变时间变长的可能性的符号转变，并且基于由此获得的结果来生成预加重控制信号MUP和MDN。
输出单元26基于符号信号Tx1、Tx2和Tx3以及时钟信号TxCK生成信号SIGA、SIGB和SIGC。
图6示出了输出单元26的操作示例。例如，在符号信号Tx1、Tx2和Tx3为“100”的情况下，输出单元26分别将信号SIGA、信号SIGB和信号SIGC设置为电压状态SH(例如，高电平电压VH)、电压状态SL(例如，低电平电压VL)和电压状态SM(例如，中电平电压VM)。换言之，输出单元26生成符号“+x”。此外，例如，在符号信号Tx1、Tx2和Tx3是“011”的情况下，分别将信号SIGA、信号SIGB和信号SIGC设置为电压状态SL、电压状态SH和电压状态SM。换言之，输出单元26生成符号“-x”。另外，例如，在符号信号Tx1、Tx2和Tx3是“010”的情况下，分别将信号SIGA、信号SIGB和信号SIGC设置为电压状态SM、电压状态SH和电压状态SL。换言之，输出单元26生成符号“+y”。此外，例如，在符号信号Tx1、Tx2和Tx3是“101”的情况下，分别将信号SIGA、信号SIGB和信号SIGC设置为电压状态SM、电压状态SL和电压状态SH。换言之，输出单元26生成符号“-y”。此外，例如，在符号信号Tx1、Tx2和Tx3是“001”的情况下，分别将信号SIGA、信号SIGB和信号SIGC设置为电压状态SL、电压状态SM和电压状态SH。换言之，输出单元26生成符号“+z”。另外，例如，在符号信号Tx1、Tx2和Tx3是“110”的情况下，分别将信号SIGA、信号SIGB和信号SIGC设置为电压状态SH、电压状态SM和电压状态SL。换言之，输出单元26生成符号“-z”。
图7示出了输出单元26的配置示例。输出单元26包括驱动器控制器27、定时控制器27T、预加重控制器28A、28B和28C以及驱动器单元29A、29B和29C。
驱动器控制器27基于符号信号Tx1、Tx2和Tx3以及时钟信号TxCK生成信号PUA、PDA、PUB、PDB、PUC和PDC。具体地，如图6所示，例如，在信号SIGA被设置为电压状态SH(例如，高电平电压VH)的情况下，驱动器控制器27分别将信号PUA和信号PDA设置为“1”和“0”，在信号SIGA被设置为电压状态SL(例如，低电平电压VL)的情况下，驱动器控制器27分别将信号PDA和信号PUA设置为“1”和“0”，并且在信号SIGA被设置为电压状态SM(例如，中电平电压VM)的情况下，驱动器控制器27将信号PUA和PDA都设置为“1”。这也适用于信号PUB和PDB以及信号PUC和PDC。之后，驱动器控制器27将信号PUA和PDA供应至预加重控制器28A，将信号PUB和PDB供应至预加重控制器28B，并将信号PUC和PDC供应至预加重控制器28C。
基于预加重控制信号MUP和MDN以及时钟信号TxCK，定时控制器27T对预加重控制信号MUP执行定时调整，以生成预加重控制信号MUP2，并且对预加重控制信号MDN执行定时调整，以生成预加重控制信号MDN2。之后，定时控制器27T将预加重控制信号MUP2和MDN2供应至预加重控制器28A至28C。
图8示出了要供应至预加重控制器28A的信号PUA和PDA以及预加重控制信号MUP2和MDN2的波形的示例。信号PUA和PDA可以在对应于一个符号的每个时间段(单位间隔UI)中改变。在这个示例中，信号PUA在定时t1从低电平变为高电平，在从定时t1开始经过与两个单位间隔UI对应的时间段后的定时t3，从高电平变为低电平，在从定时t3开始经过与一个单位间隔UI对应的时间段后的定时t4，从低电平变为高电平，并且在从定时t4开始经过与一个单位间隔UI对应的时间段后的定时t5，从高电平变为低电平(图8的(A))。此外，信号PDA在从定时t1开始经过与一个单位间隔UI对应的时间段后的定时t2，从高电平变为低电平(图8的(B))。此外，预加重控制信号MUP2和MDN2在单位间隔UI的开始定时处可从低电平变为高电平，并且在从单位间隔UI的开始定时处开始经过与单位间隔UI的一半(0.5UI)对应的时间段后的定时处，可从高电平变为低电平。在这个示例中，预加重控制信号MUP2在定时t1从低电平变为高电平，并且在从定时t1开始经过与单位间隔UI的一半(0.5UI)对应的时间段后的定时处，从高电平变为低电平(图8的(C))。另外，预加重控制信号MDN2在定时t4从低电平变为高电平，并且在从定时t4开始经过与单位间隔UI的一半(0.5UI)对应的时间段后的定时处，从高电平变为低电平(图8的(D))。在这个示例中，描述了要供应至预加重控制器28A的信号；然而，这也适用于要供应至预加重控制器28B和28C的信号。如上所述，定时控制器27T对预加重控制信号MUP和MDN执行定时调整，以在单位间隔UI的开始定时处将预加重控制信号MUP2和MDN2从低电平变为高电平，并且在从该定时开始经过与单位间隔UI的一半(0.5UI)对应的时间段后的定时处，将预加重控制信号MUP2和MDN2从高电平变为低电平。
预加重控制器28A基于信号PUA和PDA以及预加重控制信号MUP2和MDN2生成信号PUA1至PUA24和PDA1至PDA24。驱动器单元29A基于信号PUA1至PUA24和PDA1至PDA24生成信号SIGA。在这个示例中，驱动器单元29A包括24个驱动器29A1至29A24。驱动器29A1基于信号PUA1和PDA1进行操作，并且驱动器29A2基于信号PUA2和PDA2进行操作。这也适用于驱动器29A3至29A23。驱动器29A24基于信号PUA24和PDA24进行操作。驱动器29A1至29A24的输出端子彼此耦接，并且耦接至输出端子ToutA。应该注意，在这个示例中，提供了24个驱动器29A1到29A24；然而，驱动器的数量不限于此。可替换地，可以提供23个或更少或25个或更多驱动器。
与预加重控制器28A一样，预加重控制器28B基于信号PUB和PDB以及预加重控制信号MUP2和MDN2生成信号PUB1至PUB24和PDB1至PDB24。与驱动器单元29A一样，驱动器单元29B基于信号PUB1至PUB24和PDB1至PDB24生成信号SIGB。在这个示例中，驱动器单元29B包括24个驱动器29B1至29B24。驱动器29B1至29B24的输出端子彼此耦接，并且耦接至输出端子ToutB。
与预加重控制器28A一样，预加重控制器28C基于信号PUC和PDC以及预加重控制信号MUP2和MDN2生成信号PUC1至PUC24和PDC1至PDC24。与驱动器单元29A一样，驱动器单元29C基于信号PUC1至PUC24和PDC1至PDC24生成信号SIGC。在这个示例中，驱动器单元29C包括24个驱动器29C1至29C24。驱动器29C1至29C24的输出端子彼此耦接，并且耦接至输出端子ToutC。
接下来，作为示例，参考驱动器29A1来描述驱动器29A1至29A24、29B1至29B24和29C1至29C24的配置。驱动器29A1包括晶体管91和94以及电阻器92和93。在这个示例中，晶体管91和94各自是N沟道MOS(金属氧化物半导体)-FET(场效应晶体管)。晶体管91的栅极供应有信号PUA1，其漏极供应有电压V1，并且其源极耦接到电阻器92的一端。晶体管94的栅极供应有信号PDA1，其漏极耦接到电阻器93的一端，并且其源极接地。电阻器92的一端耦接到晶体管91的源极，并且其另一端耦接到电阻器93的另一端和发送装置10的输出端子ToutA。电阻器93的一端耦接到晶体管94的漏极，并且其另一端耦接到电阻器92的另一端和发送装置10的输出端子ToutA。在这个示例中，晶体管91的接通电阻的电阻值和电阻器92的电阻值之和大约为1000[Ω]。类似地，晶体管94的接通电阻的电阻值与电阻器93的电阻值之和大约为1000[Ω]。
通过这种配置，例如，驱动器控制器27利用信号PUA和PDA将输出端子ToutA处的电压状态设置为三个电压状态SH、SM和SL中的一个。具体地，例如，在信号SIGA的电压被设置为高电平电压VH(电压状态SH)的情况下，驱动器控制器27分别将信号PUA和信号PDA设置为“1”和“0”。这使预加重控制器28A将信号PUA1至PUA24中的二十个设置为“1”，并且将信号PUA1至PUA24中的剩余四个以及信号PDA1至PDA24设置为“0”。此时，在驱动器单元29A中，接通24个晶体管91中的二十个。结果，信号SIGA被设置为高电平电压VH，并且驱动器单元29A的输出终端电阻(输出阻抗)变为大约50[Ω](＝1000/20)。此外，在信号SIGA的电压被设置为低电平电压VL(电压状态SL)的情况下，驱动器控制器27分别将信号PDA和信号PUA设置为“1”和“0”。这使预加重控制器28A将信号PDA1至PDA24中的二十个设置为“1”，并且将信号PDA1至PDA24中的剩余四个以及信号PUA1至PUA24设置为“0”。此时，在驱动器单元29A中，接通24个晶体管941中的二十个。结果，信号SIGA被设置为低电平电压VL，并且驱动器单元29A的输出终端电阻(输出阻抗)变为大约50[Ω]。
此外，在输出端子ToutA处的电压状态被设置为电压状态SM的情况下，驱动器控制器27将信号PUA和PDA都设置为“1”。此时，在预加重控制信号MUP2和MDN2均为“0”的情况下，预加重控制器28A将信号PUA1至PUA24中的10个和信号PDA1至PDA24中的10个设置为“1”，并且将信号PUA1至PUA24中的剩余十四个和信号PDA1至PDA24中的剩余十四个设置为“0”。此时，在驱动器单元29A中，接通24个晶体管91中的十个，并且接通24个晶体管94中的十个。结果，信号SIGA被设置为中电平电压VM，并且驱动器单元29A的输出终端电阻(输出阻抗)变为大约50[Ω]。此外，在预加重控制信号MUP2为“1”且预加重控制信号MDN2为“0”的情况下，预加重控制器28A将信号PUA1至PUA24中的(10+m)个和信号PUA1至PUA24中的(10-m)个设置为“1”，并且将信号PUA1至PUA24中的剩余(14-m)个和信号PDA1至PDA24中的剩余(14+m)个设置为“0”。在本文中，“m”是1以上的自然数。此时，在驱动器单元29A中，接通24个晶体管91中的(10+m)个，并且接通24个晶体管94中的(10-m)个。结果，信号SIGA被设置为略高于中电平电压VM的中电平电压VMplus，并且驱动器单元29A的输出终端电阻(输出阻抗)变为大约50[Ω]。此外，在预加重控制信号MDN2为“1”并且预加重控制信号MUP2为“0”的情况下，预加重控制器28A将信号PUA1至PUA24中的(10-m)个和信号PDA1至PDA24中的(10+m)个设置为“1”，并将信号PUA1至PUA24中的剩余(14+m)个和信号PDA1至PDA24中的剩余(14-m)个设置为“0”。此时，在驱动器单元29A中，接通24个晶体管91中的(10-m)个，并且接通24个晶体管94中的(10+m)个。结果，信号SIGA被设置为略低于中电平电压VM的中电平电压VMminus，并且驱动器单元29A的输出终端电阻(输出阻抗)变为大约50[Ω]。
驱动器控制器27以这种方式利用信号PUA、PDA、PUB、PDB、PUC和PDC来设置输出端子ToutA、ToutB和ToutC处的电压状态。此外，预加重控制器28A基于信号PUA和PDA以及预加重控制信号MUP2和MDN2来改变要接通的晶体管91和94的数量，以在将信号SIGA设置为电压状态SM时，设置信号SIGA的电压电平。类似地，预加重控制器28B基于信号PUB和PDB以及预加重控制信号MUP2和MDN2来改变要接通的晶体管91和94的数量，以在将信号SIGB设置为电压状态SM时，设置信号SIGB的电压电平。预加重控制器28C基于信号PUC和PDC以及预加重控制信号MUP2和MDN2来改变要接通的晶体管91和94的数量，以在将信号SIGC设置为电压状态SM时，设置信号SIGC的电压电平。
此时，当信号SIGA从电压状态SH或电压状态SL变为电压状态SM时，在符号转变是具有差值AB、BC和CA中的任一者的转变时间变长的可能性的符号转变的情况下，预加重控制器28A控制驱动器单元29A，以将信号SIGA的电压设置为中电平电压VMplus或中电平电压VMminus，如稍后将描述的。类似地，当信号SIGB从电压状态SH或电压状态SL变为电压状态SM时，在符号转变是具有差值AB、BC和CA中的任一者的转变时间变长的可能性的符号转变的情况下，预加重控制器28B控制驱动器单元29B，以将信号SIGB的电压设置为中电平电压VMplus或中电平电压VMminus。此外，当信号SIGC从电压状态SH或电压状态SL变为电压状态SM时，在符号转变是具有差值AB、BC和CA中的任一者的转变时间变长的可能性的符号转变的情况下，预加重控制器28C控制驱动器单元29C，以将信号SIGC的电压设置为中电平电压VMplus或中电平电压VMminus。这使得可以增强通信系统1中的通信性能。
(接收装置30)
如图1所示，接收装置30包括接收器40和处理器32。
接收器40接收信号SIGA、SIGB和SIGC，并且基于信号SIGA、SIGB和SIGC，生成转变信号RxF、RxR和RxP以及时钟信号RxCK。
图9示出了接收器40的配置示例。接收器40包括电阻器41A、41B和41C、开关42A、42B和42C、放大器43A、43B和43C、时钟发生器44、触发器45和46、以及信号发生器47。
电阻器41A、41B和41C各自用作通信系统1中的终端电阻器，并且在这个示例中，具有约50[Ω]的电阻值。电阻器41A的一端耦接到输入端子TinA并供应有信号SIGA，并且其另一端耦接到开关42A的一端。电阻器41B的一端耦接到输入端子TinB，并供应有信号SIGB，并且其另一端耦接到开关42B的一端。电阻器41C的一端耦接到输入端子TinC并且供应有信号SIGC，并且其另一端耦接到开关42C的一端。
开关42A的一端耦接到电阻器41A的另一端，而其另一端耦接到开关42B和42C的另一端。开关42B的一端耦接到电阻器41B的另一端，并且其另一端耦接到开关42A和42C的另一端。开关42C的一端耦接到电阻器41C的另一端，而其另一端耦接到开关42A和42B的另一端。在接收装置30中，开关42A、42B和42C被设置为接通，并且电阻器41A至41C用作终端电阻器。
放大器43A的正输入端子耦接到放大器43C的负输入端子和电阻器41A的一端，并供应有信号SIGA，并且其负输入端子耦接到放大器43B的正输入端子和电阻器41B的一端，并供应有信号SIGB。放大器43B的正输入端子耦接到放大器43A的负输入端子和电阻器41B的一端，并供应有信号SIGB，并且其负输入端子耦接到放大器43C的正输入端子和电阻器41C的一端并供应有信号SIGC。放大器43C的正输入端子耦接到放大器43B的负输入端子和电阻器41C的一端，并且供应有信号SIGC，并且其负输入端子耦接到放大器43B的正输入端子放大器43A和电阻器41A，并供应有信号SIGA。
利用这种配置，放大器432A、43B和43C分别输出对应于信号SIGA和信号SIGB之间的差值AB(SIGA-SIGB)的信号、对应于信号SIGB和信号SIGC之间的差值BC(SIGB-SIGC)的信号以及对应于信号SIGC和信号SIGA之间的差值CA(SIGC-SIGA)的信号。
图10示出了由接收器40接收的信号SIGA至SIGC的示例。为了便于描述，图10示出了在发送装置10不执行预加重操作的情况下的波形。在这个示例中，接收器40按此顺序接收六个符号“+x”、“-y”、“-z”、“+z”、“+y”和“-x”。此时，信号SIGA的电压以VH、VM、VH、VL、VM和VL的顺序变化，信号SIGB的电压以VL、VL、VM、VM、VH和VH的顺序变化，并且信号SIGC的电压以VM、VH、VL、VH、VL和VM的顺序变化。因此，差值AB、BC和CA也改变。例如，差值AB以+2ΔV、+ΔV、+ΔV、-ΔV、-ΔV和-2ΔV的顺序变化，差值BC以-ΔV、-2ΔV、+ΔV、-ΔV、+2ΔV和+ΔV的顺序变化，并且差值CA以-ΔV、+ΔV、-2ΔV、+2ΔV、-ΔV和+ΔV的顺序变化。本文中，ΔV是三个电压(高电平电压VH、中电平电压VM和低电平电压VL)中的两个相邻电压之间的差值。
图11示出了在接收器40接收符号“+x”的情况下放大器43A、43B和43C的操作示例。应该注意，开关42A、42B和42C是接通的，并且因此未示出。在这个示例中，信号SIGA是高电平电压VH，信号SIGB是低电平电压VL，并且信号SIGC是中电平电压VM。在这种情况下，电流Iin按此顺序穿过输入端子TinA、电阻器41A、电阻器41B和输入端子TinB。之后，放大器43A的正输入端子和负输入端子分别供应有高电平电压VH和低电平电压VL，以使差值AB为正(AB>0)。因此，放大器32A输出“1”。此外，放大器43B的正输入端子和负输入端子分别供应有低电平电压VL和中电平电压VM，使差值BC为负(BC<0)。因此，放大器43B输出“0”。此外，放大器43C的正输入端子和负输入端子分别供应有中电平电压VM和高电平电压VH，使差值CA为负(CA<0)。因此，放大器43C输出“0”。
时钟发生器44基于放大器43A、43B和43C的输出信号来生成时钟信号RxCK。
触发器45将放大器43A、43B和43C的输出信号延迟时钟信号RxCK的一个时钟，并且输出相应的输出信号。触发器46将触发器45的三个输出信号延迟时钟信号RxCK的一个时钟，并且输出相应的输出信号。
信号发生器47基于触发器45和46的输出信号以及时钟信号RxCK，来生成转变信号RxF、RxR和RxP。转变信号RxF、RxR和RxP分别对应于发送装置10中的转变信号TxF9、TxR9和TxP9(图4)，并且各自指示符号转变。信号发生器47基于由触发器45的输出信号指示的符号和由触发器46的输出信号指示的符号来指定符号转变(图3)，以生成转变信号RxF、RxR和RxP。
处理器32(图1)基于转变信号RxF、RxR和RxP以及时钟信号RxCK执行预定处理。
本文中，驱动器单元29A、29B和29C对应于本公开中的“驱动器单元”的具体示例。信号SIGA、SIGB和SIGC对应于本公开中的“数据信号”的具体示例。转变检测器25和预加重控制器28A、28B和28C对应于本公开中的“控制器”的具体示例。发送符号发生器22对应于本公开中的“信号发生器”的具体示例。晶体管91和电阻器92对应于本公开中的“第一子电路”的具体示例。晶体管94和电阻器93对应于本公开中的“第二子电路”的具体示例。
[操作和工作]
接下来，给出根据本实施方式的通信系统1的操作和工作的描述。
[总体操作概述]
首先，参考图1、图4、以及图7来描述通信系统1的总体操作概述。发送装置10的时钟发生器11生成时钟信号TxCK。处理器12执行预定处理，以生成转变信号TxF0至TxF6、TxR0至TxR6以及TxP0至TxP6。在发射器20(图4)中，串行器21F基于转变信号TxF0至TxF6和时钟信号TxCK生成转变信号TxF9，串行器21R基于转变信号TxR0至TxR6和时钟信号TxCK生成转变信号TxR9，串行器21P基于转变信号TxP0至TxP6和时钟信号TxCK生成转变信号TxP9。发送符号发生器22基于转变信号TxF9、TxR9和TxP9和时钟信号TxCK生成符号信号Tx1、Tx2和Tx3。转变检测器25基于转变信号TxF9、TxR9和TxP9和符号信号D1、D2和D3生成预加重控制信号MUP和MDN。
在输出单元26(图7)中，驱动器控制器27基于符号信号Tx1、Tx2和Tx3以及时钟信号TxCK，生成信号PUA、PDA、PUB、PDB、PUC和PDC。基于预加重控制信号MUP和MDN以及时钟信号TxCK，定时控制器27T对预加重控制信号MUP执行定时调整，以生成预加重控制信号MUP2，并且对预加重控制信号MDN执行定时调整，以生成预加重控制信号MDN2。预加重控制器28A基于信号PUA和PDA以及预加重控制信号MUP2和MDN2，生成信号PUA1至PUA24和PDA1至PDA24。预加重控制器28B基于信号PUB和PDB以及预加重控制信号MUP2和MDN2，生成信号PUB1至PUB24和PDB1至PDB24。预加重控制器28C基于信号PUC和PDC以及预加重控制信号MUP2和MDN2，生成信号PUC1至PUC24和PDC1至PDC24。驱动器单元29A基于信号PUA1至PUA24和PDA1至PDA24，生成信号SIGA。驱动器单元29B基于信号PUB1至PUB24和PDB1至PDB24，生成信号SIGB。驱动器单元29C基于信号PUC1至PUC24和PDC1至PDC24，生成信号SIGC。
在接收装置30(图1)中，接收器40接收信号SIGA、SIGB和SIGC，并且基于信号SIGA、SIGB和SIGC，生成转变信号RxF、RxR和RxP以及时钟信号RxCK。处理器32基于转变信号RxF、RxR和RxP以及时钟信号RxCK，执行预定处理。
(具体操作)
接下来，下面详细描述发送装置10的操作。在发送装置10中，转变检测器25基于转变信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3，生成预加重控制信号MUP和MDN。具体地，转变检测器25基于转变信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3，来确认符号转变是否是具有差值AB、BC和CA中的任一者的转变时间变长的可能性的符号转变，并且基于由此获得的结果来生成预加重控制信号MUP和MDN。
图12示意性地示出了在发送装置10不执行预加重的情况下的差值AB、BC和CA的眼图。如图12所示，转变W21和W22具有比其他转变更长的转变时间。转变W21是从-2ΔV到+ΔV的转变，而转变W22是从+2ΔV到-ΔV的转变。
转变检测器25基于转变信号TxF9、TxR9和TxP9以及符号信号D1、D2和D3来确认符号转变是否是具有差值AB、BC和CA中的任一者的转变时间变长的可能性的符号转变，例如，转变W21和W22。之后，如图5所示，在转变信号TxF9、TxR9和TxP9是“000”或“010”的情况下，转变检测器25确定符号转变是具有差值AB、BC和CA中的任一者的转变时间变长的可能性的符号转变。之后，如由图5中的实线包围的WUP所示，在转变信号TxF9、TxR9和TxP9是“000”并且由符号信号D1、D2和D3指示的符号DS是“+x”、“+y”和“+z”的情况下，并且在转变信号TxF9、TxR9和TxP9是“010”并且由符号信号D1、D2和D3指示的符号DS是“-x”、“-y”和“-z”的情况下，转变检测器25将预加重控制信号MUP设置为“1”(有效)。此外，如由图5中的虚线包围的WDN所示，在转变信号TxF9、TxR9和TxP9是“000”并且由符号信号D1、D2和D3指示的符号DS是“-x”、“-y”和“-z”的情况下，并且在转变信号TxF9、TxR9和TxP9是“010”并且由符号信号D1、D2和D3指示的符号DS是“+x”、“+y”和“+z”的情况下，转变检测器25将预加重控制信号MUP设置为“1”(有效)。
然后，预加重控制器28A在预加重控制信号MUP2为“1”的情况下将信号SIGA的电压设置为略高于中电平电压VM的中电平电压VMplus，并且在预加重控制信号MDN2为“1”的情况下将信号SIGA的电压设置为略低于中电平电压VM的中电平电压VMminus。类似地，预加重控制器28B在预加重控制信号MUP2为“1”的情况下将信号SIGB的电压设置为略高于中电平电压VM的中电平电压VMplus，并且在预加重控制信号MDN2为“1”的情况下将信号SIGB的电压设置为略低于中电平电压VM的中电平电压VMminus。预加重控制器28C在预加重控制信号MUP2为“1”的情况下将信号SIGC的电压设置为略高于中电平电压VM的中电平电压VMplus，并且在预加重控制信号MDN2为“1”的情况下将信号SIGC的电压设置为略低于中电平电压VM的中电平电压VMminus。
图13A到13E示出了在符号从“+x”转变到除“-x”之外的符号的情况下的通信系统1的操作示例。图13A示出了符号从“+x”转变到“-x”的情况，图13B示出了符号从“+x”转变到“+y”的情况，图13C示出了符号从“+x”转变到“-y”的情况，图13D了示出符号从“+x”转变到“+z”的情况，并且图13E示出了符号从“+x”转变到“-z”的情况。在图13A至图13E中的每一个中，(A)指示发送装置10的输出端子ToutA、ToutB和ToutC处的信号SIGA、SIGB和SIGC的波形，并且(B)指示接收装置30中的差值AB、BC和CA的波形。另外，实线指示执行预加重操作的情况下的波形，并且虚线指示未执行预加重操作的情况下的波形。
如图5所示，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“1xx”的情况下，符号从“+x”转变到“-x”(图13A)。此时，转变检测器25将预加重控制信号MUP和MDN都设置为“0”(非有效)，如图5所示。因此，如图13A所示，信号SIGA从高电平电压VH变为低电平电压VL，信号SIGB从低电平电压VL变为高电平电压VH，并且信号SIGC保持中电平电压VM。换言之，在符号从“+x”转变到“-x”的情况下，差值AB、BC和CA的转变都不对应于转变W21和W22；因此，预加重控制器28C控制驱动器单元29C不执行预加重操作。
此外，在符号DS是“+x”且转变信号TxF9、TxR9和TxP9是“010”的情况下，符号从“+x”转变到“+y”(图13B)。此时，转变检测器25分别将预加重控制信号MDN和预加重控制信号MUP设置为“1”(有效)和“0”(非有效)，如图5所示。因此，如图13B所示，信号SIGA通过中电平电压VMminus从高电平电压VH变为中电平电压VM，信号SIGB从低电平电压VL变为高电平电压VH，并且信号SIGC从中电平电压VM变为低电平电压VL。此时，预加重控制器28A控制驱动器单元29A将信号SIGA的电压设置为在发送装置10输出符号“+y”的时间段的前半时间段(0.5UI)中略低于中电平电压VM的中电平电压VMminus。换言之，差值AB的转变对应于转变W22，并且具有差值AB的转变时间变长的可能性；因此，预加重控制器28A控制驱动器单元29A执行预加重操作。
另外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“011”的情况下，符号从“+x”转变到“-y”(图13C)。此时，转变检测器25将预加重控制信号MUP和MDN都设置为“0”(非有效)，如图5所示。因此，如图13C所示，信号SIGA从高电平电压VH变为中电平电压VM，信号SIGB保持低电平电压VL，并且信号SIGC从中电平电压VM变为高电平电压VH。换言之，在符号从“+x”转变到“-y”的情况下，差值AB、BC和CA的转变都不对应于转变W21和W22；因此，预加重控制器28A控制驱动器单元29A不执行预加重操作。
此外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“000”的情况下，符号从“+x”转变到“+z”(图13D)。此时，转变检测器25分别将预加重控制信号MUP和预加重控制信号MDN设置为“1”(有效)和“0”(非有效)，如图5所示。因此，如图13D所示，信号SIGA从高电平电压VH变为低电平电压VL，信号SIGB通过中电平电压VMplus从低电平电压VL变为中电平电压VM，并且信号SIGC从中电平电压VM变为高电平电压VH。此时，预加重控制器28B控制驱动器单元29B将信号SIGB的电压设置为在发送装置10输出符号“+z”的时间段的前半时间段(0.5UI)中略高于中电平电压VM的中电平电压VMplus。换言之，差值AB的转变对应于转变W22，并且具有差值AB的转变时间变长的可能性；因此，预加重控制器28B控制驱动器单元29B执行预加重操作。
另外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“001”的情况下，符号从“+x”转变到“-z”(图13E)。此时，转变检测器25将预加重控制信号MUP和MDN都设置为“0”(非有效)，如图5所示。因此，如图13E所示，信号SIGA保持高电平电压VH，信号SIGB从低电平电压VL变为中电平电压VM，并且信号SIGC从中电平电压VM变为低电平电压VL。换言之，在符号从“+x”转变到“-z”的情况下，差值AB、BC和CA的转变都不对应于转变W21和W22；因此，预加重控制器28B控制驱动器单元29B不执行预加重操作。
应该注意，在这个示例中，描述了符号从“+x”转变到除“+x”之外的符号的情况；然而，这也适用于符号从“-x”转变到除“-x”之外的符号的情况、符号从“+y”转变到除“+y”之外的符号的情况、符号从“-y”转变到除“-y”之外的符号的情况、符号从“+z”转变到除“+z”以外的符号的情况、以及符号从“-z”转变到除“-z”之外的符号的情况。
如上所述，在通信系统1中，例如，当信号SIGA从电压状态SH或电压状态SL改变为电压状态SM时，在符号转变是具有差值AB、BC和CA中的任一者的转变时间变长的可能性的符号转变的情况下，驱动器单元29A执行预加重操作。这使得可以例如在发送路径100长的情况下，增强通信系统1的波形质量。特别地，在发送装置10中，即使在输出中电平电压VMplus和VMminus的情况下，驱动器单元29A、29B和29C的输出阻抗也变为大约50[Ω]，这使得可以增强波形质量。结果，可以增强通信系统1中的通信性能。
此外，在通信系统1中，转变检测器25基于转变信号TxF9、TxR9和TxP9，检测特定符号转变，并且预加重控制器28A、28B和28C使驱动器单元29A、29B和29C基于由此获得的检测结果来执行预加重操作。这使得可以仅对例如具有波形质量在通信系统1中劣化的可能性的符号转变主动地执行预加重操作，这使得可以有效地增强波形质量。
图14A至图14D示出了通信系统1中的信号SIGA与信号SIGB之间的差值AB、信号SIGB与信号SIGC之间的差值BC以及信号SIGC与信号SIGA之间的差值CA的眼图。在输出端子ToutA处的电压状态被设置为电压状态SM的情况下，驱动器单元29A接通例如(10+m)个晶体管91和(10-m)个晶体管94，以将信号SIGA设置为中电平电压VMplus，并接通(10-m)个晶体管91和(10+m)个晶体管94，以将信号SIGA设置为中电平电压VMminus。图14A示出了“m＝0”的情况，图14B示出了“m＝1”的情况，图14C示出了“m＝2”的情况，并且图14D示出了“m＝3”的情况。“m＝0”指示未执行预加重操作。随着“m”值的增加，中电平电压VMplus变高，并且中电平电压VMminus变低。换言之，通过预加重操作得到的中电平电压VM的偏差量(增加量)随着“m”值的增加而变大。因此，如图14A至图14D所示，可以随着“m”值的增加而加宽眼开口。如上所述，在通信系统1中，执行预加重操作，可以加宽眼开口，并且结果，可以增强通信性能。
(比较示例)
接下来，与比较示例相比，描述本实施方式的工作。根据比较示例的通信系统1R包括发送装置10R。发送装置10R包括均耦接到输出端子ToutA的两个驱动器单元29RA、均耦接到输出端子ToutB的两个驱动器单元29RB以及均耦接到输出端子ToutC的两个驱动器单元29RC。例如，发送装置10R使两个驱动器单元29RA一起操作，从而使输出阻抗变成大约25[Ω]，使两个驱动器单元29RB一起操作，从而使输出阻抗变成大约25[Ω]，并且使两个驱动器单元29RC一起操作，从而使输出阻抗变成大约25[Ω]。发送装置10R以执行预加重操作的方式减小输出阻抗。
图15A至图15E示出了在符号从“+x”转变到除“+x”之外的符号的情况下通信系统1R的操作示例。例如，如图15A所示，在符号从“+x”转变到“-x”的情况下，信号SIGA通过低于低电平电压VL的电压从高电平电压VH变为低电平电压VL，信号SIGB通过高于高电平电压VH的电压从低电平电压VL变为高电平电压VH，并且信号SIGC保持中电平电压VM。此时，在发送装置10R输出符号“-x”的时间段的前半时间段(0.5UI)中，两个驱动器单元29RA操作以使输出阻抗变成大约25[Ω]，两个驱动器单元29RB操作以使输出阻抗变成大约25[Ω]，并且两个驱动器单元29RC操作以使输出阻抗变成大约25[Ω]。这也适用于其他符号转变。
如上所述，在根据比较示例的通信系统1R中，输出阻抗被设置为大约25[Ω]，以执行预加重操作，这造成输出阻抗与发送路径100的特性阻抗不匹配的时间段。因此，在通信系统1R中，存在波形质量劣化从而劣化通信性能的可能性。此外，在通信系统1R中，在输出中电平电压VM时，输出阻抗暂时变为大约25[Ω]，这增大了由戴维南(Thevenin)端接引起的DC电流，并且结果，与DC电流有关的功耗增加例如约67％。此外，在通信系统1R中，设置了两个驱动器单元29RA、两个驱动器单元29RB和两个驱动器单元29RC，这增加了电路面积。
相反，在根据本实施方式的通信系统1中，要接通的晶体管91和94的数量被改变，以执行预加重操作，这使得可以将输出阻抗保持在大约50[Ω]。结果，输出阻抗与发送路径100的特性阻抗匹配，这使得可以增强波形质量并增强通信性能。此外，在通信系统1中，与根据比较示例的通信系统1R相比，可以通过戴维南端接来减小DC电流，这使得可以降低功耗。此外，在通信系统1中，与根据比较示例的通信系统1R相比，设置了一个驱动器单元29A、一个驱动器单元29B和一个驱动器单元29C，这使得可以减小电路面积。
[效果]
如上所述，在本实施方式中，在符号转变是具有差值AB、BC和CA中的任一者的转变时间变长的可能性的符号转变的情况下，在转变之后输出中电平电压的驱动器单元执行预加重操作。特别地，即使在输出中电平电压VMplus和VMminus的情况下，输出阻抗也变成大约50[Ω]，这使得可以增强通信性能并降低功耗。
在本实施方式中，转变检测器基于转变信号检测特定符号转变，并且预加重控制器使驱动器单元基于由此获得的检测结果来执行预加重操作，这使得可以有效地增强通信性能。
[变形例1-1]
在前述实施方式中，接通了二十个晶体管91以生成高电平电压VH；然而，该实施方式不限于此。例如，在晶体管91的接通电阻的电阻值与电阻器92的电阻值之和由于在制造时的装置变化而小于1000[Ω]的情况下，要接通的晶体管91的数量可能会减少。此外，在晶体管91的接通电阻的电阻值与电阻器92的电阻值之和大于1000[Ω]的情况下，要接通的晶体管91的数量可以被增加。这也适用于生成低电平电压VL的情况。
[变形例1-2]
在前述实施方式中，接通了十个晶体管91和十个晶体管94以生成中电平电压VM；然而，该实施方式不限于此。例如，在晶体管91的接通电阻的电阻值和电阻器92的电阻值之和由于在制造时的装置变化而小于晶体管94的接通电阻的电阻值和电阻器93的电阻值之和的情况下，要接通的晶体管91的数量M1可以小于要接通的晶体管94的数量M2。此外，在晶体管91的接通电阻的电阻值和电阻器92的电阻值之和大于晶体管94的接通电阻的电阻值和电阻器93的电阻值之和的情况下，要接通的晶体管91的数量M1可以大于要接通的晶体管94的数量M2。这使得可以使中电平电压VM接近介于高电平电压VH和低电平电压VL之间的中电压。
类似地，在前述实施方式中，接通(10+m)个晶体管91和(10-m)个晶体管94以生成中电平电压VMplus，并且接通(10-m)个晶体管91和(10+m)个晶体管94以生成中电平电压VMminus；然而，该实施方式不限于此。可替换地，例如，可以接通(M1+m1)个晶体管91和(M2-m2)个晶体管94以生成中电平电压VMplus，并且可以接通(M1-m1)个晶体管91和(M2+m2)个晶体管94以生成中电平电压VMminus。
[变形例1-3]
在前述实施方式中，如图8所示，预加重控制信号MUP2和MDN2可在单位间隔UI的开始定时处从低电平变为高电平，并且在从单位间隔UI的开始定时处开始经过单位间隔UI的一半时间段(0.5UI)之后的定时处，可从高电平变为低电平；然而，该实施方式不限于此。可替换地，例如，预加重控制信号MUP2和MDN2可在单位间隔UI的开始定时处从低电平变为高电平，并且可以在从单位间隔UI的开始定时处开始经过比单位间隔UI的一半短的时间段之后的定时处，可从高电平变为低电平。此外，例如，预加重控制信号MUP2和MDN2在单位间隔UI的开始定时处可从低电平变为高电平，并且可以在从单位间隔UI的开始定时处开始经过比单位间隔UI的一半长的时间段之后的定时处，可从高电平变为低电平。
[变形例1-4]
在前述实施方式中，晶体管91和94的数量被改变，以生成中电平电压VMplus和VMminus；然而，该实施方式不限于此。下面详细描述本变形例。
图16示出了根据本变形例的输出单元26A的配置示例。输出单元26包括驱动器控制器27、定时控制器27T、阻抗控制器18A、18B和18C、运算放大器14、电容器15以及驱动器单元19A、19B和19C。
阻抗控制器18A基于信号PUA和PDA生成信号PUA1至PUA24、PDA1至PDA24和PMA。具体地，在信号PUA为“1”并且信号PDA为“0”的情况下，阻抗控制器18A将信号PUA1至PUA24中的二十个设置为“1”，并将信号PUA1至PUA24中的剩余四个、信号PDA1至PDA24以及信号PMA设置为“0”。此外，在信号PDA为“1”并且信号PUA为“0”的情况下，阻抗控制器18A将信号PDA1至PDA24中的二十个设置为“1”，并将信号PDA1至PDA24中的剩余四个、信号PUA1至PUA24以及信号PMA设置为“0”。此外，在信号PUA和PDA均为“0”的情况下，阻抗控制器18A将信号PMA设置为“1”，并且将信号PUA1至PUA24以及PDA1至PDA24设置为“0”。
类似地，阻抗控制器18B基于信号PUB和PDB生成信号PUB1至PUB24、PDB1至PDB24和PMB。此外，阻抗控制器18C基于信号PUC和PDC生成信号PUC1至PUC24、PDC1至PDC24和PMC。
运算放大器14的正输入端子供应有中电平电压VM，并且其负输入端子耦接到其输出端子。通过该配置，运算放大器14作为电压跟随器进行操作，并且输出中电平电压VM，以将中电平电压VM供应至驱动器单元19A、19B和19C。电容器15的一端耦接到运算放大器14的输出端子，并且其另一端接地。
驱动器单元19A基于信号PUA1至PUA24、PDA1至PDA24和PMA以及预加重控制信号MUP2和MDN2生成信号SIGA。驱动器单元19B基于信号PUB1至PUB24、PDB1至PDB24和PMB以及预加重控制信号MUP2和MDN2生成信号SIGB。驱动器单元19C基于信号PUC1至PUC24、PDC1至PDC24和PMC以及预加重控制信号MUP2和MDN2生成信号SIGC。
图17示出了驱动器单元19A的配置。应该注意，这也适用于驱动器单元19B和19C。驱动器单元19A包括驱动器29A1至29A24和驱动器16A。驱动器16A包括电流源101和104、晶体管102、103和106以及电阻器105。电流源101的一端供应有电压V1，其另一端耦接到晶体管102的漏极。电流源104的一端耦接到晶体管103的源极，并且其另一端接地。在本示例中的晶体管102和103是N沟道MOS-FET。晶体管102的栅极供应有预加重控制信号MUP2，其漏极耦接到电流源101的另一端，并且其源极耦接到晶体管103的漏极、电阻器105的另一端和晶体管106的源极。晶体管103的栅极供应有预加重控制信号MDN2，其源极耦接到电流源104的一端，并且其漏极耦接到晶体管102的源极、电阻器105的另一端和晶体管106的源极。在信号SIGA被设置为电压状态SM的情况下，电阻器105用作输出终端电阻器，并且其电阻值约为50[Ω]。电阻105的一端通过运算放大器14供应有中电平电压VM，并且其另一端耦接到晶体管102和106的源极以及晶体管103的漏极。在该示例中，晶体管106例如是N沟道MOS-FET。晶体管106的栅极供应有信号PMA，其源极耦接到晶体管102的源极、晶体管103的漏极和电阻器105的另一端，并且其漏极耦接到输出端子ToutA。
在本文中，运算放大器14、电容器15和驱动器16A对应于本公开中的“第三电路”的具体示例。
通过该配置，例如，在信号SIGA的电压设置为高电平电压VH(电压状态SH)的情况下，在驱动器单元19A中，接通24个晶体管91中的二十个，并且断开24个晶体管91中的剩余四个、24个晶体管94和晶体管106。结果，信号SIGA被设置为高电平电压VH，并且驱动器单元19A的输出终端电阻(输出阻抗)变为大约50[Ω](＝1000/20)。此外，在信号SIGA的电压被设置为低电平电压VL(电压状态SL)的情况下，在驱动器单元19A中，接通24个晶体管94中的二十个，并且断开24个晶体管94中的剩余四个、24个晶体管91和晶体管106。结果，信号SIGA被设置为低电平电压VL，并且驱动器单元19A的输出终端电阻(输出阻抗)变为大约50[Ω]。
此外，在输出端子ToutA处的电压状态被设置为电压状态SM的情况下，在驱动器单元19A中，接通晶体管106，并且断开24个晶体管91和24个晶体管94。此时，在预加重控制信号MUP2和MDN2都为“0”的情况下，断开晶体管102和103。因此，信号SIGA被设置为中电平电压VM，并且驱动器单元29A的输出终端电阻(输出阻抗)变为大约50[Ω]。此外，在预加重控制信号MUP2为“1”并且预加重控制信号MDN2为“0”的情况下，接通晶体管102，并且断开晶体管103。因此，电流按此顺序通过电流源101、晶体管102和电阻器105，结果，信号SIGA被设置为略高于中电平电压VM的中电平电压VMplus。此时，驱动器单元29A的输出终端电阻(输出阻抗)约为50[Ω]。此外，在预加重控制信号MDN2为“1”并且预加重控制信号MUP2为“0”的情况下，接通晶体管103，并且断开晶体管102。因此，电流按此顺序通过电阻器105、晶体管103和电流源104，并且结果，信号SIGA被设置为略低于中电平电压VM的中电平电压VMminus。此时，驱动器单元29A的输出终端电阻(输出阻抗)约为50[Ω]。
即使这种配置也使得可以实现与前述实施方式中的效果相似的效果。
[其他变形例]
另外，这些变形例中的两个或更多个可以组合。
<2、第二实施方式>
接下来，给出根据第二实施方式的通信系统2的描述。在本实施方式中，在转变之后输出高电平电压VH或低电平电压VL的驱动器单元也执行预加重操作。应该注意，与根据上述第一实施方式的通信系统1的那些部件基本上相同的部件由相同的附图标记表示，并且适当地省略对这些部件的描述。
通信系统2包括发送装置50，如图1所示。发送装置50包括发射器60。发射器60包括输出单元66，如图4所示。
图18示出了输出单元66的配置示例。输出单元66包括驱动器控制器27、定时控制器27T、预加重控制器68A、68B和68C以及驱动器单元69A、69B和69C。
预加重控制器68A基于信号PUA和PDA以及预加重控制信号MUP2和MDN2生成八个信号PUAA0、PUAB0、PUAA1、PUAB1、PDAA0、PDAB0、PDAA1和PDAB1。驱动器单元69A基于八个信号PUAA0、PUAB0、PUAA1、PUAB1、PDAA0、PDAB0、PDAA1和PDAB1生成信号SIGA。
预加重控制器68B基于信号PUB和PDB以及预加重控制信号MUP2和MDN2生成八个信号PUBA0、PUBB0、PUBA1、PUBB1、PDBA0、PDBB0、PDBA1和PDBB1。驱动器单元69B基于八个信号PUBA0、PUBB0、PUBA1、PUBB1、PDBA0、PDBB0、PDBA1和PDBB1生成信号SIGB。
预加重控制器68C基于信号PUC和PDC以及预加重控制信号MUP2和MDN2生成八个信号PUCA0、PUCB0、PUCA1、PUCB1、PDCA0、PDCB0、PDCA1和PDCB1。驱动器单元69C基于八个信号PUCA0、PUCB0、PUCA1、PUCB1、PDCA0、PDCB0、PDCA1和PDCB1生成信号SIGC。
图19示出了驱动器单元69A的配置示例。应该注意，这也适用于驱动器单元19B和19C。驱动器单元69A包括M个电路UA0(电路UA01至UA0M)、N个电路UB0(电路UB01至UB0N)、M个电路UA1(电路UA11至UA1M)、N个电路UB1(电路UB11至UB1N)、M个电路DA0(电路DA01至DA0M)、N个电路DB0(电路DB01至DB0N)、M个电路DA1(电路DA11至DA1M)以及N个电路DB1(电路DB11至DB1N)。在本文中，“M”是大于“N”的数字。
电路UA01至UA0M、UB01至UB0N、UA11至UA1M和UB11至UB1N中的每一个包括晶体管91和电阻器92。电路UA01至UA0M中的每一个中的晶体管91的栅极供应有信号PUAA0。电路UB01至UB0N中的每一个中的晶体管91的栅极供应有信号PUAB0。电路UA11至UA1M中的每一个中的晶体管91的栅极供应有信号PUAA1。电路UB11至UB1N中的每一个中的晶体管91的栅极供应有信号PUAB1。
电路DA01至DA0M、DB01至DB0N、DA11至DA1M、DB11至DB1N中的每一个包括电阻器93和晶体管94。电路DA01至DA0M中的每一个中的晶体管94的栅极供应有信号PDAA0。电路DB01至DB0N中的每一个中的晶体管94的栅极供应有信号PDAB0。电路DA11至DA1M中的每一个中的晶体管94的栅极供应有信号PDAA1。电路DB11至DB1N中的每一个中的晶体管94的栅极供应有信号PDAB1。
图20示出了预加重控制器68A和驱动器单元69A的操作示例。应该注意，这也适用于预加重控制器68B和驱动器单元69B，并且也适用于预加重控制器68C和驱动器单元69C。在本文中，指示“X”可以是“0”或“1”。
例如，在信号PUA和PDA是“10”并且预加重控制信号MUP2和MDN2是“0X”的情况下，预加重控制器68A将信号PUAA0、PUAB0、PUAA1、PUAB1、PDAA0、PDAB0、PDAA1和PDAB1设置为“11110000”。因此，在驱动器单元69A中，接通电路UA01至UA0M、UB01至UB0N、UA11至UA1M和UB11至UB1N中的晶体管91。结果，信号SIGA被设置为高电平电压VH，并且驱动器单元69A的输出终端电阻(输出阻抗)变为大约50[Ω]。
此外，例如，在信号PUA和PDA是“10”并且预加重控制信号MUP2和MDN2是“10”的情况下，预加重控制器68A将信号PUAA0、PUAB0、PUAA1、PUAB1、PDAA0、PDAB0、PDAA1和PDAB1设置为“10110001”。因此，在驱动器单元69A中，接通电路UA01至UA0M、UA11至UA1M和UB11至UB1N中的晶体管91，并且接通电路DB11至DB1N中的晶体管94。结果，信号SIGA被设置为略低于高电平电压VH的高电平电压VHminus，并且驱动器单元69A的输出终端电阻(输出阻抗)变为大约50[Ω]。
此外，例如，在信号PUA和PDA是“11”并且预加重控制信号MUP2和MDN2是“10”的情况下，预加重控制器68A将信号PUAA0、PUAB0、PUAA1、PUAB1、PDAA0、PDAB0、PDAA1和PDAB1设置为“11011000”。因此，在驱动器单元69A中，接通电路UA01至UA0M、UB01至UB0N和UB11至UB1N中的晶体管91，并且接通电路DA01至DA0M中的晶体管94。结果，信号SIGA被设置为略高于中电平电压VM的中电平电压VMplus，并且驱动器单元69A的输出终端电阻(输出阻抗)变为大约50[Ω]。
此外，例如，在信号PUA和PDA是“11”并且预加重控制信号MUP2和MDN2是“00”的情况下，预加重控制器68A将信号PUAA0、PUAB0、PUAA1、PUAB1、PDAA0、PDAB0、PDAA1和PDAB1设置为“11001100”。因此，在驱动器单元69A中，接通电路UA01至UA0M和UB01至UB0N中的晶体管91，并且接通电路DA01至DA0M和DB01至DB0N中的晶体管94。结果，信号SIGA被设置为中电平电压VM，并且驱动器单元69A的输出终端电阻(输出阻抗)变为大约50[Ω]。
此外，例如，在信号PUA和PDA是“11”并且预加重控制信号MUP2和MDN2是“01”的情况下，预加重控制器68A将信号PUAA0、PUAB0、PUAA1、PUAB1、PDAA0、PDAB0、PDAA1和PDAB1设置为“10001101”。因此，在驱动器单元69A中，接通电路UA01至UA0M中的晶体管91，并且接通电路DA01至DA0M、DB01至DB0N和DB11至DB1N中的晶体管94。结果，信号SIGA被设置为比中电平电压VM略低的中电平电压VMminus，并且驱动器单元69A的输出终端电阻(输出阻抗)变为大约50[Ω]。
此外，例如，在信号PUA和PDA为“01”并且预加重控制信号MUP2和MDN2为“01”的情况下，预加重控制器68A将信号PUAA0、PUAB0、PUAA1、PUAB1、PDAA0、PDAB0、PDAA1和PDAB1设置为“01001110”。因此，在驱动器单元69A中，接通电路UB01至UB0N中的晶体管91，并且接通电路DA01至DA0M、DB01至DB0N和DA11至DA1M中的晶体管94。结果，信号SIGA被设置为比低电平电压VL略高的低电平电压VLplus，并且驱动器单元69A的输出终端电阻(输出阻抗)变为大约50[Ω]。
此外，例如，在信号PUA和PDA是“01”并且预加重控制信号MUP2和MDN2是“X0”的情况下，预加重控制器68A将信号PUAA0、PUAB0、PUAA1、PUAB1、PDAA0、PDAB0、PDAA1和PDAB1设置为“00001111”。因此，在驱动器单元69A中，接通电路DA01至DA0M、DB01至DB0N、DA11至DA1M和DB11至DB1N中的晶体管94。结果，信号SIGA被设置为低电平电压VL，并且驱动器单元69A的输出终端电阻(输出阻抗)变为大约50[Ω]。
在本文中，电路UA01至UA0M、UB01至UB0N、UA11至UA1M和UB11至UB1N对应于本公开中的“多个第一子电路”的具体示例。电路DA01至DA0M、DB01至DB0N、DA11至DA1M、DB11至DB1N对应于本公开中的“多个第二子电路”的具体示例。
图21A、图21B和图21C示出了在输出符号“-z”时驱动器单元69A的操作示例。图21A示出了预加重控制信号MUP2和MDN2为“00”的情况，图21B示出了预加重控制信号MUP2和MDN2为“10”的情况，并且图21C示出了预加重控制信号MUP2和MDN2为“01”的情况。在图21A、图21B和图21C中，电路UA01至UA0M、UB01至UB0N、UA11至UA1M和UB11至UB1N的由实线指示的电路和由虚线指示的电路分别表示接通晶体管91的电路以及断开晶体管91的电路。类似地，电路DA01至DA0M、DB01至DB0N、DA11至DA1M、DB11至DB1N的由实线表示的电路和由虚线表示的电路分别表示接通晶体管94的电路和断开晶体管94的电路。
在预加重控制信号MUP2和MDN2为“00”的情况下，在驱动器单元69A中，接通M个电路UA0、N个电路UB0、M个电路UA1和N个电路UB1中的晶体管91，如图21A所示。此外，在驱动器单元69B中，接通M个电路UA0和N个电路UB0中的晶体管91，并且接通M个电路DA0和N个电路DB0中的晶体管94。此外，在驱动器单元69C中，接通M个电路DA0、N个电路DB0、M个电路DA1和N个电路DB1中的晶体管94。因此，信号SIGA的电压被设置为高电平电压VH，信号SIGB的电压被设置为中电平电压VM，并且信号SIGC的电压被设置为低电平电压VL。
在预加重控制信号MUP2和MDN2为“10”的情况下，在驱动器单元69A中，接通M个电路UA0、M个电路UA1和N个电路UB1中的晶体管91，并且接通N个电路DB1中的晶体管94，如图21B所示。此外，在驱动器单元69B中，接通M个电路UA0、N个电路UB0和N个电路UB1中的晶体管91，并且接通M个电路DA0中的晶体管94。此外，在驱动器单元69C中，接通M个电路DA0、N个电路DB0、M个电路DA1和N个电路DB1中的晶体管94。因此，信号SIGA的电压被设置为比高电平电压VH略低的高电平电压VHminus，信号SIGB的电压被设置为比中电平电压VM略高的中电平电压VMplus，信号SIGC的电压被设置为低电平电压VL。换言之，驱动器单元69A断开N个电路UB0中的晶体管91，并接通N个电路DB1中的晶体管94，以将信号SIGA的电压从高电平电压VH降低到高电平电压VHminus，与图21A的情况相比。此外，驱动器单元69B接通N个电路UB1中的晶体管，并断开N个电路DB0中的晶体管94，以将信号SIGB的电压从中电平电压VM增加到中电平电压VMplus，与图21A的情况相比。
在预加重控制信号MUP2和MDN2为“01”的情况下，在驱动器单元69A中，接通M个电路UA0、N个电路UB0、M个电路UA1和N个电路UB1中的晶体管91，如图21C所示。此外，在驱动器单元69B中，接通M个电路UA0中的晶体管91，并且接通M个电路DA0、N个电路DB，N个电路DB1中的晶体管94。此外，在驱动器单元69C中，接通N个电路UB0中的晶体管91，并且接通M个电路DA0、N个电路DB0和M个电路DA1中的晶体管94。因此，信号SIGA的电压被设置为高电平电压VH，信号SIGB的电压被设置为比中电平电压VM略低的中电平电压VMminus，信号SIGC被设置为比低电平电压VL略高的低电平电压VLplus。换言之，驱动器单元69B断开N个电路UB0中的晶体管91，并接通N个电路DB1中的晶体管94，以将信号SIGB的电压从中电平电压VM降低到中电平电压VMminus，与图21A的情况相比。此外，驱动器单元69C接通N个电路UB0中的晶体管91，并断开N个电路DB1中的晶体管94，以将信号SIGC的电压从低电平电压VL增加到低电平电压VLplus，与图21A的情况相比。
图22A至图22E示出了在符号从“+x”转变到“+x”以外的符号的情况下通信系统2的操作示例。
如图5所示，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“1xx”的情况下，符号从“+x”转变到“-x”(图22A)。此时，转变检测器25将预加重控制信号MUP和MDN都设置为“0”(非有效)，如图5所示。因此，如图22A所示，信号SIGA从高电平电压VH变为低电平电压VL，信号SIGB从低电平电压VL变为高电平电压VH，并且信号SIGC保持中电平电压VM。换言之，在符号从“+x”转变到“-x”的情况下，差值AB、BC和CA的转变都不对应于转变W21和W22；因此，预加重控制器68A、68B和68C控制驱动器单元69A、69B和69C不执行预加重操作。
此外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“010”的情况下，符号从“+x”转变到“+y”(图22B)。此时，如图5所示，转变检测器25将预加重控制信号MDN设置为“1”(有效)，并将预加重控制信号MUP设置为“0”(非有效)。因此，如图22B所示，信号SIGA通过中电平电压VMminus从高电平电压VH变为中电平电压VM，信号SIGB从低电平电压VL变为高电平电压VH，并且信号通过低电平电压VLplus，SIGC从中电平电压VM变为低电平电压VL。此时，在发送装置50输出符号“+y”的时间段的前半时间段(0.5UI)内，预加重控制器68A控制驱动器单元69A，以将信号SIGA的电压设置为比中电平电压VM略低的中电平电压VMnius。类似地，在发送装置50输出符号“+y”的时间段的前半时间段(0.5UI)内，预加重控制器68C控制驱动器单元69C，以将信号SIGC的电压设置为比低电平电压VL略高的低电平电压VLplus。换言之，差值AB的转变对应于转变W22，并且具有差值AB的转变时间变长的可能性；因此，预加重控制器68A和68C控制驱动器单元69A和69C执行预加重操作。
此外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“011”的情况下，符号从“+x”转变到“-y”(图22C)。此时，转变检测器25将预加重控制信号MUP和MDN都设置为“0”(非有效)，如图5所示。因此，如图22C所示，信号SIGA从高电平电压VH变为中电平电压VM，信号SIGB保持低电平电压VL，并且信号SIGC从中电平电压VM变为高电平电压VH。换言之，在符号从“+x”转变到“-y”的情况下，差值AB、BC和CA的转变都不对应于转变W21和W22；因此，预加重控制器68A、68B和68C控制驱动器单元69A、69B和69C不执行预加重操作。
此外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“000”的情况下，符号从“+x”转变到“+z”(图22D)。此时，转变检测器25将预加重控制信号MUP设置为“1”(有效)，并且将预加重控制信号MDN设置为“0”(非有效)，如图5所示。因此，如图22D所示，信号SIGA从高电平电压VH变为低电平电压VL，信号SIGB通过中电平电压VMplus从低电平电压VL变为中电平电压VM，信号SIGC通过高电平电压VHminus从中电平电压VM变为高电平电压VH。此时，在发送装置50输出符号“+z”的时间段的前半时间段(0.5UI)内，预加重控制器68B控制驱动器单元69B，以将信号SIGB的电压设置为比中电平电压VM略高的中电平电压VMplus。类似地，在发送装置50输出符号“+z”的时间段的前半时间段(0.5UI)内，预加重控制器68C控制驱动器单元69C，以将信号SIGC的电压设置为比高电平电压VH略低的高电平电压HMminus。换言之，差值AB的转变对应于转变W22，并且具有差值AB的转变时间变长的可能性；因此，预加重控制器68B和68C控制驱动器单元69B和69C执行预加重操作。
此外，在符号DS是“+x”并且转变信号TxF9、TxR9和TxP9是“001”的情况下，符号从“+x”转变到“-z”(图22E)。此时，转变检测器25将预加重控制信号MUP和MDN都设置为“0”(非有效)，如图5所示。因此，如图22E所示，信号SIGA保持高电平电压VH，信号SIGB从低电平电压VL变为中电平电压VM，并且信号SIGC从中电平电压VM变为低电平电压VL。换言之，在符号从“+x”转变到“-z”的情况下，差值AB、BC和CA的转变都不对应于转变W21和W22；因此，预加重控制器68A、68B和68C控制驱动器单元69A、69B和69C不执行预加重操作。
如上所述，在通信系统2中，不仅在转变之后输出中电平电压VM的驱动器单元，而且输出高电平电压VH或低电平电压VL的驱动器单元也执行预加重操作。因此，与通信系统1相比，在通信系统2中，预加重作用强烈，这使得可以例如在发送路径100较长的情况下增强波形质量。
图23示出了信号SIGA与信号SIGB之间的差值AB、信号SIGB与信号SIGC之间的差值BC以及信号SIGC与信号SIGA之间的差值CA的眼图。在根据本实施方式的通信系统2(图23)中，预加重作用强烈，这可以比根据第一实施方式的通信系统1的情况(图14B至图14C)更大地扩大眼开口。结果，可以增强通信系统2中的通信性能。
此外，在通信系统2中，在驱动器单元69A、69B和69C中的一个驱动器单元输出比中电平电压VM低的中电平电压VMminus的情况下，如图22B所示，另一驱动器单元输出比低电平电压VL高的低电平电压VLplus。此外，在驱动器单元69A、69B和69C中的一个驱动器单元输出比中电平电压VM高的中电平电压VMplus的情况下，另一驱动器单元输出比高电平电压VH低的高电平电压VHminus，如图22D所示。这使得可以抑制作为通信系统2中的三个信号SIGA、SIGB和SIGC的平均电压的共模电压的变化。结果，在通信系统2中，可以减少发生电磁干扰(EMI)的可能性，这使得可以增强通信性能。
如上所述，在本实施方式中，不仅转变之后输出中电平电压VM的驱动器单元，而且输出高电平电压VH或低电平电压VL的驱动器单元都执行预加重操作，这使得可以增强通信性能。
在本实施方式中，在一个驱动器单元输出中电平电压VMminus的情况下，另一驱动器单元输出低电平电压VLplus，并且在一个驱动器单元输出中电平电压VMplus的情况下，另一驱动器单元输出高电平电压VHminus，这使得可以抑制共模电压的变化。结果，可以减少发生电磁干扰的可能性，这使得可以增强通信性能。
<3、应用示例>
接下来，描述在前述实施方式和变形例中描述的通信系统的应用示例。
(应用示例1)
图24示出应用了根据前述实施方式等中的任一个的通信系统的智能电话300(多功能移动电话)的外观。在智能电话300中安装有各种装置。根据前述实施方式等中的任一个的通信系统应用于在这些装置之间交换数据的通信系统。
图25示出了在智能电话300中使用的应用处理器310的配置示例。应用处理器310包括中央处理单元(CPU)311、存储器控制器312、电源控制器313、外部接口314、图形处理单元(GPU)315、媒体处理器316、显示控制器317和MIPI(移动工业处理器接口)接口318。在这个示例中，CPU 311、存储器控制器312、电源控制器313、外部接口314、GPU 315、媒体处理器316和显示控制器317耦接到系统总线319，以允许经由系统总线319进行相互数据交换。
CPU 311根据程序处理在智能手机300中处理的各种信息。存储器控制器312控制在CPU 311执行信息处理的情况下使用的存储器501。电源控制器313控制智能电话300的电源。
外部接口314是用于与外部装置进行通信的接口。在这个示例中，外部接口314耦接到无线通信单元502和图像传感器410。无线通信单元502与移动电话基站执行无线通信。无线通信单元502包括例如基带单元、RF(射频)前端单元等。图像传感器410获取图像，并且包括例如CMOS传感器。
GPU 315执行图像处理。媒体处理器316处理诸如语音、字符和图形的信息。显示控制器317通过MIPI接口318控制显示器504。MIPI接口318将图像信号发送到显示器504。作为图像信号，例如，可以使用YUV格式信号、RGB格式信号等。MIPI接口318基于从包括晶体谐振器的振荡器电路330提供的参考时钟来进行操作。例如，根据前述实施方式等中的任一个的通信系统应用于MIPI接口318与显示器504之间的通信系统。
图26示出了图像传感器410的配置示例。图像传感器410包括传感器411、ISP(图像信号处理器)412、JPEG(联合图像专家组)编码器413、CPU 414、RAM(随机存取存储器)415、ROM(只读存储器)416、电源控制器417、I2C(内部集成电路)接口418和MIPI接口419。在这个示例中，这些相应块体耦接到系统总线420，以允许通过系统总线420进行相互数据交换。
传感器411获取图像，并且包括例如CMOS传感器。ISP 412对由传感器411获取的图像执行预定处理。JPEG编码器413对由ISP 412处理的图像进行编码，以生成JPEG格式图像。CPU 414根据程序控制图像传感器410的相应块。RAM 415是在CPU 414执行信息处理的情况下使用的存储器。ROM 416存储要在CPU 414中执行的程序、通过校准获得的设置值等。电源控制器417控制图像传感器410的电源。I2C接口418从应用处理器310接收控制信号。虽然未示出，但是除了控制信号，图像传感器410还从应用处理器310接收时钟信号。具体地，图像传感器410基于各种频率的时钟信号可操作。MIPI接口419向应用处理器310发送图像信号。作为图像信号，例如，可以使用YUV格式信号、RGB格式信号等。例如，MIPI接口419基于从包括晶体谐振器的振荡器电路430供应的参考时钟来进行操作。例如，根据前述实施方式等中的任一个的通信系统应用于MIPI接口419与应用处理器310之间的通信系统。
(应用示例2)
图27示出了应用了根据前述实施方式等中的任一个的通信系统的车辆控制系统600的配置示例。车辆控制系统600控制汽车、电动车辆、混合动力电动车辆、摩托车等的操作。该车辆控制系统600包括驱动系统控制单元610、车身系统控制单元620、电池控制单元630、车外信息检测单元640、车内信息检测单元650以及集成控制单元660。这些单元经由通信网络690彼此耦接。允许通信网络690使用例如符合任何标准的网络，例如，CAN(控制器局域网)、LIN(本地互联网)、LAN(局域网)和FlexRay(注册商标)。每个单元包括例如微型计算机、存储部分、驱动要控制的装置的驱动电路、通信I/F等。
驱动系统控制单元610控制与车辆的驱动系统有关的装置的操作。驱动系统控制单元610耦接到车辆状态检测器611。车辆状态检测器611检测车辆的状态，并且包括陀螺仪传感器、加速度传感器、检测加速器踏板的操作量、制动踏板的操作量、转向角度等的传感器等。驱动系统控制单元610基于由车辆状态检测器611检测到的信息来控制与车辆的驱动系统有关的装置的操作。例如，前述实施方式等中的任一个的通信系统应用于驱动系统控制单元610和车辆状态检测器611之间的通信系统。
车身系统控制单元620控制安装在车辆上的各种装置的操作，例如，无钥匙进入系统、电动车窗装置、各种灯。
电池控制单元630控制电池631。电池控制单元630耦接到电池631。电池631向驱动电机供电，并且包括例如二次电池、冷却装置等。电池控制单元630从电池631获取诸如温度、输出电压和剩余电池电荷量等信息，并且基于该信息控制电池631的冷却装置等。例如，前述实施方式等中的任一个的通信系统应用于电池控制单元630和电池631之间的通信系统。
车外信息检测单元640检测车外信息。车外信息检测单元640耦接到成像部641和车外信息检测器642。成像部641捕获车辆外部的图像，并且包括例如飞行时间(ToF)相机、立体相机、单眼相机、红外相机等。车外信息检测器642检测车外信息，例如，包括检测大气条件或气候条件的传感器、检测车辆周围的另一车辆、障碍物、行人等的传感器等。车外信息检测单元640基于由成像部641拍摄的图像以及由车外信息检测器642检测到的信息来识别例如大气条件、气候条件、路面状况等，并且检测物体，例如，车辆周围的另一车辆、障碍物、行人和标志以及路面上的字符，或者检测物体与车辆之间的距离。例如，根据前述实施方式等中的任一个的通信系统应用于在车外信息检测单元640与成像部641和车外信息检测器642中的每一个之间的通信系统。
车内信息检测单元650检测车内信息。车内信息检测单元650耦接到驾驶员状态检测器651。驾驶员状态检测器651检测驾驶员的状态，并且包括例如相机、生物传感器、麦克风等。车内信息检测单元650基于由驾驶员状态检测器651检测到的信息来监测例如驾驶员的疲劳程度或驾驶员的集中程度、驾驶员是否打瞌睡等。例如，根据前述实施方式等中的任一个的通信系统应用于车内信息检测单元650和驾驶员状态检测器651之间的通信系统。
集成控制单元660控制车辆控制系统600的操作。集成控制单元660耦接到操作部661、显示部662和仪表板663。该操作部661由乘客操作，并且包括例如触摸面板、各种按钮和开关等。显示部662显示图像，并且例如使用液晶显示面板等来配置。仪表板663显示车辆的状态，并且包括诸如速度计、各种警告灯等仪表。例如，根据前述实施方式等中的任一个的通信系统应用于在集成控制单元660与操作部661、显示部662和仪表板663中的每一个之间的通信系统。
尽管上面已经参考一些实施方式、变形例以及电子设备的应用示例描述了该技术，但是该技术不限于这些，并且可以以各种方式修改。
例如，在前述相应实施方式中，在转变信号TxF9、TxR9、RxP9是“000”或“010”的情况下，执行预加重操作；然而，前述实施方式等不限于此，并且可以在任何其他情况下执行预加重操作。
应该注意，本说明书中描述的效果是说明性的，而非限制性的，并且可以包括其他效果。
应该注意，本技术可以具有以下配置。
(1)一种发送装置，包括：
驱动器单元，利用第一电压状态、第二电压状态以及介于第一电压状态和第二电压状态之间的第三电压状态来发送数据信号，并且被配置为使第三电压状态下的电压可变；以及
控制器，改变第三电压状态下的电压，以使驱动器单元执行加重。
(2)根据(1)所述的发送装置，其中，控制器根据第一电压状态、第二电压状态和第三电压状态之中的变化来确定是否使驱动器单元执行加重。
(3)根据(2)所述的发送装置，其中，
数据信号指示符号的序列，并且
控制器基于该序列中的符号的转变来改变第三电压状态下的电压。
(4)根据(3)所述的发送装置，其中，
驱动器单元包括：
第一驱动器单元，选择性地将第一输出端子处的电压状态设置为第一电压状态、第二电压状态和第三电压状态中的一个，
第二驱动器单元，选择性地将第二输出端子处的电压状态设置为第一电压状态、第二电压状态和第三电压状态中的一个；以及
第三驱动器单元，选择性地将第三输出端子处的电压状态设置为第一电压状态、第二电压状态和第三电压状态中的一个；并且
第一输出端子、第二输出端子和第三输出端子处的电压状态彼此不同。
(5)根据(4)所述的发送装置，进一步包括信号发生器，信号发生器基于指示符号的转变的转变信号来生成符号信号，其中，
第一驱动器单元、第二驱动器单元和第三驱动器单元基于符号信号来分别设置第一输出端子、第二输出端子和第三输出端子处的电压状态，并且
控制器基于转变信号来检测符号的转变，以改变第三电压状态下的电压。
(6)根据(5)所述的发送装置，其中，在使第一输出端子处的电压状态、第二输出端子处的电压状态和第三输出端子处的电压状态一起改变的符号转变时，控制器改变第三电压状态下的电压，从而使执行加重。
(7)根据(6)所述的发送装置，其中，在使第一输出端子处的电压状态、第二输出端子处的电压状态以及第三输出端子处的电压状态一起改变的符号转变时，控制器还改变第一电压状态下的电压或第二电压状态下的电压，从而使执行加重。
(8)根据(4)至(7)中任一项所述的发送装置，其中，
第一驱动器单元包括：
设置在从第一电源到第一输出端子的路径中的第一电路，以及
设置在从第二电源到第一输出端子的路径中的第二电路，并且
第一驱动器单元使电流通过第一电路和第二电路从第一电源流到第二电源，从而将第一输出端子处的电压状态设置为第三电压状态。
(9)根据(8)所述的发送装置，其中，控制器改变第一电路中的阻抗与第二电路中的阻抗之间的阻抗比，以改变第三电压状态下的电压。
(10)根据(9)所述的发送装置，其中，控制器改变阻抗比，以使第一电路中的阻抗和第二电路中的阻抗的并联阻抗是恒定的。
(11)根据(8)至(10)中任一项所述的发送装置，其中，
第一电路包括多个第一子电路，每个第一子电路包括设置在从第一电源到第一输出端子的路径中的第一电阻器和第一晶体管，
第二电路包括多个第二子电路，每个第二子电路包括设置在从第二电源到第一输出端子的路径中的第二电阻器和第二晶体管，并且
接通多个第一子电路中的一个或多个中的第一晶体管，并且接通多个第二子电路中的一个或多个中的第二晶体管，以将第一输出端子处的电压状态设置为第三电压状态。
(12)根据(11)所述的发送装置，其中，控制器增加第一电路中的多个第一晶体管中的要接通的第一晶体管的数量，并减少第二电路中的多个第二晶体管中的要接通的第二晶体管的数量，以改变第三电压状态下的电压。
(13)根据(11)或(12)所述的发送装置，其中，
多个第一子电路被分成多个第一组，
多个第二子电路被分成多个第二组，并且
控制器以第一组为单位接通或断开第一电路中的多个第一晶体管，并且以第二组为单位接通或断开第二电路中的多个第二晶体管。
(14)根据(13)所述的发送装置，其中，
多个第一组包括第一子组和第二子组，
属于第一子组的第一子电路的数量与属于第二子组的第二子电路的数量不同。
(15)根据(4)所述的发送装置，其中，
第一驱动器单元包括：
设置在从第一电源到第一输出端子的路径中的第一电路，
设置在从第二电源到第一输出端子的路径中的第二电路，以及
第三电路，包括电压发生器和开关，并且接通开关以将第三电压状态下的电压供应至第一输出端子，电压发生器生成第三电压状态下的电压。
(16)一种发送方法，包括：
利用第一电压状态、第二电压状态以及介于第一电压状态和第二电压状态之间的第三电压状态来发送数据信号；并且
改变第三电压状态下的电压，以执行加重。
(17)一种设置有发送装置和接收装置的通信系统，该发送装置包括：
驱动器单元，利用第一电压状态、第二电压状态以及介于第一电压状态和第二电压状态之间的第三电压状态来发送数据信号，并且被配置为使第三电压状态下的电压可变；以及
控制器，改变第三电压状态下的电压，以使驱动器单元执行加重。
本申请要求于2016年2月2日向日本专利局提交的日本优先权专利申请第2016-017962号的权益，其全部内容通过引用结合于此。
本领域技术人员应该理解，根据设计要求和其他因素，可以出现各种修改、组合、子组合和变更，只要它们落在所附权利要求或其等同物的范围内。

Claims (20)

1.一种发送装置，包括：
驱动器单元，被配置为利用第一电压状态、第二电压状态以及介于所述第一电压状态和所述第二电压状态之间的第三电压状态来发送数据信号；以及
控制器，被配置为改变所述第三电压状态下的电压，以使所述驱动器单元执行加重，
其中，所述数据信号包括用于在第一线上发送的第一信号、用于在第二线上发送的第二信号、以及用于在第三线上发送的第三信号，
所述驱动器单元包括：
第一驱动器单元，包括设置在从第一电源到第一输出端子的路径中的多个第一晶体管和设置在从第二电源到所述第一输出端子的路径中的多个第二晶体管，所述第一驱动器单元被配置为选择性地将所述第一输出端子处的电压状态设置为所述第一电压状态、所述第二电压状态和所述第三电压状态中的一者，
第二驱动器单元，被配置为选择性地将第二输出端子处的电压状态设置为所述第一电压状态、所述第二电压状态和所述第三电压状态中的一者；以及
第三驱动器单元，被配置为选择性地将第三输出端子处的电压状态设置为所述第一电压状态、所述第二电压状态和所述第三电压状态中的一者；
所述第一输出端子、所述第二输出端子和所述第三输出端子处的电压状态彼此不同，并且
所述控制器被配置为通过修改接通的多个第一晶体管的数量和修改接通的多个第二晶体管的数量来使所述驱动器单元在所述第一驱动器单元中执行加重。
2.根据权利要求1所述的发送装置，其中，
所述第一电压状态的电压电平高于所述第二电压状态的电压电平，并且
所述第一电源的电压电平高于所述第二电源的电压电平。
3.根据权利要求2所述的发送装置，其中，
在所述第一信号包括从所述第一电压状态到所述第三电压状态的转变的情况下，所述控制器被配置成控制所述第一驱动器单元，使得在预定时间段内，所述接通的多个第一晶体管的数量小于所述接通的多个第二晶体管的数量。
4.根据权利要求3所述的发送装置，其中，所述预定时间段等于与所述数据信号的一个符号相对应的单位间隔时间段的一半。
5.根据权利要求2所述的发送装置，其中，
在所述第一信号包括从所述第二电压状态到所述第三电压状态的转变的情况下，所述控制器被配置成控制所述第一驱动器单元，使得在预定时间段内，所述接通的多个第一晶体管的数量大于所述接通的多个第二晶体管的数量。
6.根据权利要求5所述的发送装置，其中，所述预定时间段等于与所述数据信号的一个符号相对应的单位间隔时间段的一半。
7.根据权利要求2所述的发送装置，其中，
在所述第一信号包括从所述第一电压状态到所述第二电压状态的转变或从所述第二电压状态到所述第一电压状态的转变的情况下，所述控制器被配置成控制所述第一驱动器单元，使得所述接通的多个第一晶体管的数量等于所述接通的多个第二晶体管的数量。
8.根据权利要求1所述的发送装置，其中，所述控制器包括定时控制器，所述定时控制器被配置为调整所述驱动器单元执行加重的定时。
9.根据权利要求8所述的发送装置，其中，所述定时控制器被配置为接收第一加重控制信号、对所述第一加重控制信号执行定时调整、并基于所述定时调整生成第二加重控制信号。
10.根据权利要求1所述的发送装置，其中，所述多个第一晶体管是二十四个第一晶体管，并且所述多个第二晶体管是二十四个第二晶体管。
11.根据权利要求1所述的发送装置，其中，
所述控制器在将所述第一驱动器单元的输出阻抗控制为恒定的同时改变所述第一电压状态下的电压，
所述控制器在将所述第二驱动器单元的输出阻抗控制为恒定的同时改变所述第二电压状态下的电压，并且
所述控制器在将所述第三驱动器单元的输出阻抗控制为恒定的同时改变所述第三电压状态下的电压。
12.根据权利要求1所述的发送装置，其中，所述第一输出端子连接到所述第一线，所述第二输出端子连接到所述第二线，并且所述第三输出端子连接到所述第三线。
13.一种通信系统，设置有发送装置和接收装置，所述发送装置包括：
驱动器单元，被配置为利用第一电压状态、第二电压状态以及介于所述第一电压状态和所述第二电压状态之间的第三电压状态来发送数据信号；以及
控制器，被配置为改变所述第三电压状态下的电压，以使所述驱动器单元执行加重，
其中，所述数据信号包括用于在第一线上发送的第一信号、用于在第二线上发送的第二信号、以及用于在第三线上发送的第三信号，
所述驱动器单元包括：
第一驱动器单元，包括设置在从第一电源到第一输出端子的路径中的多个第一晶体管和设置在从第二电源到所述第一输出端子的路径中的多个第二晶体管，所述第一驱动器单元被配置为选择性地将所述第一输出端子处的电压状态设置为所述第一电压状态、所述第二电压状态和所述第三电压状态中的一者，
第二驱动器单元，被配置为选择性地将第二输出端子处的电压状态设置为所述第一电压状态、所述第二电压状态和所述第三电压状态中的一者；以及
第三驱动器单元，被配置为选择性地将第三输出端子处的电压状态设置为所述第一电压状态、所述第二电压状态和所述第三电压状态中的一者；
所述第一输出端子、所述第二输出端子和所述第三输出端子处的电压状态彼此不同，并且
所述控制器被配置为通过修改接通的多个第一晶体管的数量和修改接通的多个第二晶体管的数量来使所述驱动器单元在所述第一驱动器单元中执行加重。
14.根据权利要求13所述的通信系统，其中，
所述第一电压状态的电压电平高于所述第二电压状态的电压电平，并且
所述第一电源的电压电平高于所述第二电源的电压电平。
15.根据权利要求14所述的通信系统，其中，
在所述第一信号包括从所述第一电压状态到所述第三电压状态的转变的情况下，所述控制器被配置成控制所述第一驱动器单元，使得在预定时间段内，所述接通的多个第一晶体管的数量小于所述接通的多个第二晶体管的数量。
16.根据权利要求15所述的通信系统，其中，所述预定时间段等于与所述数据信号的一个符号相对应的单位间隔时间段的一半。
17.根据权利要求14所述的通信系统，其中，
在所述第一信号包括从所述第二电压状态到所述第三电压状态的转变的情况下，所述控制器被配置成控制所述第一驱动器单元，使得在预定时间段内，所述接通的多个第一晶体管的数量大于所述接通的多个第二晶体管的数量。
18.根据权利要求17所述的通信系统，其中，所述预定时间段等于与所述数据信号的一个符号相对应的单位间隔时间段的一半。
19.根据权利要求14所述的通信系统，其中，
在所述第一信号包括从所述第一电压状态到所述第二电压状态的转变或从所述第二电压状态到所述第一电压状态的转变的情况下，所述控制器被配置成控制所述第一驱动器单元，使得所述接通的多个第一晶体管的数量等于所述接通的多个第二晶体管的数量。
20.根据权利要求13所述的通信系统，其中，所述接收装置被配置为接收所述数据信号并生成与所述第一信号和所述第二信号之间的差相对应的第一差信号、与所述第二信号和所述第三信号之间的差相对应的第二差信号、以及与所述第三信号和所述第一信号之间的差相对应的第三差信号。
CN202111203404.7A 2016-02-02 2017-01-12 发送装置和通信系统 Active CN113872901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111203404.7A CN113872901B (zh) 2016-02-02 2017-01-12 发送装置和通信系统

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016017962 2016-02-02
JP2016-017962 2016-02-02
PCT/JP2017/000807 WO2017135001A1 (ja) 2016-02-02 2017-01-12 送信装置、送信方法、および通信システム
CN201780008248.4A CN108496327B (zh) 2016-02-02 2017-01-12 发送装置、发送方法和通信系统
CN202111203404.7A CN113872901B (zh) 2016-02-02 2017-01-12 发送装置和通信系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780008248.4A Division CN108496327B (zh) 2016-02-02 2017-01-12 发送装置、发送方法和通信系统

Publications (2)

Publication Number Publication Date
CN113872901A true CN113872901A (zh) 2021-12-31
CN113872901B CN113872901B (zh) 2024-07-30

Family

ID=59499590

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201780008248.4A Active CN108496327B (zh) 2016-02-02 2017-01-12 发送装置、发送方法和通信系统
CN202111202438.4A Active CN113922844B (zh) 2016-02-02 2017-01-12 发送装置
CN202111203404.7A Active CN113872901B (zh) 2016-02-02 2017-01-12 发送装置和通信系统

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201780008248.4A Active CN108496327B (zh) 2016-02-02 2017-01-12 发送装置、发送方法和通信系统
CN202111202438.4A Active CN113922844B (zh) 2016-02-02 2017-01-12 发送装置

Country Status (7)

Country Link
US (4) US10432255B2 (zh)
EP (1) EP3413524A4 (zh)
JP (3) JP6969387B2 (zh)
KR (1) KR102643169B1 (zh)
CN (3) CN108496327B (zh)
TW (1) TWI748976B (zh)
WO (1) WO2017135001A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI722090B (zh) * 2016-02-22 2021-03-21 日商新力股份有限公司 傳送裝置、傳送方法及通訊系統
KR102276012B1 (ko) * 2016-07-26 2021-07-12 소니 세미컨덕터 솔루션즈 가부시키가이샤 송신 장치, 송신 방법, 및 통신 시스템
KR102422140B1 (ko) * 2017-11-07 2022-07-18 현대자동차주식회사 하이브리드 자동차 및 그를 위한 주행 모드 제어 방법
CN111480323B (zh) * 2018-01-11 2023-09-01 索尼半导体解决方案公司 通信系统与通信装置
TWI661643B (zh) * 2018-06-27 2019-06-01 加百裕工業股份有限公司 並聯電池管理系統及方法
CN111211810B (zh) * 2018-11-21 2021-12-28 浙江宇视科技有限公司 状态传输方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090116564A1 (en) * 2007-11-01 2009-05-07 Novatek Microelectronics Corp. Low voltage differential signaling transmitter and transmitting method
US20090296851A1 (en) * 2008-05-30 2009-12-03 Goichi Ono Pre-emphasis circuit
US20110163791A1 (en) * 2010-01-05 2011-07-07 Renesas Electronics Corporation Output circuit and semiconductor device including pre-emphasis function
US20120161816A1 (en) * 2010-12-28 2012-06-28 Texas Instruments Incorporated Voltage-mode driver with pre-emphasis
CN102545884A (zh) * 2012-02-17 2012-07-04 无锡芯骋微电子有限公司 带有高效能预加重均衡的电压型数据发送器
KR20140015930A (ko) * 2012-07-27 2014-02-07 고려대학교 산학협력단 데이터 통신용 송신기
CN104135272A (zh) * 2014-07-31 2014-11-05 北京大学 节省功耗的预加重lvds驱动电路
WO2015182047A1 (en) * 2014-05-30 2015-12-03 Sony Corporation Transmission unit, reception unit, and communication system

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360861B2 (ja) 1993-03-02 2003-01-07 株式会社ソニー木原研究所 シリアルディジタルデータの伝送方法及び伝送装置
DE19825258B4 (de) 1998-06-05 2005-11-17 Telefonaktiebolaget Lm Ericsson (Publ) Ausgangspufferschaltkreis zum Übertragen von digitalen Signalen über eine Übertragungsleitung mit Preemphasis
US7051127B2 (en) * 2002-05-10 2006-05-23 Hewlett-Packard Development Company, L.P. Method and apparatus for selectively providing data pre-emphasis based upon data content history
KR100847570B1 (ko) * 2005-04-30 2008-07-21 (주)에이딕 신호 차단 및 누설 신호 흡수 기능을 갖는 전력선 통신장치
US8027377B2 (en) * 2006-08-14 2011-09-27 Intersil Americas Inc. Differential driver with common-mode voltage tracking and method
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US8848810B2 (en) * 2008-03-05 2014-09-30 Qualcomm Incorporated Multiple transmitter system and method
WO2011045830A1 (ja) 2009-10-13 2011-04-21 株式会社アドバンテスト 多値ドライバ回路ならびにそれを用いたシングルエンド出力ドライバ回路、差動出力ドライバ回路および試験装置
JP5001385B2 (ja) 2010-02-01 2012-08-15 日本電信電話株式会社 プリエンファシス回路
US8358156B1 (en) * 2010-05-28 2013-01-22 Xilinx, Inc. Voltage mode line driver and pre-emphasis circuit
KR101775162B1 (ko) * 2010-06-28 2017-09-05 로무 가부시키가이샤 부하 구동 회로 및 이를 이용한 발광 장치 및 디스플레이 장치
US8654799B2 (en) 2010-12-14 2014-02-18 Coherent, Inc. Short-pulse fiber-laser
JP5671429B2 (ja) * 2011-08-26 2015-02-18 ルネサスエレクトロニクス株式会社 半導体装置
CN103066987A (zh) * 2011-10-24 2013-04-24 三星电子株式会社 输出驱动器、集成电路及系统
US20150182047A1 (en) * 2013-03-15 2015-07-02 No Spill Technologies, LLC Spill resistant transition cup
US8884655B2 (en) * 2013-04-11 2014-11-11 Texas Instruments Incorporated Low-power voltage mode high speed driver
CN103688478B (zh) * 2013-06-03 2015-10-07 华为技术有限公司 抑制PCIe走光纤通信输出噪声的方法、装置及通信节点
CN104300956A (zh) * 2013-07-16 2015-01-21 联发科技股份有限公司 驱动电路以及控制驱动电路的方法
US9276731B2 (en) * 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
TWI752898B (zh) * 2014-03-25 2022-01-21 日商新力股份有限公司 發訊裝置及通訊系統
US9148198B1 (en) * 2014-05-21 2015-09-29 Qualcomm Incorporated Programmable pre-emphasis circuit for MIPI C-PHY
US9473291B2 (en) * 2014-07-08 2016-10-18 Intel Corporation Apparatuses and methods for reducing switching jitter
KR20160121224A (ko) 2015-04-10 2016-10-19 에스케이하이닉스 주식회사 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090116564A1 (en) * 2007-11-01 2009-05-07 Novatek Microelectronics Corp. Low voltage differential signaling transmitter and transmitting method
US20090296851A1 (en) * 2008-05-30 2009-12-03 Goichi Ono Pre-emphasis circuit
US20110163791A1 (en) * 2010-01-05 2011-07-07 Renesas Electronics Corporation Output circuit and semiconductor device including pre-emphasis function
US20120161816A1 (en) * 2010-12-28 2012-06-28 Texas Instruments Incorporated Voltage-mode driver with pre-emphasis
CN103283148A (zh) * 2010-12-28 2013-09-04 德克萨斯仪器股份有限公司 具有预加重的电压模式驱动器
CN102545884A (zh) * 2012-02-17 2012-07-04 无锡芯骋微电子有限公司 带有高效能预加重均衡的电压型数据发送器
KR20140015930A (ko) * 2012-07-27 2014-02-07 고려대학교 산학협력단 데이터 통신용 송신기
WO2015182047A1 (en) * 2014-05-30 2015-12-03 Sony Corporation Transmission unit, reception unit, and communication system
CN104135272A (zh) * 2014-07-31 2014-11-05 北京大学 节省功耗的预加重lvds驱动电路

Also Published As

Publication number Publication date
US10432255B2 (en) 2019-10-01
JP2022174302A (ja) 2022-11-22
EP3413524A4 (en) 2019-01-16
JP6969387B2 (ja) 2021-11-24
US20230140526A1 (en) 2023-05-04
TW201729548A (zh) 2017-08-16
KR20180109868A (ko) 2018-10-08
US11476893B2 (en) 2022-10-18
JPWO2017135001A1 (ja) 2019-01-10
CN113872901B (zh) 2024-07-30
CN113922844A (zh) 2022-01-11
TWI748976B (zh) 2021-12-11
CN108496327A (zh) 2018-09-04
JP7147949B2 (ja) 2022-10-05
JP7364002B2 (ja) 2023-10-18
US20190007095A1 (en) 2019-01-03
EP3413524A1 (en) 2018-12-12
WO2017135001A1 (ja) 2017-08-10
CN113922844B (zh) 2023-09-29
US10778283B2 (en) 2020-09-15
CN108496327B (zh) 2021-11-05
US20210006292A1 (en) 2021-01-07
US20200145045A1 (en) 2020-05-07
JP2022003836A (ja) 2022-01-11
KR102643169B1 (ko) 2024-03-05

Similar Documents

Publication Publication Date Title
CN108496327B (zh) 发送装置、发送方法和通信系统
CN108702342B (zh) 发送装置、发送方法和通信系统
JP7259904B2 (ja) 送信装置、送信方法、および通信システム
CN108476182B (zh) 发送装置、发送方法和通信系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant