CN113841246A - 显示设备及其制造方法 - Google Patents

显示设备及其制造方法 Download PDF

Info

Publication number
CN113841246A
CN113841246A CN202080034815.5A CN202080034815A CN113841246A CN 113841246 A CN113841246 A CN 113841246A CN 202080034815 A CN202080034815 A CN 202080034815A CN 113841246 A CN113841246 A CN 113841246A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080034815.5A
Other languages
English (en)
Inventor
崔海润
姜锺赫
任铉德
郑载勳
金翰洙
梁银娥
赵显敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113841246A publication Critical patent/CN113841246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本文中可提供一种包括设置在显示区域中的像素的显示设备。像素可以包括：第一分隔壁和第二分隔壁，设置在基础层上；第一电极和第二电极，分别设置在第一分隔壁和第二分隔壁上，并且彼此间隔开；发光元件，设置在第一电极和第二电极之间，并且包括连接到第一电极的第一端和连接到第二电极的第二端；以及至少一个绝缘层，设置在发光元件以及第一电极和第二电极中的至少一个电极之上。绝缘层可以包括与发光元件的第一端相邻的第一开口和与发光元件的第二端相邻的第二开口中的至少一个开口。

Description

显示设备及其制造方法
技术领域
本公开的实施方式涉及显示设备及制造其的方法。
背景技术
近来，已经开发了使用具有可靠无机晶体结构的材料制造超小型发光元件和使用该发光元件制造发光器件的技术。例如，已经开发了制造多个超小型发光元件并且使用超小型发光元件形成包括显示设备的像素的各种发光器件的光源的技术，多个超小型发光元件各自具有在从纳米级至微米级的范围内的小尺寸。
发明内容
技术问题
本公开的目的是提供一种包括发光元件的显示设备及制造其的方法。
技术方案
根据本公开的实施方式的显示设备包括设置在显示区域中的像素。像素包括：第一分隔壁和第二分隔壁，设置在基础层上并且彼此间隔开；第一电极和第二电极，分别设置在第一分隔壁和第二分隔壁上，并且彼此间隔开；发光元件，设置在第一电极和第二电极之间，并且包括连接到第一电极的第一端和连接到第二电极的第二端；以及至少一个绝缘层，设置在发光元件以及第一电极和第二电极中的至少一个电极之上，并且包括与发光元件的第一端相邻的第一开口和与发光元件的第二端相邻的第二开口中的至少一个开口。
在实施方式中，第一开口可以设置在与发光元件的第一端和第一分隔壁之间的空间对应的区域中。第二开口可以设置在与发光元件的第二端和第二分隔壁之间的空间对应的区域中。
在实施方式中，第一开口可以设置在第一分隔壁之上。第二开口可以设置在第二分隔壁之上。
在实施方式中，第一开口可以具有与第一分隔壁的宽度相同或比第一分隔壁的宽度小的宽度，并且设置成与第一分隔壁重叠。第二开口可以具有与第二分隔壁的宽度相同或比第二分隔壁的宽度小的宽度，并且设置成与第二分隔壁重叠。
在实施方式中，第一开口和第二开口可以与发光元件间隔开相同的水平距离。
在实施方式中，第一开口和第二开口中的每一个相对于其上设置有发光元件的平面以在80°至100°的范围内的角度竖直地穿过至少一个绝缘层。
在实施方式中，第一分隔壁可以包括面向发光元件的第一端的倾斜表面或曲化表面。第二分隔壁可以包括面向发光元件的第二端的倾斜表面或曲化表面。
在实施方式中，第一电极和第二电极中的每一个可以包括与第一分隔壁和第二分隔壁中的相应一个的形状对应的倾斜表面或曲化表面，并且可以包括反射电极层。
在实施方式中，显示设备还可以包括以下项中的至少一个：第一绝缘层，设置在第一电极和第二电极上并且暴露第一电极的一区域和第二电极的一区域；以及第二绝缘层，设置在发光元件上并且暴露发光元件的第一端和第二端。
在实施方式中，像素可以包括：第三电极，设置在发光元件的第一端和第一电极上，并且配置为将发光元件的第一端电连接到第一电极；以及第四电极，设置在发光元件的第二端和第二电极上，并且配置为将发光元件的第二端电连接到第二电极。
在实施方式中，至少一个绝缘层可以直接设置在第三电极和第四电极中的至少一个电极上。第一开口和第二开口可以分别暴露第三电极的一区域和第四电极的一区域。
在实施方式中，至少一个绝缘层可以包括以下项中的至少一个：第三绝缘层，设置在第三电极和包括发光元件的第一端的区域上，并且配置为覆盖第三电极的在发光元件上的一端；以及第四绝缘层，设置在显示区域的整个表面上，显示区域包括遍及发光元件、第三电极和第四电极的空间。
在实施方式中，第一开口可以穿过第三绝缘层和第四绝缘层。第二开口可以穿过第四绝缘层。
在实施方式中，显示设备还可以包括设置在像素之上的上衬底，并且包括与像素重叠的光转换层。
在实施方式中，光转换层可以包括以下项中的至少一个：滤色器层，在上衬底上设置成面对像素；以及颜色转换层，设置在滤色器层和像素之间，并且包括颜色转换颗粒。
根据本公开的实施方式的制造显示设备的方法包括：在基础层上形成彼此间隔开的第一分隔壁和第二分隔壁；分别在第一分隔壁和第二分隔壁上形成第一电极和第二电极；在第一电极和第二电极之间提供并对准发光元件；形成第三电极和第四电极，第三电极和第四电极配置为将发光元件的第一端和第二端分别连接到第一电极和第二电极；在发光元件以及第三电极和第四电极中的至少一个电极上形成至少一个绝缘层；以及在与发光元件的第一端和第二端中的至少一端相邻的区域中在绝缘层中形成至少一个开口。
在实施方式中，形成至少一个开口可以包括在竖直方向上干法蚀刻至少一个绝缘层。
在实施方式中，该方法可以包括连续地形成第三电极和第四电极。形成至少一个绝缘层可以包括以下项中的至少一个：在形成第三电极之后，形成配置为覆盖第三电极和包括发光元件的第一端的区域的绝缘层；以及在形成第四电极之后，形成配置为覆盖显示区域的整个表面的绝缘层，显示区域包括遍及发光元件、第三电极和第四电极的空间。
在实施方式中，形成至少一个开口可以包括：通过在与第一分隔壁和发光元件的第一端之间的空间对应的区域中蚀刻至少一个绝缘层来形成第一开口，以及通过在与第二分隔壁和发光元件的第二端之间的空间对应的区域中蚀刻至少一个绝缘层来形成第二开口。
在实施方式中，形成至少一个开口可以包括：通过在第一分隔壁之上的区域中蚀刻至少一个绝缘层来形成第一开口，以及通过在第二分隔壁之上的区域中蚀刻至少一个绝缘层来形成第二开口。
有益效果
在根据本公开的各种实施方式的显示设备和制造显示设备的方法中，可以增强包括发光元件的像素的光效率。
附图说明
图1a和图1b是分别示出根据本公开的实施方式的发光元件的立体图和剖视图。
图2a和图2b是分别示出根据本公开的实施方式的发光元件的立体图和剖视图。
图3a和图3b是分别示出根据本公开的实施方式的发光元件的立体图和剖视图。
图4a和图4b是分别示出根据本公开的实施方式的发光元件的立体图和剖视图。
图5是示出根据本公开的实施方式的显示设备的平面图。
图6a至图6e是各自示出根据本公开的实施方式的像素的电路图。
图7是示出根据本公开的实施方式的像素的平面图。
图8a和图8b是各自示出根据本公开的实施方式的像素的剖视图。
图9是示出根据本公开的实施方式的像素的剖视图。
图10以及图11a至图11c是各自示出根据本公开的实施方式的显示设备的剖视图。
图12是示出根据本公开的实施方式的像素的剖视图。
图13和图14是各自示出根据本公开的实施方式的显示设备的剖视图。
图15a至图15i是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图。
图16是示出根据本公开的实施方式的像素的剖视图。
图17和图18是各自示出根据本公开的实施方式的显示设备的剖视图。
图19是示出根据本公开的实施方式的像素的剖视图。
图20和图21是各自示出根据本公开的实施方式的显示设备的剖视图。
图22a至图22g是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图。
图23是示出根据本公开的实施方式的像素的剖视图。
图24和图25是各自示出根据本公开的实施方式的显示设备的剖视图。
图26a至图26c是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图。
图27是示出根据本公开的实施方式的像素的剖视图。
图28和图29是各自示出根据本公开的实施方式的显示设备的剖视图。
图30a和图30b是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图。
图31至图34是各自示出根据本公开的实施方式的像素的剖视图。
具体实施方式
现在将详细参考本公开的各种实施方式，附图中示出了并且在下面描述了各种实施方式的具体示例，但是本公开的实施方式可以以许多不同的形式不同地修改。然而，本公开不限于以下实施方式，并且可以修改成各种形式。
为了清楚地解释本公开，可以省略附图中的与本公开的特征不直接相关的一些元件。此外，可稍微夸大附图中的一些元件的尺寸、比例等。应当注意，在所有附图中，相同的附图标记用于表示相同或相似的元件，并且将省略重复的解释。
应当理解，尽管可以在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。还应当理解，当在本说明书中使用时，术语“包括(comprise)”、“包括(include)”、“具有(have)”等指定所述特征、整体、步骤、操作、元件、组件和/或它们的组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合的存在或添加。此外，当第一组件或部分设置在第二组件或部分上时，第一组件或部分不仅可以直接在第二组件或部分上，而且第三组件或部分也可以插置在它们之间。此外，在以下描述中使用的术语“位置”、“方向”等以相对术语来定义，并且应当注意，它们可以根据视角或方向改变为相反的位置或方向。此外，单数形式可以包括复数形式，只要在句子中没有具体提及即可。
图1a、图1b、图2a、图2b、图3a和图3b是各自示出根据本公开的实施方式的发光元件LD的立体图和剖视图。尽管图1a至图3b示出了圆柱形杆型发光元件LD，但是根据本公开的发光元件LD的类型和/或形状不限于此。
参考图1a和图1b，根据本公开的实施方式的发光元件LD可以包括第一导电类型半导体层11、第二导电类型半导体层13以及插置在第一导电类型半导体层11和第二导电类型半导体层13之间的有源层12。例如，发光元件LD可以包括在纵向方向(L)上连续堆叠的第一导电类型半导体层11、有源层12和第二导电类型半导体层13。
在实施方式中，发光元件LD可以设置成在一个方向上延伸的杆的形式。如果发光元件LD延伸的方向被限定为纵向方向(L)，则发光元件LD可以具有纵向方向(L)上的第一端EP1和第二端EP2。
在实施方式中，第一导电类型半导体层11和第二导电类型半导体层13中的一个可以设置在发光元件LD的第一端EP1上。第一导电类型半导体层11和第二导电类型半导体层13中的另一个可以设置在发光元件LD的第二端EP2上。
在实施方式中，发光元件LD可以是通过蚀刻方案等制造成杆的形式的杆型发光元件(也称为“杆型发光二极管”)。在本说明书中，术语“杆状形状”包括杆状形状和棒状形状，诸如在纵向方向上延伸(即，具有大于1的纵横比)的圆柱形形状和棱柱形状，并且其截面形状不限于特定形状。例如，发光元件LD的长度L可以大于其直径D(或其截面的宽度)。
在实施方式中，发光元件LD可以具有在从纳米级至微米级的范围内的小尺寸。例如，每个发光元件LD可以具有在从纳米级至微米级的范围内的直径D(或宽度)和/或长度L。然而，在本公开中，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据各种设备(例如，显示设备)的设计条件以各种方式改变，各种设备(例如，显示设备)采用使用发光元件LD的发光器件作为光源。
第一导电类型半导体层11可以包括例如至少一个N型半导体层。例如，第一导电类型半导体层11可以包括N型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有第一导电掺杂剂，诸如Si、Ge或Sn。然而，用于形成第一导电类型半导体层11的材料不限于此，并且第一导电类型半导体层11可以由各种其它材料形成。
有源层12可以设置在第一导电类型半导体层11上，并且具有单量子阱结构或多量子阱(MQW)结构。在实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在有源层12之上和/或之下。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施方式中，可以使用诸如AlGaN或AlInGaN的材料来形成有源层12，并且可以使用各种其它材料来形成有源层12。
第二导电类型半导体层13可以设置在有源层12上，并且包括具有与第一导电类型半导体层11的类型不同的类型的半导体层。例如，第二导电类型半导体层13可以包括至少一个P型半导体层。例如，第二导电类型半导体层13可以包括P型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有第二导电掺杂剂，诸如Mg。然而，用于形成第二导电类型半导体层13的材料不限于此，并且第二导电类型半导体层13可以由各种其它材料形成。
在等于或大于阈值电压的电压施加至发光元件LD的相对端的情况下，发光元件LD可以通过电子-空穴对在有源层12中的组合来发光。由于可以基于前述原理来控制发光元件LD的发光，所以发光元件LD可以用作各种发光器件以及显示设备的像素的光源。
在实施方式中，发光元件LD还可以包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上以至少围绕有源层12的外周表面，并且还可以围绕第一导电类型半导体层11和第二导电类型半导体层13的区域。这里，绝缘膜INF可以允许发光元件LD的具有不同极性的相对端暴露于外部。例如，绝缘膜INF可以暴露设置在发光元件LD的在纵向方向(L)上的相应相对端上的第一端EP1和第二端EP2(例如，可以暴露发光元件LD的与如图1a和图1b中所示的圆柱体的两个基侧对应的顶表面和底表面)，而不是覆盖第一端EP1和第二端EP2。
在实施方式中，绝缘膜INF可以包括二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)和二氧化钛(TiO2)中的至少一种绝缘材料，但不限于此。换句话说，形成绝缘膜INF的材料不限于特定材料，并且绝缘膜INF可以由公知的各种绝缘材料形成。
在实施方式中，除了第一导电类型半导体层11、有源层12、第二导电类型半导体层13和/或绝缘膜INF之外，发光元件LD还可以包括附加的其它组件。例如，发光元件LD还可以包括设置在第一导电类型半导体层11、有源层12和/或第二导电类型半导体层13的一端上的一个或多个荧光层、一个或多个有源层、一个或多个半导体层和/或一个或多个电极层。
例如，如图2a和图2b中所示，发光元件LD还可以包括设置在第二导电类型半导体层13的一端上的至少一个电极层14。例如，发光元件LD还可以包括设置在第一端EP1上的电极层14。
在实施方式中，如图3a和图3b中所示，发光元件LD还可以包括设置在第一导电类型半导体层11的一端上的至少一个电极层15。例如，发光元件LD可以包括分别设置在第一端EP1和第二端EP2上的电极层14和15。
电极层14和15中的每一个可以是欧姆接触电极，但不限于此。电极层14和15中的每一个可以包括金属或金属氧化物。例如，电极层14和15中的每一个可以由铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、其氧化物或合金、诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)的透明电极材料(单独或其组合)形成。在实施方式中，电极层14和15可以是基本上透明的或半透明的。由此，从发光元件LD产生的光可以在穿过电极层14和15之后发射到外部。
在实施方式中，绝缘膜INF可以至少部分地围绕电极层14和15的外周表面，或者可以不围绕其外周表面。换句话说，绝缘膜INF可以选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可以形成为暴露发光元件LD的具有不同导电类型(例如，分别为P型和N型)的相对端。例如，绝缘膜INF可以暴露发光元件LD的第一端EP1和第二端EP2上的电极层14和15的至少一区域。替代地，在实施方式中，绝缘膜INF可以不设置在发光元件LD中。
如果绝缘膜INF设置成覆盖发光元件LD的表面(具体地，有源层12的外周表面)，则可以防止有源层12与未示出的至少一个电极(例如，像素的第一电极或第二电极)短路。因此，可以确保发光元件LD的电稳定性。在本公开的每个实施方式的描述中，术语“连接(connecting)(或连接(connection))”可以全面地指物理和/或电连接(connecting)(或连接(connection))。此外，术语“连接(connecting)(或连接(connection))”可以全面地指直接或间接连接(connecting)(或连接(connection))和一体或非一体连接(connecting)(或连接(connection))。
此外，通过在发光元件LD的表面上形成绝缘膜INF，可以最小化发光元件LD的表面上缺陷的发生，由此可以改善发光元件LD的寿命和效率。此外，如果绝缘膜INF形成在每个发光元件LD上，即使在多个发光元件LD设置成彼此相邻的情况下，也可以防止发光元件LD不期望地短路。
在本公开的实施方式中，可以执行表面处理工艺以制造发光元件LD。例如，可以对每个发光元件LD进行表面处理，使得在多个发光元件LD与流体溶液(或溶剂)混合并且然后提供到每个发射区域(例如，每个像素的发射区域)的情况下，发光元件LD可以在溶液中均匀地分散而不是不均匀地聚集。
在与此相关的不受限的实施方式中，绝缘膜INF本身可以由使用疏水材料的疏水膜形成，或者由疏水材料形成的附加疏水膜可以形成在绝缘膜INF上。在实施方式中，疏水材料可以是含氟材料以展现出疏水性。在实施方式中，疏水材料可以以自组装单层(SAM)的形式施加到发光元件LD。在这种情况下，疏水材料可以包括十八烷基三氯硅烷、氟代烷基三氯硅烷、全氟烷基三乙氧基硅烷等。此外，疏水材料可以是市售的含氟材料，诸如TeflonTM或CytopTM或相应的材料。
上述发光元件LD可以用作包括显示设备的像素的不同类型的发光器件中的光源。例如，至少一个超小型发光元件LD(例如，各自具有在从纳米级至微米级的范围内的尺寸的多个超小型发光元件LD)可以设置在用于形成显示设备的屏幕的显示面板的每个像素区域中，并且使用超小型发光元件LD形成相应像素的光源(或光源单元)。此外，根据本公开的发光元件LD的应用领域不限于显示设备。例如，发光元件LD也可以用于需要光源的其它类型的设备(诸如照明设备)中。
图4a和图4b是分别示出根据本公开的实施方式的发光元件LD的立体图和剖视图。在实施方式中，图4a和图4b示出了具有与图1a至图3b中所示的发光元件LD的结构不同的结构的发光元件LD，并且例如示出了具有核-壳结构的发光元件。换句话说，根据本公开的实施方式的发光元件LD的类型、结构和/或形状可以以各种方式改变。在图4a和图4b的实施方式的描述中，相同的附图标记用于表示与图1a至图3b的实施方式的组件类似或相同(或对应)的组件，并且将省略其详细描述。
参考图4a和图4b，根据本公开的实施方式的发光元件LD可以包括第一导电类型半导体层11、第二导电类型半导体层13以及插置在第一导电类型半导体层11和第二导电类型半导体层13之间的有源层12。在实施方式中，第一导电类型半导体层11可以设置在发光元件LD的中心区域中，并且有源层12可以设置在第一导电类型半导体层11的表面上，以围绕第一导电类型半导体层11的至少一个区域。第二导电类型半导体层13可以设置在有源层12的表面上，以围绕有源层12的至少一个区域。
发光元件LD还可以选择性地包括电极层14和/或绝缘膜INF，电极层14配置为围绕第二导电类型半导体层13的至少一个区域，绝缘膜INF设置在发光元件LD的最外表面上。例如，发光元件LD还可以包括设置在第二导电类型半导体层13的表面上以围绕第二导电类型半导体层13的至少一个区域的电极层14以及设置在电极层14的表面上以围绕电极层14的至少一个区域的绝缘膜INF。
在实施方式中，绝缘膜INF可以设置在发光元件LD的表面上，以覆盖第一导电类型半导体层11的外周表面的一部分和电极层14的外周表面。绝缘膜INF可以包括透明绝缘材料。
在实施方式中，在绝缘膜INF形成为覆盖包括在发光元件LD中的电极层14的整个外周表面之后，可以部分地去除绝缘膜INF以暴露电极层14的用于与未示出的电极(例如，像素的第一电极)电连接的一个区域。
根据前述实施方式的发光元件LD可以是通过生长方案等制造的核-壳发光元件(也称为“核-壳发光二极管”)。例如，发光元件LD可以具有核-壳结构，核-壳结构包括在从中心到外围的方向上连续设置的第一导电类型半导体层11、有源层12、第二导电类型半导体层13、电极层14和绝缘膜INF。在实施方式中，发光元件LD可以不包括电极层14和绝缘膜INF中的至少一个。
在实施方式中，发光元件LD可以具有在一个方向上延伸的多棱锥形状。例如，发光元件LD的至少一个区域可以具有六棱锥形状。然而，发光元件LD的形状可以以各种方式改变。
如果发光元件LD延伸的方向被定义为纵向方向(L)，则发光元件LD可以具有纵向方向(L)上的第一端EP1和第二端EP2。在实施方式中，第一导电类型半导体层11和第二导电类型半导体层13中的一个(或配置成围绕第一导电类型半导体层11和第二导电类型半导体层13中的任何一个的电极层)设置在发光元件LD的第一端EP1上。第一导电类型半导体层11和第二导电类型半导体层13中的另一个(或配置成围绕第一导电类型半导体层11和第二导电类型半导体层13中的另一个的电极层)可以设置在发光元件LD的第二端EP2上。
在本公开的实施方式中，发光元件LD可以是具有核-壳结构并且具有超小尺寸的发光二极管，其中第一端EP1以多棱锥形状(例如，六棱锥形状)突出。例如，发光元件LD可以具有与六棱锥和六棱柱的组合对应的形状，并且可以具有在从纳米级至微米级的范围内的小尺寸(例如，与纳米级或微米级对应的宽度W和/或长度L)。这里，发光元件LD的尺寸和形状可以根据采用发光元件LD作为光源的各种设备(例如，显示设备)的设计条件而改变。
在实施方式中，第一导电类型半导体层11的相对端可以具有在发光元件LD的纵向方向(L)上突出的形状。第一导电类型半导体层11的相对端向外突出的形状可以彼此不同。例如，第一导电类型半导体层11的相对端中的设置在上位置处的第一端可以具有棱锥形状(例如，六棱锥形状)，其宽度向上减小以形成一个顶点。此外，第一导电类型半导体层11的相对端中的设置在下位置处的第二端可具有拥有恒定宽度的棱柱形状(例如，六棱柱形状)，但本公开不限于此。例如，在本公开的实施方式中，第一导电类型半导体层11可以具有多边形或台阶状的截面，其宽度向下逐渐减小。第一导电类型半导体层11的相对端的形状可以根据实施方式以各种方式改变。
第一导电类型半导体层11可以设置在发光元件LD的核中，即，设置在发光元件LD的中心(或中间)部分中。此外，发光元件LD可以具有与第一导电类型半导体层11的形状对应的形状。例如，如果第一导电类型半导体层11在其上一端上具有六棱锥形状，则发光元件LD可以在其上一端(例如，第一端EP1)上具有六棱锥形状。
有源层12可以设置和/或形成为围绕第一导电类型半导体层11的外周表面的形状。例如，有源层12可以设置和/或形成为围绕第一导电类型半导体层11的除了第一导电类型半导体层11的相对于发光元件LD的纵向方向(L)的一端(例如，下一端)之外的区域的形状。
第二导电类型半导体层13可以设置和/或形成为围绕有源层12的外周表面的形状，并且包括具有与第一导电类型半导体层11的类型不同的类型的半导体层。例如，在第一导电类型半导体层11包括N型半导体层的情况下，第二导电类型半导体层13可以包括P型半导体层。
在实施方式中，发光元件LD还可以包括围绕第二导电类型半导体层13的外周表面的电极层14。电极层14可以是电连接到第二导电类型半导体层13的欧姆接触电极，但是本公开不限于此。
如上所述，发光元件LD可以具有其相对端向外突出的核-壳结构，并且可以包括设置在其中心部分中的第一导电类型半导体层11、围绕第一导电类型半导体层11的有源层12以及围绕有源层12的第二导电类型半导体层13。此外，发光元件LD还可以选择性地包括围绕第二导电类型半导体层13的电极层14。电极层14的一端可以设置在发光元件LD的第一端EP1上，并且第一导电类型半导体层11的一端可以设置在发光元件LD的第二端EP2上。
上述发光元件LD可以用作包括像素的不同类型的发光器件中的光源。例如，至少一个超小型发光元件LD(例如，各自具有在从纳米级至微米级的范围内的尺寸的多个超小型发光元件LD)可以设置在显示面板的每个像素区域中，以使用超小型发光元件LD形成相应像素的光源(或光源单元)。在实施方式中，每个像素可以包括至少一个杆型发光元件LD或至少一个核-壳发光元件LD，或者包括杆型发光元件LD和核-壳发光元件LD的组合。在实施方式中，每个像素可以包括具有与杆型发光元件LD或核-壳发光元件LD的类型和/或形状不同的类型和/或形状的其它发光元件。
图5是示出根据本公开的实施方式的显示设备的平面图。在实施方式中，图5示出了显示设备(具体地，设置在显示设备中的显示面板PNL)作为可以使用图1a至图4b的实施方式中所描述的发光元件LD作为光源的设备的示例。例如，显示面板PNL的每个像素单元PXU和用于形成像素单元PXU的每个像素可以包括多个发光元件LD。然而，本公开不限于此。例如，在实施方式中，至少一个像素可以包括单个发光元件LD。
为了解释起见，图5集中于显示区域DA简单地示出了根据实施方式的显示面板PNL的结构。在一些实施方式中，尽管未示出，但是还可以在显示面板PNL中设置至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线。
参考图5，根据本公开的实施方式的显示面板PNL可以包括基础层BSL以及设置在基础层BSL上的多个像素。像素可以包括第一颜色像素PXL1、第二颜色像素PXL2和/或第三颜色像素PXL3。在以下实施方式中，术语“像素(pixel)PXL”或“像素(pixels)PXL”将用于共同指定第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3中的任何一个像素或者两种或更多种类型的像素。
详细地，显示面板PNL和用于形成显示面板PNL的基础层BSL可以包括用于显示图像的显示区域DA以及除显示区域DA之外的非显示区域NDA。像素PXL可以在基础层BSL上设置在显示区域DA中。
在实施方式中，显示区域DA可以设置在显示面板PNL的中央区域中，并且非显示区域NDA可以以围绕显示区域DA的方式设置在显示面板PNL的外围区域中。显示区域DA和非显示区域NDA的位置不限于此，并且其位置可以改变。显示区域DA可以形成其上显示图像的屏幕。
基础层BSL可以形成显示面板PNL的基底。在实施方式中，基础层BSL可以是刚性衬底或刚性膜或者柔性衬底或柔性膜，并且其材料或性质不受特别限制。例如，基础层BSL可以是由玻璃或增强玻璃制成的刚性衬底、由塑料或金属形成的柔性衬底(或薄膜)或至少一个绝缘层，并且其材料和/或性质不受特别限制。
此外，基础层BSL可以是透明的，但本公开不限于此。例如，基础层BSL可以是透明的、半透明的、不透明的或反射基底。
基础层BSL的一个区域可以限定为其中设置有像素PXL的显示区域DA，并且其另一区域可以限定为非显示区域NDA。例如，基础层BSL可以包括显示区域DA和非显示区域NDA，显示区域DA包括其中形成有相应像素PXL的多个像素区域，非显示区域NDA设置在显示区域DA周围。连接到显示区域DA的像素PXL的各种线和/或内部电路可以设置在非显示区域NDA中。
多个像素PXL被分散并设置在显示区域DA中。例如，多个像素PXL可以以条纹或PenTile布置方式等规则地布置在显示区域DA中。像素PXL的布置结构不限于此，并且像素PXL可以以各种结构和/或方案布置在显示区域DA中。
在实施方式中，可以在显示区域DA中设置发射不同颜色的光的两种或更多种类型的像素PXL。例如，配置成发射第一颜色的光的第一颜色像素PXL1、配置成发射第二颜色的光的第二颜色像素PXL2以及配置成发射第三颜色的光的第三颜色像素PXL3可以规则地布置在显示区域DA中。设置成彼此相邻的至少一个第一颜色像素PXL1、至少一个第二颜色像素PXL2和至少一个第三颜色像素PXL3可以形成可以发射不同颜色的光的一个像素单元PXU。
在实施方式中，每个第一颜色像素PXL1可以是配置成发射红光的红色像素，每个第二颜色像素PXL2可以是配置成发射绿光的绿色像素，并且每个第三颜色像素PXL3可以是配置成发射蓝光的蓝色像素。在实施方式中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以分别包括作为光源的与第一颜色相关的发光元件、与第二颜色相关的发光元件和与第三颜色相关的发光元件，使得第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。在实施方式中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以分别包括具有相同颜色的发光元件，并且具有不同颜色的滤色器和/或光转换层可以设置在各个发光元件上，使得第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。
形成每个像素单元PXU的像素PXL的颜色、类型和/或数量不受特别限制。例如，从每个像素PXL发射的光的颜色可以以各种方式改变。
每个像素PXL可以包括至少一个光源，其由预定控制信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一电源和第二电源)驱动。在实施方式中，像素PXL中的每一个可包括根据图1a至图3b的实施方式中的任一个的至少一个发光元件LD，例如，具有与纳米级或微米级对应的小尺寸的至少一个超小型杆型发光元件LD。在实施方式中，像素PXL中的每一个可以包括根据图4a和图4b的实施方式的至少一个发光元件LD，例如，具有与纳米级或微米级对应的小尺寸的至少一个超小型核-壳发光元件LD。此外，不同类型的发光元件LD可以用作像素PXL的光源。
在实施方式中，每个像素PXL可以由有源像素形成。然而，能够应用于根据本公开的显示设备的像素PXL的类型、结构和/或驱动方案不受特别限制。例如，每个像素PXL可以具有与用于无源或有源发光显示设备的像素的结构相同的结构，无源或有源发光显示设备具有各种已知的结构和/或可以以各种已知的驱动方案操作。
图6a至图6e是各自示出根据本公开的实施方式的像素PXL的电路图。例如，图6a至图6e示出了可应用于有源显示设备的像素PXL的不同实施方式。然而，可以应用本公开的实施方式的像素PXL和显示设备的类型不限于此。
在实施方式中，图6a至图6e中示出的像素PXL可以是设置在图5的显示面板PNL中的第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3中的任一个。此外，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以具有基本上相同或相似的结构。
参考图6a，根据本公开的实施方式的像素PXL可以包括光源单元LSU，光源单元LSU配置为生成具有与数据信号对应的亮度的光。像素PXL还可以选择性地包括配置为驱动光源单元LSU的像素电路PXC。
光源单元LSU可以包括第一电极ELT1(也称为“第一像素电极”或“第一对准电极”)、第二电极ELT2(也称为“第二像素电极”或“第二对准电极”)以及连接在第一电极ELT1和第二电极ELT2之间的至少一个发光元件LD，例如多个发光元件LD。在实施方式中，第一电极ELT1可以通过像素电路PXC和第一电力线PL1连接到第一电源VDD。换句话说，发光元件LD可以在相同的方向上彼此并联连接在第一电极ELT1和第二电极ELT2之间。在实施方式中，第一电极ELT1可以是阳极电极，并且第二电极ELT2可以是阴极电极，但是本公开不限于此。
发光元件LD中的每个可以包括通过第一电极ELT1和/或像素电路PXC连接到第一电源VDD的P型端以及通过第二电极ELT2连接到第二电源VSS的N型端。换句话说，发光元件LD可以在正向方向上并联连接在第一电极ELT1和第二电极ELT2之间。这样，在正向方向上连接在第一电源VDD和第二电源VSS之间的发光元件LD中的每个可以形成有效光源。一组有效光源可以形成像素PXL的光源单元LSU。
在实施方式中，第一电源VDD和第二电源VSS可以具有不同的电势，使得发光元件LD可以发光。例如，第一电源VDD可以设置为高电势电源，并且第二电源VSS可以设置为低电势电源。这里，至少在像素PXL的发射周期期间，第一电源VDD和第二电源VSS之间的电势差可以设置为发光元件LD的阈值电压或更大的电压。
在实施方式中，形成每个光源单元LSU的发光元件LD的第一端(例如，P型端)可以通过光源单元LSU的一个电极(例如，每个像素PXL的第一电极ELT1)公共连接到像素电路PXC，并且通过像素电路PXC和第一电力线PL1连接到第一电源VDD。发光元件LD的第二端(例如，N型端)可以通过光源单元LSU的另一电极(例如，每个像素PXL的第二电极ELT2)和第二电力线PL2公共连接到第二电源VSS。
光源单元LSU的发光元件LD可以发射具有与通过像素电路PXC提供给其的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向光源单元LSU提供与相应帧的数据的灰度级值对应的驱动电流。提供给光源单元LSU的驱动电流可以被分成流向在正向方向上连接的发光元件LD的部分。因此，发光元件LD中的每个可以发射具有与施加到其的电流对应的亮度的光，使得光源单元LSU可以发射具有与驱动电流对应的亮度的光。
尽管在图6a中，光源单元LSU的图示集中于形成每个有效光源的发光元件LD，但是在实施方式中，除了发光元件LD之外，光源单元LSU还可以包括至少一个无效光源。例如，光源单元LSU还可以包括在相反的方向上连接在第一电极ELT1和第二电极ELT2之间或者不完全连接在第一电极ELT1和第二电极ELT2之间的至少一个发光元件(在下文中，称为“无效光源”)。即使在预定的驱动电压(例如，正向方向的驱动电压)施加在第一电极ELT1和第二电极ELT2之间的情况下，每个无效光源仍保持禁用。因此，电流基本上不流过无效光源。
像素电路PXC可以连接到相应像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(i是自然数)和第j列(j是自然数)上，则像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。在实施方式中，像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管T1(也称为“驱动晶体管”)连接在第一电源VDD和光源单元LSU之间。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制要提供给光源单元LSU的驱动电流。
第二晶体管T2(也称为“开关晶体管”)连接在数据线Dj和第一节点N1之间。第二晶体管T2的栅电极连接到扫描线Si。当从扫描线Si提供具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2导通以将第一节点N1电连接到数据线Dj。
在每个帧周期期间，相应帧的数据信号被提供给数据线Dj。数据信号经由第二晶体管T2传输到第一节点N1。由此，与数据信号对应的电压充入存储电容器Cst。
存储电容器Cst的一个电极连接到第一电源VDD，并且其另一电极连接到第一节点N1。在每个帧周期期间，存储电容器Cst可以充入与提供给第一节点N1的数据信号对应的电压。
尽管在图6a中包括在像素电路PXC中的晶体管(例如，第一晶体管T1和第二晶体管T2)被示出为P型晶体管，但是本公开不限于此。换句话说，第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
例如，如图6b中所示，第一晶体管T1和第二晶体管T2两者可以由N型晶体管形成。在这种情况下，用于在每个帧周期中将提供给数据线Dj的数据信号写入像素PXL的扫描信号的栅极导通电压可以是高电平电压(也称为“栅极高电压”)。同样，用于导通第一晶体管T1的数据信号的电压可以是具有与图6a的实施方式的电平相反的电平的电压。例如，在图6b的实施方式中，随着要表达的灰度级值增加，可以提供具有较高电压的数据信号。
在实施方式中，像素电路PXC和光源单元LSU之间的互连位置可以改变。例如，如图6b中所示，在形成像素电路PXC的第一晶体管T1和第二晶体管T2两者是N型晶体管的情况下，像素电路PXC可以连接在光源单元LSU和第二电源VSS之间，并且存储电容器Cst可以连接在第一节点N1和第二电源VSS之间。然而，本公开不限于此。例如，在实施方式中，即使像素电路PXC由N型晶体管形成，像素电路PXC也可以连接在第一电源VDD和光源单元LSU之间，并且存储电容器Cst可以连接在第一节点N1和第一电源VDD之间。
除了一些电路元件的连接位置和控制信号(例如，扫描信号和数据信号)的电压电平根据晶体管类型的变化而变化之外，图6b中所示的像素PXL在配置和操作上与图6a的像素PXL基本上相似。因此，将省略图6b的像素PXL的详细描述。
像素电路PXC的结构不限于图6a和图6b中所示的实施方式。换句话说，像素电路PXC可以由可以具有各种结构和/或由各种驱动方案操作的众所周知的像素电路形成。例如，像素电路PXC可以以与图6c中所示的实施方式的配置方式相同的方式配置。
参考图6c，像素电路PXC不仅可以连接到相应水平线的扫描线Si，而且还可以连接到至少一个另一扫描线(或控制线)。例如，设置在显示区域DA的第i行中的像素PXL的像素电路PXC还可以连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施方式中，像素电路PXC不仅可以连接到第一电源VDD和第二电源VSS，而且还可以连接到第三电源。例如，像素电路PXC还可以连接到初始化电源Vint。在实施方式中，像素电路PXC可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1连接在第一电源VDD和光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可以经由第五晶体管T5和第一电力线PL1连接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可以经由第六晶体管T6连接到光源单元LSU的第一电极(例如，相应像素PXL的第一像素电极)。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制待提供给光源单元LSU的驱动电流。
第二晶体管T2连接在数据线Dj和第一晶体管T1的第一电极之间。第二晶体管T2的栅电极连接到相应的扫描线Si。当从扫描线Si提供具有栅极导通电压的扫描信号时，第二晶体管T2可以导通以将数据线Dj电连接到第一晶体管T1的第一电极。因此，如果第二晶体管T2导通，则从数据线Dj提供的数据信号可以传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的另一电极和第一节点N1之间。第三晶体管T3的栅电极连接到相应的扫描线Si。当从扫描线Si提供具有栅极导通电压的扫描信号时，第三晶体管T3可以导通从而以二极管形式连接第一晶体管T1。
第四晶体管T4连接在第一节点N1和初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线，例如，第i-1扫描线Si-1。当栅极导通电压的扫描信号提供至第i-1扫描线Si-1时，第四晶体管T4可以导通，使得初始化电源Vint的电压可以传输到第一节点N1。在实施方式中，在第一晶体管T1是P型晶体管的情况下，用于初始化第一晶体管T1的栅极电压的初始化电源Vint的电压可以等于或小于数据信号的最低电压。
第五晶体管T5连接在第一电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极连接到相应的发射控制线，例如，第i发射控制线Ei。当具有栅极截止电压(例如，高电平电压)的发射控制信号提供给发射控制线Ei时，第五晶体管T5可以截止，并且第五晶体管T5可以在其它情况下导通。
第六晶体管T6连接在第一晶体管T1和光源单元LSU之间。第六晶体管T6的栅电极连接到相应的发射控制线，例如，第i发射控制线Ei。当具有栅极截止电压的发射控制信号提供给发射控制线Ei时，第六晶体管T6可以截止，并且第六晶体管T6可以在其它情况下导通。
第七晶体管T7连接在光源单元LSU的第一电极(例如，第一电极ELT1)和初始化电源Vint之间。第七晶体管T7的栅电极连接到后续级(后续水平像素列)的扫描线中的任一个，例如，连接到第i+1扫描线Si+1。当具有栅极导通电压的扫描信号提供至第i+1扫描线Si+1时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以提供给光源单元LSU的第一电极。在这种情况下，在初始化电源Vint的电压传输到光源单元LSU的每个初始化周期期间，光源单元LSU的第一电极的电压可以被初始化。用于控制第七晶体管T7的操作的控制信号可以以各种方式改变。例如，在实施方式中，第七晶体管T7的栅电极可以连接到相应水平线的扫描线，即，第i扫描线Si。在这种情况下，当具有栅极导通电压的扫描信号提供给第i扫描线Si时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以提供给光源单元LSU的第一电极。
存储电容器Cst可以连接在第一电源VDD和第一节点N1之间。在每个帧周期期间，存储电容器Cst可以存储与施加到第一节点N1的数据信号和第一晶体管T1的阈值电压两者对应的电压。
尽管在图6c中，包括在像素电路PXC中的晶体管(例如，第一晶体管T1至第七晶体管T7)被示出为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
尽管图6a至图6c示出了其中构成每个光源单元LSU的所有有效光源(即，正常方向的发光元件LD)彼此并联连接的实施方式，但是本公开不限于此。例如，在本公开的实施方式中，如图6d和图6e中所示，每个像素PXL的光源单元LSU可以配置为包括串联结构。在图6d和图6e的实施方式的以下描述中，将省略与图6a至图6c的实施方式的组件类似或相同的组件(例如，像素电路PXC)的详细描述。
参考图6d，光源单元LSU可以包括彼此串联连接的至少两个发光元件。例如，光源单元LSU可以包括在正向方向上串联连接在第一电源VDD和第二电源VSS之间并且因此形成每个有效光源的第一级发光元件LDs1、第二级发光元件LDs2和第三级发光元件LDs3。在下文中，在指定第一级发光元件LDs1、第二级发光元件LDs2和第三级发光元件LDs3中的特定发光元件的情况下，相应的发光元件将被称为“第一级发光元件LDs1”、“第二级发光元件LDs2”或“第三级发光元件LDs3”。术语“发光元件(light emitting element)LD”或“发光元件(light emitting elements)LD”将用于任意地指定第一级发光元件LDs1、第二级发光元件LDs2和第三级发光元件LDs3中的至少一个发光元件，或者共同指定第一级发光元件LDs1、第二级发光元件LDs2和第三级发光元件LDs3。
第一级发光元件LDs1的P型端可以通过光源单元LSU的第一电极ELT1、像素电路PXC和/或第一电力线PL1连接到第一电源VDD。第一级发光元件LDs1的N型端可以通过第一中间电极IET1连接到第二级发光元件LDs2的P型端。第二级发光元件LDs2的P型端可以连接到第一级发光元件LDs1的N型端。第二级发光元件LDs2的N型端可以通过第二中间电极IET2连接到第三级发光元件LDs3的P型端。第三级发光元件LDs3的P型端可以连接到第二级发光元件LDs2的N型端。第三级发光元件LDs3的N型端可以通过光源单元LSU的第二电极ELT2和第二电力线PL2连接到第二电源VSS。这样，第一级发光元件LDs1、第二级发光元件LDs2和第三级发光元件LDs3可以连续地串联连接在光源单元LSU的第一电极ELT1和第二电极ELT2之间。
尽管在图6d中示出了发光元件LD连接成具有三级串联结构的实施方式，但是本公开不限于此。例如，在本公开的实施方式中，两个发光元件LD可以连接成具有两级串联结构，或者四个或更多个发光元件LD可以连接成具有四级或更多级串联结构。
当假设使用具有相同条件(例如，相同的尺寸和/或数量)的发光元件LD表示相同的亮度时，与具有其中发光元件LD并联连接的结构的光源单元LSU相比，在具有其中发光元件LD串联连接的结构的光源单元LSU中，可以增加施加在第一电极ELT1和第二电极ELT2之间的电压，并且可以减少流向光源单元LSU的驱动电流量。因此，在发光元件LD的串联连接结构被用于形成每个像素PXL的光源单元LSU的情况下，当驱动显示设备时，可以减少流过显示面板PNL的面板电流。
在实施方式中，至少一个串联级可以包括彼此并联连接的多个发光元件LD。在这种情况下，光源单元LSU可以由串联/并联组合结构形成。例如，光源单元LSU可以如图6e的实施方式中所示那样配置。
参考图6e，形成光源单元LSU的至少一个串联级可以包括在正向方向上彼此并联连接的多个发光元件LD。例如，光源单元LSU可以包括设置在第一串联级(也称为“第一级”或“第一行”)中的多个第一级发光元件LDs1、设置在第一串联级之后的第二串联级(也称为“第二级”或“第二行”)中的多个第二级发光元件LDs2以及设置在第二串联级之后的第三串联级(也称为“第三级”或“第三行”)中的至少一个第三级发光元件LDs3。
尽管已经在图6e中示出了由设置在三个串联级中的发光元件LD形成的光源单元LSU，但是本公开不限于此。例如，光源单元LSU可以包括仅设置在两个串联级中的多个发光元件LD或者包括分散在四个或更多个串联级中的多个发光元件LD。此外，在每个串联级中在正向方向上连接的发光元件LD的数量可以是一个或多个，并且可以改变为各种值。在实施方式中，设置在显示区域(图5的DA)中的像素PXL中所包括的发光元件LD的数量可以彼此相同或相似。例如，在用于形成每个像素PXL的向每个像素区域(具体地，每个像素PXL的发射区域)提供发光元件LD的步骤中，包括发光元件LD的发光元件墨水(也称为“发光元件溶液”)可以被控制为均匀地施加到每个像素PXL的发射区域，并且电场可以被控制为在相同的条件下施加到每个像素PXL，使得发光元件LD可以对准。因此，像素PXL可以形成为使得像素PXL包括相同或相似数量的发光元件LD，从而可以使相应像素PXL的发射特性均匀。
在实施方式中，每个像素PXL还可以包括设置在至少一个串联级中的至少一个反向发光元件LDrv。例如，多个串联级中的至少一个可进一步包括在与发光元件LD的方向相反的方向上连接的至少一个反向发光元件LDrv。
即使在反向发光元件LDrv连接到至少一个串联级的情况下，如果设置有在正向方向上连接到该串联级的至少一个有效光源(例如，第一级发光元件LDs1、第二级发光元件LDs2和/或第三级发光元件LDs3)，则像素PXL的驱动电流可以经由串联级连续地流动。因此，光源单元LSU可以以对应于驱动电流的亮度发光。
如前述实施方式中所描述的，每个光源单元LSU可以包括在正向方向上连接在第一电源VDD和第二电源VSS之间并形成相应的有效光源的多个发光元件LD。此外，发光元件LD之间的连接结构可以根据实施方式以各种方式改变。例如，发光元件LD可以仅彼此串联连接或仅彼此并联连接或者以串联/并联组合结构连接。
如上所述，像素PXL可以包括可以具有各种结构的像素电路PXC和/或光源单元LSU。可以应用于本公开的像素PXL的结构不限于图6a至图6e中所示的实施方式，并且每个像素PXL可以具有各种公知的结构。例如，包括在每个像素PXL中的像素电路PXC可以由可以具有各种结构和/或由各种驱动方案操作的众所周知的像素电路形成。在本公开的实施方式中，每个像素PXL可以配置在无源发光显示设备等中。在这种情况下，可以省略像素电路PXC，并且第一电极ELT1和第二电极ELT2中的每一个可以直接连接到扫描线Si、数据线Dj、电力线和/或控制线。
图7是示出根据本公开的实施方式的像素PXL的平面图。在实施方式中，图7集中于像素PXL的光源单元LSU示出了像素PXL的结构。在实施方式中，每个像素PXL还可以选择性地包括连接到光源单元LSU的电路元件(例如，形成每个像素电路PXC的多个电路元件)。
在实施方式中，图7中所示的像素PXL可以是图5至图6e中所示的像素PXL中的任一个，但是本公开不限于此。例如，图7中所示的每个像素PXL可以是包括如图6a至图6c的实施方式中所示那样的具有并联结构的光源单元LSU的像素PXL。然而，本公开不限于此。例如，在实施方式中，可以通过改变形成每个光源单元LSU的电极和发光元件LD的设置和/或连接结构等来形成具有串联/并联组合结构的光源单元LSU。替代地，在实施方式中，设置在显示区域DA中的至少一个像素PXL可以仅包括在正向方向上连接在第一电极ELT1和第二电极ELT2之间的一个发光元件LD。
此外，图7示出了其中每个光源单元LSU通过第一接触孔CH1和第二接触孔CH2连接到预定电力线(例如，第一电力线PL1和/或第二电力线PL2)、电路元件(例如，形成像素电路PXC的至少一个电路元件)和/或信号线(例如，扫描线Si和/或数据线Dj)的实施方式，但本公开不限于此。例如，在本公开的实施方式中，每个像素PXL的第一电极ELT1和第二电极ELT2中的至少一个可以直接连接到预定电力线和/或信号线，而不使用接触孔和/或中间线。
参考图5至图7，根据本公开的实施方式的像素PXL可以包括设置在每个发射区域EMA中的第一电极ELT1和第二电极ELT2以及布置在第一电极ELT1和第二电极ELT2之间的至少一个发光元件LD(例如，并联连接在第一电极ELT1和第二电极ELT2之间的多个发光元件LD)。此外，像素PXL还可以选择性地包括设置成将第一电极ELT1连接到第一电力线PL1的第一电极线ELI1(也称为“第一连接电极”或“第一对准线”)和第一接触孔CH1、设置成将第二电极ELT2连接到第二电力线PL2的第二电极线ELI2(也称为“第二连接电极”或“第二对准线”)和第二接触孔CH2、分别与第一电极ELT1和第二电极ELT2重叠的第一分隔壁PW1和第二分隔壁PW2以及设置成将发光元件LD电连接在第一电极ELT1和第二电极ELT2之间的第一接触电极CNE1(也称为“第三电极”)和第二接触电极CNE2(也称为“第四电极”)中的至少一个。在实施方式中，第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD和/或第一接触电极CNE1和第二接触电极CNE2等可以形成根据本公开的实施方式的像素PXL的光源单元LSU。
第一电极ELT1和第二电极ELT2可以在其中设置和/或形成相应像素PXL的每个像素区域中设置在彼此间隔开的位置处，并且具体地，可以设置在相应像素PXL的发射区域EMA中。在实施方式中，每个像素区域可以综合地表示其中设置有用于形成相应像素PXL的电路元件的像素电路区域以及其中设置有像素PXL的光源单元LSU的发射区域EMA。发射区域EMA可以是其中设置有形成每个像素PXL的光源单元LSU的发光元件LD(具体地，有效地连接在第一电极ELT1和第二电极ELT2之间的有效光源)的区域。此外，连接到发光元件LD的预定电极(例如，第一电极ELT1和第二电极ELT2和/或第一接触电极CNE1和第二接触电极CNE2)或该电极的一区域可以设置在发射区域EMA中。发射区域EMA可以由遮光堤和/或反射堤(也称为“像素限定层”)围绕，遮光堤和/或反射堤形成在像素PXL之间以限定每个像素区域和形成在像素区域中的发射区域EMA。例如，围绕发射区域EMA的堤可以设置在发射区域EMA周围。
在实施方式中，第一电极ELT1和第二电极ELT2可以彼此间隔开。例如，第一电极ELT1和第二电极ELT2可以在第一方向DR1上在彼此间隔开预定距离的位置处平行地设置在每个发射区域EMA中。
在实施方式中，第一电极ELT1和第二电极ELT2中的每一个可以具有在任何一个方向上延伸的棒形状。例如，第一电极ELT1和第二电极ELT2中的每一个可以具有在与第一方向DR1相交(例如，垂直于第一方向DR1)的第二方向DR2上延伸的棒形状。然而，本公开不限于此。例如，第一电极ELT1和第二电极ELT2的形状、定向和/或相对设置关系可以以各种方式改变。
此外，一个或多个第一电极ELT1和第二电极ELT2可以设置在每个发射区域EMA中，并且设置在发射区域EMA中的第一电极ELT1和第二电极ELT2的数量不受特别限制。例如，在第二方向DR2上延伸并且彼此平行的多个第一电极ELT1可以设置在每个发射区域EMA中。面对每个第一电极ELT1的至少一个第二电极ELT2可以设置在每个发射区域EMA中。例如，在每个发射区域EMA中，一个第二电极ELT2可以设置在两个第一电极ELT1之间，并且多个第二电极ELT2可以设置成分别对应于多个第一电极ELT1。
在实施方式中，第一电极ELT1可以通过第一电极线ELI1和/或第一接触孔CH1电连接到预定电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。在实施方式中，第一电极ELT1可以通过第一电极线ELI1和第一接触孔CH1电连接到设置在其下方的预定电路元件，并且通过电路元件电连接到第一线。第一线可以是用于供应第一电源VDD的第一电力线PL1，但本公开不限于此。例如，在实施方式中，第一线可以是通过其可以提供预定第一驱动信号(例如，扫描信号、数据信号或预定控制信号)的信号线。
替代地，在实施方式中，第一电极ELT1可以直接连接到预定的电力线或信号线，而不经过第一电极线ELI1、第一接触孔CH1和/或电路元件。在这种情况下，第一电极ELT1可以一体地或非一体地连接到预定电力线或信号线。
在实施方式中，第一电极ELT1和第一电极线ELI1可以在每个像素区域中在不同的方向上延伸。例如，在第一电极线ELI1在第一方向DR1上延伸的情况下，第一电极ELT1可在与第一方向DR1相交的第二方向DR2上延伸。
在实施方式中，第一电极ELT1和第一电极线ELI1可以彼此一体连接。例如，第一电极ELT1可以以至少一种方式从第一电极线ELI1分支。在第一电极ELT1和第一电极线ELI1彼此一体连接的情况下，第一电极线ELI1可以被认为是第一电极ELT1的一区域。然而，本公开不限于此。例如，在实施方式中，第一电极ELT1和第一电极线ELI1可以彼此分离地形成，并且通过至少一个接触孔、通孔等彼此连接。
在实施方式中，第二电极ELT2可以通过第二电极线ELI2和/或第二接触孔CH2电连接到预定电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第二电力线PL2)和/或信号线(例如，扫描线Si、数据线Dj或预定控制线)。例如，第二电极ELT2可以通过第二电极线ELI2和第二接触孔CH2电连接到设置在其下的第二线。第二线可以是用于提供第二电源VSS的第二电力线PL2，但是本公开不限于此。例如，在实施方式中，第二线可以是通过其提供预定第二驱动信号(例如，扫描信号、数据信号或预定控制信号)的信号线。
在实施方式中，第二电极ELT2可以直接连接到预定电力线或信号线，而不通过第二电极线ELI2和/或第二接触孔CH2。在这种情况下，第二电极ELT2可以一体地或非一体地连接到预定电力线或信号线。
在实施方式中，第二电极ELT2和第二电极线ELI2可以在不同的方向上延伸。例如，在第二电极线ELI2在第一方向DR1上延伸的情况下，第二电极ELT2可在与第一方向DR1相交的第二方向DR2上延伸。
在实施方式中，第二电极ELT2和第二电极线ELI2可以彼此一体连接。例如，第二电极ELT2可以以至少一种方式从第二电极线ELI2分支。在第二电极ELT2和第二电极线ELI2彼此一体连接的情况下，第二电极线ELI2可以被认为是第二电极ELT2的一区域。然而，本公开不限于此。例如，在实施方式中，第二电极ELT2和第二电极线ELI2可以彼此分离地形成，并且通过至少一个接触孔、通孔等彼此连接。
这里，在形成像素PXL的工艺期间，具体地，在完成发光元件LD的对准之前，设置在显示区域DA中的像素PXL的第一电极ELT1可以彼此连接，并且像素PXL的第二电极ELT2可以彼此连接。在对准发光元件LD的步骤中，可以分别向第一电极ELT1和第二电极ELT2提供第一对准信号(或第一对准电压)和第二对准信号(或第二对准电压)。例如，可以向第一电极ELT1和第二电极ELT2中的任何一个提供AC对准信号，并且可以向第一电极ELT1和第二电极ELT2中的另一个提供具有恒定电压电平(例如，接地电压)的对准电压。
换句话说，在对准发光元件LD的步骤中，可以将预定的对准信号施加到第一电极ELT1和第二电极ELT2，从而可以在第一电极ELT1和第二电极ELT2之间形成电场。提供给每个像素区域(具体地，每个像素PXL的发射区域EMA)的发光元件LD可以通过电场在第一电极ELT1和第二电极ELT2之间自对准。在完成发光元件LD的对准之后，第一电极ELT1之间的连接和/或第二电极ELT2的连接可以在像素PXL之间断开，从而可以单独驱动像素PXL。
第一电极ELT1和第二电极ELT2中的每一个可以具有单层或多层结构。例如，每个第一电极ELT1可以包括至少一个反射电极层，并且还可以选择性地包括至少一个透明电极层和/或导电封盖层。同样，每个第二电极ELT2可以包括至少一个反射电极层，并且还可以选择性地包括至少一个透明电极层和/或导电封盖层。
第一分隔壁PW1可以设置在每个第一电极ELT1下方或之下，以与第一电极ELT1重叠。例如，第一分隔壁PW1的宽度可以小于每个第一电极ELT1的宽度，并且设置在第一电极ELT1下方或之下。如果第一分隔壁PW1设置在第一电极ELT1下方或之下，则第一电极ELT1可以在其中设置有第一分隔壁PW1的区域中向上突出。第一分隔壁PW1与第一电极ELT1一起可以形成反射分隔壁。因此，可以控制从发光元件LD的面对第一电极ELT1的第一端EP1发射的光在显示设备的正向方向上更有效地行进。
第二分隔壁PW2可以设置在第二电极ELT2下方或之下，以与第二电极ELT2的一区域重叠。例如，第二分隔壁PW2的宽度可以小于第二电极ELT2的宽度，并且设置在第二电极ELT2的下方或之下。如果第二分隔壁PW2设置在第二电极ELT2下方或之下，则第二电极ELT2可以在其中设置有第二分隔壁PW2的区域中向上突出。第二分隔壁PW2与第二电极ELT2一起可以形成反射分隔壁。因此，可以控制从发光元件LD的面对第二电极ELT2的第二端EP2发射的光在显示设备的正向方向上更有效地行进。
发光元件LD可以平行地设置在第一电极ELT1和第二电极ELT2之间。例如，每个发光元件LD可以在第一方向DR1上(例如，在水平方向上)设置在第一电极ELT1和第二电极ELT2之间，并且电连接在第一电极ELT1和第二电极ELT2之间。
尽管图7示出了发光元件LD均匀地定向在任何一个方向上，例如定向在第一方向DR1上，但是本公开不限于此。例如，发光元件LD中的至少一个可以在对角线方向上定向在第一电极ELT1和第二电极ELT2之间。尽管在图7中未示出，但是未完全连接在第一电极ELT1和第二电极ELT2之间的至少一个发光元件(即，无效光源)可以进一步设置在每个发射区域EMA和/或其外围区域中。
在实施方式中，发光元件LD中的每个可以是由具有无机晶体结构的材料制成并且具有超小尺寸(例如，在从纳米级至微米级的范围内的尺寸)的发光元件。例如，每个发光元件LD可以是具有在从纳米级至微米级的范围内的尺寸的超小型发光元件(如图1a至图4b中所示)。然而，发光元件LD的类型和/或尺寸可以根据使用发光元件LD作为光源的每个发光器件(例如，像素PXL)的设计条件等以各种方式改变。
在实施方式中，每个发光元件LD可以包括第一端EP1和第二端EP2，第一端EP1设置为面对相邻的第一电极ELT1，第二端EP2设置为面对相邻的第二电极ELT2。在实施方式中，发光元件LD中的每个可以与相邻的第一电极ELT1和/或第二电极ELT2重叠，或者可以不与相邻的第一电极ELT1和/或第二电极ELT2重叠。例如，发光元件LD的第一端EP1可以与相邻的第一电极ELT1重叠或者可以不与其重叠。同样，发光元件LD的第二端EP2可以与相邻的第二电极ELT2重叠或者可以不与其重叠。
在实施方式中，发光元件LD的相应第一端EP1可以连接到第一电极ELT1。发光元件LD的相应第二端EP2可以连接到第二电极ELT2。例如，发光元件LD的相应第一端EP1可以经由第一接触电极CNE1电连接到第一电极ELT1。发光元件LD的相应第二端EP2可以经由第二接触电极CNE2电连接到第二电极ELT2。在实施方式中，发光元件LD中的每个的第一端EP1和第二端EP2中的至少一个可以直接接触第一电极ELT1和/或第二电极ELT2，并且电连接到第一电极ELT1和/或第二电极ELT2。在这种情况下，可以选择性地省略第一接触电极CNE1和/或第二接触电极CNE2。
在实施方式中，发光元件LD可以以扩散形式制备在预定溶液中，并且然后通过各种方法(诸如喷墨方案或狭缝涂覆方案)提供给每个像素区域(具体地，每个像素PXL的发射区域EMA)。例如，发光元件LD可以与挥发性溶剂混合并提供给每个像素PXL的发射区域EMA。这里，如果预定对准电压(或对准信号)施加到像素PXL的第一电极ELT1和第二电极ELT2，则在第一电极ELT1和第二电极ELT2之间形成电场，由此发光元件LD可以在第一电极ELT1和第二电极ELT2之间对准。在发光元件LD已经对准之后，可以通过挥发方法或其它方法除去溶剂。以此方式，发光元件LD可以可靠地设置在第一电极ELT1和第二电极ELT2之间。此外，第一接触电极CNE1和第二接触电极CNE2可以分别形成在发光元件LD的相对端(即，第一端EP1和第二端EP2)上。因此，发光元件LD可以更可靠地连接在第一电极ELT1和第二电极ELT2之间。
例如，第一接触电极CNE1可以设置在每个相应的第一电极ELT1和与其相邻的发光元件LD的第一端EP1上，使得第一接触电极CNE1与第一电极ELT1和发光元件LD的第一端EP1重叠。第一接触电极CNE1可以将第一电极ELT1与发光元件LD的第一端EP1电连接。此外，第一接触电极CNE1可以可靠地固定发光元件LD的第一端EP1，从而可以防止发光元件LD从对准位置移开。在实施方式中，在不形成第一接触电极CNE1的情况下，发光元件LD的第一端EP1可以设置成与相邻的第一电极ELT1重叠并且直接连接到第一电极ELT1。
第二接触电极CNE2可以设置在每个相应的第二电极ELT2和与其相邻的发光元件LD的第二端EP2上，使得第二接触电极CNE2与第二电极ELT2和发光元件LD的第二端EP2重叠。第二接触电极CNE2可以将第二电极ELT2与发光元件LD的第二端EP2电连接。此外，第二接触电极CNE2可以稳定地固定发光元件LD的第二端EP2，从而可以防止发光元件LD从对准位置移开。在实施方式中，在不形成第二接触电极CNE2的情况下，发光元件LD的第二端EP2可以设置成与相邻的第二电极ELT2重叠并且直接连接到第二电极ELT2。
在正向方向上连接在第一电极ELT1和第二电极ELT2之间的每个发光元件LD可以形成相应像素PXL的有效光源。这类有效光源可以聚集以形成相应像素PXL的光源单元LSU。
例如，当第一电源VDD的电压(或预定的第一控制信号，诸如扫描信号或数据信号)经由第一电力线PL1、第一电极ELT1和/或第一接触电极CNE1施加到发光元件LD的第一端EP1并且第二电源VSS的电压(或预定第二控制信号，诸如扫描信号或数据信号)经由第二电力线PL2、第二电极ELT2和/或第二接触电极CNE2施加到发光元件LD的第二端EP2时，在正向方向上连接在第一电极ELT1和第二电极ELT2之间的至少一个发光元件LD可以发光。由此，像素PXL可以发光。
图8a、图8b和图9是各自示出根据本公开的实施方式的像素PXL的剖视图。例如，图8a和图8b示出了对应于图7的线I-I'的截面的不同实施方式，并且图9示出了对应于图7的线II-II'的截面的实施方式。
在实施方式中，图8a和图8b示出了形成像素电路PXC的电路元件中的任何一个晶体管T，并且图9示出了形成像素电路PXC的电路元件中的存储电容器Cst和连接到第一电极ELT1的晶体管(例如，图6a和图6b的第一晶体管T1)。在下文中，在不需要单独指定第一晶体管T1的情况下，术语“晶体管T”可以用于综合地指定第一晶体管T1。
在实施方式中，形成每个像素电路PXC的晶体管T可以具有基本上相同或相似的结构，但是本公开不限于此。此外，晶体管T和存储电容器Cst的结构和/或位置可以根据实施方式以各种方式改变，而不限于图8a至图9的实施方式的结构和/或位置。
参考图5至图9，根据本公开的实施方式的像素PXL可以包括设置在基础层BSL的一个表面上并且包括多个发光元件LD的显示元件层DPL。此外，像素PXL还可以选择性地包括设置在基础层BSL和显示元件层DPL之间的像素电路层PCL。
在实施方式中，像素电路层PCL可以包括形成每个像素电路PXC的至少一个电路元件。例如，像素电路层PCL可以包括形成像素电路PXC的多个晶体管T和存储电容器Cst，并且还包括连接到像素电路PXC和/或光源单元LSU的至少一个电力线和/或信号线。这里，在省略像素电路PXC并且每个像素PXL的光源单元LSU直接连接到第一电力线PL1和第二电力线PL2(或预定信号线)的情况下，可以省略像素电路层PCL。
此外，像素电路层PCL可以包括设置在各个电极和/或线之间的多个绝缘层。在实施方式中，像素电路层PCL可以包括依次堆叠在基础层BSL的一个表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。像素电路层PCL还可以选择性地包括设置在至少一些晶体管T下方或之下的至少一个遮光图案(未示出)。
每个晶体管T可以包括半导体层SCL、栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2。尽管图8a至图9示出了其中每个晶体管T包括与半导体层SCL分开形成的第一晶体管电极TE1和第二晶体管电极TE2的实施方式，但是本公开不限于此。例如，在实施方式中，设置在每个像素区域中的至少一个晶体管T中所设置的第一晶体管电极TE1和/或第二晶体管电极TE2可以与相应的半导体层SCL一体地形成。
半导体层SCL可以设置在缓冲层BFL上。例如，半导体层SCL可以设置在栅极绝缘层GI和其上形成有缓冲层BFL的基础层BSL之间。半导体层SCL可以包括与每个第一晶体管电极TE1接触的第一区域、与每个第二晶体管电极TE2接触的第二区域以及设置在第一区域和第二区域之间的沟道区域。在实施方式中，第一区域和第二区域中的一个可以是源极区域，并且另一个可以是漏极区域。
在实施方式中，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层SCL的沟道区域可以是本征半导体，其是未掺杂的半导体图案。半导体层SCL的第一区域和第二区域中的每一个可以是掺杂有预定杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，且栅极绝缘层GI插置在它们之间。例如，栅电极GE可以设置在栅极绝缘层GI和层间绝缘层ILD之间，并且与半导体层SCL的一个区域重叠。
第一晶体管电极TE1和第二晶体管电极TE2可以设置在每个半导体层SCL和相应的栅电极GE之上，且至少一个层间绝缘层ILD插置在它们之间。例如，第一晶体管电极TE1和第二晶体管电极TE2可以设置在层间绝缘层ILD和钝化层PSV之间。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到每个半导体层SCL。例如，第一晶体管电极TE1和第二晶体管电极TE2可以通过穿过栅极绝缘层GI和层间绝缘层ILD的相应接触孔连接到每个半导体层SCL的第一区域和第二区域。在实施方式中，第一晶体管电极TE1和第二晶体管电极TE2中的任何一个可以是源电极，并且另一个可以是漏电极。
设置在像素电路PXC中的至少一个晶体管T可以连接到光源单元LSU的任何一个电极。例如，图6a和图6b中所示的第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2中的任何一个可以通过穿过钝化层PSV的第一接触孔CH1电连接到设置在钝化层PSV之上的光源单元LSU的第一电极ELT1和/或第一电极线ELI1。
存储电容器Cst可以包括彼此重叠的第一电容器电极CE1和第二电容器电极CE2。在实施方式中，第一电容器电极CE1和第二电容器电极CE2中的每一个可以由单层或多层形成。此外，第一电容器电极CE1和第二电容器电极CE2中的至少一个可以设置在与第一晶体管T1的至少一个电极或半导体层SCL的层相同的层上。
例如，第一电容器电极CE1可以由多层电极形成，该多层电极包括设置在与第一晶体管T1的半导体层SCL的层相同的层上的下电极LE以及设置在与第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2的层相同的层上并电连接到下电极LE的上电极UE。第二电容器电极CE2可以由单层电极形成，该单层电极设置在与第一晶体管T1的栅电极的层相同的层上，并且设置在第一电容器电极CE1的下电极LE和上电极UE之间。
这里，本公开不限于此。第一电容器电极CE1和第二电容器电极CE2中的每一个的结构和/或位置可以以各种方式改变。例如，在实施方式中，第一电容器电极CE1和第二电容器电极CE2中的任何一个可以包括至少一个导电图案层，该导电图案层设置在与形成第一晶体管T1的电极(例如，栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2)和半导体层SCL的层不同的层上。
在实施方式中，连接到每个像素PXL的至少一个信号线和/或电力线可以设置在与形成像素电路PXC的电路元件中的每个的一个电极的层相同的层上。例如，每个像素PXL的扫描线Si可以设置在与栅电极GE的层相同的层上。每个像素PXL的数据线Dj可以设置在与晶体管T的第一晶体管电极TE1和第二晶体管电极TE2的层相同的层上。此外，第一电力线PL1和/或第二电力线PL2可以设置在与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2的层相同的层上。例如，用于提供第二电源VSS的电压的第二电力线PL2可以设置在与晶体管T的栅电极GE的层相同的层上，并且通过设置在与晶体管T的第一晶体管电极TE1和第二晶体管电极TE2的层相同的层上的桥接图案BRP以及通过穿过钝化层PSV的第二接触孔CH2两者电连接到光源单元LSU的第二电极ELT2和/或第二电极线ELI2。然而，第二电力线PL2的结构和/或位置等可以以各种方式改变。
在实施方式中，显示元件层DPL可以包括像素PXL中的每个的光源单元LSU。例如，显示元件层DPL可以包括设置在每个像素PXL的发射区域EMA中的至少一对第一电极ELT1和第二电极ELT2以及电连接在第一电极ELT1和第二电极EPT2之间的至少一个发光元件LD，并且还可以包括至少一个导电层和/或绝缘层等。
在实施方式中，如图6a至图7的实施方式中所示，每个像素PXL可以包括在正向方向上连接在第一电极ELT1和第二电极ELT2之间的多个发光元件LD。然而，设置在每个像素PXL中的发光元件LD的数量不限于此，并且这可以以各种方式改变。出于解释的目的，在图8a至图9的实施方式的描述以及下面将描述的其它实施方式中，将在假设每个像素PXL包括多个发光元件LD的情况下解释每个实施方式。这里，应当注意，根据每个实施方式的设置在像素PXL中的发光元件LD可以改变为单个发光元件LD。
在实施方式中，在每个像素区域中，显示元件层DPL可以包括依次设置和/或形成在基础层BSL和/或像素电路层PCL之上的第一分隔壁PW1、第二分隔壁PW2、第一电极ELT1、第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一接触电极CNE1、第三绝缘层INS3、第二接触电极CNE2以及第四绝缘层INS4。
第一分隔壁PW1和第二分隔壁PW2可以在基础层BSL的其上选择性地形成有像素电路层PCL的一个表面上设置在彼此间隔开的位置处。例如，彼此间隔开的至少一对第一分隔壁PW1和第二分隔壁PW2可以在基础层BSL上设置在每个像素区域(具体地，每个发射区域EMA)中。
第一分隔壁PW1和第二分隔壁PW2可以在朝向显示面板PNL的前表面的高度方向上从基础层BSL和/或像素电路层PCL突出。在实施方式中，第一分隔壁PW1和第二分隔壁PW2可以具有基本上相同的形状和/或高度，但是本公开不限于此。
在实施方式中，第一分隔壁PW1可以设置在基础层BSL和/或像素电路层PCL与每个第一电极ELT1之间。第一分隔壁PW1可以设置成与发光元件LD的第一端EP1相邻。例如，第一分隔壁PW1的一个侧表面可以邻近发光元件LD的第一端EP1定位，并且设置成面对第一端EP1。
在实施方式中，第二分隔壁PW2可以设置在基础层BSL和/或像素电路层PCL与第二电极ELT2之间。第二分隔壁PW2可以设置成与发光元件LD的第二端EP2相邻。例如，第二分隔壁PW2的一个侧表面可以邻近发光元件LD的第二端EP2定位，并且设置成面对第二端EP2。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每一个可以具有各种形状。在实施方式中，如图8a和图9中所示，第一分隔壁PW1和第二分隔壁PW2可以具有其宽度向上逐渐减小的梯形截面。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每一个可以在至少一侧上具有倾斜表面。例如，第一分隔壁PW1可以包括面对发光元件LD的第一端EP1的倾斜表面，并且第二分隔壁PW2可以具有面对发光元件LD的第二端EP2的倾斜表面。在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每一个的倾斜表面(具体地，面对相邻发光元件LD的一端的倾斜表面)可以形成为相对于其上设置有发光元件LD的平面具有从约15°至约80°的范围内的倾斜角θ1、θ2(例如，初始倾斜角)。
在实施方式中，如图8b中所示，第一分隔壁PW1和第二分隔壁PW2可以具有其宽度向上逐渐减小的半圆形或半椭圆形截面。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每一个可以在至少一侧上具有曲化表面。例如，第一分隔壁PW1可以包括面向发光元件LD的第一端EP1的曲化表面，并且第二分隔壁PW2可以具有面向发光元件LD的第二端EP2的曲化表面。在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每一个的曲化表面(具体地，面对相邻发光元件LD的一端的曲化表面)可以形成为相对于其上设置有发光元件LD的平面具有从约15°至约80°的范围内的初始倾斜角θ1'、θ2'。
这里，第一分隔壁PW1和第二分隔壁PW2的形状等可以根据实施方式以各种方式改变。例如，在实施方式中，第一分隔壁PW1和第二分隔壁PW2各自可以在其至少一侧上具有台阶结构。
在实施方式中，考虑到每个像素PXL的光效率等，可以以各种方式设计第一分隔壁PW1和第二分隔壁PW2的形状(例如，倾斜角)、尺寸(例如，高度)和/或位置等。换句话说，第一分隔壁PW1和第二分隔壁PW2的形状、尺寸和/或位置不受特别限制，并且这些可以考虑每个像素PXL的设计条件或光效率等以各种方式改变。在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的至少一个可以被省略或改变位置。
第一分隔壁PW1和第二分隔壁PW2中的每一个可以包括具有至少一种无机材料和/或有机材料的绝缘材料。例如，第一分隔壁PW1和第二分隔壁PW2可以包括至少一个无机层，该无机层包括各种已知的无机绝缘材料，诸如氮化硅(SiNx)或氧化硅(SiOx)。替代地，第一分隔壁PW1和第二分隔壁PW2可以包括包含各种已知有机绝缘材料的至少一个有机层和/或光刻胶层，或者可以形成包含有机/无机材料组合的单层或多层绝缘体。在本公开的实施方式中，第一分隔壁PW1和第二分隔壁PW2的组成材料可以以各种方式改变。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每一个可以用作反射器。例如，第一分隔壁PW1和第二分隔壁PW2与设置在第一分隔壁PW1和第二分隔壁PW2上的第一电极ELT1和第二电极ELT2一起可以用作反射器，该反射器在期望的方向上引导从每个发光元件LD发射的光，从而增强(或改善)像素PXL的光效率。例如，第一分隔壁PW1与设置在其之上的第一电极ELT1一起可以形成第一反射分隔壁，并且第二分隔壁PW2与设置在其之上的第二电极ELT2一起可以形成第二反射分隔壁。
第一电极ELT1和第二电极ELT2可以分别设置在第一分隔壁PW1和第二分隔壁PW2之上。第一电极ELT1和第二电极ELT2可以在每个发射区域EMA中设置在彼此间隔开的位置处。
在实施方式中，分别设置在第一分隔壁PW1和第二分隔壁PW2之上的第一电极ELT1和第二电极ELT2可以具有与第一分隔壁PW1和第二分隔壁PW2各自的形状对应的形状。例如，第一电极ELT1和第二电极ELT2可以具有分别与第一分隔壁PW1和第二分隔壁PW2的形状对应的倾斜表面或曲化表面，并且可以在基础层BSL的高度方向上突出。同样，设置在第一电极ELT1和第二电极ELT2上的至少一个导电层和/或绝缘层可以具有与第一电极ELT1和第二电极ELT2的形状对应的形状。
第一电极ELT1和第二电极ELT2中的每一个可以包括至少一种导电材料。例如，第一电极ELT1和第二电极ELT2中的每一个可以包括各种金属材料中的至少一种金属、导电氧化物和导电聚合物中的至少一种材料，金属材料包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金，导电氧化物诸如为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化锑锌(AZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)、氧化锡(SnO2)，导电聚合物诸如为PEDOT，但是本公开不限于此。例如，第一电极ELT1和第二电极ELT2中的每一个可以包括其它导电材料，诸如碳纳米管和石墨烯。换句话说，第一电极ELT1和第二电极ELT2中的每一个可以包括各种导电材料中的至少一种以具有导电性，并且其组成材料不受特别限制。此外，第一电极ELT1和第二电极ELT2中的每一个可以具有相同的导电材料或至少一种不同的导电材料。
第一电极ELT1和第二电极ELT2中的每一个可以具有单层或多层结构。例如，第一电极ELT1和第二电极ELT2中的每一个可以包括反射电极层。此外，第一电极ELT1和第二电极ELT2中的每一个还可以选择性地包括设置在反射电极层之上和/或之下或下方的透明电极层以及覆盖反射电极层和/或透明电极层的上部的导电封盖层中的至少一个。
在实施方式中，第一电极ELT1和第二电极ELT2中的每一个的反射电极层可以由具有均匀反射率的导电材料形成。例如，反射电极层可以包括各种金属材料中的至少一种，各种金属材料包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金，但是本公开不限于此。换句话说，反射电极层可以由各种反射导电材料形成。包括反射电极层的第一电极ELT1和第二电极ELT2中的每一个可以使得从发光元件LD中的每个的相对端(即，第一端EP1和第二端EP2)发射的光能够在显示图像的方向上(例如，在正向方向上)行进。具体地，如果第一电极ELT1和第二电极ELT2分别具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的倾斜表面或曲化表面，并且分别设置为面对发光元件LD的第一端EP1和第二端EP2，则从每个发光元件LD的第一端EP1和第二端EP2发射的光可以被第一电极ELT1和第二电极ELT2反射，并且因此在显示面板PNL的正向方向上(例如，在基础层BSL的向上方向上)更可靠地行进。由此，可以提高从发光元件LD发射的光的效率。
此外，第一电极ELT1和第二电极ELT2中的每一个的透明电极层可以由各种透明电极材料形成。例如，透明电极层可以包括ITO、IZO或ITZO，但本公开不限于此。在实施方式中，第一电极ELT1和第二电极ELT2中的每一个可以具有拥有ITO/Ag/ITO的堆叠结构的三层结构。如此，如果第一电极ELT1和第二电极ELT2各自由至少双层的多层结构形成，则可以最小化由于信号延迟(RC延迟)而引起的电压降。因此，可以将期望的电压有效地传输到发光元件LD。
此外，如果第一电极ELT1和第二电极ELT2中的每一个包括覆盖反射电极层和/或透明电极层的导电封盖层，则可以防止第一电极ELT1和第二电极ELT2的反射电极层由于在像素PXL的制造工艺中引起的缺陷而被损坏。然而，导电封盖层可以选择性地包括在第一电极ELT1和第二电极ELT2中，并且可以根据实施方式省略导电封盖层。此外，导电封盖层可以被认为是第一电极ELT1和第二电极ELT2中的每一个的组件，或者被认为是设置在第一电极ELT1和第二电极ELT2上的单独组件。
第一绝缘层INS1可以设置在第一电极ELT1和第二电极ELT2中的每一个的一个区域上。例如，第一绝缘层INS1可以形成为覆盖第一电极ELT1和第二电极ELT2的一区域，并且可以包括暴露第一电极ELT1和第二电极ELT2的其它区域(例如，第一接触部CNP1和第二接触部CNP2)的开口。
在实施方式中，第一绝缘层INS1可以首先形成为覆盖第一电极ELT1和第二电极ELT2的整个表面。在提供发光元件LD并在第一绝缘层INS1上对准发光元件LD之后，第一绝缘层INS1可以部分地开口以分别在第一接触部CNP1和第二接触部CNP2中暴露第一电极ELT1和第二电极ELT2。在实施方式中，第一绝缘层INS1可以图案化成单独图案的形式，在完成发光元件LD的提供和对准之后，该单独图案被分段地设置在发光元件LD下方或之下。
换句话说，第一绝缘层INS1可以插置在第一电极ELT1和第二电极ELT2与发光元件LD之间，并且可以暴露第一电极ELT1和第二电极ELT2中的每一个的至少一个区域。在形成第一电极ELT1和第二电极ELT2之后，第一绝缘层INS1可以形成为覆盖第一电极ELT1和第二电极ELT2，从而可以防止第一电极ELT1和第二电极ELT2在随后的工艺期间被损坏。此外，第一绝缘层INS1可以稳定地支承每个发光元件LD。
可以根据实施方式选择性地设置第一绝缘层INS1。例如，在实施方式中，可以省略第一绝缘层INS1。在这种情况下，发光元件LD可以在第一电极ELT1和第二电极ELT2之间直接设置在钝化层PSV上，以接触钝化层PSV，或者发光元件LD可以设置在第一电极ELT1和第二电极ELT2之间，使得发光元件LD的第一端EP1和/或第二端EP2分别直接设置在第一电极ELT1和/或第二电极ELT2上。
多个发光元件LD可以被提供到其中形成第一绝缘层INS1的每个发射区域EMA并在发射区域EMA中对准。例如，可以通过喷墨方案、狭缝涂覆方案等将多个发光元件LD提供给每个发射区域EMA，并且发光元件LD可以通过施加到第一电极ELT1和第二电极ELT2的预定对准电压(或对准信号)在第一电极ELT1和第二电极ELT2之间对准。
第二绝缘层INS2可以设置在发光元件LD(具体地，在第一电极ELT1和第二电极ELT2之间对准的发光元件LD)之上，并且可以暴露发光元件LD的第一端EP1和第二端EP2。例如，第二绝缘层INS2可以仅部分地设置在发光元件LD的包括中央区域的区域之上，而不覆盖发光元件LD的第一端EP1和第二端EP2。第二绝缘层INS2可以在每个发射区域EMA中形成为独立的图案；然而，本公开不限于此。
第二绝缘层INS2可以可靠地固定发光元件LD。例如，在完成发光元件LD的对准之后，在发光元件LD上形成第二绝缘层INS2，从而可以防止发光元件LD从对准位置移开。如果在形成第二绝缘层INS2之前在第一绝缘层INS1和发光元件LD之间存在空间，则可以在形成第二绝缘层INS2的工艺期间用第二绝缘层INS2填充该空间。因此，可以更稳定地支承发光元件LD。
可以根据实施方式选择性地设置第二绝缘层INS2。例如，在实施方式中，可以省略第二绝缘层INS2。在这种情况下，第一接触电极CNE1和第二接触电极CNE2中的每一个的一端可以直接设置在发光元件LD之上。
第一接触电极CNE1可以设置在第一电极ELT1和发光元件LD的一区域上。例如，第一接触电极CNE1可以形成在第一电极ELT1和发光元件LD的第一端EP1上，以覆盖第一电极ELT1的包括第一接触部CNP1的至少一个区域和发光元件LD的第一端EP1。第一接触电极CNE1可以通过第一接触部CNP1接触每个第一电极ELT1，并且接触发光元件LD的从第二绝缘层INS2暴露的第一端EP1。因此，发光元件LD的第一端EP1可以通过第一接触电极CNE1电连接到第一电极ELT1。
第三绝缘层INS3可以设置在第一接触电极CNE1上。例如，第三绝缘层INS3可以直接设置在第一接触电极CNE1上，以至少覆盖第一接触电极CNE1。例如，第三绝缘层INS3可以设置在第一接触电极CNE1和发光元件LD的包括第一端EP1的区域上，并且覆盖第一接触电极CNE1的在发光元件LD上的一端。
第三绝缘层INS3可以插置在第一接触电极CNE1和第二接触电极CNE2之间，并使第一接触电极CNE1和第二接触电极CNE2可靠地绝缘。换句话说，当形成第三绝缘层INS3时，可以有效地防止在第一接触电极CNE1和第二接触电极CNE2之间发生短路缺陷。第三绝缘层INS3可以仅形成在发光元件LD的部分区域上，使得发光元件LD的第二端EP2不被第三绝缘层INS3覆盖。
第二接触电极CNE2可以设置在第二电极ELT2和发光元件LD的一区域上。例如，第二接触电极CNE2可以形成在第二电极ELT2和发光元件LD的第二端EP2上，以覆盖第二电极ELT2的包括第二接触部CNP2的至少一个区域和发光元件LD的第二端EP2。第二接触电极CNE2可以通过第二接触部CNP2接触每个第二电极ELT2，并且接触发光元件LD的从第二绝缘层INS2和第三绝缘层INS3暴露的第二端EP2。因此，发光元件LD的第二端EP2可以通过第二接触电极CNE2电连接到第二电极ELT2。
第四绝缘层INS4可以设置在第一接触电极CNE1和第二接触电极CNE2上。例如，第四绝缘层INS4可以形成和/或设置在基础层BSL的显示区域DA的整个表面上，基础层BSL的显示区域DA包括遍及每个像素PXL的第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2的区域。当形成第四绝缘层INS4时，可以保护形成在显示区域DA中的像素PXL免受外部环境的影响。例如，当形成第四绝缘层INS4时，可以防止诸如水等的外来物质被引入到像素PXL中，或者可以防止像素PXL因外部冲击而损坏。第四绝缘层INS4可以包括至少一个无机层和/或有机层。
在实施方式中，第四绝缘层INS4可以包括具有多层结构的薄膜封装层，但是本公开不限于此。在一些实施方式中，未示出的至少一个外涂层和/或上衬底(例如，封装衬底)等可以进一步设置在第四绝缘层INS4之上。
在实施方式中，第一绝缘层INS1至第四绝缘层INS4中的每一个可以具有单层或多层结构，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1至第四绝缘层INS4中的每一个可以包括各种公知的有机/无机绝缘材料(包括氮化硅(SiNx))，并且第一绝缘层INS1至第四绝缘层INS4中的每一个的组成材料不受特别限制。第一绝缘层INS1至第四绝缘层INS4可以包括不同的绝缘材料，或者第一绝缘层INS1至第四绝缘层INS4中的至少一些可以包括相同的绝缘材料。
图10和图11a至图11c是各自示出根据本公开的实施方式的显示设备的剖视图。例如，图10和图11a至图11c示出了包括根据图9的实施方式的像素PXL的显示面板PNL的一个区域的截面的不同实施方式。在实施方式中，图10和图11a至图11c集中于其中设置有由彼此相邻的第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3形成的任何一个像素单元PXU的区域各自示出了显示面板PNL的截面。
由于已经通过上述实施方式详细描述了每个像素PXL的说明性结构，因此，图10和图11a至图11c中的每一个以一个发光元件LD为中心示意性地示出了每个像素PXL的结构。在图10和图11a至图11c的实施方式的描述中，相同的附图标记将被用于表示与前述实施方式的组件类似或相同的组件，并且将省略其详细描述。
参考图5至图10，每个像素PXL的光源单元LSU可以设置在基础层BSL和/或像素电路层PCL之上的显示元件层DPL中。例如，在显示元件层DPL的每个发射区域EMA中，可以设置相应像素PXL的光源单元LSU。用于限定每个发射区域EMA的堤BNK可以设置在相邻的发射区域EMA之间。
可以具有根据实施方式的各种配置的光源单元LSU可以形成在每个像素PXL的发射区域EMA中。例如，在每个发射区域EMA中，可以设置图7至图9中示出的第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2以及第一绝缘层INS1至第四绝缘层INS4。
在实施方式中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以包括配置成发射不同颜色的光的发光元件LD。例如，每个第一颜色像素PXL1可以包括第一颜色发光元件LD1，每个第二颜色像素PXL2可以包括第二颜色发光元件LD2，并且每个第三颜色像素PXL3可以包括第三颜色发光元件LD3。在实施方式中，第一颜色发光元件LD1、第二颜色发光元件LD2和第三颜色发光元件LD3可以分别是红色发光元件、绿色发光元件和蓝色发光元件，但是本公开不限于此。
堤BNK可以是限定每个像素PXL的发射区域EMA的结构，并且例如是像素限定层。例如，堤BNK可以设置在其中分别设置有第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3的第一颜色像素区域PXA1、第二颜色像素区域PXA2和第三颜色像素区域PXA3的边界区域中，使得每个像素PXL的发射区域EMA被堤BNK围绕。堤BNK也可以设置在显示区域DA的周边上，以围绕其中设置有像素PXL的显示区域DA。在下文中，术语“像素区域(pixel area)PXA”或“像素区域(pixel areas)PXA”将用于指定第一像素区域PXA1、第二像素区域PXA2和第三像素区域PXA3中的任何像素区域，或者共同指定两种或更多种类型的像素区域。
堤BNK可以包括至少一种遮光材料和/或反射材料，从而防止在相邻像素PXL之间发生光泄漏。例如，堤BNK可以包括不同种类的黑矩阵材料中的至少一种黑矩阵材料(例如，至少一种公知的遮光材料)和/或具有特定颜色的滤色器材料。例如，堤BNK可以由黑色不透明图案形成以阻挡光的透射。在实施方式中，可以在堤BNK的表面(例如，侧壁)上形成未示出的反射层，以增加像素PXL的光效率。
在实施方式中，在形成像素PXL的第一分隔壁PW1和第二分隔壁PW2的工艺期间，可以在与第一分隔壁PW1和第二分隔壁PW2的层相同的层上形成堤BNK。在实施方式中，在与形成第一分隔壁PW1和第二分隔壁PW2的工艺分开的工艺期间，可以在与第一分隔壁PW1和第二分隔壁PW2的层相同或不同的层上形成堤BNK。换句话说，可以根据实施方式以各种方式改变堤BNK的位置(例如，剖视图中的层中的位置)、其形成步骤等。此外，堤BNK的形状、尺寸和/或组成材料等可以根据显示面板PNL的设计条件等以各种方式改变。例如，堤BNK可以是单层或多层图案，其可以具有包括梯形形状、半圆形形状、椭圆形形状等的各种形状，并且其尺寸(例如，宽度和/或高度)或组成材料可以以各种方式改变。
在实施方式中，上衬底ENC可以设置在像素PXL之上。例如，至少封装显示区域DA的上衬底ENC(也称为“封装衬底”或“滤色器衬底”)可以设置在基础层BSL的其上设置有像素PXL的一个表面上。
在实施方式中，上衬底ENC可以包括与像素PXL重叠的光转换层LCP。例如，光转换层LCP可以包括设置在上衬底ENC的一个表面上以面对像素PXL的滤色器层CFL。
滤色器层CFL可以包括与每个像素PXL的颜色对应的滤色器。例如，滤色器层CFL可以包括第一滤色器CF1、第二滤色器CF2和第三滤色器CF3，第一滤色器CF1设置在每个第一颜色像素PXL1之上并且允许从第一颜色像素PXL1产生的光选择性地从其穿过，第二滤色器CF2设置在每个第二颜色像素PXL2之上并且允许从第二颜色像素PXL2产生的光选择性地从其穿过，第三滤色器CF3设置在每个第三颜色像素PXL3之上并且允许从第三颜色像素PXL3产生的光选择性地从其穿过。在实施方式中，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以分别是红色滤色器、绿色滤色器和蓝色滤色器，但是本公开不限于此。在下文中，术语“滤色器(color filter)CF”或“滤色器(color filters)CF”将用于指定第一滤色器CF1、第二滤色器CF2和第三滤色器CF3中的任何滤色器或者综合指定两种或更多种滤色器。
第一滤色器CF1可以设置在每个第一颜色像素PXL1(具体地，第一颜色像素PXL1的光源单元LSU)和上衬底ENC之间，并且包括允许从第一颜色像素PXL1产生的第一颜色的光选择性地从其穿过的滤色器材料。例如，在第一颜色像素PXL1是红色像素的情况下，第一滤色器CF1可以包括红色滤色器材料。
第二滤色器CF2可以设置在每个第二颜色像素PXL2(具体地，第二颜色像素PXL2的光源单元LSU)和上衬底ENC之间，并且包括允许从第二颜色像素PXL2产生的第二颜色的光选择性地从其穿过的滤色器材料。例如，在第二颜色像素PXL2是绿色像素的情况下，第二滤色器CF2可以包括绿色滤色器材料。
第三滤色器CF3可以设置在每个第三颜色像素PXL3(具体地，第三颜色像素PXL3的光源单元LSU)和上衬底ENC之间，并且包括允许从第三颜色像素PXL3产生的第三颜色的光选择性地从其穿过的滤色器材料。例如，在第三颜色像素PXL3是蓝色像素的情况下，第三滤色器CF3可以包括蓝色滤色器材料。
在实施方式中，黑矩阵BM可以设置在滤色器CF之间。例如，黑矩阵BM可以设置在上衬底ENC的一个表面上以面对堤BNK。在实施方式中，黑矩阵BM可以设置在像素区域PXA的边界区域中，以不覆盖每个发射区域EMA。
在实施方式中，黑矩阵BM可以包括不同种类的黑矩阵材料中的至少一种黑矩阵材料(例如，至少一种公知的遮光材料)和/或具有特定颜色的滤色器材料。黑矩阵BM可以由与堤BNK的材料相同的材料形成，但是本公开不限于此。换句话说，黑矩阵BM和堤BNK可以包括相同的材料或不同的材料。
在实施方式中，黑矩阵BM可以由包括黑矩阵材料的黑色遮光图案形成。在实施方式中，黑矩阵BM可以由包括蓝色滤色器材料的蓝色遮光图案形成。在这种情况下，可以减少用于形成滤色器层CFL的掩模的数量，并且可以简化工艺。
在实施方式中，黑矩阵BM可以具有多层结构。例如，黑矩阵BM可以具有包括黑色遮光图案和蓝色遮光图案的多层结构，黑色遮光图案包括黑矩阵材料，蓝色遮光图案包括蓝色滤色器材料。
例如，黑矩阵BM可以是单层或多层图案，其可以具有包括梯形形状、半圆形形状、椭圆形形状等的各种形状，并且其尺寸(例如，宽度和/或高度)或组成材料可以以各种方式改变。
在实施方式中，显示面板PNL的包括基础层BSL、显示元件层DPL等的下板和显示面板PNL的包括上衬底ENC、光转换层LCP等的上板之间的空间可以形成空气层。在实施方式中，显示面板PNL的下板和上板之间的空间可以填充有具有从约1至约1.5的范围内的相对低折射率的预定填充物。
尽管图10示出了其中上衬底ENC设置在其上设置有像素PXL的基础层BSL上的实施方式，但是本公开不限于此。例如，在第四绝缘层INS4包括足以保护像素PXL的薄膜封装层的情况下，可以省略上衬底ENC。在这种情况下，滤色器CF和/或黑矩阵BM可以设置在窗(未示出)上，窗设置在显示面板PNL之上。
参考图11a，上衬底ENC可以包括与像素PXL重叠的光转换层LCP。光转换层LCP可以包括设置在上衬底ENC上以面对像素PXL的滤色器层CFL以及设置在滤色器层CFL和像素PXL之间并包括颜色转换颗粒的颜色转换层CCL。
尽管图11a示出了其中在颜色转换层CCL和第四绝缘层INS4之间存在间隙(例如，空气层)的实施方式，但是本公开不限于此。例如，在实施方式中，颜色转换层CCL可以形成为使得滤色器层CFL和第四绝缘层INS4之间的空间被颜色转换层CCL完全填充。
光转换层LCP可以包括设置在第一颜色像素PXL1之上的第一光转换层LCP1、设置在第二颜色像素PXL2之上的第二光转换层LCP2以及设置在第三颜色像素PXL3之上的第三光转换层LCP3。在下文中，术语“光转换层(light conversion layer)LCP”或“光转换层(light conversion layers)LCP”将用于指定第一光转换层LCP1、第二光转换层LCP2和第三光转换层LCP3中的任何一个光转换层或者综合指定两种或更多种类型的光转换层。
在实施方式中，第一光转换层LCP1、第二光转换层LCP2和第三光转换层LCP3中的至少一些可以包括对应于预定颜色的颜色转换层CCL和/或滤色器层CFL。例如，第一光转换层LCP1可以包括第一颜色转换层CCL1和第一滤色器CF1，第一颜色转换层CCL1包括与第一颜色对应的第一颜色转换颗粒，第一滤色器CF1配置成允许第一颜色的光选择性地从其穿过。同样，第二光转换层LCP2可以包括第二颜色转换层CCL2和第二滤色器CF2，第二颜色转换层CCL2包括与第二颜色对应的第二颜色转换颗粒，第二滤色器CF2配置成允许第二颜色的光选择性地从其穿过。第三光转换层LCP3可以包括光散射层LSL和第三滤色器CF3中的至少一个，光散射层LSL包括光散射颗粒SCT，第三滤色器CF3配置成允许第三颜色的光选择性地从其穿过。
在实施方式中，未示出的至少一个绝缘层可以设置在第一颜色转换层CCL1、第二颜色转换层CCL2和/或光散射层LSL中的每一个的表面上。可以在第一颜色转换层CCL1、第二颜色转换层CCL2和/或光散射层LSL与每个滤色器CF之间以及在第一颜色转换层CCL1、第二颜色转换层CCL2和/或光散射层LSL中的每一个的表面上设置每个绝缘层(例如覆盖层、缓冲层和/或阻挡层)以保护第一颜色转换层CCL1、第二颜色转换层CCL2和/或光散射层LSL。在实施方式中，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以包括配置成发射相同颜色的光的发光元件LD。例如，第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3可以包括第三颜色发光元件LD3，第三颜色发光元件LD3配置成发射属于在从约400nm至约500nm的范围内的波长带的第三颜色的光，例如蓝光。包括至少一种颜色转换颗粒的颜色转换层CCL可以设置在第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3中的至少一些像素PXL上。因此，根据本公开的实施方式的显示设备可以显示全色图像。
第一颜色转换层CCL1可以设置在上衬底ENC的一个表面上以面对第一颜色像素PXL1，并且包括第一颜色转换颗粒，第一颜色转换颗粒将从设置在第一颜色像素PXL1中的第三颜色发光元件LD3发射的第三颜色的光转换为第一颜色的光。例如，在设置在第一颜色像素PXL1中的第三颜色发光元件LD3是配置成发射蓝光的蓝色发光元件并且第一颜色像素PXL1是红色像素的情况下，第一颜色转换层CCL1可以包括将从蓝色发光元件发射的蓝光转换为红光的红色量子点QDr。
例如，第一颜色转换层CCL1可以包括分散在预定基质材料(诸如透明树脂)中的多个红色量子点QDr。红色量子点QDr可以吸收蓝光并根据能量转换来变换光的波长，从而发射具有在从620nm至780nm的范围内的波长带的红光。在第一颜色像素PXL1是具有其它颜色的像素中的一个的情况下，第一颜色转换层CCL1可以包括与第一颜色像素PXL1的颜色对应的第一量子点。
在实施方式中，第二颜色转换层CCL2可以设置在上衬底ENC的一个表面上以面对第二颜色像素PXL2，并且包括第二颜色转换颗粒，第二颜色转换颗粒将从设置在第二颜色像素PXL2中的第三颜色发光元件LD3发射的第三颜色的光转换为第二颜色的光。例如，在设置在第二颜色像素PXL2中的第三颜色发光元件LD3是配置成发射蓝光的蓝色发光元件并且第二颜色像素PXL2是绿色像素的情况下，第二颜色转换层CCL2可以包括将从蓝色发光元件发射的蓝光转换为绿光的绿色量子点QDg。
例如，第二颜色转换层CCL2可以包括分散在预定基质材料(诸如透明树脂)中的多个绿色量子点QDg。绿色量子点QDg可以吸收蓝光并根据能量转换来变换光的波长，从而发射具有在从500nm至570nm的范围内的波长带的绿光。在第二颜色像素PXL2是具有其它颜色的像素中的一个的情况下，第二颜色转换层CCL2可以包括与第二颜色像素PXL2的颜色对应的第二量子点。
第一量子点和第二量子点(例如，红色量子点QDg和绿色量子点QDr)中的每一个可以选自II-IV族化合物、IV-VI族化合物、IV族元素、IV族化合物及其组合。
II-VI族化合物可以选自由二元化合物、三元化合物和四元化合物组成的群组，其中，二元化合物选自由CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTe、MgSe、MgS及其混合物组成的群组；三元化合物选自由CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、MgZnSe、MgZnS及其混合物组成的群组；四元化合物选自由HgZnTeS、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe、HgZnSTe及其混合物组成的群组。
III-V族化合物可以选自由二元化合物、三元化合物和四元化合物组成的群组，其中，二元化合物选自由GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSb及其混合物组成的群组；三元化合物选自由GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InNP、InNAs、InNSb、InPAs、InPSb、GaAlNP及其混合物组成的群组；四元化合物选自由GaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、InAlPSb及其混合物组成的群组。
IV-VI族化合物可以选自由二元化合物、三元化合物和四元化合物组成的群组，其中，二元化合物选自由SnS、SnSe、SnTe、PbS、PbSe、PbTe及其混合物组成的群组；三元化合物选自由SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe、SnPbTe及其混合物组成的群组；四元化合物选自由SnPbSSe、SnPbSeTe、SnPbSTe及其混合物组成的群组。IV族元素可以选自由Si、Ge及其混合物组成的群组。IV族化合物可以是选自由SiC、SiGe及其混合物组成的群组的二元化合物。
第一量子点和第二量子点可以具有约45nm或更小的发射波长光谱的半高全宽(FWHM)，并且通过第一量子点和第二量子点发射的光可以在所有方向上发射。因此，可以增强显示设备的视角。
第一量子点和第二量子点中的每一个可以是纳米颗粒、纳米管、纳米线、纳米纤维、具有球形形状、棱锥形状、多臂形状或立方体形状的平面纳米颗粒的形式，但不限于此。换句话说，第一量子点和第二量子点的形状可以以各种方式改变。
在本公开的实施方式中，在处于可见光区域的、具有相对短波长的蓝光入射在红色量子点QDr和绿色量子点QDg中的每一个上的情况下，红色量子点QDr和绿色量子点QDg的吸收系数可以增加。由此，最终，可以增强从第一颜色像素PXL1和第二颜色像素PXL2中的每一个发射的光的效率，并且可以确保令人满意的颜色再现性。此外，由于使用相同颜色的发光元件LD来形成第一颜色像素PXL1、第二颜色像素PXL2和第三颜色像素PXL3的光源单元LSU，所以可以提高制造显示设备的效率。
在实施方式中，光散射层LSL可以设置在上衬底ENC的一个表面上，以面对第三颜色像素PXL3。例如，光散射层LSL可以设置在第三颜色像素PXL3和第三滤色器CF3之间。
在实施方式中，在设置在第三颜色像素PXL3中的第三颜色发光元件LD3是配置成发射蓝光的蓝色发光元件并且第三颜色像素PXL3是蓝色像素的情况下，可以选择性地设置光散射层LSL以有效地使用从第三颜色发光元件LD3发射的光。光散射层LSL可以包括至少一种光散射颗粒SCT。
例如，光散射层LSL可以包括分散在预定基质材料(诸如透明树脂)中的多个光散射颗粒SCT。例如，光散射层LSL可以包括光散射颗粒SCT，诸如二氧化钛(TiO2)或二氧化硅。在本公开中，光散射颗粒SCT的材料不受特别限制，并且光散射层LSL可以由各种公知的材料形成。这里，光散射颗粒SCT可以设置在除了其中形成有第三颜色像素PXL3的第三像素区域PXA3之外的区域中。例如，光散射颗粒SCT也可以选择性地包括在第一颜色转换层CCL1和/或第二颜色转换层CCL2中。
参考图11b，黑矩阵BM可以至少在厚度(或高度)方向上延伸，使得黑矩阵BM也可以设置在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL之间。例如，黑矩阵BM可以至少在厚度方向上延伸以具有对应于包括滤色器层CFL和颜色转换层CCL的光转换层LCP的整个厚度的厚度(例如，基本上等于或类似于光转换层LCP的整个厚度的厚度)。
在实施方式中，黑矩阵BM可以设置在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL之间，使得黑矩阵BM限定其中形成第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL的区域。在这种情况下，第一颜色转换层CCL1、第二颜色转换层CCL2和/或光散射层LSL可以通过喷墨方案等形成。例如，可以通过在形成第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL之前在上衬底ENC的一个表面上形成黑矩阵BM并且然后在上衬底ENC的其上形成黑矩阵BM的一个表面上施加第一颜色转换层CCL1、第二颜色转换层CCL2和/或光散射层LSL来形成颜色转换层CCL。
参考图11c，黑矩阵BM可以具有多层结构，其包括设置在滤色器层CF中的第一黑矩阵BM1和设置在颜色转换层CCL中的第二黑矩阵BM2。换句话说，在实施方式中，黑矩阵BM可以在光转换层LCP中具有一体或分离的结构。
在实施方式中，可以在形成第一颜色转换层CCL1、第二颜色转换层CCL2和/或光散射层LSL之前或之后形成第二黑矩阵BM2。在实施方式中，在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL形成在上衬底ENC的一个表面上之后形成第二黑矩阵BM2的情况下，第二黑矩阵BM2可以具有与第一颜色转换层CCL1、第二颜色转换层CCL2以及光散射层LSL对应的形状，并且第二黑矩阵BM2可以插置在第一颜色转换层CCL1、第二颜色转换层CCL2以及光散射层LSL之间。
根据图11a至图11c的实施方式，可以使用单色发光元件LD(例如，第三颜色发光元件LD3)容易地制造像素PXL和包括像素PXL的显示设备。此外，由于颜色转换层CCL设置在至少一些像素PXL上，所以可以制造全色像素单元PXU和包括全色像素单元PXU的显示设备。
图12是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图7的线II-II'的截面的实施方式。图13和图14是各自示出根据本公开的实施方式的显示设备的剖视图，并且例如示出包括根据图12的实施方式的像素PXL的显示面板PNL的一个区域的截面的不同实施方式。尽管图13和图14各自示出了根据图10和图11a的实施方式的显示面板PNL的上板，但是上板的结构可以以各种方式改变。例如，如图11b或图11c的实施方式中所示，上板可以包括设置在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL之间的黑矩阵BM。在图12至图14的实施方式的描述中，相同的附图标记用于表示与上述实施方式(例如，图8a至图11的实施方式)的组件类似或相同的组件，并且将省略其详细描述。
参考图12至图14，可以根据实施方式省略图9至图11中示出的第三绝缘层INS3。例如，可以用第四绝缘层INS4直接覆盖第一接触电极CNE1，而不在第一接触电极CNE1上形成第三绝缘层INS3。在这种情况下，与图8a至图11的实施方式相比，可以省略形成第三绝缘层INS3的掩模工艺，从而可以进一步简化制造工艺。此外，由于不形成第三绝缘层INS3，所以可以提高每个像素PXL的光效率。例如，在第三绝缘层INS3不设置在从发光元件LD产生的光从每个像素PXL发射出去的路径上的情况下，被限制在由设置在像素PXL中的透明电极和/或绝缘层形成的光波导内并且因此被耗散而无法发射出像素PXL的光的量可以减少。因此，在具有包括显示面板PNL的正向方向(例如，基于垂直于显示面板PNL的法线方向，属于在从0°至±2°的视角范围内的方向)的预定角度的视角(例如，在从0°至±180°的范围内的视角)范围内从每个像素PXL发射的光的量增加，使得与包括第三绝缘层INS3的结构的光效率相比，可以增加每个像素PXL的光效率。
图15a至图15i是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图，并且例如示出制造包括图12的像素PXL的显示设备的方法的实施方式。
参考图12至图15a，在基础层BSL上在每个像素区域PXA中形成像素电路层PCL，并且可以在其中形成有像素电路层PCL的基础层BSL上在每个像素区域PXA中形成彼此间隔开的第一分隔壁PW1和第二分隔壁PW2。这里，在省略像素电路层PCL的情况下，第一分隔壁PW1和第二分隔壁PW2可以直接形成在基础层BSL(或其上形成缓冲层BFL的基础层BSL)的一个表面上。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2可以通过形成包括无机材料和/或有机材料的绝缘层的工艺和/或图案化工艺(例如，光刻工艺)来形成，并且可以通过各种类型的已知工艺来形成。在实施方式中，第一分隔壁PW1和第二分隔壁PW2可以使用相同材料同时形成在基础层BSL上的相同层(或相同平面)上，但是本公开不限于此。
此外，形成用于连接设置在像素电路层PCL中的预定电路元件(例如，每个像素PXL的第一晶体管T1)和显示元件层DPL的任何一个电极(例如，每个像素PXL的第一电极ELT1)的第一接触孔CH1和/或用于连接设置在像素电路层PCL中的预定线(例如，第二电力线PL2)和显示元件层DPL的另一电极(例如，每个像素PXL的第二电极ELT2)的第二接触孔CH2。在实施方式中，可以在形成第一分隔壁PW1和第二分隔壁PW2之前或之后形成第一接触孔CH1和第二接触孔CH2，或者可以在形成第一分隔壁PW1和第二分隔壁PW2的至少一个蚀刻工艺期间形成第一接触孔CH1和第二接触孔CH2。
参考图15b，在第一分隔壁PW1和第二分隔壁PW2上形成第一电极ELT1和第二电极ELT2。在实施方式中，第一电极ELT1和第二电极ELT2可以通过形成包括至少一种导电材料的导电层的工艺和/或图案化工艺来形成，并且可以通过各种类型的已知工艺形成。第一电极ELT1和第二电极ELT2中的每一个可以由单层或多层形成。例如，第一电极ELT1和第二电极ELT2中的每一个可以由具有单层结构的导电图案形成，或者由具有包括相应的反射电极和相应的导电封盖层的多层结构的导电图案形成。在实施方式中，可以使用相同材料在基础层BSL上的相同层(或相同平面)上同时形成第一电极ELT1和第二电极ELT2，但是本公开不限于此。
参考图15c，在包括第一电极ELT1和第二电极ELT2的基础层BSL上形成第一绝缘层INS1。在实施方式中，第一绝缘层INS1可以形成在基础层BSL的一个表面上，以至少覆盖第一电极ELT1和第二电极ELT2。
在实施方式中，第一绝缘层INS1可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺形成，并且可以通过各种类型的已知工艺形成。在实施方式中，像素PXL可以不包括第一绝缘层INS1。在这种情况下，可以省略形成第一绝缘层INS1的工艺。
参考图15d，可以在每个像素PXL的第一电极ELT1和第二电极ELT2之间提供和对准至少一个发光元件LD，例如，多个发光元件LD。例如，可以在其上形成有第一电极ELT1和第二电极ELT2、第一绝缘层INS1等的基础层BSL上向每个像素区域PXA(例如，每个像素PXL的发射区域EMA)提供多个发光元件LD，并且可以通过向第一电极ELT1和第二电极ELT2施加预定的对准电压在第一电极ELT1和第二电极ELT2之间对准发光元件LD。
在实施方式中，发光元件LD可以以这样的方式提供给每个像素区域PXA，即，通过喷墨印刷方案或狭缝涂覆方案等将其中分散有多个发光元件LD的溶液(也称为“发光元件墨水(LED墨水)”)施加到基础层BSL的每个发射区域EMA。然而，提供发光元件LD的方案不限于上述方案，并且发光元件LD可以以各种其它方式提供给每个像素区域PXA。
在实施方式中，通过向第一电极ELT1和第二电极ELT2中的每一个提供AC对准电压或具有参考电势的恒定电压，可以在第一电极ELT1和第二电极ELT2之间形成用于发光元件LD的自对准的电场。例如，通过向像素PXL中的每个的第二电极ELT2施加AC对准电压并且向像素PXL中的每个的第一电极ELT1提供具有参考电势(例如，接地电势)的恒定电压，可以在每个像素PXL的第一电极ELT1和第二电极ELT2之间对准发光元件LD。
在实施方式中，每个发光元件LD可以在水平方向上在相应像素PXL的第一电极ELT1和第二电极ELT2之间对准。例如，发光元件LD中的每个的第一端EP1可以设置成面对第一电极ELT1。发光元件LD中的每个的第二端EP2可以设置成面对第二电极ELT2。
参考图15e，在发光元件LD上形成第二绝缘层INS2。在实施方式中，第二绝缘层INS2可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺和图案化工艺形成，并且可以通过各种类型的已知工艺形成。例如，通过在其上对准有发光元件LD的基础层BSL上沉积用于形成第二绝缘层INS2的绝缘层并且然后图案化绝缘层，可以仅在发光元件LD的第一端EP1和第二端EP2之外的局部区域之上形成第二绝缘层INS2。这样，第二绝缘层INS2可以形成为使得发光元件LD可以可靠地固定在对准的位置处。在实施方式中，像素PXL可以不包括第二绝缘层INS2。在这种情况下，可以省略形成第二绝缘层INS2的工艺。
参考图15f，蚀刻第一绝缘层INS1，使得第一电极ELT1和第二电极ELT2中的每一个的一个区域暴露。由此，可以在第一电极ELT1上形成第一接触部CNP1，并且可以在第二电极ELT2上形成第二接触部CNP2。在实施方式中，第一接触部CNP1可以指通过部分去除第一绝缘层INS1而暴露第一电极ELT1的区域，并且指通过后续工艺形成的第一电极ELT1和第一接触电极CNE1彼此接触的区域。同样，第二接触部CNP2可以指通过部分去除第一绝缘层INS1而暴露第二电极ELT2的区域，并且指通过后续工艺形成的第二电极ELT2和第二接触电极CNE2彼此接触的区域。
参考图15g和图15h，在发光元件LD的第一端EP1和第一电极ELT1上形成第一接触电极CNE1，并且在发光元件LD的第二端EP2和第二电极ELT2上形成第二接触电极CNE2。例如，第一接触电极CNE1可以形成为覆盖第一电极ELT1的包括第一接触部CNP1的至少一个区域和发光元件LD的第一端EP1。第二接触电极CNE2可以形成为覆盖第二电极ELT2的包括第二接触部CNP2的至少一个区域和发光元件LD的第二端EP2。由于形成第一接触电极CNE1和第二接触电极CNE2，所以发光元件LD中的每个的第一端EP1可以连接到第一电极ELT1，并且发光元件LD中的每个的第二端EP2可以连接到第二电极ELT2。
在实施方式中，第一接触电极CNE1和第二接触电极CNE2可以通过不同的工艺顺序地形成。然而，本公开不限于此。例如，在实施方式中，可以同时形成第一接触电极CNE1和第二接触电极CNE2。
在实施方式中，第一接触电极CNE1和第二接触电极CNE2可以通过形成包括至少一种相同或不同的导电材料的导电层的工艺和/或图案化工艺形成，并且可以通过各种类型的已知工艺形成。在实施方式中，可以使用至少一种透明电极材料将第一接触电极CNE1和第二接触电极CNE2中的每一个形成为基本上透明的。因此，通过第一端EP1和第二端EP2从发光元件LD发射的光可以穿过第一接触电极CNE1和第二接触电极CNE2。
参考图15i，在基础层BSL的其上形成有第一接触电极CNE1和第二接触电极CNE2的一个表面上形成第四绝缘层INS4。因此，可以制造根据图12的实施方式的像素PXL以及包括像素PXL的显示设备(例如，显示面板PNL的包括像素PXL的下板)。在实施方式中，第四绝缘层INS4可以通过包括无机材料和/或有机材料的至少一个绝缘层的沉积工艺形成，并且可以通过各种类型的已知工艺形成。
在通过上述工艺在显示区域DA中形成像素PXL之后，可以在像素PXL上选择性地设置根据图13或图14的实施方式的显示面板PNL的上板。
图16是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图7的线II-II'的截面的实施方式。图17和图18是各自示出根据本公开的实施方式的显示设备的剖视图，并且例如示出包括根据图16的实施方式的像素PXL的显示面板PNL的一个区域的截面的不同实施方式。尽管图17和图18各自示出了根据图10和图11a的实施方式的显示面板PNL的上板，但是上板的结构可以以各种方式改变。例如，如图11b或图11c的实施方式中所示，上板可以包括设置在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL之间的黑矩阵BM。在图16至图18的实施方式的描述中，相同的附图标记将被用于表示与前述实施方式的组件类似或相同的组件，并且将省略其详细描述。
参考图16至图18，还可以根据实施方式省略图12至图14中示出的第四绝缘层INS4。例如，与根据图12至图14的实施方式的像素PXL和包括像素PXL的显示设备不同，根据图16至图18的实施方式的像素PXL以及包括像素PXL的显示设备可以不包括第四绝缘层INS4，并且与根据图8a至图11的实施方式的像素PXL和包括像素PXL的显示设备不同，根据图16至图18的实施方式的像素PXL以及包括像素PXL的显示设备可以不包括第三绝缘层INS3和第四绝缘层INS4中的全部。
在这种情况下，可以省略用于形成第四绝缘层INS4的附加掩模工艺，从而可以进一步简化制造工艺。此外，由于不形成第四绝缘层INS4，所以可以进一步提高每个像素PXL的光效率。例如，在第三绝缘层INS3和第四绝缘层INS4中的全部不设置在从发光元件LD产生的光从每个像素PXL发射出去的路径上的情况下，被限制在由设置在像素PXL中的透明电极和/或绝缘层形成的光波导内并且因此被耗散而无法发射出每个像素PXL的光的量可以进一步减少。因此，在具有包括显示面板PNL的正向方向的预定角度的视角(例如，在从0°至±180°的范围内的视角)范围内从每个像素PXL发射的光的量增加，使得与包括第三绝缘层INS3和/或第四绝缘层INS4的结构的光效率相比，可以进一步增加每个像素PXL的光效率。
在未设置第四绝缘层INS4的情况下，上衬底ENC等可以设置在像素PXL之上，从而可以封装显示区域DA。因此，即使在不包括第四绝缘层INS4的情况下，也可以保护像素PXL免受外部环境的影响。
在实施方式中，可以通过参考图15a至图15h描述的工艺制造图16的像素PXL和包括像素PXL的显示设备(例如，显示面板PNL的包括像素PXL的下板)。因此，将省略与此相关的详细描述。
图19是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图7的线II-II'的截面的实施方式。图20和图21是各自示出根据本公开的实施方式的显示设备的剖视图，并且例如示出包括根据图19的实施方式的像素PXL的显示面板PNL的一个区域的截面的不同实施方式。尽管图20和图21各自示出了根据图10和图11a的实施方式的显示面板PNL的上板，但是上板的结构可以以各种方式改变。例如，如图11b或图11c的实施方式中所示，上板可以包括设置在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL之间的黑矩阵BM。在图19至图21的实施方式的描述中，相同的附图标记将被用于表示与前述实施方式的组件类似或相同的组件，并且将省略其详细描述。
参考图19至图21，可以根据实施方式省略图9至图11中示出的第四绝缘层INS4。例如，可以通过在像素PXL之上设置上衬底ENC等来封装显示区域DA，而不在第一接触电极CNE1和第二接触电极CNE2上形成第四绝缘层INS4。因此，即使在不包括第四绝缘层INS4的情况下，也可以保护像素PXL免受外部环境的影响。
在这种情况下，与图8a至图11的实施方式相比，可以省略形成第四绝缘层INS4的掩模工艺，从而可以进一步简化制造工艺。此外，由于没有形成第四绝缘层INS4，所以可以提高每个像素PXL的光效率。例如，在第四绝缘层INS4不设置在从发光元件LD产生的光从每个像素PXL发射出去的路径上的情况下，被限制在由设置在每个像素PXL中的透明电极和/或绝缘层形成的光波导内并且因此被耗散而无法发射出像素PXL的光的量可以减少。因此，在具有包括显示面板PNL的正向方向的预定角度的视角(例如，在从0°至±180°的范围内的视角)范围内从每个像素PXL发射的光的量增加，使得与包括第四绝缘层INS4的结构的光效率相比，可以增加每个像素PXL的光效率。
图22a至图22g是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图，并且例如示出制造包括图19的像素PXL的显示设备的方法的实施方式。在图22a至图22g的实施方式的描述中，相同的附图标记用于表示与上述实施方式(例如，图15a至图15i的实施方式)的组件类似或相同的组件，并且将省略其详细描述。
参考图19至图22a，在其上选择性地形成像素电路层PCL的基础层BSL上在每个像素区域PXA中形成第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2以及第一绝缘层INS1。可以在第一电极ELT1和第二电极ELT2之间提供和对准至少一个发光元件LD，例如，多个发光元件LD。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2以及第一绝缘层INS1可以通过参考图15a至图15c描述的工艺来制造。发光元件LD可以通过参考图15d描述的工艺提供到每个发射区域EMA并且在每个发射区域EMA中对准。因此，将省略与此相关的详细描述。
参考图22b，在第二电极ELT2和发光元件LD的除第一端EP1以外的区域上在第一绝缘层INS1上形成第二绝缘层INS2。在实施方式中，第二绝缘层INS2可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺和图案化工艺形成，并且可以通过各种类型的已知工艺形成。第二绝缘层INS2可以被图案化，使得第一电极ELT1和发光元件LD的第一端EP1不被其覆盖。
参考图22c，蚀刻第一绝缘层INS1，使得第一电极ELT1的一区域暴露。由此，在第一电极ELT1上形成第一接触部CNP1。
参考图22d，在第一电极ELT1和发光元件LD的第一端EP1上形成第一接触电极CNE1。例如，第一接触电极CNE1可以形成为覆盖发光元件LD的第一端EP1和第一电极ELT1的包括第一接触部CNP1的至少一个区域。由于形成第一接触电极CNE1，所以发光元件LD中的每个的第一端EP1可以连接到第一电极ELT1。在实施方式中，第一接触电极CNE1可以通过形成包括至少一种导电材料的导电层的工艺和/或图案化工艺形成，并且可以通过各种类型的已知工艺形成。在实施方式中，可以使用至少一种透明电极材料将第一接触电极CNE1形成为基本上透明的。
参考图22e，可以在第一接触电极CNE1和发光元件LD上设置第三绝缘层INS3，以覆盖第一接触电极CNE1和发光元件LD的包括第一端EP1的一区域。此外，在第二电极ELT2和发光元件LD的第二端EP2上蚀刻并去除第二绝缘层INS2。因此，第二绝缘层INS2可以仅设置在发光元件LD的除第一端EP1和第二端EP2以外的局部区域上。
参考图22f，蚀刻第一绝缘层INS1，使得第二电极ELT2的一区域被暴露。由此，在第二电极ELT2上形成第二接触部CNP2。
参考图22g，在第二电极ELT2和发光元件LD的第二端EP2上形成第二接触电极CNE2。例如，第二接触电极CNE2可以形成为覆盖发光元件LD的第二端EP2和第二电极ELT2的包括第二接触部CNP2的至少一个区域。由于形成了第二接触电极CNE2，所以发光元件LD中的每个的第二端EP2可以连接到第二电极ELT2。在实施方式中，第二接触电极CNE2可以通过形成包括至少一种导电材料的导电层的工艺和/或图案化工艺形成，并且可以通过各种类型的已知工艺形成。在实施方式中，可以使用至少一种透明电极材料将第二接触电极CNE2形成为基本上透明的。
在通过前述工艺在显示区域DA中形成像素PXL之后，可以在像素PXL上设置根据图20或图21的实施方式的显示面板PNL的上板，由此可以封装像素PXL。
图23是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图7的线II-II'的截面的实施方式。图24和图25是各自示出根据本公开的实施方式的显示设备的剖视图，并且例如示出包括根据图23的实施方式的像素PXL的显示面板PNL的一个区域的截面的不同实施方式。尽管图24和图25各自示出了根据图10和图11a的实施方式的显示面板PNL的上板，但是上板的结构可以以各种方式改变。例如，如图11b或图11c的实施方式中所示，上板可以包括设置在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL之间的黑矩阵BM。在图23至图25的实施方式的描述中，相同的附图标记将被用于表示与前述实施方式的组件类似或相同的组件，并且将省略其详细描述。
参考图23至图25，如图9至图11的实施方式中所示，形成第三绝缘层INS3和第四绝缘层INS4中的全部，第三绝缘层INS3和第四绝缘层INS4的在发光元件LD周围的相应区域可以开口，从而可以提高每个像素PXL的光效率。例如，第一开口OPN1(也称为“第一透光孔”)可以通过在邻近发光元件LD的第一端EP1的区域中将第三绝缘层INS3和第四绝缘层INS4的相应区域开口来形成。第二开口OPN2(也称为“第二透光孔”)可以通过在邻近发光元件LD的第二端EP2的区域中将第四绝缘层INS4的一区域开口来形成。
在实施方式中，第一开口OPN1可以设置在与发光元件LD的第一端EP1和与其相邻的第一分隔壁PW1之间的空间对应的区域中。同样，第二开口OPN2可以设置在与发光元件LD的第二端EP2和与其相邻的第二分隔壁PW2之间的空间对应的区域中。在实施方式中，第一开口OPN1和第二开口OPN2可以设置成分别不与第一分隔壁PW1和第二分隔壁PW2重叠，但是本公开不限于此。例如，在实施方式中，第一开口OPN1和/或第二开口OPN2可以与第一分隔壁PW1和/或第二分隔壁PW2的相应区域(例如，与发光元件LD相邻的倾斜表面)至少部分地重叠。
在实施方式中，第一开口OPN1和第二开口OPN2可以分别与发光元件LD的第一端EP1和第二端EP2间隔开彼此基本上相同的水平距离d1和d2，并且可以具有彼此基本上相同的水平宽度w1和w2，但是本公开不限于此。在这种情况下，每个像素PXL的光输出特性可以进一步被均匀化。在本公开的实施方式的描述中，词语“基本上相同”可以指词语“完全相同”，并且考虑工艺条件等还综合地指词语“在预定的允许误差容限内相似”。
此外，第一开口OPN1和第二开口OPN2可以具有与第三绝缘层INS3和第四绝缘层INS4的厚度对应的厚度和/或深度。例如，第一开口OPN1可以具有与第三绝缘层INS3和第四绝缘层INS4的厚度之和对应的厚度(例如，与第三绝缘层INS3和第四绝缘层INS4的厚度之和相同的厚度)，或者可以具有与围绕第一开口OPN1的外围导电层和/或绝缘层的轮廓对应的深度。第二开口OPN2可以具有与第四绝缘层INS4的厚度对应的厚度(例如，与第四绝缘层INS4的厚度相同的厚度)，或者可以具有与围绕第二开口OPN2的导电层和/或绝缘层的轮廓对应的深度。
在实施方式中，通过能够执行竖直蚀刻操作的干法蚀刻方案来制造第一开口OPN1和第二开口OPN2，使得第一开口OPN1和第二开口OPN2可以在基本上垂直于其上设置有发光元件LD的平面(例如，平行于基础层BSL的平面)的方向上穿过第三绝缘层INS3和第四绝缘层INS4。例如，第一开口OPN1和第二开口OPN2中的每一个可以竖直地穿过第三绝缘层INS3和第四绝缘层INS4，使得第一开口OPN1和第二开口OPN2具有相对于其上设置有发光元件LD的平面的在从约80°至约100°的范围内的角度θ3和θ4(例如，在预定允许误差范围内的基本上90°的角度)。因此，可以减少在每个像素PXL中耗散的光的量，并且可以提高其光效率。
在实施方式中，第一开口OPN1和第二开口OPN2可以在相应区域中完全穿过第三绝缘层INS3和/或第四绝缘层INS4。例如，第一开口OPN1可以穿过第三绝缘层INS3和第四绝缘层INS4，使得第一接触电极CNE1的一区域被暴露。同样，第二开口OPN2可以穿过第四绝缘层INS4，使得第二接触电极CNE2的一区域被暴露。
然而，本公开不限于此。例如，在实施方式中，第一开口OPN1和第二开口OPN2中的每一个可以形成为其中第三绝缘层INS3和/或第四绝缘层INS4在厚度方向上被部分蚀刻的形状，换句话说，形成为形成在第三绝缘层INS3和/或第四绝缘层INS4中的凹槽的形式。替代地，在实施方式中，可通过部分蚀刻设置在第三绝缘层INS3和/或第四绝缘层INS4下方或之下的第一接触电极CNE1和/或第二接触电极CNE2来增加第一开口OPN1和第二开口OPN2的深度。作为另一种选择，在实施方式中，第一开口OPN1可以仅形成在第四绝缘层INS4中，而不形成在第三绝缘层INS3中。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每一个的水平宽度(例如，相对于图7的第一方向DR1的宽度)可以在3μm至12μm的范围内，其高度可以在0.5μm至3.5μm的范围内，并且其倾斜角θ1、θ2可以在15°至80°的范围内。第一电极ELT1和第二电极ELT2中的每一个的厚度、第一绝缘层INS1的厚度、第二绝缘层INS2的厚度、第一接触电极CNE1的厚度、第三绝缘层INS3的厚度、第二接触电极CNE2的厚度和第四绝缘层INS4的厚度可以分别在0.01μm至2μm的范围内、在0.01μm至2μm的范围内、在0.05μm至1μm的范围内、在0.005μm至2μm的范围内、在0.05μm至3μm的范围内、在0.005μm至2μm的范围内和在0.05μm至3μm的范围内。在这种情况下，第一开口OPN1和第二开口OPN2中的每一个的水平宽度w1、w2可以在0.005μm至3μm的范围内，并且其厚度可以在0.005μm至6μm的范围内。
这里，第一开口OPN1和第二开口OPN2中的每一个的尺寸(例如，水平宽度w1、w2、厚度和/或深度)和位置(例如，距发光元件LD的水平距离d1、d2)等可以根据实施方式以各种方式改变。例如，第一开口OPN1和第二开口OPN2中的每一个的尺寸和/或位置可以根据像素PXL的光输出特性通过实验来确定。
在实施方式中，第一开口OPN1和第二开口OPN2可以具有不同的水平宽度w1和w2，或者可以与发光元件LD的第一端EP1和第二端EP2间隔开不同的水平距离d1和d2。此外，取决于在待设置第一开口OPN1和第二开口OPN2的位置处可以确保的空间(例如，发光元件LD和与其相邻的第一分隔壁PW1和第二分隔壁PW2的倾斜表面之间的空间)的尺寸以及包括第三绝缘层INS3和第四绝缘层INS4和/或第一接触电极CNE1和第二接触电极CNE2等的外围绝缘层和/或导电层的厚度或轮廓等，第一开口OPN1和第二开口OPN2中的每一个的尺寸可以以各种方式改变。
根据上述实施方式，由于在由设置在每个像素PXL中的透明电极(例如，第一接触电极CNE1和/或第二接触电极CNE2)和/或绝缘层(例如，第三绝缘层INS3和/或第四绝缘层INS4)形成的光波导的中间部分中部分去除第三绝缘层INS3和第四绝缘层INS4，所以可以赋予第一开口OPN1和第二开口OPN2与其周边区域之间的折射率差。因此，在根据图9至图11的实施方式的像素PXL中，被限制在光波导内并被耗散的至少一些光可以被引导行进通过由根据图23至图25的实施方式的第一开口OPN1和第二开口OPN2改变的光路。因此，可以增加从像素PXL发射出的光的量，从而可以提高每个像素PXL的光效率。
图26a至图26c是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图，并且例如示出制造包括图23的像素PXL的显示设备的方法的实施方式。在图26a至图26c的实施方式的描述中，相同的附图标记将被用于表示与前述实施方式的组件类似或相同的组件，并且将省略其详细描述。
参考图23至图26a，在其上选择性地形成有像素电路层PCL的基础层BSL上在每个像素区域PXA中依次形成和/或设置第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一接触电极CNE1、第三绝缘层INS3和第二接触电极CNE2。在实施方式中，可以通过参考图22a至图22g所描述的工艺顺序地形成和/或设置第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一接触电极CNE1、第三绝缘层INS3和第二接触电极CNE2。
参考图26b，在基础层BSL的其上形成有第一接触电极CNE1和第二接触电极CNE2的一个表面上形成第四绝缘层INS4。例如，用于覆盖显示区域DA的整个表面(包括每个像素区域PXA)的第四绝缘层INS4可以形成在基础层BSL的其上形成有每个像素PXL的第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一接触电极CNE1、第三绝缘层INS3和第二接触电极CNE2的一个表面上。
参考图26c，可以通过在与发光元件LD的第一端EP1和第二端EP2相邻的区域中蚀刻第三绝缘层INS3和第四绝缘层INS4来形成第一开口OPN1和第二开口OPN2。例如，穿过第三绝缘层INS3和第四绝缘层INS4的第一开口OPN1可以通过在与发光元件LD的第一端EP1和与其相邻的第一分隔壁PW1之间的空间对应的区域中蚀刻第三绝缘层INS3和第四绝缘层INS4来形成。穿过第四绝缘层INS4的第二开口OPN2可以通过在与发光元件LD的第二端EP2和与其相邻的第二分隔壁PW2之间的空间对应的区域中蚀刻第四绝缘层INS4来形成。
在实施方式中，可以通过竖直干法蚀刻第三绝缘层INS3和第四绝缘层INS4来形成第一开口OPN1和第二开口OPN2。因此，第一开口OPN1和第二开口OPN2可以形成为使得第一开口OPN1和第二开口OPN2相对于其上设置有发光元件LD的平面以在约80°至约100°的范围内的角度θ3和θ4(例如，约90°的角度)竖直地穿过第三绝缘层INS3和第四绝缘层INS4。
通过上述工艺，可以制造根据图23的实施方式的像素PXL以及包括像素PXL的显示设备(例如，显示面板PNL的包括像素PXL的下板)。此外，在实施方式中，在显示区域DA中形成像素PXL之后，可以在像素PXL上选择性地设置根据图24或图25的实施方式的显示面板PNL的上板。
图27是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图7的线II-II'的截面的实施方式。图28和图29是各自示出根据本公开的实施方式的显示设备的剖视图，并且例如示出包括根据图27的实施方式的像素PXL的显示面板PNL的一个区域的截面的不同实施方式。尽管图28和图29各自示出了根据图10和图11a的实施方式的显示面板PNL的上板，但是上板的结构可以以各种方式改变。例如，如图11b或图11c的实施方式中所示，上板可以包括设置在第一颜色转换层CCL1、第二颜色转换层CCL2和光散射层LSL之间的黑矩阵BM。在图27至图29的实施方式的描述中，相同的附图标记将被用于表示与前述实施方式的组件类似或相同的组件，并且将省略其详细描述。
参考图27至图29，如图23至图25的实施方式中所示，形成第三绝缘层INS3和第四绝缘层INS4中的全部，第三绝缘层INS3和第四绝缘层INS4的在发光元件LD周围的相应区域可以开口，从而可以提高每个像素PXL的光效率。这里，在图27至图29的实施方式中，第一开口OPN1'和第二开口OPN2'可以形成在与根据图23至图25的实施方式的第一开口OPN1和第二开口OPN2的位置不同的位置处。
例如，第一开口OPN1'可以设置在与发光元件LD的第一端EP1相邻的第一分隔壁PW1上，并且第二开口OPN2'可以设置在与发光元件LD的第二端EP2相邻的第二分隔壁PW2上。例如，第一开口OPN1'可以具有小于第一分隔壁PW1的宽度的水平宽度w1'，并且设置成与第一分隔壁PW1重叠。第二开口OPN2'可以具有小于第二分隔壁PW2的宽度的水平宽度w2'，并且设置成与第二分隔壁PW2重叠。
在实施方式中，第一开口OPN1'和第二开口OPN2'可以分别与发光元件LD的第一端EP1和第二端EP2间隔开彼此基本上相同的水平距离d1'和d2'，并且可以具有彼此基本上相同的水平宽度w1'和w2'。因此，每个像素PXL的光输出特性可以进一步均匀化。然而，本公开不限于此。例如，在实施方式中，第一开口OPN1'和第二开口OPN2'可以具有不同的水平宽度w1'和w2'，或者可以与发光元件LD间隔开不同的水平距离d1'和d2'。
此外，第一开口OPN1'和第二开口OPN2'可以具有与第三绝缘层INS3和第四绝缘层INS4的厚度对应的厚度和/或深度。例如，第一开口OPN1'可以具有与第三绝缘层INS3和第四绝缘层INS4的厚度之和对应的厚度和/或深度(例如，与第三绝缘层INS3和第四绝缘层INS4的厚度之和相同的厚度)。第二开口OPN2可以具有与第四绝缘层INS4的厚度之和对应的厚度和/或深度(例如，与第四绝缘层INS4的厚度相同的厚度)。
在实施方式中，通过能够执行竖直蚀刻操作的干法蚀刻方案来制造第一开口OPN1'和第二开口OPN2'，使得第一开口OPN1'和第二开口OPN2'可以在基本上垂直于其上设置有发光元件LD的平面(例如，平行于基础层BSL的平面)的方向上穿过第三绝缘层INS3和第四绝缘层INS4。例如，第一开口OPN1'和第二开口OPN2'中的每一个可以竖直地穿过第三绝缘层INS3和第四绝缘层INS4，使得第一开口OPN1'和第二开口OPN2'具有相对于其上设置有发光元件LD的平面的在约80°至约100°的范围内的角度θ3'和θ4'(例如，在预定的允许误差容限内的基本上90°的角度)。因此，从每个像素PXL发射的光可以被引导以在显示面板PNL的正向方向上更可靠地行进。
在实施方式中，第一开口OPN1'和第二开口OPN2'可以完全穿过第三绝缘层INS3和/或第四绝缘层INS4。例如，第一开口OPN1'可以穿过第三绝缘层INS3和第四绝缘层INS4，使得第一接触电极CNE1的在第一分隔壁PW1之上的一区域被暴露。同样，第二开口OPN2'可以穿过第四绝缘层INS4，使得第二接触电极CNE2的在第二分隔壁PW2之上的一区域被暴露。
然而，本公开不限于此。例如，在实施方式中，第一开口OPN1'和第二开口OPN2'中的每一个可以形成为其中第三绝缘层INS3和/或第四绝缘层INS4在厚度方向上被部分蚀刻的形状，换句话说，形成为形成在第三绝缘层INS3和/或第四绝缘层INS4中的凹槽的形式。替代地，在实施方式中，可通过部分蚀刻设置在第三绝缘层INS3和/或第四绝缘层INS4下方或之下的第一接触电极CNE1和/或第二接触电极CNE2来增加第一开口OPN1'和第二开口OPN2'的深度。作为另一种选择，在实施方式中，第一开口OPN1'可以仅形成在第四绝缘层INS4中，而不形成在第三绝缘层INS3中。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每一个的水平宽度(例如，相对于图7的第一方向DR1的宽度)可以在3μm至12μm的范围内，其高度可以在0.5μm至3.5μm的范围内，并且其倾斜角θ1、θ2可以在15°至80°的范围内。第一电极ELT1和第二电极ELT2中的每一个的厚度、第一绝缘层INS1的厚度、第二绝缘层INS2的厚度、第一接触电极CNE1的厚度、第三绝缘层INS3的厚度、第二接触电极CNE2的厚度和第四绝缘层INS4的厚度可以分别在0.01μm至2μm的范围内、在0.01μm至2μm的范围内、在0.05μm至1μm的范围内、在0.005μm至2μm的范围内、在0.05μm至1μm的范围内、在0.005μm至2μm的范围内和在0.05μm至1μm的范围内。在这种情况下，第一开口OPN1'和第二开口OPN2'中的每一个的水平宽度w1'、w2'可以在2μm至8μm的范围内，并且其厚度可以在0.005μm至6μm的范围内。
这里，第一开口OPN1'和第二开口OPN2'中的每一个的尺寸(例如，水平宽度w1'、w2'、厚度和/或深度)和位置(例如，距发光元件LD的水平距离d1'、d2')等可以根据实施方式以各种方式改变。例如，第一开口OPN1'和第二开口OPN2'中的每一个的尺寸和/或位置可以根据像素PXL的光输出特性通过实验来确定。
在实施方式中，第一开口OPN1'和第二开口OPN2'可以具有不同的水平宽度w1'和w2'，或者可以与发光元件LD的第一端EP1和第二端EP2间隔开不同的水平距离d1'和d2'。此外，取决于在待设置第一开口OPN1'和第二开口OPN2'的位置处可以确保的空间(例如，形成在第一分隔壁PW1和第二分隔壁PW2之上的空间)的尺寸以及包括第三绝缘层INS3和第四绝缘层INS4和/或第一接触电极CNE1和第二接触电极CNE2等的外围绝缘层和/或导电层的厚度或轮廓等，第一开口OPN1'和第二开口OPN2'中的每一个的尺寸可以以各种方式改变。
根据上述实施方式，由于在由设置在每个像素PXL中的透明电极(例如，第一接触电极CNE1和/或第二接触电极CNE2)和/或绝缘层(例如，第三绝缘层INS3和/或第四绝缘层INS4)形成的光波导的中间部分中部分去除第三绝缘层INS3和第四绝缘层INS4，所以可以赋予第一开口OPN1'和第二开口OPN2'与其周边区域之间的折射率差。因此，在根据图9至图11的实施方式的像素PXL中，被限制在光波导内并被耗散的至少一些光可以行进通过由根据图27至图29的实施方式的第一开口OPN1'和第二开口OPN2'改变的光路。因此，可以增加从像素PXL发射出的光的量，从而可以提高每个像素PXL的光效率。
图30a和图30b是依次示出根据本公开的实施方式的制造显示设备的方法的剖视图，并且例如示出制造包括图27的像素PXL的显示设备的方法的实施方式。在图30a至图30b的实施方式的描述中，相同的附图标记将被用于表示与前述实施方式的组件类似或相同的组件，并且将省略其详细描述。
参考图27至图30a，在其上选择性地形成有像素电路层PCL的基础层BSL上在每个像素区域PXA中依次形成和/或设置第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一接触电极CNE1、第三绝缘层INS3、第二接触电极CNE2和第四绝缘层INS4。在实施方式中，可以通过参考图26a至图26b所描述的工艺顺序地形成和/或设置第一分隔壁PW1和第二分隔壁PW2、第一电极ELT1和第二电极ELT2、第一绝缘层INS1、发光元件LD、第二绝缘层INS2、第一接触电极CNE1、第三绝缘层INS3、第二接触电极CNE2和第四绝缘层INS4。
参考图30b，可以在与发光元件LD的第一端EP1相邻的第一分隔壁PW1之上以及与发光元件LD的第二端EP2相邻的第二分隔壁PW2之上形成穿过第三绝缘层INS3和第四绝缘层INS4的第一开口OPN1'和第二开口OPN2'。例如，第一开口OPN1'可以通过在与发光元件LD的第一端EP1相邻的第一分隔壁PW1之上蚀刻第三绝缘层INS3和第四绝缘层INS4来形成。第二开口OPN2'可以通过在与发光元件LD的第二端EP2相邻的第二分隔壁PW2之上蚀刻第四绝缘层INS4来形成。
在实施方式中，第一开口OPN1'和第二开口OPN2'可以通过竖直干法蚀刻第三绝缘层INS3和第四绝缘层INS4形成。因此，第一开口OPN1'和第二开口OPN2'可以形成为使得第一开口OPN1'和第二开口OPN2'相对于其上设置有发光元件LD的平面以在约80°至约100°的范围内的角度θ3'和θ4'(例如，约90°的角度)竖直地穿过第三绝缘层INS3和第四绝缘层INS4。
通过上述工艺，可以制造根据图27的实施方式的像素PXL以及包括像素PXL的显示设备(例如，显示面板PNL的包括像素PXL的下板)。此外，在实施方式中，在显示区域DA中形成像素PXL之后，可以在像素PXL上选择性地设置根据图28或图29的实施方式的显示面板PNL的上板。
图31至图34各自是示出根据本公开的实施方式的像素PXL的剖视图，并且例如示出对应于图7的线II-II'的截面的不同实施方式。在图31至图34的实施方式的描述中，相同的附图标记将被用于表示与前述实施方式的组件类似或相同的组件，并且将省略其详细描述。
参考图31，与图23的像素PXL相比，每个像素PXL可以不包括第三绝缘层INS3。例如，像素PXL可以仅包括设置在图23的像素PXL中的第三绝缘层INS3和第四绝缘层INS4中的第四绝缘层INS4。此外，第四绝缘层INS4可以包括第一开口OPN1和第二开口OPN2，第一开口OPN1设置在与发光元件LD的第一端EP1和与其相邻的第一分隔壁PW1之间的空间对应的区域中，第二开口OPN2设置在与发光元件LD的第二端EP2和与其相邻的第二分隔壁PW2之间的空间的对应区域中。
参考图32，与图31的像素PXL类似，每个像素PXL可以不包括第三绝缘层INS3，并且可以包括形成在与图31的像素PXL的第一开口OPN1和第二开口OPN2的位置不同的位置处的第一开口OPN1'和第二开口OPN2'。例如，像素PXL可以仅包括设置在图27的像素PXL中的第三绝缘层INS3和第四绝缘层INS4中的第四绝缘层INS4。此外，第四绝缘层INS4可以包括设置在第一分隔壁PW1之上的第一开口OPN1'和设置在第二分隔壁PW2之上的第二开口OPN2'。
参考图33，与图23的像素PXL相比，每个像素PXL可以不包括第四绝缘层INS4。例如，像素PXL可以仅包括设置在图23的像素PXL中的第三绝缘层INS3和第四绝缘层INS4中的第三绝缘层INS3。在实施方式中，第三绝缘层INS3可以包括设置在与发光元件LD的第一端EP1和与其相邻的第一分隔壁PW1之间的空间对应的区域中的第一开口OPN1。
参考图34，与图33的像素PXL类似，每个像素PXL可以不包括第四绝缘层INS4，并且可以包括形成在与图33的像素PXL的第一开口OPN1的位置不同的位置处的第一开口OPN1'。例如，像素PXL可以仅包括设置在图27的像素PXL中的第三绝缘层INS3和第四绝缘层INS4中的第三绝缘层INS3。第三绝缘层INS3可以包括设置在第一分隔壁PW1之上的第一开口OPN1'。
如上述实施方式中所示，根据本公开的实施方式的像素PXL和包括像素PXL的显示设备可以具有各种结构。例如，设置在显示区域DA中的至少一个像素PXL可以具有应用图7至图34的实施方式中的仅任一个实施方式的结构或者应用前述实施方式中的至少两个实施方式的组合的结构。
在实施方式中，如图7至图11的实施方式中所示，每个像素PXL和包括像素PXL的显示设备可以包括覆盖发光元件LD的第一端EP1和第一接触电极CNE1的第三绝缘层INS3以及覆盖发光元件LD和第一接触电极CNE1和第二接触电极CNE2之上的空间以及每个像素区域PXA和/或包括像素区域PXA的显示区域DA的第四绝缘层INS4。
在实施方式中，如图7以及图12至图22g的实施方式中所示，每个像素PXL以及包括像素PXL的显示设备可以不包括第三绝缘层INS3和第四绝缘层INS4中的至少一个绝缘层，使得与图8a至图11的实施方式的光输出特性相比，可以增强光输出特性。
在实施方式中，如图7以及图23至图30b的实施方式中所示，每个像素PXL以及包括像素PXL的显示设备可以包括第三绝缘层INS3和第四绝缘层INS4中的全部，并且包括在发光元件LD的相对侧上形成在第三绝缘层INS3和第四绝缘层INS4中的第一开口OPN1、OPN1'和第二开口OPN2、OPN2'，使得与图8a至图11的实施方式的光输出特性相比，可以增强(或改善)光输出特性。例如，每个像素PXL和包括像素PXL的显示设备可以包括设置在与发光元件LD的第一端EP1和与其相邻的第一分隔壁PW1之间的空间对应的区域中或设置在第一分隔壁PW1之上的每个第一开口OPN1、OPN1'以及设置在与发光元件LD的第二端EP2和与其相邻的第二分隔壁PW2之间的空间对应的区域中或设置在第二分隔壁PW2之上的每个第二开口OPN2、OPN2'。
在实施方式中，如图31至图34的实施方式中所示，每个像素PXL和包括像素PXL的显示设备可以具有图7以及图12至图22g的实施方式中的至少一个实施方式和图7以及图23至图30b的实施方式中的至少一个实施方式的组合结构，使得与图8a至图11的实施方式的光输出特性相比，可以增强(或改善)光输出特性。例如，每个像素PXL和包括像素PXL的显示设备可以仅包括第三绝缘层INS3和第四绝缘层INS4中的第四绝缘层INS4。第四绝缘层INS4可以包括设置在发光元件LD的相对侧上的第一开口OPN1、OPN1'和第二开口OPN2、OPN2'。此外，每个像素PXL和包括像素PXL的显示设备可以仅包括第三绝缘层INS3和第四绝缘层INS4中的第三绝缘层INS3。第三绝缘层INS3可以包括设置在发光元件LD的一侧上(例如，第一端EP周围)的每个第一开口OPN1、OPN1'。
如上所述，在根据本公开的各种实施方式的每个像素PXL、包括像素PXL的显示设备以及制造该显示设备的方法中，可以增强(或改善)包括每个发光元件LD的像素PXL的光效率。
虽然通过详细的实施方式描述了本公开的范围，但是应当注意，上述实施方式仅仅是说明性的，而不应当被认为是限制性的。本领域技术人员应当理解，在不脱离如由所附权利要求限定的本公开的范围的情况下，可以在本文中进行各种改变、替代和替换。
本公开的范围不受本说明书的详细描述的限制，并且应当由所附权利要求来限定。此外，从权利要求的含义和范围以及其等同得到的本公开的所有改变或修改应当被解释为包括在本公开的范围内。

Claims (20)

1.显示设备，包括设置在显示区域中的像素，
其中，所述像素包括：
第一分隔壁和第二分隔壁，设置在基础层上并且彼此间隔开；
第一电极和第二电极，分别设置在所述第一分隔壁和所述第二分隔壁上，并且彼此间隔开；
发光元件，设置在所述第一电极和所述第二电极之间，并且包括连接到所述第一电极的第一端和连接到所述第二电极的第二端；以及
至少一个绝缘层，设置在所述发光元件以及所述第一电极和所述第二电极中的至少一个电极之上，并且包括与所述发光元件的所述第一端相邻的第一开口和与所述发光元件的所述第二端相邻的第二开口中的至少一个开口。
2.根据权利要求1所述的显示设备，
其中，所述第一开口设置在与所述发光元件的所述第一端和所述第一分隔壁之间的空间对应的区域中，以及
其中，所述第二开口设置在与所述发光元件的所述第二端和所述第二分隔壁之间的空间对应的区域中。
3.根据权利要求1所述的显示设备，
其中，所述第一开口设置在所述第一分隔壁之上，以及
其中，所述第二开口设置在所述第二分隔壁之上。
4.根据权利要求3所述的显示设备，
其中，所述第一开口具有与所述第一分隔壁的宽度相同或比所述第一分隔壁的宽度小的宽度，并且设置成与所述第一分隔壁重叠，以及
其中，所述第二开口具有与所述第二分隔壁的宽度相同或比所述第二分隔壁的宽度小的宽度，并且设置成与所述第二分隔壁重叠。
5.根据权利要求1所述的显示设备，其中，所述第一开口和所述第二开口与所述发光元件间隔开相同的水平距离。
6.根据权利要求1所述的显示设备，其中，所述第一开口和所述第二开口中的每一个相对于其上设置有所述发光元件的平面以在80°至100°的范围内的角度竖直地穿过所述至少一个绝缘层。
7.根据权利要求1所述的显示设备，
其中，所述第一分隔壁包括面向所述发光元件的所述第一端的倾斜表面或曲化表面，以及
其中，所述第二分隔壁包括面向所述发光元件的所述第二端的倾斜表面或曲化表面。
8.根据权利要求7所述的显示设备，其中，所述第一电极和所述第二电极中的每一个包括与所述第一分隔壁和所述第二分隔壁中的相应一个的形状对应的倾斜表面或曲化表面，并且包括反射电极层。
9.根据权利要求1所述的显示设备，还包括以下项中的至少一个：
第一绝缘层，设置在所述第一电极和所述第二电极上并且暴露所述第一电极的一区域和所述第二电极的一区域；以及
第二绝缘层，设置在所述发光元件上并且暴露所述发光元件的所述第一端和所述第二端。
10.根据权利要求1所述的显示设备，其中，所述像素包括：
第三电极，设置在所述发光元件的所述第一端和所述第一电极上，并且配置为将所述发光元件的所述第一端电连接到所述第一电极；以及
第四电极，设置在所述发光元件的所述第二端和所述第二电极上，并且配置为将所述发光元件的所述第二端电连接到所述第二电极。
11.根据权利要求10所述的显示设备，
其中，所述至少一个绝缘层直接设置在所述第三电极和所述第四电极中的至少一个电极上，以及
其中，所述第一开口和所述第二开口分别暴露所述第三电极的一区域和所述第四电极的一区域。
12.根据权利要求10所述的显示设备，其中，所述至少一个绝缘层包括以下项中的至少一个：
第三绝缘层，设置在所述第三电极和包括所述发光元件的所述第一端的区域上，并且配置为覆盖所述第三电极的在所述发光元件上的一端；以及
第四绝缘层，设置在所述显示区域的整个表面上，所述显示区域包括遍及所述发光元件、所述第三电极和所述第四电极的空间。
13.根据权利要求12所述的显示设备，
其中，所述第一开口穿过所述第三绝缘层和所述第四绝缘层，以及
其中，所述第二开口穿过所述第四绝缘层。
14.根据权利要求1所述的显示设备，还包括设置在所述像素之上的上衬底，并且包括与所述像素重叠的光转换层。
15.根据权利要求14所述的显示设备，其中，所述光转换层包括以下项中的至少一个：
滤色器层，在所述上衬底上设置成面对所述像素；以及
颜色转换层，设置在所述滤色器层和所述像素之间，并且包括颜色转换颗粒。
16.制造显示设备的方法，包括：
在基础层上形成彼此间隔开的第一分隔壁和第二分隔壁；
分别在所述第一分隔壁和所述第二分隔壁上形成第一电极和第二电极；
在所述第一电极和所述第二电极之间提供并对准发光元件；
形成第三电极和第四电极，所述第三电极和所述第四电极配置为将所述发光元件的第一端和第二端分别连接到所述第一电极和所述第二电极；
在所述发光元件以及所述第三电极和所述第四电极中的至少一个电极上形成至少一个绝缘层；以及
在与所述发光元件的所述第一端和所述第二端中的至少一端相邻的区域中在所述绝缘层中形成至少一个开口。
17.根据权利要求16所述的方法，其中，形成所述至少一个开口包括在竖直方向上干法蚀刻所述至少一个绝缘层。
18.根据权利要求16所述的方法，包括：连续地形成所述第三电极和所述第四电极，
其中，形成所述至少一个绝缘层包括以下项中的至少一个：
在形成所述第三电极之后，形成配置为覆盖所述第三电极和包括所述发光元件的所述第一端的区域的绝缘层；以及
在形成所述第四电极之后，形成配置为覆盖显示区域的整个表面的绝缘层，所述显示区域包括遍及所述发光元件、所述第三电极和所述第四电极的空间。
19.根据权利要求16所述的方法，其中，形成所述至少一个开口包括：
通过在与所述第一分隔壁和所述发光元件的所述第一端之间的空间对应的区域中蚀刻所述至少一个绝缘层来形成第一开口，以及
通过在与所述第二分隔壁和所述发光元件的所述第二端之间的空间对应的区域中蚀刻所述至少一个绝缘层来形成第二开口。
20.根据权利要求16所述的方法，其中，形成所述至少一个开口包括：
通过在所述第一分隔壁之上的区域中蚀刻所述至少一个绝缘层来形成第一开口，以及
通过在所述第二分隔壁之上的区域中蚀刻所述至少一个绝缘层来形成第二开口。
CN202080034815.5A 2019-05-10 2020-03-04 显示设备及其制造方法 Pending CN113841246A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0055055 2019-05-10
KR1020190055055A KR20200130606A (ko) 2019-05-10 2019-05-10 표시 장치 및 그의 제조 방법
PCT/KR2020/003078 WO2020230989A1 (ko) 2019-05-10 2020-03-04 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN113841246A true CN113841246A (zh) 2021-12-24

Family

ID=73289623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080034815.5A Pending CN113841246A (zh) 2019-05-10 2020-03-04 显示设备及其制造方法

Country Status (5)

Country Link
US (1) US20220262984A1 (zh)
EP (1) EP3968384A4 (zh)
KR (1) KR20200130606A (zh)
CN (1) CN113841246A (zh)
WO (1) WO2020230989A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020138702A1 (ko) 2018-12-24 2020-07-02 삼성디스플레이 주식회사 잉크젯 프린팅 장치, 잉크 분사 방법 및 표시 장치의 제조 방법
KR20200105598A (ko) * 2019-02-28 2020-09-08 삼성디스플레이 주식회사 표시 장치
KR20210132782A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220051900A (ko) * 2020-10-19 2022-04-27 삼성디스플레이 주식회사 표시 장치
KR20220077167A (ko) * 2020-11-30 2022-06-09 삼성디스플레이 주식회사 표시 장치
KR20220103233A (ko) * 2021-01-14 2022-07-22 삼성디스플레이 주식회사 표시 장치
KR20220125862A (ko) * 2021-03-04 2022-09-15 삼성디스플레이 주식회사 표시 장치
KR20220134843A (ko) * 2021-03-26 2022-10-06 삼성디스플레이 주식회사 표시 장치
CN113284999B (zh) * 2021-03-29 2022-06-14 华灿光电(苏州）有限公司 发光二极管芯片及其制备方法
EP4207298A4 (en) * 2021-05-26 2023-12-20 BOE Technology Group Co., Ltd. DISPLAY PANEL AND PREPARATION METHOD THEREFOR, AND DISPLAY APPARATUS
US20220399398A1 (en) * 2021-06-09 2022-12-15 Samsung Display Co., Ltd. Display device and method of fabricating the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112644A (ja) * 2006-10-31 2008-05-15 Hitachi Displays Ltd 自発光平面表示装置
US9181630B2 (en) * 2010-07-14 2015-11-10 Sharp Kabushiki Kaisha Method for disposing fine objects, apparatus for arranging fine objects, illuminating apparatus and display apparatus
KR102651097B1 (ko) * 2016-10-28 2024-03-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR101874993B1 (ko) * 2016-12-28 2018-07-05 피에스아이 주식회사 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법
KR102415812B1 (ko) * 2017-09-22 2022-07-01 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법
KR102503172B1 (ko) * 2018-02-13 2023-02-27 삼성디스플레이 주식회사 표시 장치
KR102591056B1 (ko) * 2018-07-20 2023-10-20 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
CN110970466B (zh) * 2018-09-28 2023-12-26 乐金显示有限公司 包括光接收装置的显示设备
EP3874546B1 (en) * 2018-11-01 2023-08-02 Boe Technology Group Co., Ltd. Light emitting diode and fabrication method thereof, array substrate and display panel

Also Published As

Publication number Publication date
KR20200130606A (ko) 2020-11-19
EP3968384A1 (en) 2022-03-16
US20220262984A1 (en) 2022-08-18
WO2020230989A1 (ko) 2020-11-19
EP3968384A4 (en) 2023-01-25

Similar Documents

Publication Publication Date Title
KR102652645B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
EP3968384A1 (en) Display device and manufacturing method thereof
US11791323B2 (en) Light emitting display device and method of fabricating the same
EP3553821B1 (en) Display device
KR102520554B1 (ko) 발광 장치 및 이를 구비한 표시 장치
US11610938B2 (en) Display panel and display device including the same
EP3882974A1 (en) Pixel, display device comprising same, and manufacturing method thereof
CN112117294A (zh) 显示装置
KR20210113478A (ko) 표시 장치, 이의 제조 방법, 및 이를 포함하는 타일드 표시 장치
CN113707690A (zh) 显示设备及制造其的方法
US20230197909A1 (en) Display device
US11610869B2 (en) Display device and tiled display device having the same
CN114122043A (zh) 显示设备
KR102666845B1 (ko) 화소, 이를 구비하는 표시 장치, 및 그의 제조 방법
KR20210157949A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination