KR20220077167A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220077167A
KR20220077167A KR1020200163674A KR20200163674A KR20220077167A KR 20220077167 A KR20220077167 A KR 20220077167A KR 1020200163674 A KR1020200163674 A KR 1020200163674A KR 20200163674 A KR20200163674 A KR 20200163674A KR 20220077167 A KR20220077167 A KR 20220077167A
Authority
KR
South Korea
Prior art keywords
sub
light emitting
electrode
light
emitting device
Prior art date
Application number
KR1020200163674A
Other languages
English (en)
Inventor
이승근
이병주
박후근
유철종
이동언
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200163674A priority Critical patent/KR20220077167A/ko
Priority to US17/520,227 priority patent/US20220173158A1/en
Priority to CN202180080558.3A priority patent/CN116529884A/zh
Priority to PCT/KR2021/017829 priority patent/WO2022114912A1/ko
Priority to EP21898737.8A priority patent/EP4254496A1/en
Publication of KR20220077167A publication Critical patent/KR20220077167A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 표시 장치는 제1 서브 화소 및 제2 서브 화소를 포함하는 표시 장치로서, 상기 제1 서브 화소는 중심 파장 대역이 제1 파장 대역인 제1 광을 발광하는 복수의 제1 발광 소자를 포함하는 제1 광원 유닛을 포함하고, 상기 제2 서브 화소는 중심 파장 대역이 제2 파장 대역인 제2 광을 발광하는 복수의 제2 발광 소자를 포함하는 제2 광원 유닛을 포함하며, 상기 제1 광원 유닛은 서로 직렬로 연결되며 각각 상기 복수의 제1 발광 소자를 포함하는 제1 내지 제n 발광 그룹(단, n은 자연수)을 포함하고, 상기 제2 광원 유닛은 서로 직렬로 연결되며 각각 상기 복수의 제2 발광 소자를 포함하는 제1 내지 제m 발광 그룹(단, m은 자연수)을 포함하되, 상기 제2 파장 대역은 상기 제1 파장 대역과 상이하고, 상기 n은 상기 m과 상이하다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 발광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 발광 물질로 이용하는 무기 발광 다이오드 등이 있다.
본 발명이 해결하고자 하는 과제는 서브 화소 내에 포함된 발광 소자에 따라 직렬 연결의 수를 상이하게 하여 발광 소자의 동작 전압 차이에 의해 발생할 수 있는 손실을 최소화하는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 제1 서브 화소 및 제2 서브 화소를 포함하는 표시 장치로서, 상기 제1 서브 화소는 중심 파장 대역이 제1 파장 대역인 제1 광을 발광하는 복수의 제1 발광 소자를 포함하는 제1 광원 유닛을 포함하고, 상기 제2 서브 화소는 중심 파장 대역이 제2 파장 대역인 제2 광을 발광하는 복수의 제2 발광 소자를 포함하는 제2 광원 유닛을 포함하며, 상기 제1 광원 유닛은 서로 직렬로 연결되며 각각 상기 복수의 제1 발광 소자를 포함하는 제1 내지 제n 발광 그룹(단, n은 자연수)을 포함하고, 상기 제2 광원 유닛은 서로 직렬로 연결되며 각각 상기 복수의 제2 발광 소자를 포함하는 제1 내지 제m 발광 그룹(단, m은 자연수)을 포함하되, 상기 제2 파장 대역은 상기 제1 파장 대역과 상이하고, 상기 n은 상기 m과 상이하다.
상기 제2 파장 대역은 상기 제1 파장 대역보다 길고, 상기 m은 상기 n보다 클 수 있다.
상기 제1 파장 대역은 450nm 내지 495nm 또는 520nm 내지 575nm의 범위를 가지고, 상기 제2 파장 대역은 600nm 내지 750nm의 범위를 가질 수 있다.
상기 n은 2이고, 상기 m은 3일 수 있다.
상기 n은 3이고, 상기 m은 4 또는 5일 수 있다.
상기 표시 장치는 제3 서브 화소를 더 포함하며, 상기 제3 서브 화소는 중심 파장 대역이 제3 파장 대역인 제3 광을 발광하는 복수의 제3 발광 소자를 포함하는 제3 광원 유닛을 포함하고, 상기 제3 광원 유닛은 서로 직렬로 연결되며, 각각 상기 복수의 제3 발광 소자를 포함하는 제1 내지 제s 발광 그룹(단, s는 자연수)을 포함하고, 상기 제3 파장 대역은 상기 제2 파장 대역과 상이하고, 상기 s는 상기 m과 상이할 수 있다.
상기 제2 파장 대역은 상기 제3 파장 대역보다 길고, 상기 m은 상기 s보다 클 수 있다.
상기 제1 파장 대역은 450nm 내지 495nm의 범위를 가지고, 상기 제2 파장 대역은 600nm 내지 750nm의 범위를 가지고, 상기 제3 파장 대역은 520nm 내지 575nm의 범위를 가질 수 있다.
상기 n과 상기 s는 동일할 수 있다.
상기 제1 광원 유닛의 상기 제1 내지 제n 발광 그룹 내에서 상기 복수의 제1 발광 소자는 서로 병렬로 연결될 수 있다.
상기 제2 광원 유닛의 상기 제1 내지 제m 발광 그룹 내에서 상기 복수의 제2 발광 소자는 서로 병렬로 연결될 수 있다.
상기 제1 및 제2 발광 소자는 각각 무기 발광 다이오드일 수 있다.
상기 제1 광원 유닛은, 제1 트랜지스터와 전기적으로 연결된 제1 전극, 및 제1 전압 라인과 전기적으로 연결된 제2 전극을 더 포함하며, 상기 제1 광원 유닛의 제1 내지 제n 발광 그룹은 상기 제1 광원 유닛의 제1 전극과 상기 제1 광원 유닛의 제2 전극 사이에서 서로 직렬 연결되는 제1 및 제2 발광 그룹을 포함할 수 있다.
상기 제1 광원 유닛의 제1 발광 그룹의 일 단은 상기 제1 광원 유닛의 제1 전극과 연결되고, 상기 제1 광원 유닛의 제1 발광 그룹의 타 단은 상기 제1 광원 유닛의 제2 발광 그룹의 일 단과 연결되고, 상기 제1 광원 유닛의 제2 발광 그룹의 타 단은 상기 제1 광원 유닛의 제2 전극과 연결될 수 있다.
상기 제2 광원 유닛은, 제2 트랜지스터와 전기적으로 연결된 제1 전극, 및 상기 제1 전압 라인과 전기적으로 연결된 제2 전극을 더 포함하며, 상기 제2 광원 유닛의 제1 내지 제m 발광 그룹은 상기 제2 광원 유닛의 제1 전극과 상기 제2 광원 유닛의 제2 전극 사이에서 서로 직렬 연결되는 제1 내지 제3 발광 그룹을 포함할 수 있다.
상기 제2 광원 유닛의 제1 발광 그룹의 일 단은 상기 제2 광원 유닛의 제1 전극과 연결되고, 상기 제2 광원 유닛의 제1 발광 그룹의 타 단은 상기 제2 광원 유닛의 제2 발광 그룹의 일 단과 연결되고, 상기 제2 광원 유닛의 제2 발광 그룹의 타 단은 상기 제2 광원 유닛의 제3 발광 그룹의 일 단과 연결되고, 상기 제2 광원 유닛의 제3 발광 그룹의 타 단은 상기 제2 광원 유닛의 제2 전극과 연결될 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 서브 화소 및 제2 서브 화소를 포함하는 표시 장치로서, 상기 제1 서브 화소는, 중심 파장 대역이 제1 파장 대역인 제1 광을 발광하는 제1 발광 소자로서, 서로 직렬로 연결된 제1 및 제2 서브 발광 소자를 포함하는 제1 발광 소자; 및 상기 제1 발광 소자의 적어도 일 단부와 접촉하며, 서로 이격 배치된 제1 내지 제3 서브 접촉 전극을 포함하는 제1 접촉 전극을 포함하고, 상기 제2 서브 화소는, 중심 파장 대역이 상기 제1 파장 대역보다 긴 제2 파장 대역인 제2 광을 발광하는 제2 발광 소자로서, 서로 직렬로 연결된 제1 내지 3 서브 발광 소자를 포함하는 제2 발광 소자; 및 상기 제2 발광 소자의 적어도 일 단부와 접촉하며, 서로 이격 배치된 제1 내지 제4 서브 접촉 전극을 포함하는 제2 접촉 전극을 포함한다.
상기 제1 파장 대역은 450nm 내지 495nm 또는 520nm 내지 575nm의 범위를 가지고, 상기 제2 파장 대역은 600nm 내지 750nm의 범위를 가질 수 있다.
상기 제1 서브 화소는 제1 트랜지스터와 전기적으로 연결되는 제1 전극, 및 제1 전압 라인과 전기적으로 연결되는 제2 전극을 더 포함하고, 상기 제1 접촉 전극의 제1 서브 접촉 전극은 상기 제1 서브 화소의 제1 전극 및 상기 제1 발광 소자의 제1 서브 발광 소자의 일 단부와 각각 접촉하고, 상기 제1 접촉 전극의 제2 서브 접촉 전극은 상기 제1 발광 소자의 제1 서브 발광 소자의 타 단부 및 상기 제1 발광 소자의 제2 서브 발광 소자의 일 단부와 각각 접촉하고, 상기 제1 접촉 전극의 제3 서브 접촉 전극은 상기 제1 발광 소자의 제3 서브 발광 소자의 타 단부 및 상기 제1 서브 화소의 제2 전극과 각각 접촉할 수 있다.
상기 제2 서브 화소는 제2 트랜지스터와 전기적으로 연결되는 제1 전극 및 상기 제1 전압 라인과 전기적으로 연결되는 제2 전극을 더 포함하고, 상기 제2 접촉 전극의 제1 서브 접촉 전극은 상기 제2 서브 화소의 제1 전극 및 상기 제2 발광 소자의 제1 서브 발광 소자의 일 단부와 각각 접촉하고, 상기 제2 접촉 전극의 제2 서브 접촉 전극은 상기 제2 발광 소자의 제1 서브 발광 소자의 타 단부 및 상기 제2 발광 소자의 제2 서브 발광 소자의 일 단부와 각각 접촉하고, 상기 제2 접촉 전극의 제3 서브 접촉 전극은 상기 제2 발광 소자의 제2 서브 발광 소자의 타 단부 및 상기 제2 발광 소자의 제3 서브 발광 소자의 일 단부와 각각 접촉하고, 상기 제2 접촉 전극의 제4 서브 접촉 전극은 상기 제2 발광 소자의 제3 서브 발광 소자의 타 단부 및 상기 제2 서브 화소의 제2 전극과 각각 접촉할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 청색의 광 또는 녹색의 광을 방출하는 발광 소자를 포함하는 제1 및 제2 서브 화소에 포함되는 발광 소자의 직렬 연결의 수와 적색의 광을 방출하는 발광 소자를 포함하는 제3 서브 화소에 포함되는 발광 소자의 직렬 연결의 수를 상이하게 하여, 서브 화소 내에 포함된 발광 소자의 동작 전압 차이에 의해 발생할 수 있는 손실을 최소화할 수 있다. 또한, 각 서브 화소의 동작 전압을 유사하도록 설계함으로써, 각 회로의 동작을 용이하게 할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 표시 장치에 포함된 배선들을 나타내는 개략적인 배치도이다.
도 3은 일 실시예에 따른 표시 장치의 제1 서브 화소의 등가 회로도이다.
도 4는 일 실시예에 따른 표시 장치의 제2 서브 화소의 등가 회로도이다.
도 5는 일 실시예에 따른 표시 장치의 제3 서브 화소의 등가 회로도이다.
도 6은 일 실시예에 따른 제1 및 제2 발광 소자의 개략적인 사시도이다.
도 7은 일 실시예에 따른 제3 발광 소자의 개략적인 사시도이다.
도 8은 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면 배치도이다.
도 9는 도 8의 I-I' 선을 따라 자른 단면도이다.
도 10은 도 9의 A 영역의 확대 단면도이다.
도 11은 도 8의 II-II' 선을 따라 자른 단면도이다.
도 12는 도 11의 B 영역의 확대 단면도이다.
도 13은 다른 실시예에 따른 표시 장치의 일 화소의 개략적인 평면 배치도이다.
도 14는 다른 실시예에 따른 표시 장치의 제1 서브 화소의 등가 회로도이다.
도 15는 다른 실시예에 따른 표시 장치의 제2 서브 화소의 등가 회로도이다.
도 16은 다른 실시예에 따른 표시 장치의 제3 서브 화소의 등가 회로도이다.
도 17은 도 14 내지 도 16의 등가 회로도를 포함하는 표시 장치의 일 화소의 개략적인 평면 배치도이다.
도 18은 도 9의 A 영역의 다른 예를 나타낸 확대 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(Elements) 또는 층이 다른 소자 또는 층의 "상(On)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하(Below)", "좌(Left)" 및 "우(Right)"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 1을 참조하면, 표시 장치(10)는 동영상이나 정지 영상을 표시한다. 표시 장치(10)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(10)에 포함될 수 있다.
표시 장치(10)는 표시 화면을 제공하는 표시 패널을 포함한다. 표시 패널의 예로는 무기 발광 다이오드 표시 패널, 유기발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 그에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
이하, 표시 장치(10)를 설명하는 실시예의 도면에는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1)과 제2 방향(DR2)은 하나의 평면 내에서 서로 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2)이 위치하는 평면에 수직한 방향일 수 있다. 제3 방향(DR3)은 제1 방향(DR1)과 제2 방향(DR2) 각각에 대해 수직을 이룬다. 표시 장치(10)를 설명하는 실시예에서 제3 방향(DR3)은 표시 장치(10)의 두께 방향(또는 표시 방향)을 나타낸다.
표시 장치(10)는 평면상 제1 방향(DR1)이 제2 방향(DR2)보다 긴 장변과 단변을 포함하는 직사각형 형상을 가질 수 있다. 평면상 표시 장치(10)의 장변과 단변이 만나는 코너부는 직각일 수 있지만, 이에 제한되지 않으며, 라운드진 곡선 형상을 가질 수도 있다. 표시 장치(10)의 형상은 예시된 것에 제한되지 않고, 다양하게 변형될 수 있다. 예를 들어, 표시 장치(10)는 평면상 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등 기타 다른 형상을 가질 수도 있다.
표시 장치(10)의 표시면은 두께 방향인 제3 방향(DR3)의 일측에 배치될 수 있다. 실시예들에서 다른 별도의 언급이 없는 한, 표시 장치(10)를 설명함에 있어서, "상부"는 제3 방향(DR3) 일측으로 표시 방향을 나타내고, 마찬가지로 "상면"은 제3 방향(DR3) 일측을 향하는 표면을 나타낸다. "하부"는 제3 방향(DR3) 타측으로 표시 방향의 반대 방향을 나타내고, "하면"은 제3 방향(DR3) 타측을 향하는 표면을 지칭한다. 또한, "좌", "우", "상", "하"는 표시 패널(300)을 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, "좌측"는 제1 방향(DR1)의 반대 방향, "우측"는 제1 방향(DR1), "상측"은 제2 방향(DR2), "하측"는 제2 방향(DR2)의 반대 방향을 가리킨다.
표시 장치(10)는 표시 영역(DPA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DPA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다.
표시 영역(DPA)의 형상은 표시 장치(10)의 형상을 추종할 수 있다. 예를 들어, 표시 영역(DPA)의 형상은 표시 장치(10)의 전반적인 형상과 유사하게 평면상 직사각형 형상을 가질 수 있다. 표시 영역(DPA)은 대체로 표시 장치(10)의 중앙을 차지할 수 있다.
표시 영역(DPA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있다. 각 화소(PX)는 스트라이프 타입 또는 펜타일 타입으로 교대 배열될 수 있다. 각 화소(PX)는 무기 입자로 이루어진 발광 소자를 포함할 수 있다.
각 화소(PX)는 복수의 서브 화소(SPX: SPX1, SPX2, SPX3)를 포함할 수 있다. 예시적인 실시예에서, 각 화소(PX)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 제1 서브 화소(SPX1)는 제1 색을 나타내고, 제2 서브 화소(SPX2)는 제2 색을 나타내며, 제3 서브 화소(SPX3)는 제3 색을 나타낼 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다.
도면에는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)가 스트라이프 타입으로 배열된 것을 도시하였으나, 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)의 배열은 이에 제한되지 않고 다양한 배열 구조를 가질 수 있다.
표시 영역(DPA)의 주변에는 비표시 영역(NDA)이 배치될 수 있다. 비표시 영역(NDA)은 표시 영역(DPA)을 전부 또는 부분적으로 둘러쌀 수 있다. 비표시 영역(NDA)은 표시 장치(10)의 베젤을 구성할 수 있다.
도 2는 일 실시예에 따른 표시 장치에 포함된 배선들을 나타내는 개략적인 배치도이다.
도 2를 참조하면, 표시 장치(10)는 복수의 배선들을 포함할 수 있다. 복수의 배선은 스캔 라인(SCL), 센싱 라인(SSL), 데이터 라인(DTL), 초기화 전압 라인(VIL), 제1 전압 라인(VDL) 및 제2 전압 라인(VSL) 등을 포함할 수 있다. 또한, 도면에 도시되지 않았으나, 표시 장치(10)는 다른 배선들이 더 배치될 수 있다.
한편, 본 명세서에서 '연결'의 의미를 어느 한 부재가 다른 부재와 상호 물리적인 접촉을 통하여 연결되는 것뿐만 아니라, 다른 부재를 통하여 연결된 것을 의미할 수도 있다. 또한, 이는 일체화된 하나의 부재로써 어느 일 부분과 다른 부분은 일체화된 부재로 인하여 상호 연결된 것으로 이해될 수 있다. 나아가, 어느 한 부재와 다른 부재의 연결은 직접 접촉된 연결에 더하여 다른 부재를 통한 전기적 연결까지 포함하는 의미로 해석될 수 있다.
스캔 라인(SCL)과 센싱 라인(SSL)은 제1 방향(DR1)으로 연장될 수 있다. 스캔 라인(SCL)과 센싱 라인(SSL)은 스캔 구동부(SDR)에 연결될 수 있다. 스캔 구동부(SDR)는 구동 회로를 포함할 수 있다. 스캔 구동부(SDR)는 비표시 영역(NDA)에 배치될 수 있다. 예시적인 실시예에서, 스캔 구동부(SDR)는 표시 장치(10)의 제1 단변(도 1에서 좌변)에 인접 배치되는 비표시 영역(NDA)에 배치될 수 있지만, 이에 제한되지 않는다. 스캔 구동부(SDR)는 신호 연결 라인(CWL)과 연결되고, 신호 연결 라인(CWL)의 적어도 일 단부는 비표시 영역(NDA) 상에서 배선 패드(WPD_CW)를 형성하여 외부 장치와 연결될 수 있다.
데이터 라인(DTL)과 초기화 전압 라인(VIL)은 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 초기화 전압 라인(VIL)은 제2 방향(DR2)으로 연장된 부분에 더하여 이로부터 제1 방향(DR1)으로 분지된 부분을 더 포함할 수 있다.
제1 전압 라인(VDL)과 제2 전압 라인(VSL)은 제2 방향(DR2)으로 연장될 수 있다. 제1 전압 라인(VDL) 및 제2 전압 라인(VSL)은 제1 방향(DR1)으로 연장되는 부분을 더 포함할 수 있다. 제1 전압 라인(VDL) 및 제2 전압 라인(VSL)은 메쉬(Mesh) 구조를 가질 수 있지만, 이에 제한되는 것은 아니다.
도면에 도시되지 않았으나, 표시 장치(10)의 각 화소(PX)들은 적어도 하나의 데이터 라인(DTL), 초기화 전압 라인(VIL), 제1 전압 라인(VDL) 및 제2 전압 라인(VSL)에 접속될 수 있다.
데이터 라인(DTL), 초기화 전압 라인(VIL), 제1 전압 라인(VDL) 및 제2 전압 라인(VSL)은 적어도 하나의 배선 패드(WPD)와 전기적으로 연결될 수 있다. 각 배선 패드(WPD)는 비표시 영역(NDA)에 포함된 패드 영역(PDA)에 배치될 수 있다. 패드 영역(PDA)은 표시 장치(10)의 제1 장변(도 1에서 상변)에 인접 배치되는 비표시 영역(NDA) 및 표시 장치(10)의 제2 장변(도 1에서 하변)에 인접 배치되는 비표시 영역(NDA)에 배치될 수 있다.
일 실시예에서, 데이터 라인(DTL)의 배선 패드(WPD_DT, 이하, '데이터 패드'라 칭함)는 하 측에 위치하는 패드 영역(PDA)에 배치되고, 초기화 전압 라인(VIL)의 배선 패드(WPD_VINT, 이하, '초기화 전압 패드'라 칭함), 제1 전압 라인(VDL)의 배선 패드(WPD_VDD, 이하, '제1 전압 패드'라 칭함) 및 제2 전압 라인(VSL)의 배선 패드(WPD_VSS, 이하, '제2 전압 패드'라 칭함)는 상 측에 위치하는 패드 영역(PDA)에 배치될 수 있다. 다른 예로, 데이터 패드(WPD_DT), 초기화 전압 패드(WPD_VINT), 제1 전압 패드(WPD_VDD) 및 제2 전압 패드(WPD_VSS)가 모두 동일한 영역, 상 측에 위치하는 패드 영역(PDA)에 배치될 수도 있다. 배선 패드(WPD) 상에는 외부 장치가 실장될 수 있다. 외부 장치는 이방성 도전 필름, 초음파 접합 등을 통해 배선 패드(WPD) 상에 실장될 수 있다. 또한, 표시 장치의 접촉 불량 여부를 검사하는 공정이 수행되는 동안 검사 장치의 전류 측정 장치가 표시 장치(10)의 배선 패드(WPD)와 전기적으로 연결되어 전류를 측정하거나 전압을 인가할 수 있다.
표시 장치(10)의 각 화소(PX) 또는 각 서브 화소(SPX: SPX1, SPX2, SPX3)는 화소 구동 회로를 포함한다. 상술한 배선들은 각 화소(PX) 또는 그 주위를 지나면서 각 화소 구동 회로에 구동 신호를 인가할 수 있다. 화소 구동 회로는 트랜지스터와 커패시터를 포함할 수 있다. 각 화소 구동 회로의 트랜지스터와 커패시터의 개수는 다양하게 변형될 수 있다. 일 실시예에 따른 표시 장치(10)의 각 서브 화소(SPX)는 화소 구동 회로가 3개의 트랜지스터와 1개의 커패시터를 포함하는 3T1C 구조일 수 있다. 이하에서는 표시 장치(10)가 포함하는 화소 구동 회로가 3T1C 구조인 것을 예로 하여, 화소 구동 회로에 대해 설명하지만, 이에 제한되지 않고 2T1C 구조, 7T1C 구조, 6T1C 구조 등 다른 다양한 변형 화소 구조가 적용될 수도 있다.
도 3은 일 실시예에 따른 표시 장치의 제1 서브 화소의 등가 회로도이다. 도 4는 일 실시예에 따른 표시 장치의 제2 서브 화소의 등가 회로도이다. 도 5는 일 실시예에 따른 표시 장치의 제3 서브 화소의 등가 회로도이다.
상술한 바와 같이, 각 화소(PX)에 포함된 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)는 서로 상이한 색을 나타낼 수 있다. 각 서브 화소(SPX: SPX1, SPX2, SPX3)는 특정 파장대의 광을 방출하는 적어도 하나의 발광 소자를 포함할 수 있다. 예를 들어, 제1 서브 화소(SPX1)는 제1 색의 광을 방출하는 제1 발광 소자(ED1, 도 3 참조)를 포함하여 제1 색을 나타내고, 제2 서브 화소(SPX2)는 제2 색의 광을 방출하는 제2 발광 소자(ED2, 도 4 참조)를 포함하여 제2 색을 나타내며, 제3 서브 화소(SPX3)는 제3 색의 광을 방출하는 제3 발광 소자(ED3, 도 5 참조)를 포함하여 제3 색을 나타낼 수 있다. 제1 색은 청색, 제2 색은 녹색, 제3 색은 적색일 수 있다. 이하에서는, 표시 장치(10)의 일 화소(PX)에 포함되는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 제3 서브 화소(SPX3)가 각각 청색, 녹색, 적색을 나타내는 것을 예로 하여 설명하기로 한다. 다만 이에 제한되지 않고 제1 및 제2 서브 화소(SPX1, SPX2)는 동일한 색을 나타내고, 제3 서브 화소(SPX3)는 제1 및 제2 서브 화소(SPX1, SPX2)와 상이한 색을 나타낼 수도 있다.
도 3 내지 도 5를 참조하면, 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)는 각각 3개의 트랜지스터와 1개의 커패시터를 포함하는 3T1C 구조인 화소 구동 회로를 포함할 수 있다.
도 3을 참조하면, 일 실시예에 따른 표시 장치(10)의 제1 서브 화소(SPX1)는 제1 광원 유닛(LU1), 복수의 트랜지스터(T1, T2, T3) 및 스토리지 커패시터(CST)를 포함할 수 있다. 복수의 트랜지스터(T1, T2, T3)는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 포함할 수 있다.
제1 광원 유닛(LU1)은 복수의 제1 발광 소자(ED1)를 포함하여, 제1 서브 화소(SPX1)의 제1 트랜지스터(T1)를 통해 공급되는 전류에 따라 발광한다. 제1 광원 유닛(LU1)은 제1 전극, 제2 전극 및 이들 사이에 배치되어 직렬로 연결된 적어도 하나의 발광 그룹(SLU1: SLU11, SLU21)을 포함할 수 있다. 예시적인 실시예에서, 제1 광원 유닛(LU1)은 서로 직렬로 연결된 2개의 발광 그룹(SLU1), 즉, 제1 발광 그룹(SLU11) 및 제2 발광 그룹(SLU12)을 포함할 수 있다. 다만, 이에 제한되지 않고, 제1 광원 유닛(LU1)은 하나의 발광 그룹(SLU1)을 포함할 수도 있고, 직렬로 연결된 더 많은 수의 발광 그룹(SLU1)을 포함할 수도 있다.
제1 서브 화소(SPX1)의 각 발광 그룹(SLU1: SLU11, SLU12)은 서로 병렬로 연결된 적어도 하나의 제1 발광 소자(ED1)를 포함할 수 있다. 제1 발광 소자(ED1)는 제1 서브 화소(SPX1)가 방출하는 제1 색의 광을 방출하는 발광 소자일 수 있다. 예를 들어, 제1 발광 소자(ED1)는 중심 파장대역이 450nm 내지 495nm의 대역의 광을 갖는 청색의 광을 방출하는 발광 소자일 수 있다.
한편, 도면에는 제1 광원 유닛(LU1)의 각 발광 그룹(SLU1: SLU11, SLU12)에 포함된 복수의 제1 발광 소자(ED1)가 서로 동일한 방향으로 배열되어 병렬 연결되도록 도시하였으나, 이에 제한되지 않는다. 예를 들어, 각 발광 그룹(SLU1: SLU11, SLU12)에 포함된 복수의 제1 발광 소자(ED1) 중 일부와 다른 일부는 서로 반대 방향으로 배열되도록 연결될 수도 있다.
재1 광원 유닛(LU1)의 일 단은 제1 서브 화소(SPX1)의 제1 트랜지스터(T1)의 소스 전극에 연결되고, 타 단은 제1 전압 라인(VDL)의 고전위 전압(이하, 제1 전원 전압)보다 낮은 저전위 전압(이하, 제2 전원 전압)이 공급되는 제2 전압 라인(VSL)에 연결될 수 있다. 구체적으로, 제1 광원 유닛(LU1)의 제1 발광 그룹(SLU11)에 포함된 제1 발광 소자(ED1)의 일 단부는 제1 광원 유닛(LU1)의 제1 전극을 통해 제1 트랜지스터(T1)의 소스 전극에 연결되고, 제1 광원 유닛(LU1)의 제1 발광 그룹(SLU11)에 포함된 제1 발광 소자(ED1)의 타 단부는 제1 광원 유닛(LU1)의 제2 발광 그룹(SLU12)에 포함된 제1 발광 소자(ED1)의 일 단부와 서로 연결되고, 제1 광원 유닛(LU1)의 제2 발광 그룹(SLU12)에 포함된 제1 발광 소자(ED1)의 타 단부는 제1 광원 유닛(LU1)의 제2 전극을 통해 제2 전압 라인(VSL)과 연결될 수 있다.
제1 트랜지스터(T1)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 전압이 공급되는 제1 전압 라인(VDL)으로부터 제1 광원 유닛(LU1)으로 흐르는 전류를 조정한다. 일 예로, 제1 트랜지스터(T1)는 제1 광원 유닛(LU1)의 구동을 위한 구동 트랜지스터일 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제2 트랜지스터(T2)의 제2 소스/드레인 전극에 연결되고, 제1 트랜지스터(T1)의 소스 전극은 제1 광원 유닛(LU1)의 제1 전극에 연결되며, 제1 트랜지스터(T1)의 드레인 전극은 제1 전원 전압이 인가되는 제1 전압 라인(VDL)에 연결될 수 있다.
제2 트랜지스터(T2)는 스캔 라인(SCL)의 스캔 신호에 의해 턴-온되어 데이터 라인(DTL)을 제1 트랜지스터(T1)의 게이트 전극에 연결시킨다. 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SCL)에 연결되고, 제2 트랜지스터(T2)의 제2 소스/드레인 전극은 제1 트랜지스터(T1)의 게이트 전극에 연결되며, 제2 트랜지스터(T2)의 제1 소스/드레인 전극은 데이터 라인(DTL)에 연결될 수 있다.
제3 트랜지스터(T3)는 센싱 라인(SSL)의 센싱 신호에 의해 턴-온되어 초기화 전압 라인(VIL)을 제1 트랜지스터(T1)의 소스 전극에 연결시킨다. 제3 트랜지스터(T3)의 게이트 전극은 센싱 라인(SSL)에 연결되고, 제3 트랜지스터(T3)의 제1 소스/드레인 전극은 초기화 전압 라인(VIL)에 연결되며, 제3 트랜지스터(T3)의 제2 소스/드레인 전극은 제1 트랜지스터(T1)의 소스 전극에 연결될 수 있다.
일 실시예에서, 제2 및 제3 트랜지스터들(T2, T3) 각각의 제1 소스/드레인 전극은 소스 전극이고, 제2 소스/드레인 전극은 드레인 전극일 수 있으나, 이에 한정되지 않고, 그 반대의 경우일 수도 있다.
스토리지 커패시터(CST)는 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 소스 전극 사이에 형성된다. 스토리지 커패시터(CST)는 제1 트랜지스터(T1)의 게이트 전압과 소스 전압의 차전압을 저장한다.
제1 내지 제3 트랜지스터(T1, T2, T3) 각각은 박막 트랜지스터(Thin film transistor)로 형성될 수 있다. 도 3에서는 제1 내지 제3 트랜지스터(T1, T2, T3)가 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 제한되는 것은 아니다. 즉, 제1 내지 제3 트랜지스터(T1, T2, T3)가 P 타입 MOSFET으로 형성되거나, 제1 내지 제3 트랜지스터(T1, T2, T3) 중 일부는 N 타입 MOSFET으로, 다른 일부는 P 타입 MOSFET으로 형성될 수도 있다.
도 4를 참조하면, 일 실시예에 따른 표시 장치(10)의 제2 서브 화소(SPX2)는 제2 광원 유닛(LU2), 복수의 트랜지스터(T1, T2, T3) 및 스토리지 커패시터(CST)를 포함할 수 있다. 제1 서브 화소(SPX1)와 마찬가지로, 제2 서브 화소(SPX2)의 복수의 트랜지스터(T1, T2, T3)는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 포함할 수 있다. 한편, 표시 장치(10)의 제2 서브 화소(SPX2)는 제2 광원 유닛(LU2) 제외하고는 제1 서브 화소(SPX1)와 동일한 구조의 화소 구동 회로를 포함할 수 있다. 이하, 제2 서브 화소(SPX2)의 등가 회로도는 제1 서브 화소(SPX1)와 차이점을 중심으로 설명하고 동일한 구성에 대해서는 도 3을 참조하여 설명한 제1 서브 화소(SPX1)의 설명으로 대체로 하기로 한다.
제2 광원 유닛(LU2)은 복수의 제2 발광 소자(ED2)를 포함하여, 제2 서브 화소(SPX2)의 제1 트랜지스터(T1)를 통해 공급되는 전류에 따라 발광한다. 제2 광원 유닛(LU2)은 제1 전극, 제2 전극 및 이들 사이에 배치되어 직렬로 연결된 적어도 하나의 발광 그룹(SLU2: SLU21, SLU22)을 포함할 수 있다. 제2 광원 유닛(LU2)에 포함된 발광 그룹(SLU2)의 개수는 제1 서브 화소(SPX1)의 제1 광원 유닛(LU1)에 포함된 발광 그룹(SLU1)의 개수와 동일할 수 있다. 예시적인 실시예에서, 제1 광원 유닛(LU1)이 서로 직렬로 연결된 2개의 발광 그룹(SLU1: SLU11, SLU12)을 포함하는 경우, 제2 광원 유닛(LU2)은 서로 직렬로 연결된 2개의 발광 그룹(SLU2), 즉, 제1 발광 그룹(SLU21) 및 제2 발광 그룹(SLU22)을 포함할 수 있다. 다만, 이에 제한되지 않고, 제2 광원 유닛(LU2)은 하나의 발광 그룹(SLU2)을 포함할 수도 있고, 직렬로 연결된 더 많은 수의 발광 그룹(SLU2)을 포함할 수도 있다.
제2 서브 화소(SPX2)의 각 발광 그룹(SLU2: SLU21, SLU22)은 서로 병렬로 연결된 적어도 하나의 제2 발광 소자(ED2)를 포함할 수 있다. 제2 발광 소자(ED2)는 제2 서브 화소(SPX2)가 방출하는 제2 색의 광을 방출하는 발광 소자일 수 있다. 예를 들어, 제2 발광 소자(ED2)는 중심 파장대역이 520nm 내지 575nm의 대역의 광을 갖는 녹색의 광을 방출하는 발광 소자일 수 있다.
한편, 도면에는 제2 광원 유닛(LU2)의 각 발광 그룹(SLU2: SLU21, SLU22)에 포함된 복수의 제2 발광 소자(ED2)가 서로 동일한 방향으로 배열되어 병렬 연결되도록 도시하였으나, 이에 제한되지 않는다. 예를 들어, 각 발광 그룹(SLU2: SLU21, SLU22)에 포함된 복수의 제2 발광 소자(ED2) 중 일부와 다른 일부는 서로 반대 방향으로 배열되도록 연결될 수도 있다.
재2 광원 유닛(LU2)의 일 단은 제2 서브 화소(SPX2)의 제1 트랜지스터(T1)의 소스 전극에 연결되고, 타 단은 제2 전원 전압이 공급되는 제2 전압 라인(VSL)에 연결될 수 있다. 구체적으로, 제2 광원 유닛(LU2)의 제1 발광 그룹(SLU21)에 포함된 제2 발광 소자(ED2)의 일 단부는 제2 광원 유닛(LU2)의 제1 전극을 통해 제1 트랜지스터(T1)의 소스 전극에 연결되고, 제2 광원 유닛(LU2)의 제1 발광 그룹(SLU21)에 포함된 제2 발광 소자(ED2)의 타 단부는 제2 광원 유닛(LU2)의 제2 발광 그룹(SLU22)에 포함된 제2 발광 소자(ED2)의 일 단부와 서로 연결되고, 제2 광원 유닛(LU2)의 제2 발광 그룹(SLU22)에 포함된 제2 발광 소자(ED2)의 타 단부는 제2 광원 유닛(LU2)의 제2 전극을 통해 제2 전압 라인(VSL)과 연결될 수 있다.
도 5를 참조하면, 일 실시예에 따른 표시 장치(10)의 제3 서브 화소(SPX3)는 제3 광원 유닛(LU3), 복수의 트랜지스터(T1, T2, T3) 및 스토리지 커패시터(CST)를 포함할 수 있다. 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)와 마찬가지로, 제3 서브 화소(SPX3)의 복수의 트랜지스터(T1, T2, T3)는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 포함할 수 있다. 한편, 표시 장치(10)의 제3 서브 화소(SPX3)는 제3 광원 유닛(LU3) 제외하고는 제1 및 제2 서브 화소(SPX1, SPX2)와 동일한 구조의 화소 구동 회로를 포함할 수 있다. 이하, 제3 서브 화소(SPX3)의 등가 회로도는 제1 서브 화소(SPX1)와 차이점을 중심으로 설명하고 동일한 구성에 대해서는 도 3을 참조하여 설명한 제1 서브 화소(SPX1)의 설명으로 대체로 하기로 한다.
제3 광원 유닛(LU3)은 복수의 제3 발광 소자(ED3)를 포함하여, 제3 서브 화소(SPX3)의 제1 트랜지스터(T1)를 통해 공급되는 전류에 따라 발광한다. 제3 광원 유닛(LU3)은 제1 전극, 제2 전극 및 이들 사이에 배치되어 직렬로 연결된 적어도 하나의 발광 그룹(SLU3: SLU31, SLU32, SLU33)을 포함할 수 있다. 제3 광원 유닛(LU3)에 포함된 발광 그룹(SLU3)의 개수는 제1 서브 화소(SPX1)의 제1 광원 유닛(LU1)에 포함된 발광 그룹(SLU1)의 개수 및/또는 제2 서브 화소(SPX2)의 제2 광원 유닛(LU2)에 포함된 발광 그룹(SLU2)의 개수와 상이할 수 있다. 제3 광원 유닛(LU3)에 포함된 발광 그룹(SLU3)의 개수는 제1 서브 화소(SPX1)의 제1 광원 유닛(LU1)에 포함된 발광 그룹(SLU1)의 개수 및/또는 제2 서브 화소(SPX2)의 제2 광원 유닛(LU2)에 포함된 발광 그룹(SLU2)의 개수보다 클 수 있다. 예시적인 실시예에서, 제1 광원 유닛(LU1)이 서로 직렬로 연결된 2개의 발광 그룹(SLU1: SLU11, SLU12)을 포함하는 경우, 제3 광원 유닛(LU3)은 서로 직렬로 연결된 3개의 발광 그룹(SLU3), 즉, 제1 발광 그룹(SLU31), 제2 발광 그룹(SLU32) 및 제3 발광 그룹(SLU33)을 포함할 수 있다.
제3 서브 화소(SPX3)의 각 발광 그룹(SLU3: SLU31, SLU32, SLU33)은 서로 병렬로 연결된 적어도 하나의 제3 발광 소자(ED3)를 포함할 수 있다. 제3 발광 소자(ED3)는 제3 서브 화소(SPX3)가 방출하는 제3 색의 광을 방출하는 발광 소자일 수 있다. 예를 들어, 제3 발광 소자(ED3)는 중심 파장대역이 600nm 내지 750nm의 대역의 광을 갖는 적색의 광을 방출하는 발광 소자일 수 있다.
한편, 도면에는 제3 광원 유닛(LU3)의 각 발광 그룹(SLU3: SLU31, SLU32, SLU33)에 포함된 복수의 제3 발광 소자(ED3)가 서로 동일한 방향으로 배열되어 병렬 연결되도록 도시하였으나, 이에 제한되지 않는다. 예를 들어, 각 발광 그룹(SLU3: SLU31, SLU32, SLU33)에 포함된 복수의 제3 발광 소자(ED3) 중 일부와 다른 일부는 서로 반대 방향으로 배열되도록 연결될 수도 있다.
재3 광원 유닛(LU3)의 일 단은 제3 서브 화소(SPX3)의 제1 트랜지스터(T1)의 소스 전극에 연결되고, 타 단은 제2 전원 전압이 공급되는 제2 전압 라인(VSL)에 연결될 수 있다. 구체적으로, 제3 광원 유닛(LU3)의 제1 발광 그룹(SLU31)에 포함된 제3 발광 소자(ED3)의 일 단부는 제3 광원 유닛(LU3)의 제1 전극을 통해 제1 트랜지스터(T1)의 소스 전극에 연결되고, 제3 광원 유닛(LU3)의 제1 발광 그룹(SLU31)에 포함된 제3 발광 소자(ED3)의 타 단부는 제3 광원 유닛(LU3)의 제2 발광 그룹(SLU32)에 포함된 제3 발광 소자(ED3)의 일 단부와 서로 연결되고, 제3 광원 유닛(LU3)의 제2 발광 그룹(SLU32)에 포함된 제3 발광 소자(ED3)의 타 단부와 제3 광원 유닛(LU3)의 제3 발광 그룹(SLU33)에 포함된 제3 발광 소자(ED3)의 일 단부와 서로 연결되고, 제3 광원 유닛(LU3)의 제3 발광 그룹(SLU33)에 포함된 제3 발광 소자(ED3)의 타 단부는 제3 광원 유닛(LU3)의 제2 전극을 통해 제2 전압 라인(VSL)과 연결될 수 있다.
도 3 내지 도 5를 참조하면, 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)는 각각 동일한 화소 구동 회로를 포함하되, 제1 및 제2 광원 유닛(LU1, LU2)은 서로 동일한 개수로 직렬 연결된 발광 그룹(SLU1, SLU2)들을 포함하고 제3 광원 유닛(LU3)은 제1 및 제2 광원 유닛(LU1, LU2)와 상이한 개수로 직렬 연결된 발광 그룹(SLU3)들을 포함할 수 있다. 예를 들어, 제3 광원 유닛(LU3)이 포함하는 직렬 연결된 발광 그룹(SLU3)의 수는 제1 및 제2 광원 유닛(LU1, LU2)이 각각 포함하는 서로 직렬 연결된 발광 그룹(SLU1, SLU2)의 수보다 클 수 있다. 즉, 적색의 광을 발광하는 제3 발광 소자(ED3)를 포함하여 적색을 나타내는 제3 서브 화소(SPX3)의 복수의 발광 그룹(SLU3) 사이의 직렬 연결의 수는 청색의 광을 발광하는 제1 발광 소자(ED1)를 포함하여 청색을 나타내는 제1 서브 화소(SPX1) 및 녹색의 광을 발광하는 제2 발광 소자(ED2)를 포함하여 녹색을 나타내는 제2 서브 화소(SPX2)의 복수의 발광 그룹(SLU1, SLU2) 사이의 직렬 연결의 수보다 클 수 있다.
도 6은 일 실시예에 따른 제1 및 제2 발광 소자의 개략적인 사시도이다. 도 7은 일 실시예에 따른 제3 발광 소자의 개략적인 사시도이다.
도 6 및 도 7을 참조하면, 발광 소자(ED: ED1, ED2, ED3)는 입자형 소자로서, 소정의 종횡비를 갖는 로드 또는 원통형 형상일 수 있다. 발광 소자(ED)의 길이는 발광 소자(ED)의 직경보다 크며, 종횡비는 1.2:1 내지 100:1일 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(ED)는 나노미터(nano-meter) 스케일(1nm 이상 1um 미만) 내지 마이크로미터(micro-meter) 스케일(1um 이상 1mm 미만)의 크기를 가질 수 있다. 일 실시예에서, 발광 소자(ED)는 직경과 길이가 모두 나노미터 스케일의 크기를 갖거나, 모두 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 다른 실시예에서, 발광 소자(ED)의 직경은 나노미터 스케일의 크기를 갖는 반면, 발광 소자(ED)의 길이는 마이크로미터 스케일의 크기를 가질 수 있다. 몇몇 실시예에서, 일부의 발광 소자(ED)는 직경 및/또는 길이가 나노미터 스케일의 크기를 갖는 반면, 다른 일부의 발광 소자(ED)는 직경 및/또는 길이가 마이크로미터 스케일의 크기를 가질 수도 있다.
발광 소자(ED)는 무기 발광 다이오드를 포함할 수 있다. 무기 발광 다이오드는 복수의 반도체층을 포함할 수 있다. 예를 들어, 무기 발광 다이오드는 제1 도전형(예컨대, n형) 반도체층, 제2 도전형(예컨대, p형) 반도체층 및 이들 사이에 개재된 활성 반도체층을 포함할 수 있다. 활성 반도체층은 제1 도전형 반도체층과 제2 도전형 반도체층으로부터 각각 정공과 전자를 제공받으며, 활성 반도체층에 도달한 정공과 전자는 상호 결합하여 발광할 수 있다.
도 6의 제1 및 제2 발광 소자(ED1, ED2)는 질소(N)를 포함하는 발광층(36)을 포함하여 청색의 광 또는 녹색의 광을 방출할 수 있다. 반면에, 도 7의 제3 발광 소자(ED3)는 후술하는 발광층(36’) 및 다른 반도체층들이 각각 적어도 인(P)을 포함하여 적색의 광을 방출할 수 있다.
도 6을 참조하면, 제1 및 제2 발광 소자(ED1, ED2)는 상술한 복수의 반도체층들이 제1 및 제2 발광 소자(ED1, ED2)의 길이 방향을 따라 순차 적층된 구조를 포함할 수 있다. 제1 및 제2 발광 소자(ED1, ED2)는 도 6에 도시된 바와 같이, 길이 방향으로 순차 적층된 제1 반도체층(31), 발광층(36), 및 제2 반도체층(32)을 포함할 수 있다. 제1 반도체층(31), 발광층(36), 및 제2 반도체층(32)은 각각 상술한 제1 도전형 반도체층, 활성 반도체층 및 제2 도전형 반도체층일 수 있다.
제1 반도체층(31)은 제1 도전형 도펀트가 도핑될 수 있다. 제1 및 제2 발광 소자(ED1, ED2)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제1 반도체층(31)은 AlxGayIn(1-x-y)N(여기서, 0≤x≤1,0≤y≤1, 0≤x+y≤1)의 조성비를 갖는 반도체 재료를 포함할 수 있다. 예를 들어, n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 도전형 도펀트는 Si, Ge, Sn 등일 수 있다. 예시적인 실시예에서, 제1 반도체층(31)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(32)은 발광층(36)을 사이에 두고 제1 반도체층(31)과 이격되어 배치될 수 있다. 제1 및 제2 발광 소자(ED1, ED2)가 청색 또는 녹색 파장대의 광을 방출하는 경우, 제2 반도체층(32)은 AlxGayIn(1-x-y)N(여기서, 0≤x≤1,0≤y≤1, 0≤x+y≤1)의 조성비를 갖는 반도체 재료를 포함할 수 있다. 제2 반도체층(32)은 Mg, Zn, Ca, Se, Ba 등과 같은 제2 도전형 도펀트가 도핑되어 있을 수 있다. 예시적인 실시예에서, 제2 반도체층(32)은 p형 Mg로 도핑된 p-GaN일 수 있다.
발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치될 수 있다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 상술한 것처럼, 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다.
몇몇 실시예에서, 발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장 대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다.
제1 발광 소자(ED1)는 제1 색, 즉 청색의 광을 방출할 수 있다. 제1 발광 소자(ED1)가 청색 파장대의 광을 방출하는 경우, 제1 발광 소자(ED1)의 발광층(36)은 AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 예를 들어, 제1 발광 소자(ED1)의 발광층(36)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함하여 상술한 바와 같이, 제1 발광 소자(ED1)의 발광층(36)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색의 광을 방출할 수 있다.
제2 발광 소자(ED2)는 제2 색, 즉 녹색의 광을 방출할 수 있다. 제2 발광 소자(ED2)가 녹색 파장대의 광을 방출하는 경우, 제2 발광 소자(ED2)의 발광층(36)은 AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 예를 들어, 제2 발광 소자(ED2)의 발광층(36)은 중심 파장대역이 520nm 내지 575nm의 범위를 갖는 녹색의 광을 방출할 수 있다.
발광층(36)에서 방출되는 광은 발광 소자(ED: ED1, ED2)의 길이 방향 외부면뿐만 아니라, 양 측면으로도 방출될 수 있다. 즉, 발광층(36)에서 방출되는 광은 하나의 방향으로 출광 방향이 제한되지 않는다.
발광 소자(ED: ED1, ED2)는 제2 반도체층(32) 상에 배치된 전극층(37)을 더 포함할 수 있다. 전극층(37)은 제2 반도체층(32)과 접촉할 수 있다. 전극층(37)은 오믹(Ohmic) 접촉 전극일 수 있지만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다.
전극층(37)은 제1 반도체층(31) 및 제2 반도체층(32)에 전기 신호를 인가하기 위해 발광 소자(ED: ED1, ED2)의 양 단부와 전극 또는 접촉 전극이 전기적으로 연결될 때, 제2 반도체층(32)과 전극 사이에 배치되어 저항을 감소시키는 역할을 할 수 있다. 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO(Indium Tin-Zinc Oxide) 중에서 적어도 어느 하나를 포함할 수 있다. 전극층(37)은 n형 또는 p형으로 도핑된 반도체 물질을 포함할 수도 있다.
발광 소자(ED: ED1, ED2)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36) 및/또는 전극층(37)의 외주면을 감싸는 절연막(38)을 더 포함할 수 있다. 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되고, 발광 소자(ED: ED1, ED2)가 연장된 일 방향으로 연장될 수 있다. 절연막(38)은 상기 부재들을 보호하는 기능을 수행할 수 있다. 절연막(38)은 절연 특성을 가진 물질들로 이루어져 발광층(36)이 발광 소자(ED: ED1, ED2)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광층(36)을 포함하여 제1 및 제2 반도체층(31, 32)의 외주면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
도 7을 참조하면, 일 실시예에 따른 제3 발광 소자(ED3)는 제1 반도체층(31')과 발광층(36') 사이에 배치된 제3 반도체층(33'), 발광층(36')과 제2 반도체층(32') 사이에 배치된 제4 반도체층(34') 및 제5 반도체층(35')을 더 포함할 수 있다. 제3 발광 소자(ED3)는 복수의 반도체층(33', 34', 35') 및 복수의 전극층(37a', 37b')들이 더 배치되고, 발광층(36')이 다른 원소를 함유하는 점에서 도 6의 제1 및 제2 발광 소자(ED1, ED2)와 차이가 있다. 이하에서는 중복되는 설명은 생략하고 차이점을 중심으로 서술하기로 한다.
도 6에 도시된 제1 및 제2 발광 소자(ED1, ED2)는 발광층(36)이 질소(N)를 포함하여 청색의 광 또는 녹색의 광을 방출할 수 있다. 반면에, 제3 발광 소자(ED3)는 제3 발광 소자(ED3)에 포함된 발광층(36') 및 다른 반도체층들이 각각 적어도 인(P)을 포함하는 반도체일 수 있다. 일 실시예에 따른 제3 발광 소자(ED3)는 중심 파장 대역이 600nm 내지 750nm의 범위를 갖는 적색의 광을 방출할 수 있다. 다만, 적색의 광의 중심 파장대역이 상술한 범위에 제한되는 것은 아니며, 본 기술분야에서 적색으로 인식될 수 있는 파장 범위를 모두 포함하는 것으로 이해되어야 한다.
구체적으로, 제1 반도체층(31’)은 n형 반도체층으로 InxAlyGa(1-x-y)P(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성비를 갖는 반도체 재료를 포함할 수 있다. 제1 반도체층(31’)은 n형으로 도핑된 InAlGaP, GaP, AlGaP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 예를 들어, 제1 반도체층(31’)은 n형 Si로 도핑된 n-AlGaInP일 수 있다.
제2 반도체층(32’)은 p형 반도체층으로 InxAlyGa(1-x-y)P(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성비를 갖는 반도체 재료를 포함할 수 있다. 제2 반도체층(32’)은 p형으로 도핑된 InAlGaP, GaP, AlGaNP, InGaP, AlP 및 InP 중에서 어느 하나 이상일 수 있다. 예를 들어, 제2 반도체층(32’)은 p형 Mg로 도핑된 p-GaP일 수 있다.
제3 발광 소자(ED3)는 제3 색, 즉 적색의 광을 방출할 수 있다. 제3 발광 소자(ED3)가 적색 파장대의 광을 방출하는 경우, 제3 발광 소자(ED3)의 발광층(36’)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36’)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaP 또는 AlInGaP, 우물층은 GaP 또는 AlInP 등과 같은 물질을 포함할 수 있다. 예를 들어, 제3 발광 소자(ED3)의 발광층(36’)은 양자층으로 AlGaInP를, 우물층으로 AlInP를 포함하여 상술한 바와 같이, 제3 발광 소자(ED3)의 발광층(36')은 중심 파장대역이 600nm 내지 750nm의 범위를 갖는 적색의 광을 방출할 수 있다.
제3 발광 소자(ED3)는 발광층(36’)과 인접하여 배치되는 클래드층(Clad layer)을 포함할 수 있다. 도 7에 도시된 바와 같이, 발광층(36’)의 하부와 상부에서 각각 발광층(36’)과 제1 반도체층(31’) 및 제2 반도체층(32’) 사이에 배치된 제3 반도체층(33’)과 제4 반도체층(34’)은 클래드층일 수 있다.
제3 반도체층(33’)은 제1 반도체층(31’)과 발광층(36’) 사이에 배치될 수 있다. 제3 반도체층(33’)은 제1 반도체층(31’)과 같이 n형 반도체일 수 있으며, 제3 반도체층(33’)은 InxAlyGa(1-x-y)P(여기서, 0≤x≤1,0≤y≤1, 0≤x+y≤1)의 조성비를 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31’)은 n-AlGaInP이고, 제3 반도체층(33’)은 n-AlInP일 수 있다. 다만, 이에 제한되는 것은 아니다.
제4 반도체층(34’)은 발광층(36’)과 제2 반도체층(32’) 사이에 배치될 수 있다. 제4 반도체층(34’)은 제2 반도체층(32’)과 같이 n형 반도체일 수 있으며, 제4 반도체층(34’)은 InxAlyGa(1-x-y)P(여기서, 0≤x≤1,0≤y≤1, 0≤x+y≤1)의 조성비를 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32’)은 p-GaP이고, 제4 반도체층(34’)은 p-AlInP 일 수 있다.
제5 반도체층(35’)은 제4 반도체층(34’)과 제2 반도체층(32’) 사이에 배치될 수 있다. 제5 반도체층(35’)은 제2 반도체층(32’) 및 제4 반도체층(34’)과 같이 p형으로 도핑된 반도체일 수 있다. 몇몇 실시예에서, 제5 반도체층(35’)은 제4 반도체층(34’)과 제2 반도체층(32’) 사이의 격자 상수(Lattice constant) 차이를 줄여주는 기능을 수행할 수 있다. 제5 반도체층(35’)은 TSBR(Tensile strain barrier reducing)층일 수 있다. 예를 들어, 제5 반도체층(35’)은 p-GaInP, p-AlInP, p-AlGaInP 등을 포함할 수 있으나, 이에 제한되지 않는다.
제1 전극층(37a')과 제2 전극층(37b')은 각각 제1 반도체층(31’) 및 제2 반도체층(32’) 상에 배치될 수 있다. 제1 전극층(37a’)은 제1 반도체층(31’)의 하면에 배치되고, 제2 전극층(37b’)은 제2 반도체층(32’)의 상면에 배치될 수 있다. 다만, 이에 제한되지 않고, 제1 전극층(37a’) 및 제2 전극층(37b’) 중 적어도 어느 하나는 생략될 수 있다. 예를 들어 제3 발광 소자(ED3)는 제1 반도체층(31’) 하면에 제1 전극층(37a’)이 배치되지 않고, 제2 반도체층(32’) 상면에 하나의 제2 전극층(37b’)만이 배치될 수도 있다.
도 8은 일 실시예에 따른 표시 장치의 일 화소의 개략적인 평면 배치도이다.
도 8을 참조하면, 표시 장치(10)의 각 서브 화소(SPX: SPX1, SPX2, SPX3)는 각각 발광 영역(EMA: EMA1, EMA2, EMA3) 및 비발광 영역(미도시)을 포함할 수 있다. 발광 영역(EMA)은 상술한 발광 소자(ED)에서 방출된 특정 파장대의 광이 출사되는 영역이고, 비발광 영역은 광이 출사되지 않는 영역일 수 있다. 각 서브 화소(SPX: SPX1, SPX2, SPX3)의 비발광 영역은 각각 제1 내지 제3 영역(CBA: CBA1, CBA2, CBA3)을 포함할 수 있다. 제1 내지 제3 영역(CBA: CBA1, CBA2, CBA3)은 각각 제1 내지 제3 절단부 영역(CBA: CBA1, CBA2, CBA3)으로 지칭될 수도 있다. 예를 들어, 제1 서브 화소(SPX1)는 제1 발광 영역(EMA1)을 포함하고, 제2 서브 화소(SPX2)는 제2 발광 영역(EMA2)을 포함하고, 제3 서브 화소(SPX3)는 제3 발광 영역(EMA3)을 포함할 수 있다. 또한, 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)의 비발광 영역은 각각 제1 내지 제3 발광 영역(EMA1, EMA2, EMA3)의 상측에 배치된 제1 내지 제3 영역(또는 제1 내지 제3 절단부 영역, CBA: CBA1, CBA2, CBA3)을 포함할 수 있다.
각 발광 영역(EMA: EMA1, EMA2, EMA3)은 평면상 각 서브 화소(SPX: SPX1, SPX2, SPX3)의 중앙부에 배치될 수 있다. 표시 장치(10)의 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)는 각각 제1 내지 제3 발광 소자(ED1. ED2, ED3)를 포함할 수 있고, 제1 내지 제3 발광 영역(EMA1, EMA2, EMA3)은 각각 제1 내지 제3 발광 소자(ED1. ED2, ED3)가 배치된 영역을 포함하여, 각각 제1 내지 제3 발광 소자(ED1. ED2, ED3)와 인접한 영역으로 각각 제1 내지 제3 발광 소자(ED1. ED2, ED3)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 제1 내지 제3 발광 영역(EMA1, EMA2, EMA3)은 각각 제1 내지 제3 발광 소자(ED1, ED2, ED3)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 표시 장치(10)의 표시 방향(DR3)으로 출사되는 영역을 더 포함할 수 있다. 즉, 복수의 제1 내지 제3 발광 소자(ED1, ED2, ED3)들은 각각 제1 내지 제3 서브 화소(SPX1, SPX2, SXP3)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
제1 서브 화소(SPX1)는 제1 발광 영역(EMA1) 및 비발광 영역(미도시)을 포함할 수 있다. 비발광 영역은 제1 서브 화소(SPX1)에 배치되는 제1 전극(211) 및 제2 전극(220)이 서로 분리되는 제1 영역(CBA1)을 포함할 수 있다. 상기 제1 영역(CBA1)은 제1 절단부 영역(CBA1)으로 지칭될 수도 있다.
제1 발광 영역(EMA1)은 제1 정렬 영역(AAa) 및 제1 비정렬 영역(NAAa)을 포함할 수 있다. 제1 정렬 영역(AAa)은 서로 이격된 복수의 서브 정렬 영역(AAa: AA1a, AA2a)을 포함할 수 있고, 제1 비정렬 영역(NAAa)은 제1 정렬 영역(AAa)을 둘러싸도록 배치될 수 있다. 즉, 제1 비정렬 영역(NAAa)은 제1 발광 영역(EMA1)에서 제1 정렬 영역(AAa) 이외의 영역일 수 있다.
제1 정렬 영역(AAa)은 제1 발광 소자(ED1)가 집중적으로 배치되는 영역이고, 제1 비정렬 영역(NAAa)은 제1 발광 소자(ED1)가 배치되는 분포가 비교적 낮은 영역일 수 있다. 제1 정렬 영역(AAa)에 배치된 제1 발광 소자(ED1)에서 방출된 광들은 제1 정렬 영역(AAa)을 포함하여 제1 비정렬 영역(NAAa)에도 도달하게 되므로, 제1 발광 영역(EMA1)은 제1 정렬 영역(AAa)과 제1 비정렬 영역(NAAa)을 포함할 수 있다.
제1 정렬 영역(AAa)과 제1 비정렬 영역(NAAa)은 단위 면적 당 배치된 제1 발광 소자(ED1)들의 개수, 분포도, 또는 밀집도 등에 따라 구분되는 영역일 수 있다. 제1 정렬 영역(AAa)과 제1 비정렬 영역(NAAa)의 형상 또는 위치는 후술하는 제1 서브 화소(SPX1)에 배치되는 복수의 서브 접촉 전극(710A, 720A, 730A)을 포함하는 제1 접촉 전극 및 제1 뱅크(410, 420)의 형상 또는 배치와 관계 있을 수 있다.
제1 정렬 영역(AAa)은 서로 이격 배치된 복수의 서브 정렬 영역(AA1a, AA2a)을 포함할 수 있다. 복수의 서브 정렬 영역(AA1a, AA2)은 제1 발광 영역(EMA1) 내에서 제2 방향(DR2)을 따라 서로 이격 배치될 수 있다.
제1 정렬 영역(AAa)은 제1 서브 정렬 영역(AA1a) 및 제2 서브 정렬 영역(AA2a)을 포함할 수 있다. 제1 서브 정렬 영역(AA1a) 및 제2 서브 정렬 영역(AA2a)은 제2 방향(DR2)을 따라 배열될 수 있다. 제1 서브 정렬 영역(AA1a) 및 제2 서브 정렬 영역(AA2a)은 서로 이격되어 배치될 수 있다.
서로 이격된 제1 정렬 영역(AAa)의 제1 서브 정렬 영역(AA1a) 및 제2 서브 정렬 영역(AA2a)에 배치된 제1 발광 소자(ED1)는 서로 직렬 연결될 수 있다. 예를 들어, 제1 정렬 영역(AAa)의 제1 서브 정렬 영역(AA1a)에 배치된 제1 발광 소자(ED1)와 제1 정렬 영역(AAa)의 제2 서브 정렬 영역(AA2a)에 배치된 제1 발광 소자(ED1)는 서로 직렬 연결될 수 있다. 이에 제한되는 것은 아니나, 동일한 서브 정렬 영역(AA1a, AA2a)에 배치된 복수의 제1 발광 소자(ED1)는 서로 병렬 연결되고, 서로 인접 배치된 서브 정렬 영역(AA1a, AA2a)에 각각 배치된 제1 발광 소자(ED1)는 서로 직렬 연결될 수 있다.
제1 정렬 영역(AAa)의 제1 서브 정렬 영역(AA1a)에 배치되는 제1 발광 소자(ED1)는 도 3의 제1 광원 유닛(LU1)의 제1 발광 그룹(SLU11)에 포함된 제1 발광 소자(ED1)일 수 있다. 또한, 제1 정렬 영역(AAa)의 제2 서브 정렬 영역(AA2a)에 배치되는 제1 발광 소자(ED1)는 도 3의 제1 광원 유닛(LU1)의 제2 발광 그룹(SLU12)에 포함된 제1 발광 소자(ED1)일 수 있다.
제1 비정렬 영역(NAAa)은 제1 정렬 영역(AAa)의 제1 및 제2 서브 정렬 영역(AA1a, AA2a)을 둘러싸도록 배치될 수 있다. 제1 비정렬 영역(NAAa)은 적어도 제1 서브 정렬 영역(AA1a)과 제2 서브 정렬 영역(AA2a) 사이에 위치하는 영역을 포함할 수 있다. 서로 인접 배치된 제1 및 제2 서브 정렬 영역(AA1a, AA2a)에 각각 배치된 제1 발광 소자(ED1) 사이의 직렬 연결은 상기 제1 및 제2 서브 정렬 영역(AA1a, AA2a) 사이에 위치하는 제1 비정렬 영역(NAAa)에서 이루어질 수 있다.
제1 서브 화소(SPX1)의 비발광 영역은 제1 발광 소자(ED1)가 배치되지 않고, 제1 발광 소자(ED1)에서 방출된 광들이 도달하지 않아 광이 출사되지 않는 영역일 수 있다.
제1 서브 화소(SPX1)의 비발광 영역은 제1 영역(CBA1)을 포함할 수 있다. 제1 영역(CBA1)은 평면상 제1 발광 영역(EMA1)의 상측(예컨대, 제2 방향(DR2))에 배치될 수 있다. 제1 영역(CBA1)은 제2 방향(DR2)으로 이웃하는 제1 서브 화소(SPX1)들의 제1 발광 영역(EMA1) 사이에 배치될 수 있다. 제1 영역(CBA1)의 제1 방향(DR1)의 길이는 제1 발광 영역(EMA1)의 제1 방향(DR1)의 길이보다 클 수 있다. 제1 영역(CBA1)의 제2 방향(DR2)의 길이는 제1 발광 영역(EMA1)의 제2 방향(DR2)의 길이보다 작을 수 있다. 다만, 이에 제한되지 않고 제1 영역(CBA1)의 평면 형상은 후술하는 제2 뱅크(600)의 형상에 따라 다른 형상 및 크기로 적용될 수 있다.
제1 영역(CBA1)은 제2 방향(DR2)을 따라 서로 이웃하는 각 제1 서브 화소(SPX1)에 포함되는 복수의 전극(211, 221)이 서로 분리되는 영역일 수 있다. 제1 영역(CBA1)에는 제1 서브 화소(SPX1) 마다 배치된 복수의 전극(211, 221)의 일부가 배치될 수 있다. 제2 방향(DR2)으로 인접하여 배치된 제1 서브 화소(SPX1)의 각 전극(211, 221)은 제1 영역(CBA1)에서 서로 분리될 수 있다.
제2 서브 화소(SPX2)는 평면상 제1 서브 화소(SPX1)의 우측에 배치될 수 있다. 제2 서브 화소(SPX2)의 평면 구조는 제1 서브 화소(SPX1)의 평면 구조와 실질적으로 동일할 수 있다. 즉, 제2 서브 화소(SPX2)는 제2 발광 영역(EMA2) 및 비발광 영역(미도시)을 포함할 수 있다. 비발광 영역은 제2 서브 화소(SPX2)에 배치되는 제1 전극(212) 및 제2 전극(222)이 서로 분리되는 제2 영역(CBA2)을 포함할 수 있다. 상기 제2 영역(CBA2)은 제2 절단부 영역(CBA2)으로 지칭될 수도 있다.
제2 발광 영역(EMA2)은 제2 정렬 영역(AAb) 및 제2 비정렬 영역(NAAb)을 포함할 수 있다. 제2 정렬 영역(AAb)은 서로 이격된 복수의 서브 정렬 영역(AAb: AA1b, AA2b)을 포함할 수 있고, 제2 비정렬 영역(NAAb)은 제2 정렬 영역(AAb)을 둘러싸도록 배치될 수 있다. 즉, 제2 비정렬 영역(NAAb)은 제2 발광 영역(EMA2)에서 제2 정렬 영역(AAb) 이외의 영역일 수 있다.
제2 정렬 영역(AAb)은 적어도 하나의 서브 정렬 영역을 포함할 수 있다. 제2 정렬 영역(AAb)은 제1 서브 화소(SPX1)의 서브 정렬 영역의 수와 동일한 수의 정렬 영역을 포함할 수 있다.
예를 들어, 제1 서브 화소(SPX1)의 제1 정렬 영역(AAa)이 제1 및 제2 서브 정렬 영역(AA1a, AA2a)을 포함하는 경우, 제2 서브 화소(SPX2)의 제2 정렬 영역(AAb)은 제1 서브 정렬 영역(AA1b) 및 제2 서브 정렬 영역(AA2b)을 포함할 수 있다. 제2 정렬 영역(AAb)의 제1 서브 정렬 영역(AA1b) 및 제2 서브 정렬 영역(AA2b)은 제2 방향(DR2)을 따라 배열될 수 있다. 제2 정렬 영역(AAb)의 제1 서브 정렬 영역(AA1b) 및 제2 서브 정렬 영역(AA2b)은 서로 이격되어 배치될 수 있다.
서로 이격된 제2 정렬 영역(AAb)의 제1 서브 정렬 영역(AA1b) 및 제2 서브 정렬 영역(AA2b)에 배치된 제2 발광 소자(ED2)는 서로 직렬 연결될 수 있다. 예를 들어, 제2 정렬 영역(AAb)의 제1 서브 정렬 영역(AA1b)에 배치된 제2 발광 소자(ED2)와 제2 정렬 영역(AAb)의 제2 서브 정렬 영역(AA2b)에 배치된 제2 발광 소자(ED2)는 서로 직렬 연결될 수 있다. 이에 제한되는 것은 아니나, 동일한 서브 정렬 영역(AA1b, AA2b)에 배치된 복수의 제2 발광 소자(ED2)는 서로 병렬 연결되고, 서로 인접 배치된 서브 정렬 영역(AA1b, AA2b)에 각각 배치된 제2 발광 소자(ED2)는 서로 직렬 연결될 수 있다.
제2 정렬 영역(AAb)의 제1 서브 정렬 영역(AA1b)에 배치되는 제2 발광 소자(ED2)는 도 4의 제2 광원 유닛(LU2)의 제1 발광 그룹(SLU21)에 포함된 제2 발광 소자(ED2)일 수 있다. 또한, 제2 정렬 영역(AAb)의 제2 서브 정렬 영역(AA2b)에 배치되는 제2 발광 소자(ED2)는 도 4의 제2 광원 유닛(LU2)의 제2 발광 그룹(SLU22)에 포함된 제2 발광 소자(ED2)일 수 있다.
제2 비정렬 영역(NAAb)은 제2 정렬 영역(AAb)의 제1 및 제2 서브 정렬 영역(AA1b, AA2b)을 둘러싸도록 배치될 수 있다. 제2 비정렬 영역(NAAb)은 적어도 제1 서브 정렬 영역(AA1b)과 제2 서브 정렬 영역(AA2b) 사이에 위치하는 영역을 포함할 수 있다. 서로 인접 배치된 제1 및 제2 서브 정렬 영역(AA1b, AA2b)에 각각 배치된 제2 발광 소자(ED2) 사이의 직렬 연결은 상기 제1 및 제2 서브 정렬 영역(AA1b, AA2b) 사이에 위치하는 제2 비정렬 영역(NAAb)에서 이루어질 수 있다.
제2 서브 화소(SPX2)의 비발광 영역은 제2 영역(CBA2)을 포함할 수 있다. 제2 영역(CBA2)은 평면상 제2 발광 영역(EMA2)의 상측(예컨대, 제2 방향(DR2))에 배치될 수 있다. 제2 영역(CBA2)은 제2 방향(DR2)을 따라 서로 이웃하는 각 제2 서브 화소(SPX2)에 포함되는 복수의 전극(212, 222)이 서로 분리되는 영역일 수 있다. 제2 영역(CBA2)에는 제2 서브 화소(SPX2) 마다 배치된 복수의 전극(212, 222)의 일부가 배치될 수 있다. 제2 방향(DR2)으로 인접하여 배치된 제2 서브 화소(SPX2)의 각 전극(212, 222)은 제2 영역(CBA2)에서 서로 분리될 수 있다.
제3 서브 화소(SPX3)는 평면상 제2 서브 화소(SPX3)의 우측에 배치될 수 있다.
제3 서브 화소(SPX3)는 제3 발광 영역(EMA3) 및 비발광 영역(미도시)을 포함할 수 있다. 비발광 영역은 제3 서브 화소(SPX3)에 배치되는 제1 전극(213) 및 제2 전극(223)이 서로 분리되는 제3 영역(CBA3)을 포함할 수 있다. 상기 제3 영역(CBA3)은 제3 절단부 영역(CBA3)으로 지칭될 수도 있다.
제3 발광 영역(EMA3)은 제3 정렬 영역(AAc) 및 제3 비정렬 영역(NAAc)을 포함할 수 있다. 제3 정렬 영역(AAc)은 서로 이격된 복수의 서브 정렬 영역(AAc: AA1c, AA2c, AA3c)을 포함할 수 있고, 제3 비정렬 영역(NAAc)은 제3 정렬 영역(AAc)을 둘러싸도록 배치될 수 있다. 즉, 제3 비정렬 영역(NAAc)은 제3 발광 영역(EMA3)에서 제3 정렬 영역(AAc) 이외의 영역일 수 있다.
제3 정렬 영역(AAc)은 복수의 서브 정렬 영역을 포함할 수 있다. 제3 정렬 영역(AAc)은 제1 서브 화소(SPX1)의 서브 정렬 영역의 수 및/또는 제2 서브 화소(SPX2)의 서브 정렬 영역의 수와 상이한 수의 서브 정렬 영역을 포함할 수 있다. 일 실시예에서, 제3 정렬 영역(AAc)이 포함하는 서브 정렬 영역의 수는 제1 서브 화소(SPX1)의 서브 정렬 영역의 수 및/또는 제2 서브 화소(SPX2)의 서브 정렬 영역의 수보다 클 수 있다.
예를 들어, 제1 서브 화소(SPX1)의 제1 정렬 영역(AAa)이 제1 및 제2 서브 정렬 영역(AA1a, AA2a)을 포함하는 경우, 제3 서브 화소(SPX3)의 제3 정렬 영역(AAc)은 제1 서브 정렬 영역(AA1c), 제2 서브 정렬 영역(AA2b) 및 제3 서브 정렬 영역(AA2c)을 포함할 수 있다. 제3 정렬 영역(AAc)의 제1 내지 제3 서브 정렬 영역(AA1c, AA2c, AA3c)은 제2 방향(DR2)을 따라 배열될 수 있다. 제3 정렬 영역(AAc)의 제1 내지 제3 서브 정렬 영역(AA1c, AA2c, AA3c)은 서로 이격되어 배치될 수 있다.
서로 이격된 제3 정렬 영역(AAc)의 제1 내지 제3 서브 정렬 영역(AA1c, AA2c, AA3c)에 각각 배치된 제3 발광 소자(ED3)는 서로 직렬 연결될 수 있다. 예를 들어, 제3 정렬 영역(AAc)의 제1 서브 정렬 영역(AA1c)에 배치된 제3 발광 소자(ED3)와 제3 정렬 영역(AAc)의 제2 서브 정렬 영역(AA2c)에 배치된 제3 발광 소자(ED3)는 서로 직렬 연결될 수 있다. 마찬가지로, 제3 정렬 영역(AAc)의 제2 서브 정렬 영역(AA2c)에 배치된 제3 발광 소자(ED3)와 제3 정렬 영역(AAc)의 제3 서브 정렬 영역(AA3c)에 배치된 제3 발광 소자(ED3)는 서로 직렬 연결될 수 있다. 이에 제한되는 것은 아니나, 동일한 서브 정렬 영역(AA1c, AA2c, AA3c)에 배치된 복수의 제3 발광 소자(ED3)는 서로 병렬 연결되고, 서로 인접 배치된 서브 정렬 영역(AA1c, AA2c, AA3c)에 각각 배치된 제3 발광 소자(ED3)는 서로 직렬 연결될 수 있다.
제3 정렬 영역(AAc)의 제1 서브 정렬 영역(AA1c)에 배치되는 제3 발광 소자(ED2)는 도 5의 제3 광원 유닛(LU3)의 제1 발광 그룹(SLU31)에 포함된 제3 발광 소자(ED3)일 수 있다. 또한, 제3 정렬 영역(AAc)의 제2 서브 정렬 영역(AA2c)에 배치되는 제3 발광 소자(ED3)는 도 5의 제3 광원 유닛(LU3)의 제2 발광 그룹(SLU32)에 포함된 제3 발광 소자(ED3)일 수 있다. 마찬가지로, 제3 정렬 영역(AAc)의 제3 서브 정렬 영역(AA3c)에 배치되는 제3 발광 소자(ED3)는 도 5의 제3 광원 유닛(LU3)의 제3 발광 그룹(SLU33)에 포함된 제3 발광 소자(ED3)일 수 있다.
제3 비정렬 영역(NAAc)은 제3 정렬 영역(AAc)의 제1 내지 제3 서브 정렬 영역(AA1c, AA2c, AA3c)을 둘러싸도록 배치될 수 있다. 제3 비정렬 영역(NAAc)은 적어도 제3 정렬 영역(AAc)의 제1 서브 정렬 영역(AA1c)과 제2 서브 정렬 영역(AA2c) 사이에 위치하는 영역 및 제3 정렬 영역(AAc)의 제2 서브 정렬 영역(AA2c)과 제3 서브 정렬 영역(AA3c) 사이에 위치하는 영역을 포함할 수 있다. 서로 인접 배치된 제1 내지 제3 서브 정렬 영역(AA1c, AA2c, AA3c)에 각각 배치된 제3 발광 소자(ED3) 사이의 직렬 연결은 상기 제1 내지 제3 서브 정렬 영역(AA1c, AA2c, AA3c) 사이에 위치하는 제3 비정렬 영역(NAAc)에서 이루어질 수 있다.
제3 서브 화소(SPX3)의 비발광 영역은 제3 영역(CBA3)을 포함할 수 있다. 제3 영역(CBA3)은 평면상 제3 발광 영역(EMA3)의 상측(예컨대, 제2 방향(DR2))에 배치될 수 있다. 제3 영역(CBA3)은 제2 방향(DR2)을 따라 서로 이웃하는 각 제3 서브 화소(SPX3)에 포함되는 복수의 전극(213, 223)이 서로 분리되는 영역일 수 있다. 제3 영역(CBA3)에는 제3 서브 화소(SPX3) 마다 배치된 복수의 전극(213, 223)의 일부가 배치될 수 있다. 제2 방향(DR2)으로 인접하여 배치된 제3 서브 화소(SPX3)의 각 전극(213, 223)은 제3 영역(CBA3)에서 서로 분리될 수 있다.
표시 장치(10)의 각 화소(PX)는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)를 포함할 수 있다. 표시 장치(10)의 각 화소(PX)는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)에 각각 포함된 제1 전극(210: 211, 212, 213) 및 제2 전극(220: 221, 222, 223), 복수의 접촉 전극을 포함할 수 있다. 표시 장치(10)는 제1 뱅크(410, 420) 및 제2 뱅크(600)를 더 포함할 수 있다.
제1 내지 제3 서브 화소(SPX1, SPX2, SPX3)는 각각 제1 전극(210: 211, 212, 213) 및 제2 전극(220: 221, 222, 223)을 포함할 수 있다. 제1 전극(210: 211, 212, 213) 및 제2 전극(220: 221, 222, 223)은 평면상 제2 방향(DR2)으로 연장되고, 각 서브 화소(SPX1, SPX2, SPX3) 내에서 이들은 서로 제1 방향(DR1)으로 이격 대향하도록 배치될 수 있다.
제1 전극(210: 211, 212, 213)은 평면상 각 서브 화소(SPX1, SPX2, SPX3)에서 좌측에 배치될 수 있다. 제1 전극(210: 211, 212, 213)은 각 서브 화소(SPX1, SPX2, SPX3) 내에서 제2 방향(DR2)으로 연장될 수 있다.
제2 전극(220: 221, 222, 223)은 평면상 각 서브 화소(SPX1, SPX2, SPX3)에서 우측에 배치될 수 있다. 제2 전극(220: 221, 222, 223)은 각 서브 화소(SPX1, SPX2, SPX3) 내에서 제2 방향(DR2)으로 연장될 수 있다. 제2 전극(220: 221, 222, 223)은 제1 전극(210: 211, 212, 213)과 제1 방향(DR1)으로 이격 대향하도록 배치될 수 있다
제1 전극(210: 211, 212, 213)은 제1 컨택홀(CT1: CT11, CT12, CT13)을 통해 후술하는 회로 소자층(PAL)과 전기적으로 연결될 수 있다. 마찬가지로, 제2 전극(220: 221, 222, 223)은 제2 컨택홀(CT2: CT21, CT22, CT23)을 통해 후술하는 회로 소자층(PAL)과 전기적으로 연결될 수 있다. 구제적으로 제1 전극(210: 211, 212, 213)은 제1 컨택홀(CT1: CT11, CT12, CT13)을 통해 제1 트랜지스터(T1)의 소스 전극과 연결되고, 제2 전극(220: 221, 222, 223)은 제2 컨택홀(CT2: CT21, CT22, CT23)을 통해 제2 전압 라인과 연결될 수 있다.
제1 전극(210: 211, 212, 213)과 제2 전극(220: 221, 222, 223)은 각각 서브 화소(SPX1, SPX2, SPX3) 내에서 제2 방향(DR2)으로 연장되되, 제1 내지 제3 영역(CBA: CBA1, CBA2, CBA3)에서 제2 방향(DR2)으로 이웃하는 서브 화소(SPX1, SPX2, SPX3)에 포함된 다른 전극(210, 220)과 서로 분리될 수 있다. 일 화소(PX)의 제1 전극(210)과 제2 전극(220)의 이와 같은 형상은 표시 장치(10)의 제조 공정 중 발광 소자(ED: ED1, ED2, ED3)를 배치하는 공정 후에 제1 내지 제3 영역(CBA: CBA1, CBA2, CBA3)에서 각 전극(210, 220)을 단선하는 공정을 통해 형성될 수 있다. 다만, 이에 제한되지 않으며, 몇몇 전극(210, 220)들은 제2 방향(DR2)으로 이웃하는 서브 화소(SPX)로 연장되어 일체화되어 배치되거나, 제1 전극(210) 또는 제2 전극(220) 중 어느 한 전극만 분리될 수도 있다.
한편, 도면에서는 각 서브 화소(SPX)마다 하나의 제1 전극(210)과 하나의 제2 전극(220)이 배치된 것이 도시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서 각 서브 화소(SPX)마다 배치되는 제1 전극(210)과 제2 전극(220)의 수는 더 많을 수도 있고, 각 서브 화소(SPX)마다 배치된 제1 전극(210)과 제2 전극(220)의 수는 서로 상이할 수도 있다. 또한, 각 서브 화소(SPX)에 배치된 제1 전극(210)과 제2 전극(220)은 반드시 일 방향으로 연장된 형상을 갖지 않을 수 있으며, 제1 전극(210)과 제2 전극(220)은 다양한 구조로 배치될 수 있다. 예를 들어, 제1 전극(210)과 제2 전극(220)은 부분적으로 곡률지거나, 절곡된 형상을 가질 수 있고, 어느 한 전극이 다른 전극을 둘러싸도록 배치될 수도 있다. 제1 전극(210)과 제2 전극(220)은 적어도 일부 영역이 서로 이격되어 대향함으로써, 그 사이에 발광 소자(ED)가 배치될 영역이 형성된다면 이들이 배치되는 구조나 형상은 특별히 제한되지 않는다.
각 서브 화소(SPX1, SPX2, SPX3)에 배치되는 복수의 전극(210, 220)은 각 서브 화소(SPX1, SPX2, SPX3)에 배치되는 발광 소자(ED1, ED2, ED3)들과 전기적으로 연결되고, 발광 소자(ED1, ED2, ED3)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 예를 들어, 복수의 전극(210, 220)들은 각 서브 화소(SPX1, SPX2, SPX3)에 배치되는 접촉 전극들을 통해 제1 내지 제3 정렬 영역(AAa, AAb, AAc)에 각각 배치되는 발광 소자(ED1, ED2, ED3)와 전기적으로 연결되고, 전극(210, 220)들로 인가된 전기 신호를 복수의 접촉 전극을 통해 발광 소자(ED1, ED2, ED3)에 전달할 수 있다.
또한, 각 전극(210, 220)은 발광 소자(ED1, ED2, ED3)를 정렬하기 위해 서브 화소(SPX) 내에 전기장을 형성하는 데에 활용될 수도 있다. 발광 소자(ED1, ED2, ED3)는 제1 전극(210)과 제2 전극(220) 상에 형성된 전기장에 의해 제1 전극(210)과 제2 전극(220) 사이에 배치될 수 있다.
제2 뱅크(600)는 각 서브 화소(SPX: SPX1, SPX2, SPX3)의 경계를 둘러싸도록 배치될 수 있다. 제2 뱅크(600)는 평면상 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 표시 영역(DPA) 전면에서 격자형 패턴으로 배치될 수 있다. 제2 뱅크(600)는 각 서브 화소(SPX)들의 경계에 걸쳐 배치되어 이웃하는 서브 화소(SPX)들을 구분할 수 있다.
제2 뱅크(600)는 각 서브 화소(SPX: SPX1, SPX2, SPX3)에 포함된 제1 내지 제3 발광 영역(EMA1, EMA2, EMA3)과 제1 내지 제3 영역(CBA1, CBA2, CBA3)을 둘러싸도록 배치되어 이들을 구분할 수 있다. 제1 전극(210)과 제2 전극(220)은 각각 제2 방향(DR2)으로 연장되어 제2 뱅크(600)의 제1 방향(DR1)으로 연장된 부분을 가로질러 배치될 수 있다.
제2 뱅크(600)는 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(SPX)로 넘치는 것을 방지하는 기능을 수행할 수 있다. 제2 뱅크(600)는 각 서브 화소(SPX)마다 다른 발광 소자(ED)들이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다. 예를 들어, 제1 서브 화소(SXP1)가 제1 발광 소자(ED1)를 포함하고, 제2 서브 화소(SPX2)가 제2 발광 소자(ED2)를 포함하며, 제3 서브 화소(SPX3)가 제3 발광 소자(ED3)를 포함하는 예시적인 실시예에서, 제2 뱅크(600)는 제1 내지 제3 서브 화소(SPX1, SPX2, SPX3) 마다 상이한 제1 내지 제3 발광 소자(ED1, ED2, ED3)가 서로 혼합되지 않도록 분리시킬 수 있다.
다만, 이에 제한되지 않고 제2 뱅크(600)는 각 서브 화소(SPX)마다 동일한 발광 소자(ED)를 포함하는 경우에도, 표시 장치(10)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(SPX)로 넘치지 않도록 조절하여 각 서브 화소(SPX)마다 배치되는 발광 소자(ED)의 개수를 균일하게 유지하는 역할을 할 수도 있다.
제2 뱅크(600)는 소수성 재료를 포함할 수 있다. 제2 뱅크(600)는 폴리이미드(Polyimide, PI)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
이하, 도 8을 참조하여 표시 장치(10)의 제1 서브 화소(SPX1)에 포함되는 복수의 전극(211, 221), 복수의 제1 발광 소자(ED1), 복수의 서브 접촉 전극(710A, 720A, 730A)을 포함하는 제1 접촉 전극의 평면 배치 및 형상에 대하여 설명하기로 한다. 이하에서는 각 제1 서브 화소(SPX1)에 포함된 부재의 평면 배치 및 형상에 대해서만 간략하게 설명하고, 각 부재 사이의 연결 관계에 대한 상세한 설명은 다른 도면을 결부하여 후술하기로 한다.
제1 서브 화소(SPX1)에 포함된 복수의 제1 발광 소자(ED1)는 제1 정렬 영역(AAa)에 배치될 수 있다. 복수의 제1 발광 소자(ED1)는 제1 정렬 영역(AAa)에서, 일 단부가 제1 전극(211) 상에 놓이고, 타 단부가 제2 전극(221) 상에 놓이도록 배치될 수 있다. 도면에는 복수의 제1 발광 소자(ED1)가 제1 정렬 영역(AAa)에 배치된 것을 도시하였으나, 복수의 제1 발광 소자(ED1) 중 적어도 일부는 제1 비정렬 영역(NAAa)에 더 배치될 수도 있다.
제1 발광 소자(ED1)는 일 방향으로 연장된 형상을 가질 수 있다. 복수의 제1 발광 소자(ED1)들은 평면도상 각 전극(211, 221)들이 연장된 제2 방향(DR2)을 따라 서로 이격되어 배치되며 실질적으로 상호 평행하게 정렬될 수 있다. 제1 발광 소자(ED1)들이 이격되는 간격은 특별히 제한되지 않는다. 또한, 제1 발광 소자(ED1)는 일 방향으로 연장된 형상을 가질 수 있고, 각 전극(211, 221)들이 연장된 방향과 제1 발광 소자(ED1)가 연장된 방향은 실질적으로 수직을 이룰 수 있다. 다만, 이에 제한되지 않으며, 제1 발광 소자(ED1)는 각 전극(211, 221)들이 연장된 방향에 수직하지 않고 비스듬히 배치될 수도 있다.
복수의 제1 발광 소자(ED1)는 제1 정렬 영역(AAa)의 제1 서브 정렬 영역(AA1a)에 배치되는 제1 발광 소자(ED1, 이하 '제1 서브 발광 소자') 및 제2 서브 정렬 영역(AA2a)에 배치되는 제1 발광 소자(ED1, 이하 '제2 서브 발광 소자')를 포함할 수 있다. 제1 및 제2 서브 발광 소자(ED1)는 각각 제1 및 제2 서브 정렬 영역(AA1a, AA2a)에 배치되어 후술하는 복수의 서브 접촉 전극(710A, 720A, 730A)을 포함하는 제1 접촉 전극과 접촉할 수 있다. 제1 서브 화소(SPX1)에 배치되는 제1 서브 발광 소자(ED1) 및 제2 서브 발광 소자(ED1)는 제1 접촉 전극을 통해 서로 직렬로 연결될 수 있다.
제1 서브 화소(SPX1)는 서로 이격 배치된 복수의 서브 접촉 전극(710A, 720A, 730A)을 포함하는 제1 접촉 전극을 포함할 수 있다. 제1 접촉 전극(710A, 720A, 730A)은 제1 발광 영역(EMA1) 내에 배치될 수 있다. 제1 접촉 전극(710A, 720A, 730A)은 제1 서브 접촉 전극(710A), 제2 서브 접촉 전극(730A) 및 제3 서브 접촉 전극(720A)을 포함할 수 있다.
이하, 복수의 전극(211, 221), 복수의 서브 접촉 전극(710A, 720A, 730A)과 복수의 제1 발광 소자(ED1)를 설명함에 있어서, 설명의 편의를 위해 제1 발광 소자(ED1)의 일 단부는 제1 전극(211)을 향하는 일 측에 배치되는 단부를 지칭하고, 제1 발광 소자(ED1)의 타 단부는 제1 전극(211)을 향하는 일 측의 반대 측에 배치되는 단부, 즉 제2 전극(221)을 향하는 측에 배치되는 단부를 지칭하는 것으로 한다.
제1 서브 접촉 전극(710A)은 제1 정렬 영역(AAa)의 제1 서브 정렬 영역(AA1a)에서 제1 전극(211) 상에 배치될 수 있다. 제1 서브 접촉 전극(710A)은 평면상 제1 서브 정렬 영역(AA1a) 내에서 제2 방향(DR2)으로 연장될 수 있다. 제1 서브 접촉 전극(710A)은 평면상 제1 서브 정렬 영역(AA1a) 내에서 제2 방향(DR2)으로 연장되되, 제2 서브 정렬 영역(AA2a)으로 연장되지 않도록 제1 서브 정렬 영역(AA1a)의 하측에서 이격되어 종지할 수 있다. 제1 서브 접촉 전극(710A)은 제1 개구부(OP11)를 통해 제1 전극(211)과 전기적으로 연결될 수 있다.
제1 서브 접촉 전극(710A)은 제1 서브 정렬 영역(AA1a)에 배치된 제1 발광 소자(ED1, 또는 제1 서브 발광 소자)의 일 단부와 접촉할 수 있다. 제1 서브 접촉 전극(710A)은 제1 서브 정렬 영역(AA1a)에 배치된 제1 발광 소자(ED1)의 일 단부 및 제1 전극(211)과 각각 접촉하여 이들을 전기적으로 연결할 수 있다.
제2 서브 접촉 전극(730A)은 제1 영역(731A), 제2 영역(732A) 및 제3 영역(733A)을 포함할 수 있다. 제2 서브 접촉 전극(730A)은 제1 정렬 영역(AAa)의 제1 서브 정렬 영역(AA1a), 제2 서브 정렬 영역(AA2a) 및 이들 사이에 위치하는 제1 비정렬 영역(NAAa)에 걸쳐 배치될 수 있다.
제2 서브 접촉 전극(730A)의 제1 영역(731A)은 제1 서브 정렬 영역(AA1a)에서 제2 전극(221) 상에 배치될 수 있다. 제2 서브 접촉 전극(730A)의 제1 영역(731A)은 평면상 제1 서브 정렬 영역(AA1a) 내에서 제2 방향(DR2)으로 연장될 수 있다.
제2 서브 접촉 전극(730A)의 제1 영역(731A)은 제1 서브 접촉 전극(710A)과 제1 서브 정렬 영역(AA1a)에서 제1 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다. 제2 서브 접촉 전극(730A)의 제1 영역(731A)은 제1 서브 정렬 영역(AA1a)에 배치된 제1 발광 소자(ED1)의 타 단부와 접촉할 수 있다.
제2 서브 접촉 전극(730A)의 제2 영역(732A)은 제2 서브 정렬 영역(AA2a)에서 제1 전극(211) 상에 배치될 수 있다. 제2 서브 접촉 전극(730A)의 제2 영역(732A)은 평면상 제2 서브 정렬 영역(AA2a) 내에서 제2 방향(DR2)으로 연장될 수 있다.
제2 서브 접촉 전극(730A)의 제2 영역(732A)은 제2 서브 접촉 전극(730A)의 제1 영역(731A)과 이격되어 배치될 수 있다. 제2 서브 접촉 전극(730A)의 제2 영역(732A)은 제2 서브 정렬 영역(AA2a)에 배치된 제1 발광 소자(ED1, 또는 제2 서브 발광 소자)의 일 단부와 접촉할 수 있다.
제2 서브 접촉 전극(730A)의 제3 영역(733A)은 제1 서브 정렬 영역(AA1a)과 제2 서브 정렬 영역(AA2a) 사이에 위치하는 제1 비정렬 영역(NAAa)에 배치될 수 있다. 제2 서브 접촉 전극(730A)의 제3 영역(733A)은 제1 비정렬 영역(NAAa)에서 제2 서브 접촉 전극(730A)의 제1 영역(731A)과 제2 영역(732A)을 연결할 수 있다. 제2 서브 접촉 전극(730A)의 제3 영역(733A)은 제1 비정렬 영역(NAAa)에 배치되어, 제1 서브 정렬 영역(AA1a)에 배치되는 제1 서브 발광 소자(ED1)와 제2 서브 정렬 영역(AA2a)에 배치되는 제2 서브 발광 소자(ED1)를 직렬 연결하는 연결 전극일 수 있다.
제2 서브 접촉 전극(730A)의 제3 영역(733A)은 평면상 제1 서브 정렬 영역(AA1a)과 제2 서브 정렬 영역(AA2a) 사이에 위치하는 제1 비정렬 영역(NAAa)에서, 제1 방향(DR1)으로 연장될 수 있다.
제2 서브 접촉 전극(730A)의 제1 내지 제3 영역(731A, 732A, 733A)은 일체화되어 제1 서브 정렬 영역(AA1a), 제1 비정렬 영역(NAAa) 및 제2 서브 정렬 영역(AA2a)에 걸쳐 형성될 수 있다. 제2 서브 접촉 전극(730A)이 제1 서브 화소(SPX1)에 배치되는 제1 서브 발광 소자(ED1)의 타 단부 및 제2 서브 발광 소자(ED1)의 일 단부와 각각 접촉됨으로써, 제1 서브 발광 소자(ED1)와 제2 서브 발광 소자(ED1)는 제2 서브 접촉 전극(730A)을 통해 서로 직렬로 연결될 수 있다. 제2 서브 접촉 전극(730A)의 제1 영역(731A) 및 제2 영역(732A)은 제1 정렬 영역(AAa)에서 제1 발광 소자(ED1)의 접촉하는 접촉 전극일 수 있고, 제2 서브 접촉 전극(730A)의 제3 영역(733A)은 이들을 전기적으로 연결하는 직렬 연결 전극일 수 있다.
제3 서브 접촉 전극(720A)은 제1 정렬 영역(AAa)의 제2 서브 정렬 영역(AA2a)에서 제2 전극(221) 상에 배치될 수 있다. 제3 서브 접촉 전극(720A)은 평면상 제2 서브 정렬 영역(AA2a) 내에서 제2 방향(DR2)으로 연장될 수 있다. 제3 서브 접촉 전극(720A)은 평면상 제2 서브 정렬 영역(AA2a) 내에서 제2 방향(DR2)으로 연장되되 제1 서브 정렬 영역(AA1a)으로 연장되지 않도록 제2 서브 정렬 영역(AA2a)의 상측에서 이격되어 종지할 수 있다. 제3 서브 접촉 전극(720A)은 제2 개구부(OP21)를 통해 제2 전극(221)과 전기적으로 연결될 수 있다.
제3 서브 접촉 전극(720A)은 제2 서브 정렬 영역(AA2a)에 배치된 제1 발광 소자(ED1, 또는 제2 서브 발광 소자)의 타 단부와 접촉할 수 있다. 제3 서브 접촉 전극(720A)은 제2 서브 정렬 영역(AA2a)에 배치된 제1 발광 소자(ED1)의 타 단부 및 제2 전극(221)과 각각 접촉하여 이들을 전기적으로 연결할 수 있다.
한편, 제2 서브 화소(SPX2)에 포함되는 복수의 전극(212, 222), 복수의 제2 발광 소자(ED2), 복수의 서브 접촉 전극(710B, 720B, 730B)을 포함하는 제2 접촉 전극의 평면 배치 및 형상은 제1 서브 화소(SPX1)에 포함되는 복수의 전극(211, 221), 복수의 제1 발광 소자(ED1), 복수의 서브 접촉 전극(710A, 720A, 730A)을 포함하는 제1 접촉 전극의 평면 배치 및 형상과 동일할 수 있다. 제2 서브 화소(SPX2)의 평면 배치 및 형상은 제1 서브 화소(SPX1)의 설명으로 대체하기로 한다.
이어서, 도 8을 참조하여 표시 장치(10)의 제3 서브 화소(SPX3)에 포함되는 복수의 전극(213, 223), 복수의 제3 발광 소자(ED3), 복수의 서브 접촉 전극(710C, 720C, 730C, 740C)을 포함하는 제3 접촉 전극의 평면 배치 및 형상에 대하여 설명하기로 한다. 제3 서브 화소(SXP3)는 제3 서브 화소(SXP3)에 포함된 서브 접촉 전극 및 서브 정렬 영역의 개수가 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)에 포함된 서브 접촉 전극 및 서브 정렬 영역의 개수와 상이할 수 있다. 구체적으로, 제3 서브 화소(SXP3)에 포함된 서브 접촉 전극 및 서브 정렬 영역의 개수는 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)에 포함된 서브 접촉 전극 및 서브 정렬 영역의 개수보다 많을 수 있다.
제3 서브 화소(SPX3)에 포함된 복수의 제3 발광 소자(ED3)는 제3 정렬 영역(AAc)에 배치될 수 있다. 복수의 제3 발광 소자(ED3)는 제3 정렬 영역(AAc)에서, 일 단부가 제1 전극(213) 상에 놓이고, 타 단부가 제2 전극(223) 상에 놓이도록 배치될 수 있다. 도면에는 복수의 제3 발광 소자(ED3)가 제3 정렬 영역(AAc)에 배치된 것을 도시하였으나, 복수의 제3 발광 소자(ED3) 중 적어도 일부는 제3 비정렬 영역(NAAc)에 더 배치될 수도 있다.
복수의 제3 발광 소자(ED3)는 제3 정렬 영역(AAc)의 제1 서브 정렬 영역(AA1c)에 배치되는 제3 발광 소자(ED3, 이하 '제1 서브 발광 소자'), 제2 서브 정렬 영역(AA2c)에 배치되는 제3 발광 소자(ED3, 이하 '제2 서브 발광 소자') 및 제3 서브 정렬 영역(AA3c)에 배치되는 제3 발광 소자(ED3, 이하 '제3 서브 발광 소자')를 포함할 수 있다. 제1 내지 제3 서브 발광 소자(ED3)는 각각 제1 내지 제3 서브 정렬 영역(AA1c, AA2c, AA3c)에 배치되어 후술하는 복수의 서브 접촉 전극(710C, 720C, 730C, 740C)을 포함하는 제3 접촉 전극과 접촉할 수 있다. 제3 서브 화소(SPX3)에 배치되는 제1 내지 제3 서브 발광 소자(ED3)는 제3 접촉 전극을 통해 서로 직렬로 연결될 수 있다.
제3 서브 화소(SPX3)는 서로 이격 배치된 복수의 서브 접촉 전극(710C, 720C, 730C, 740C)을 포함하는 제3 접촉 전극을 포함할 수 있다. 제3 접촉 전극은 제3 발광 영역(EMA3) 내에 배치될 수 있다. 제3 접촉 전극(710C, 720C, 730C, 740C)은 제1 서브 접촉 전극(710C), 제2 서브 접촉 전극(730C), 제3 서브 접촉 전극(740C) 및 제4 서브 접촉 전극(720C)을 포함할 수 있다.
이하, 복수의 전극(213, 223), 복수의 서브 접촉 전극(710C, 720C, 730C, 740C)과 복수의 제3 발광 소자(ED3)를 설명함에 있어서, 설명의 편의를 위해 제3 발광 소자(ED1)의 일 단부는 제1 전극(213)을 향하는 일 측에 배치되는 단부를 지칭하고, 제3 발광 소자(ED3)의 타 단부는 제1 전극(213)을 향하는 일 측의 반대 측에 배치되는 단부, 즉 제2 전극(223)을 향하는 측에 배치되는 단부를 지칭하는 것으로 한다.
제1 서브 접촉 전극(710C)은 제3 정렬 영역(AAc)의 제1 서브 정렬 영역(AA1c)에서 제1 전극(213) 상에 배치될 수 있다. 제1 서브 접촉 전극(710C)은 평면상 제1 서브 정렬 영역(AA1c) 내에서 제2 방향(DR2)으로 연장되되, 제2 서브 정렬 영역(AA2c)으로 연장되지 않도록 제1 서브 정렬 영역(AA1c)의 하측에서 이격되어 종지할 수 있다. 제1 서브 접촉 전극(710C)은 제1 개구부(OP13)를 통해 제1 전극(213)과 전기적으로 연결될 수 있다.
제1 서브 접촉 전극(710C)은 제1 서브 정렬 영역(AA1c)에 배치된 제3 발광 소자(ED3, 또는 제1 서브 발광 소자)의 일 단부와 접촉할 수 있다. 제1 서브 접촉 전극(710C)은 제1 서브 정렬 영역(AA1c)에 배치된 제3 발광 소자(ED3)의 일 단부 및 제1 전극(213)과 각각 접촉하여 이들을 전기적으로 연결할 수 있다.
제2 서브 접촉 전극(730C)은 제1 영역(731C), 제2 영역(732C) 및 제3 영역(733C)을 포함할 수 있다. 제2 서브 접촉 전극(730C)은 제3 정렬 영역(AAc)의 제1 서브 정렬 영역(AA1c), 제2 서브 정렬 영역(AA2c) 및 이들 사이에 위치하는 제3 비정렬 영역(NAAc)에 걸쳐 배치될 수 있다.
제2 서브 접촉 전극(730C)의 제1 영역(731C)은 제1 서브 정렬 영역(AA1c)에서 제2 전극(223) 상에 배치될 수 있다. 제2 서브 접촉 전극(730C)의 제1 영역(731C)은 제1 서브 접촉 전극(710C)과 제1 서브 정렬 영역(AA1c)에서 제1 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다. 제2 서브 접촉 전극(730C)의 제1 영역(731C)은 제1 서브 정렬 영역(AA1c)에 배치된 제3 발광 소자(ED3)의 타 단부와 접촉할 수 있다.
제2 서브 접촉 전극(730C)의 제2 영역(732C)은 제2 서브 정렬 영역(AA2c)에서 제1 전극(213) 상에 배치될 수 있다. 제2 서브 접촉 전극(730C)의 제2 영역(732C)은 제2 서브 접촉 전극(730C)의 제1 영역(731C)과 이격되어 배치될 수 있다. 제2 서브 접촉 전극(730C)의 제2 영역(732C)은 제2 서브 정렬 영역(AA2c)에 배치된 제3 발광 소자(ED3, 또는 제2 서브 발광 소자)의 일 단부와 접촉할 수 있다.
제2 서브 접촉 전극(730C)의 제3 영역(733C)은 제3 비정렬 영역(NAAc)에서 제2 서브 접촉 전극(730C)의 제1 영역(731C)과 제2 영역(732C)을 연결할 수 있다. 제2 서브 접촉 전극(730C)의 제3 영역(733C)은 제1 서브 정렬 영역(AA1c)에 배치되는 제1 서브 발광 소자(ED3)와 제2 서브 정렬 영역(AA2c)에 배치되는 제2 서브 발광 소자(ED3)를 직렬 연결하는 연결 전극일 수 있다.
제2 서브 접촉 전극(730C)이 제3 서브 화소(SPX3)에 배치되는 제1 서브 발광 소자(ED3)의 타 단부 및 제2 서브 발광 소자(ED3)의 일 단부와 각각 접촉됨으로써, 제1 서브 발광 소자(ED3)와 제2 서브 발광 소자(ED3)는 제2 서브 접촉 전극(730C)을 통해 서로 직렬로 연결될 수 있다. 제2 서브 접촉 전극(730C)의 제1 영역(731C) 및 제2 영역(732C)은 제3 정렬 영역(AAc)에서 제3 발광 소자(ED3)의 접촉하는 접촉 전극일 수 있고, 제2 서브 접촉 전극(730C)의 제3 영역(733C)은 이들을 전기적으로 연결하는 직렬 연결 전극일 수 있다.
제3 서브 접촉 전극(740C)은 제1 영역(741C), 제2 영역(742C) 및 제3 영역(743C)을 포함할 수 있다. 제3 서브 접촉 전극(740C)은 제3 정렬 영역(AAc)의 제2 서브 정렬 영역(AA2c), 제3 서브 정렬 영역(AA3c) 및 이들 사이에 위치하는 제3 비정렬 영역(NAAc)에 걸쳐 배치될 수 있다.
제3 서브 접촉 전극(740C)의 제1 영역(741C)은 제2 서브 정렬 영역(AA2c)에서 제2 전극(223) 상에 배치될 수 있다. 제3 서브 접촉 전극(740C)의 제1 영역(741C)은 제2 서브 정렬 영역(AA2c)에서 제2 서브 접촉 전극(730C)의 제2 영역(732C)과 제1 방향(DR1)으로 서로 이격 대향하도록 배치될 수 있다. 제3 서브 접촉 전극(740C)의 제1 영역(741C)은 제2 서브 정렬 영역(AA2c)에 배치된 제3 발광 소자(ED3)의 타 단부와 접촉할 수 있다.
제3 서브 접촉 전극(740C)의 제2 영역(742C)은 제3 서브 정렬 영역(AA3c)에서 제1 전극(213) 상에 배치될 수 있다. 제3 서브 접촉 전극(740C)의 제2 영역(742C)은 제3 서브 접촉 전극(740C)의 제1 영역(741C)과 이격되어 배치될 수 있다. 제3 서브 접촉 전극(740C)의 제2 영역(742C)은 제3 서브 정렬 영역(AA3c)에 배치된 제3 발광 소자(ED3, 또는 제3 서브 발광 소자)의 일 단부와 접촉할 수 있다.
제3 서브 접촉 전극(740C)의 제3 영역(743C)은 제3 비정렬 영역(NAAc)에서 제3 서브 접촉 전극(740C)의 제1 영역(741C)과 제2 영역(742C)을 연결할 수 있다. 제3 서브 접촉 전극(740C)의 제3 영역(743C)은 제2 서브 정렬 영역(AA2c)에 배치되는 제2 서브 발광 소자(ED3)와 제3 서브 정렬 영역(AA3c)에 배치되는 제3 서브 발광 소자(ED3)를 직렬 연결하는 연결 전극일 수 있다.
제3 서브 접촉 전극(740C)이 제3 서브 화소(SPX3)에 배치되는 제2 서브 발광 소자(ED3)의 타 단부 및 제3 서브 발광 소자(ED3)의 일 단부와 각각 접촉됨으로써, 제2 서브 발광 소자(ED3)와 제3 서브 발광 소자(ED3)는 제3 서브 접촉 전극(740C)을 통해 서로 직렬로 연결될 수 있다. 제3 서브 접촉 전극(740C)의 제1 영역(741C) 및 제2 영역(742C)은 제3 정렬 영역(AAc)에서 제3 발광 소자(ED3)의 접촉하는 접촉 전극일 수 있고, 제3 서브 접촉 전극(740C)의 제3 영역(743C)은 이들을 전기적으로 연결하는 직렬 연결 전극일 수 있다.
제4 서브 접촉 전극(720C)은 제3 정렬 영역(AAc)의 제3 서브 정렬 영역(AA3c)에서 제2 전극(223) 상에 배치될 수 있다. 제4 서브 접촉 전극(720C)은 평면상 제3 서브 정렬 영역(AA2c) 내에서 제2 방향(DR2)으로 연장될 수 있다. 제4 서브 접촉 전극(720C)은 평면상 제3 서브 정렬 영역(AA3c) 내에서 제2 방향(DR2)으로 연장되되 제2 서브 정렬 영역(AA2c)으로 연장되지 않도록 제3 서브 정렬 영역(AA3c)의 상측에서 이격되어 종지할 수 있다. 제4 서브 접촉 전극(720C)은 제2 개구부(OP23)를 통해 제2 전극(223)과 전기적으로 연결될 수 있다.
제4 서브 접촉 전극(720C)은 제3 서브 정렬 영역(AA3c)에 배치된 제3 발광 소자(ED3, 또는 제3 서브 발광 소자)의 타 단부와 접촉할 수 있다. 제4 서브 접촉 전극(720C)은 제3 서브 정렬 영역(AA3c)에 배치된 제3 발광 소자(ED3)의 타 단부 및 제2 전극(223)과 각각 접촉하여 이들을 전기적으로 연결할 수 있다.
도 9는 도 8의 I-I' 선을 따라 자른 단면도이다. 도 10은 도 9의 A 영역의 일 예를 나타낸 확대 단면도이다. 도 11은 도 8의 II-II' 선을 따라 자른 단면도이다. 도 12는 도 11의 B 영역의 확대 단면도이다.
이하, 도 9 내지 도 12를 참조하여, 표시 장치(10)의 단면 구조에 대하여 설명하기로 한다.
도 9 내지 도 12를 참조하면, 표시 장치(10)는 기판(SUB), 기판(SUB) 상에 배치된 회로 소자층(PAL) 및 회로 소자층(PAL) 상에 배치된 발광 소자층을 포함할 수 있다. 발광 소자층은 제1 뱅크(410, 420), 제1 및 제2 전극(210, 220), 제2 뱅크(600), 발광 소자(ED: ED1, ED2, ED3), 복수의 접촉 전극, 제1 내지 제3 절연층(510, 520, 530)을 포함할 수 있다.
기판(SUB)은 절연 기판일 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 기판(SUB)은 리지드(Rigid) 기판일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판일 수도 있다.
기판(SUB) 상에는 회로 소자층(PAL)이 배치될 수 있다. 회로 소자층(PAL)은 도 3 내지 도 5를 참조하여 상술한 적어도 하나의 트랜지스터 등을 포함하여 발광 소자층을 구동할 수 있다.
제1 뱅크(410, 420)는 회로 소자층(PAL) 상에 배치될 수 있다. 도면에는 도시하지 않았으나, 회로 소자층(PAL)은 비아층을 포함할 수 있고, 제1 뱅크(410, 420)는 회로 소자층(PAL)의 비아층 상에 배치될 수 있다.
제1 뱅크(410, 420)는 평면상 각 화소(PX) 내에서 제2 방향(DR2)으로 연장되는 형상을 포함할 수 있다. 제1 뱅크(410, 420)는 서로 이격 배치된 제1 및 제2 서브 뱅크(410, 420)를 포함할 수 있다. 제1 및 제2 서브 뱅크(410, 420)가 서로 이격되어 형성된 이격 공간은 복수의 발광 소자(ED: ED1, ED2, ED3)가 배치되는 영역을 제공할 수 있다.
제1 및 제2 서브 뱅크(410, 420)는 기판(SUB)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 제1 및 제2 서브 뱅크(410, 420)의 돌출된 부분은 경사진 측면을 가질 수 있다. 제1 및 제2 서브 뱅크(410, 420)는 경사진 측면을 포함함으로써 발광 소자(ED: ED1, ED2, ED3)에서 방출되어 제1 및 제2 서브 뱅크(410, 420)의 측면을 향해 진행하는 광의 진행 방향을 상부 방향(예컨대, 표시 방향)으로 바꾸는 역할을 할 수 있다.
먼저, 도 8 내지 도 10을 참조하여, 제1 서브 화소(SPX1)의 단면 구조에 대하여 설명하기로 한다.
제1 및 제2 전극(211, 221)은 제1 및 제2 서브 뱅크(410, 420) 상에 각각 배치될 수 있다. 제1 및 제2 전극(211, 220)은 서로 이격되어 배치될 수 있다.
제1 전극(211)은 제1 방향(DR1)으로 연장된 제2 뱅크(600)의 일부 영역과 중첩하도록 평면상 제2 방향(DR2)으로 연장될 수 있다. 제1 전극(211)은 제1 컨택홀(CT11)을 통해 회로 소자층(PAL)과 전기적으로 연결될 수 있다.
제2 전극(221)은 제1 방향(DR1)으로 연장된 제2 뱅크(600)의 일부 영역과 중첩하도록 평면상 제2 방향(DR2)으로 연장될 수 있다. 제2 전극(221)은 제2 컨택홀(CT21)을 통해 회로 소자층(PAL)과 전기적으로 연결될 수 있다.
제1 및 제2 전극(211, 221)은 각각 제1 발광 소자(ED1)들과 전기적으로 연결되고, 제1 발광 소자(ED1)가 광을 방출하도록 소정의 전압이 인가될 수 있다. 제1 및 제2 전극(211, 221)은 복수의 접촉 전극(710A, 720A, 730A)을 통해 제1 전극(211)과 제2 전극(221) 사이에 배치되는 제1 발광 소자(ED1)와 전기적으로 연결되고, 전극(211, 221)들로 인가된 전기 신호를 접촉 전극(710A, 720A, 730A)을 통해 제1 발광 소자(ED1)에 전달할 수 있다.
복수의 전극(21, 221) 상에는 제1 절연층(510)이 배치될 수 있다. 제1 절연층(510)은 제1 및 제2 전극(211, 221) 사이의 영역을 포함하여 제1 및 제2 서브 뱅크(410, 420) 상에 배치된 제1 및 제2 전극(211, 221) 상에 전면적으로 배치될 수 있다.
제1 절연층(510)은 제1 전극(211) 및 제2 전극(221) 상에 배치되되, 제1 전극(211) 및 제2 전극(221)의 적어도 일부를 노출하도록 배치될 수 있다.
제1 절연층(510)은 제1 정렬 영역(AAa)의 제1 서브 정렬 영역(AA1a)에서 제1 서브 뱅크(410) 상에 배치된 제1 전극(211)의 상면을 노출하는 제1 개구부(OP11)를 포함할 수 있다. 상기 제1 개구부(OP11)를 통해 제1 서브 정렬 영역(AA1a)에서 제1 전극(211)과 제1 서브 접촉 전극(710A)은 접촉할 수 있다. 제1 전극(211)과 제1 서브 접촉 전극(710A)이 제1 개구부(OP11)를 통해 접촉함으로써, 제1 전극(211)은 제1 서브 접촉 전극(710A)을 통해 제1 서브 정렬 영역(AA1a)에 배치된 제1 발광 소자(ED1)와 전기적으로 연결될 수 있다.
제1 절연층(510)은 제1 정렬 영역(AAa)의 제2 서브 정렬 영역(AA2a)에서 제2 서브 뱅크(420) 상에 배치된 제2 전극(221)의 상면을 노출하는 제2 개구부(OP21)를 포함할 수 있다. 상기 제2 개구부(OP21)를 통해 제2 서브 정렬 영역(AA2a)에서 제2 전극(221)과 제3 서브 접촉 전극(720A)은 접촉할 수 있다. 제2 전극(221)과 제3 서브 접촉 전극(720A)이 제2 개구부(OP21)를 통해 접촉함으로써, 제2 전극(221)은 제3 서브 접촉 전극(720A)을 통해 제2 서브 정렬 영역(AA2a)에 배치된 제1 발광 소자(ED1)와 전기적으로 연결될 수 있다.
제1 절연층(510)은 제2 서브 접촉 전극(730A)과 제1 전극(211) 및 제2 전극(221) 사이에 개재될 수 있다. 제1 절연층(510)이 제2 서브 접촉 전극(730A)과 제1 및 제2 전극(211, 221) 사이에 개재됨으로써, 제2 서브 접촉 전극(730A)은 제1 및 제2 전극(211, 221)과 상호 절연될 수 있다. 제2 서브 접촉 전극(730A)은 제1 및 제2 전극(211, 221)과 직접 접촉을 통해 연결되지 않고, 제1 발광 소자(ED1)를 통하여 전기적으로 연결될 수 있다.
제1 절연층(51)은 제1 전극(211)과 제2 전극(221)을 보호함과 동시에 이들을 상호 절연시킬 수 있다. 또한, 제1 절연층(510) 상에 배치되는 제1 발광 소자(ED1)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다. 또한, 제1 절연층(510)은 상술한 바와 같이 제2 서브 접촉 전극(730A)과 제1 및 제2 전극(211, 221)이 접촉되지 않도록 하여 제2 서브 접촉 전극(730A)을 통해 제1 내지 및 제2 서브 정렬 영역(AA1a, AA2a)에 각각 배치된 제1 발광 소자(ED1)가 서로 직렬 연결되도록 할 수도 있다.
제1 절연층(510)은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(510)은 무기물 절연성 물질 로서, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlOx), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다.
제1 절연층(510) 상에는 제2 뱅크(600)가 배치될 수 있다. 제2 뱅크(600)는 제2 뱅크(410, 420)보다 더 큰 높이를 갖도록 형성될 수 있다.
제1 발광 소자(ED1)는 제1 및 제2 서브 정렬 영역(AA1a, AA2a)에 배치될 수 있다. 제1 발광 소자(ED1)는 양 단부가 각각 제1 전극(211) 및 제2 전극(221) 상에 배치되도록, 제1 및 제2 서브 뱅크(410, 420) 사이에서 제1 절연층(510) 상에 배치될 수 있다.
제2 절연층(520)은 제1 및 제2 서브 뱅크(410, 420) 사이에서 제1 절연층(510) 상에 배치될 수 있다. 제2 절연층(520)은 제1 및 제2 서브 정렬 영역(AA1a, AA2A) 내에서 제1 및 제2 서브 뱅크(410, 420) 사이에 배치된 제1 발광 소자(ED1) 상에 부분적으로 배치될 수 있다. 제2 절연층(520)은 제1 발광 소자(ED1)의 외면을 부분적으로 감싸도록 배치될 수 있다. 제2 절연층(520)은 제1 발광 소자(ED1) 상에 배치되되, 제1 발광 소자(ED1)의 일 단부 및 타 단부를 노출할 수 있다. 제2 절연층(520) 중 제1 발광 소자(ED1) 상에 배치된 부분은 평면상 제1 전극(211)과 제2 전극(221) 사이에서 제2 방향(DR2)으로 연장된 형상을 가질 수 있다.
제2 절연층(520)은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제2 절연층(520)은 무기물 절연성 물질을 포함할 수 있다. 제2 절연층(520)이 무기물 절연성 물질을 포함하는 경우, 제2 절연층(520)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlOx), 질화 알루미늄(AlN)등을 포함할 수 있다. 다른 몇몇 실시예에서, 제2 절연층(520)이 유기물 절연성 물질을 포함할 수도 있다. 제2 절연층(520)이 유기물 절연성 물질을 포함하는 경우, 제2 절연층(520)은 아크릴 수지, 에폭시 수지, 페놀 수지, 폴리아마이드 수지, 폴리이미드 수지, 불포화 폴리에스테르 수지, 폴리페닐렌 수지, 폴리페닐렌설파이드 수지, 벤조사이클로부텐, 카도 수지, 실록산 수지, 실세스퀴옥산 수지, 폴리메틸메타크릴레이트, 폴리카보네이트, 폴리메틸메타크릴레이트-폴리카보네이트 합성수지 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
제2 절연층(520) 상에는 복수의 접촉 전극(710A, 720A, 730A)이 배치될 수 있다. 제1 서브 접촉 전극(710A)은 상술한 바와 같이 제1 개구부(OP11)를 통해 제1 전극(211)의 상면과 접촉함으로써, 제1 전극(211)과 전기적으로 연결될 수 있다. 따라서, 제1 서브 접촉 전극(710A)은 제1 서브 정렬 영역(AA1a)에 배치된 제1 서브 발광 소자(ED1)의 일 단부와 제1 전극(211)과 각각 접촉함으로써, 제1 서브 발광 소자(ED1)의 일 단부 및 제1 전극(211)을 전기적으로 연결할 수 있다. 제2 서브 접촉 전극(730A)이 제1 및 제2 서브 정렬 영역(AA1a, AA2a)에 걸쳐 배치됨에 따라, 제1 서브 발광 소자(ED1)의 타 단부 및 제2 서브 발광 소자(ED1)의 일 단부는 제2 서브 접촉 전극(730A)에 의해 서로 직렬 연결될 수 있다. 제3 서브 접촉 전극(720A)은 상술한 바와 같이 제2 개구부(OP21)를 통해 제2 전극(221)의 상면과 접촉함으로써, 제2 전극(211)과 전기적으로 연결될 수 있다. 따라서, 제3 서브 접촉 전극(720A)은 제2 서브 정렬 영역(AA2a)에 배치된 제2 서브 발광 소자(ED1)의 타 단부 및 제2 전극(221)과 각각 접촉함으로써, 제2 서브 발광 소자(ED1)의 타 단부와 제2 전극(221)을 전기적으로 연결할 수 있다.
복수의 접촉 전극(710A, 720A, 730A)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 복수의 접촉 전극(710A, 720A, 730A)은 투명성 전도성 물질을 포함할 수 있으나, 이에 제한되지 않는다.
제3 절연층(530)은 기판(SUB) 상에 전면적으로 배치될 수 있다. 제3 절연층(530)은 기판(SUB) 상에 배치된 부재들 외부 환경에 대하여 보호하는 기능을 할 수 있다. 제3 절연층(530)은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 제3 절연층(530)은 예시적으로 제2 절연층(520)이 포함할 수 있는 물질로 열거된 물질을 포함할 수 있다.
한편, 도 10을 참조하면, 제1 발광 소자(ED1)의 양 단부는 각 접촉 전극(710A, 720A, 730A) 중 적어도 하나와 접촉할 수 있다. 이하, 제1 정렬 영역(AAa)의 제1 서브 정렬 영역(AA1a)에 배치된 제1 발광 소자(ED1)에 포함된 복수의 층과 상기 제1 발광 소자(ED1)의 양 단부와 접촉하는 제1 서브 접촉 전극(710A) 및 제2 서브 접촉 전극(730A)에 대하여 설명하기로 한다.
제1 서브 접촉 전극(710A)의 제1 서브 정렬 영역(AA1a)에 배치되는 제1 서브 발광 소자(ED1)의 일 단부와 접촉할 수 있다. 예시적인 실시예에서, 제1 서브 발광 소자(ED1)의 일 단부에는 제1 발광 소자(ED1)의 전극층(37)이 위치하고 제1 서브 발광 소자(ED1)의 타 단부에는 제1 발광 소자(ED1)의 제1 반도체층(31)이 위치할 수 있다. 제1 서브 발광 소자(ED1)의 외면에는 절연막(38)이 배치될 수 있다. 제1 발광 소자(ED1)의 복수의 층은 기판(SUB)의 상면과 평행하도록 순서대로 배치될 수 있다.
제2 절연층(520) 상에 배치되는 제1 서브 접촉 전극(710A) 및 제2 서브 접촉 전극(730A)(또는, 제2 서브 접촉 전극(730A)의 제1 영역(731A))은 제2 절연층(520) 상에서 서로 이격 배치될 수 있다.
이하, 도 8, 도 11 및 도 12를 참조하여 제3 서브 화소(SPX3)의 단면 구조에 대하여 설명하기로 한다. 도 11 및 도 12를 설명함에 있어서, 이전에 이미 설명한 것과 동일한 구성에 대해서는 중복 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
제3 정렬 영역(AAc)의 제1 서브 정렬 영역(AA1c)에서 제1 서브 접촉 전극(710C)은 제1 서브 발광 소자(ED3)의 일 단부와 접촉할 수 있다. 제1 서브 접촉 전극(710C)은 제1 개구부(OP13)를 통해 제1 전극(213)과 접촉할 수 있다. 즉, 제1 서브 접촉 전극(710C)은 제1 전극(213) 및 제1 서브 발광 소자(ED3)의 일 단부와 접촉할 수 있다.
제2 서브 접촉 전극(730C)은 제3 정렬 영역(AAc)의 제1 및 서브 제2 정렬 영역(AA1, AA2)에서 각각 제1 서브 발광 소자(ED3)의 타 단부 및 제2 서브 발광 소자(ED3)의 일 단부와 접촉할 수 있다. 구체적으로, 제1 서브 정렬 영역(AA1c)에서 제2 서브 접촉 전극(730C)의 제1 영역(731C)은 제1 서브 발광 소자(ED1)의 타 단부와 접촉할 수 있다. 제2 서브 정렬 영역(AA2c)에서 제2 서브 접촉 전극(730C)의 제2 영역(732C)은 제2 서브 발광 소자(ED3)의 일 단부와 접촉할 수 있다. 제3 정렬 영역(AAc)의 제1 및 제2 서브 정렬 영역(AA1c, AA2c) 사이에 위치한 제3 비정렬 영역(NAAc)에 배치된 제2 서브 접촉 전극(730C)의 제3 영역(733C)에 의해 제2 서브 접촉 전극(730C)의 제1 영역(731C)과 제2 영역(732C)은 서로 전기적으로 연결될 수 있다.
제3 서브 접촉 전극(740C)은 제3 정렬 영역(AAc)의 제2 및 서브 제3 정렬 영역(AA2c, AA3c)에서 각각 제2 서브 발광 소자(ED3)의 타 단부 및 제3 서브 발광 소자(ED3)의 일 단부와 접촉할 수 있다. 구체적으로, 제2 서브 정렬 영역(AA2c)에서 제3 서브 접촉 전극(740C)의 제1 영역(741C)은 제2 서브 발광 소자(ED3)의 타 단부와 접촉할 수 있다. 제3 서브 정렬 영역(AA3c)에서 제3 서브 접촉 전극(740C)의 제2 영역(742C)은 제3 서브 발광 소자(ED3)의 일 단부와 접촉할 수 있다. 제3 정렬 영역(AAc)의 제2 및 제3 서브 정렬 영역(AA2, AA3) 사이에 위치한 제3 비정렬 영역(NAAc)에 배치된 제3 서브 접촉 전극(740C)의 제3 영역(743C)에 의해 제3 서브 접촉 전극(740C)의 제1 영역(741C)과 제2 영역(742C)은 서로 전기적으로 연결될 수 있다.
제3 정렬 영역(AAc)의 제3 서브 정렬 영역(AA3c)에서 제4 서브 접촉 전극(720C)은 제3 서브 발광 소자(ED3)의 타 단부와 접촉할 수 있다. 제4 서브 접촉 전극(720C)은 제2 개구부(OP23)를 통해 제2 전극(223)과 접촉할 수 있다. 즉, 제4 서브 접촉 전극(720C)은 제2 전극(223) 및 제3 서브 발광 소자(ED3)의 타 단부와 접촉할 수 있다.
제3 서브 화소(SPX3)에서 제1 트랜지스터(T1)를 통해 공급되는 전류는 제1 서브 접촉 전극(710C)을 통해 제1 서브 발광 소자(ED3)의 일 단부로 전달될 수 있고, 제2 전압 배선(VL2)을 통해 제2 전원 전압이 인가된 제2 전극(223)은 제4 서브 접촉 전극(720C)을 통해 제3 서브 발광 소자(ED3)의 타 단부를 전달될 수 있다. 따라서, 상기 제1 서브 접촉 전극(710A)을 통해 제1 서브 발광 소자(ED3)에 전달된 전기 신호는 제3 정렬 영역(AAc)의 제1 서브 정렬 영역(AA1c)에 배치된 제1 서브 발광 소자(ED3), 제2 서브 접촉 전극(730C), 제3 정렬 영역(AAc)의 제2 서브 정렬 영역(AA2c)에 배치된 제2 서브 발광 소자(ED3), 제3 서브 접촉 전극(740C), 제3 정렬 영역(AAc)의 제3 서브 정렬 영역(AA3c)에 배치된 제3 서브 발광 소자(ED3) 및 제4 서브 접촉 전극(720C)을 따라 전달될 수 있다.
일 실시예에 따르면, 제3 서브 화소(SPX3)의 제3 정렬 영역(AAc)에 배치된 각 발광 소자(ED3)는 복수의 접촉 전극(710C, 720C, 730C, 740C)을 통해 서로 직렬 연결될 수 있다.
동일한 서브 정렬 영역(AA)에 배치되는 복수의 발광 소자(ED) 중 어느 한 발광 소자(ED)에 불량이 발생하여 단락되는 경우, 불량 발광 소자(ED)를 포함하는 서브 정렬 영역(AA)에는 불량 발광 소자(ED)를 통해 전류가 흘러 정상 발광 소자(ED)에는 전기 신호가 전달되지 않아, 발광되지 않을 수 있다. 예를 들어, 제1 서브 발광 영역(AA1c)에 배치된 복수의 제1 서브 발광 소자(ED3) 중 어느 하나의 제1 서브 발광 소자(ED3)가 단락되는 경우, 제1 서브 정렬 영역(AA1c)에 배치되는 다른 정상 제3 발광 소자(ED3)에는 전류가 흐르지 않아 정상 제3 발광 소자(ED3)들은 발광되지 않을 수 있다. 다만, 이 경우에도 서로 직렬 연결된 제2 서브 정렬 영역(AA2c) 및 제3 서브 정렬 영역(AA3c)에 배치된 제2 및 제3 서브 발광 소자(ED3)에는 전기 신호가 전달되므로 제2 서브 정렬 영역(AA2c) 및 제3 서브 정렬 영역(AA3c)에 배치된 제2 및 제3 서브 발광 소자(ED3)들은 광을 방출할 수 있다.
즉, 각 서브 화소(SPX1, SPX2, SPX3)에 각각 복수의 서브 정렬 영역(AAna, AAnb, AAnc, 단, n은 자연수)이 배치되어 각 서브 정렬 영역(AAna, AAnb, AAnc, 단, n은 자연수)에 배치되는 발광 소자(ED)가 직렬로 연결되는 경우, 어느 하나의 서브 정렬 영역(AAna, AAnb, AAnc, 단, n은 자연수)에 불량 발광 소자(ED)가 배치됨에도 불구하고 다른 서브 정렬 영역(AAna, AAnb, AAnc, 단, n은 자연수)에 배치되는 발광 소자(ED)를 통해 광을 방출할 수 있다.
도 13은 다른 실시예에 따른 표시 장치의 일 화소의 개략적인 평면 배치도이다.
도 13을 참조하면, 제3 서브 화소(SPX3)가 한 개의 제1 전극(213)과 두 개의 제2 전극(223A, 223B)을 포함하는 점이 도 8의 실시예와 차이점이다.
구체적으로, 제3 서브 화소(SPX3)는 제1 전극(213)의 우측 및 좌측에 각각 배치되는 2개의 제2 전극(223A, 223B)을 포함할 수 있다. 이에 따라, 제2 전극(223A, 223B)은 각각 제2 컨택홀(CT23A, CT23B)을 통해 회로 소자층(PAL)과 연결될 수 있다.
제3 접촉 전극의 제2 서브 접촉 전극(730C_1)은 제1 서브 정렬 영역(AA1c)의 제2 전극(223A, 223B) 상에 배치된 2개의 제1 영역(731C_1)을 포함할 수 있다. 제2 서브 접촉 전극(730C_1)의 제3 영역(733C)은 제2 서브 정렬 영역(AA2c)의 제1 전극(213) 상에 배치된 제2 서브 접촉 전극(730C_1)의 제2 영역(732C)과 제1 서브 정렬 영역(AA1c)의 제2 전극(223A, 223B) 상에 배치된 제2 서브 접촉 전극(730C_1)의 제1 영역(731C_1)을 연결할 수 있다.
마찬가지로, 제3 서브 접촉 전극(720C_1)은 제2 서브 정렬 영역(AA2c)의 제2 전극(223A, 223B) 상에 배치된 2개의 제1 영역(741C_1)을 포함할 수 있다. 제3 서브 접촉 전극(740C_1)의 제3 영역(743C)은 제3 서브 정렬 영역(AA3c)의 제1 전극(213) 상에 배치된 제3 서브 접촉 전극(740C_1)의 제2 영역(742C)과 제2 서브 정렬 영역(AA2c)의 제2 전극(223A, 223B) 상에 배치된 제3 서브 접촉 전극(740C_1)의 제1 영역(741C_1)을 연결할 수 있다.
제4 서브 접촉 전극(720C_1)은 제3 서브 정렬 영역(AA3c)의 제2 전극(223A, 223B) 상에 각각 배치될 수 있다. 제4 서브 접촉 전극(720C_1)은 제2 전극(223A, 223B)와 제2 개구부(OP23_1: OP23A, OP23B)를 통해 접촉할 수 있다.
도 14는 다른 실시예에 따른 표시 장치의 제1 서브 화소의 등가 회로도이다. 도 15는 다른 실시예에 따른 표시 장치의 제2 서브 화소의 등가 회로도이다. 도 16은 다른 실시예에 따른 표시 장치의 제3 서브 화소의 등가 회로도이다.
도 14 및 도 15를 참조하면, 제1 서브 화소(SPX1_1) 및 제2 서브 화소(SPX2_1)의 제1 발광 유닛(LU1_1) 및 제2 발광 유닛(LU2_1)이 각각 3개의 발광 그룹(SLU1_1, SLU2_1)을 포함하는 점이 도 3 및 도 4의 실시예와 차이점이다. 마찬가지로, 도 16을 참조하면, 제3 서브 화소(SPX3_1)의 제3 발광 유닛(LU3_1)이 4개의 발광 그룹(SLU3_1)을 포함하는 점이 도 5의 실시예와 차이점이다. 즉, 제1 및 제2 서브 화소(SPX1_1, SPX2_1)의 발광 그룹이 3단의 직렬 연결 구조를 포함하는 경우, 제3 서브 화소(SXP3_1)의 발광 그룹은 5단의 직렬 연결 구조를 포함할 수 있다. 이 경우에도, 적색의 광을 방출하는 제3 발광 소자(ED3)를 포함하는 제3 서브 화소(SPX3_1) 내에 포함되는 제3 발광 소자(ED3)의 직렬 연결의 수가 제1 및 제2 서브 화소(SPX1_1, SPX2_1) 내에 포함되는 제1 및 제2 발광 소자(ED1, ED2)의 직렬 연결의 수보다 크므로 각 발광 소자의 동작 전압 차이에 의해 발생할 수 있는 전력 손실을 최소화할 수 있다.
도 17은 도 14 내지 도 18의 등가 회로도를 포함하는 표시 장치의 일 화소의 개략적인 평면 배치도이다.
도 17을 참조하면, 제1 및 제2 서브 화소(SPX1_1, SPX2_1)는 각각 제1 내지 제3 서브 정렬 영역(AA1a, AA2a, AA3a, AA1b, AA2b, AA3b)을 포함할 수 있다. 또한, 제1 및 제2 서브 화소(SPX_1, SPX2_1)는 각각 제1 내지 제4 접촉 전극(710A, 720A_1, 730A_1, 740A_1)을 포함하는 점이 도 8의 실시예와 차이점이다. 제3 서브 화소(SPX3_1)는 각각 제1 내지 제4 서브 정렬 영역(AA1c, AA2c, AA3c, AA4c)을 포함할 수 있다. 제3 서브 화소(SPX3_1)의 제3 접촉 전극은 제1 내지 제5 서브 접촉 전극(710C, 720C_1, 730C_1, 740C_1, 750C_1) 포함하는 점이 도 8의 실시예와 차이점이다. 즉, 본 실시예에서, 제1 및 제2 서브 화소(SPX1_1, SPX2_1)는 각 서브 정렬 영역에 배치되는 발광 소자가 3단의 직렬 연결 구조를 포함하며, 제3 서브 화소(SPX3_1)는 각 서브 정렬 영역에 배치되는 발광 소자가 4단의 직렬 연결 구조를 포함할 수 있다.
도 18은 도 9의 A 영역의 다른 예를 나타낸 확대 단면도이다.
도 18을 참조하면, 본 실시예에 따른 표시 장치는 서브 접촉 전극들 사이에 제4 절연층(550)이 더 배치되는 점이 도 9의 실시예와 차이점이다. 이하, 제1 서브 화소(SPX1)에 배치되는 제1 접촉 전극의 제1 및 제2 서브 접촉 전극(710A, 730A_1)의 단면 구조를 중심으로 설명하고 다른 서브 화소(SPX)의 설명을 제1 서브 화소(SPX1)의 설명으로 대체하기로 한다.
구체적으로, 제1 서브 접촉 전극(710A)과 제2 서브 접촉 전극(730A) 사이에는 제4 절연층(550)이 배치될 수 있다. 제4 절연층(550)은 제1 서브 접촉 전극(710A) 및 제2 절연층(520) 상에 배치되고, 제2 서브 접촉 전극(730A)은 제4 절연층(550) 상에 배치될 수 있다. 제4 절연층(550)은 제1 서브 접촉 전극(710A)을 덮도록 배치되어 제1 서브 접촉 전극(710A)과 제2 서브 접촉 전극(730A)을 전기적으로 절연시키는 역할을 할 수 있다. 제3 절연층(530)은 제4 절연층(550) 및 제2 서브 접촉 전극(730A) 상에 배치될 수 있다.
제4 절연층(550)은 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제4 절연층(550)은 무기물 절연성 물질 로서, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(AlOx), 질화 알루미늄(AlN)등과 같은 무기물 절연성 물질을 포함할 수 있다.
본 실시예에서, 표시 장치(10)는 제1 서브 접촉 전극(710A)과 제2 서브 접촉 전극(730A) 사이에 배치된 제4 절연층(550)을 더 포함함으로써, 제1 서브 접촉 전극(710A)과 제2 서브 접촉 전극(730A)을 형성하는 공정에서 제1 서브 접촉 전극(710A)과 제2 서브 접촉 전극(730A)이 패턴화하는 공정의 신뢰성이 개선될 수 있다. 따라서, 제1 서브 접촉 전극(710A)과 제2 접촉 전극(730A)이 별도의 마스크 공정에 의해 패터닝되어 마스크 공정이 추가됨에도 불구하고 표시 장치의 표시 신뢰성이 개선될 수 있다. 본 실시예는 제4 절연층(550)이 더 배치되는 점을 제외하고는 도 9의 실시예와 동일한 바, 중복되는 설명은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치
VDL: 제1 전압 라인 VSL: 제2 전압 라인
T1, T2, T3: 제1 내지 제3 트랜지스터
DTL: 데이터 라인 VIL: 초기화 전압 라인

Claims (20)

  1. 제1 서브 화소 및 제2 서브 화소를 포함하는 표시 장치로서,
    상기 제1 서브 화소는 중심 파장 대역이 제1 파장 대역인 제1 광을 발광하는 복수의 제1 발광 소자를 포함하는 제1 광원 유닛을 포함하고,
    상기 제2 서브 화소는 중심 파장 대역이 제2 파장 대역인 제2 광을 발광하는 복수의 제2 발광 소자를 포함하는 제2 광원 유닛을 포함하며,
    상기 제1 광원 유닛은 서로 직렬로 연결되며 각각 상기 복수의 제1 발광 소자를 포함하는 제1 내지 제n 발광 그룹(단, n은 자연수)을 포함하고,
    상기 제2 광원 유닛은 서로 직렬로 연결되며 각각 상기 복수의 제2 발광 소자를 포함하는 제1 내지 제m 발광 그룹(단, m은 자연수)을 포함하되,
    상기 제2 파장 대역은 상기 제1 파장 대역과 상이하고,
    상기 n은 상기 m과 상이한 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 파장 대역은 상기 제1 파장 대역보다 길고,
    상기 m은 상기 n보다 큰 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 파장 대역은 450nm 내지 495nm 또는 520nm 내지 575nm의 범위를 가지고,
    상기 제2 파장 대역은 600nm 내지 750nm의 범위를 가지는 표시 장치.
  4. 제3 항에 있어서,
    상기 n은 2이고, 상기 m은 3인 표시 장치.
  5. 제3 항에 있어서,
    상기 n은 3이고, 상기 m은 4 또는 5인 표시 장치.
  6. 제2 항에 있어서,
    상기 표시 장치는 제3 서브 화소를 더 포함하며,
    상기 제3 서브 화소는 중심 파장 대역이 제3 파장 대역인 제3 광을 발광하는 복수의 제3 발광 소자를 포함하는 제3 광원 유닛을 포함하고,
    상기 제3 광원 유닛은 서로 직렬로 연결되며, 각각 상기 복수의 제3 발광 소자를 포함하는 제1 내지 제s 발광 그룹(단, s는 자연수)을 포함하고,
    상기 제3 파장 대역은 상기 제2 파장 대역과 상이하고,
    상기 s는 상기 m과 상이한 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 파장 대역은 상기 제3 파장 대역보다 길고,
    상기 m은 상기 s보다 큰 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 파장 대역은 450nm 내지 495nm의 범위를 가지고,
    상기 제2 파장 대역은 600nm 내지 750nm의 범위를 가지고,
    상기 제3 파장 대역은 520nm 내지 575nm의 범위를 가지는 표시 장치.
  9. 제8 항에 있어서,
    상기 n과 상기 s는 동일한 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 광원 유닛의 상기 제1 내지 제n 발광 그룹 내에서 상기 복수의 제1 발광 소자는 서로 병렬로 연결되는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 광원 유닛의 상기 제1 내지 제m 발광 그룹 내에서 상기 복수의 제2 발광 소자는 서로 병렬로 연결되는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 및 제2 발광 소자는 각각 무기 발광 다이오드인 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 광원 유닛은,
    제1 트랜지스터와 전기적으로 연결된 제1 전극, 및
    제1 전압 라인과 전기적으로 연결된 제2 전극을 더 포함하며,
    상기 제1 광원 유닛의 제1 내지 제n 발광 그룹은 상기 제1 광원 유닛의 제1 전극과 상기 제1 광원 유닛의 제2 전극 사이에서 서로 직렬 연결되는 제1 및 제2 발광 그룹을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 광원 유닛의 제1 발광 그룹의 일 단은 상기 제1 광원 유닛의 제1 전극과 연결되고,
    상기 제1 광원 유닛의 제1 발광 그룹의 타 단은 상기 제1 광원 유닛의 제2 발광 그룹의 일 단과 연결되고,
    상기 제1 광원 유닛의 제2 발광 그룹의 타 단은 상기 제1 광원 유닛의 제2 전극과 연결되는 표시 장치.
  15. 제13 항에 있어서,
    상기 제2 광원 유닛은,
    제2 트랜지스터와 전기적으로 연결된 제1 전극, 및
    상기 제1 전압 라인과 전기적으로 연결된 제2 전극을 더 포함하며,
    상기 제2 광원 유닛의 제1 내지 제m 발광 그룹은 상기 제2 광원 유닛의 제1 전극과 상기 제2 광원 유닛의 제2 전극 사이에서 서로 직렬 연결되는 제1 내지 제3 발광 그룹을 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제2 광원 유닛의 제1 발광 그룹의 일 단은 상기 제2 광원 유닛의 제1 전극과 연결되고,
    상기 제2 광원 유닛의 제1 발광 그룹의 타 단은 상기 제2 광원 유닛의 제2 발광 그룹의 일 단과 연결되고,
    상기 제2 광원 유닛의 제2 발광 그룹의 타 단은 상기 제2 광원 유닛의 제3 발광 그룹의 일 단과 연결되고,
    상기 제2 광원 유닛의 제3 발광 그룹의 타 단은 상기 제2 광원 유닛의 제2 전극과 연결되는 표시 장치.
  17. 제1 서브 화소 및 제2 서브 화소를 포함하는 표시 장치로서,
    상기 제1 서브 화소는,
    중심 파장 대역이 제1 파장 대역인 제1 광을 발광하는 제1 발광 소자로서, 서로 직렬로 연결된 제1 및 제2 서브 발광 소자를 포함하는 제1 발광 소자; 및
    상기 제1 발광 소자의 적어도 일 단부와 접촉하며, 서로 이격 배치된 제1 내지 제3 서브 접촉 전극을 포함하는 제1 접촉 전극을 포함하고,
    상기 제2 서브 화소는,
    중심 파장 대역이 상기 제1 파장 대역보다 긴 제2 파장 대역인 제2 광을 발광하는 제2 발광 소자로서, 서로 직렬로 연결된 제1 내지 3 서브 발광 소자를 포함하는 제2 발광 소자; 및
    상기 제2 발광 소자의 적어도 일 단부와 접촉하며, 서로 이격 배치된 제1 내지 제4 서브 접촉 전극을 포함하는 제2 접촉 전극을 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 파장 대역은 450nm 내지 495nm 또는 520nm 내지 575nm의 범위를 가지고,
    상기 제2 파장 대역은 600nm 내지 750nm의 범위를 가지는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 서브 화소는 제1 트랜지스터와 전기적으로 연결되는 제1 전극, 및 제1 전압 라인과 전기적으로 연결되는 제2 전극을 더 포함하고,
    상기 제1 접촉 전극의 제1 서브 접촉 전극은 상기 제1 서브 화소의 제1 전극 및 상기 제1 발광 소자의 제1 서브 발광 소자의 일 단부와 각각 접촉하고,
    상기 제1 접촉 전극의 제2 서브 접촉 전극은 상기 제1 발광 소자의 제1 서브 발광 소자의 타 단부 및 상기 제1 발광 소자의 제2 서브 발광 소자의 일 단부와 각각 접촉하고,
    상기 제1 접촉 전극의 제3 서브 접촉 전극은 상기 제1 발광 소자의 제3 서브 발광 소자의 타 단부 및 상기 제1 서브 화소의 제2 전극과 각각 접촉하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제2 서브 화소는 제2 트랜지스터와 전기적으로 연결되는 제1 전극 및 상기 제1 전압 라인과 전기적으로 연결되는 제2 전극을 더 포함하고,
    상기 제2 접촉 전극의 제1 서브 접촉 전극은 상기 제2 서브 화소의 제1 전극 및 상기 제2 발광 소자의 제1 서브 발광 소자의 일 단부와 각각 접촉하고,
    상기 제2 접촉 전극의 제2 서브 접촉 전극은 상기 제2 발광 소자의 제1 서브 발광 소자의 타 단부 및 상기 제2 발광 소자의 제2 서브 발광 소자의 일 단부와 각각 접촉하고,
    상기 제2 접촉 전극의 제3 서브 접촉 전극은 상기 제2 발광 소자의 제2 서브 발광 소자의 타 단부 및 상기 제2 발광 소자의 제3 서브 발광 소자의 일 단부와 각각 접촉하고,
    상기 제2 접촉 전극의 제4 서브 접촉 전극은 상기 제2 발광 소자의 제3 서브 발광 소자의 타 단부 및 상기 제2 서브 화소의 제2 전극과 각각 접촉하는 표시 장치.
KR1020200163674A 2020-11-30 2020-11-30 표시 장치 KR20220077167A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200163674A KR20220077167A (ko) 2020-11-30 2020-11-30 표시 장치
US17/520,227 US20220173158A1 (en) 2020-11-30 2021-11-05 Display device
CN202180080558.3A CN116529884A (zh) 2020-11-30 2021-11-30 显示装置
PCT/KR2021/017829 WO2022114912A1 (ko) 2020-11-30 2021-11-30 표시 장치
EP21898737.8A EP4254496A1 (en) 2020-11-30 2021-11-30 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200163674A KR20220077167A (ko) 2020-11-30 2020-11-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20220077167A true KR20220077167A (ko) 2022-06-09

Family

ID=81751915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200163674A KR20220077167A (ko) 2020-11-30 2020-11-30 표시 장치

Country Status (5)

Country Link
US (1) US20220173158A1 (ko)
EP (1) EP4254496A1 (ko)
KR (1) KR20220077167A (ko)
CN (1) CN116529884A (ko)
WO (1) WO2022114912A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102024295B1 (ko) * 2013-02-05 2019-09-23 엘지이노텍 주식회사 발광 모듈
ES2682097T3 (es) * 2015-08-03 2018-09-18 Fundació Institut De Ciències Fotòniques Sensor de imagen con circuito de lectura no local y dispositivo optoelectronico que comprende dicho sensor de imagen
KR20200088954A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치
KR20200097869A (ko) * 2019-02-08 2020-08-20 삼성디스플레이 주식회사 표시 장치
KR20200130606A (ko) * 2019-05-10 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
WO2022114912A1 (ko) 2022-06-02
CN116529884A (zh) 2023-08-01
US20220173158A1 (en) 2022-06-02
EP4254496A1 (en) 2023-10-04

Similar Documents

Publication Publication Date Title
US11798954B2 (en) Display device
US11730031B2 (en) Display device
KR20210124564A (ko) 표시 장치
US20220352252A1 (en) Display device and method for manufacturing same
KR20220026626A (ko) 표시 장치 및 그 제조 방법
US20220005975A1 (en) Display device
KR20210055831A (ko) 표시 장치
US11730020B2 (en) Display device
US20220102423A1 (en) Display device
US20220052107A1 (en) Display device
US11830885B2 (en) Display device
KR20220077167A (ko) 표시 장치
US20220406759A1 (en) Display device
KR20220067564A (ko) 표시 장치
US12008932B2 (en) Display device and mother substrate for display device
US20230361261A1 (en) Display device and method of fabricating the same
US20230316964A1 (en) Display device and mother substrate for display device
US20220393084A1 (en) Display device
US20240006570A1 (en) Display device and method of fabricating the same
US20230238371A1 (en) Display device
US20240006422A1 (en) Display device
US20230282795A1 (en) Display device and method of fabricating the same
US20230120255A1 (en) Display device
US20240113260A1 (en) Display device and manufacturing method of the same
US20220302235A1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination