CN113809166A - 一种具有n+调整区的双模式GCT及其制备方法 - Google Patents

一种具有n+调整区的双模式GCT及其制备方法 Download PDF

Info

Publication number
CN113809166A
CN113809166A CN202110914107.7A CN202110914107A CN113809166A CN 113809166 A CN113809166 A CN 113809166A CN 202110914107 A CN202110914107 A CN 202110914107A CN 113809166 A CN113809166 A CN 113809166A
Authority
CN
China
Prior art keywords
region
gct
pin diode
cathode
bgct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110914107.7A
Other languages
English (en)
Other versions
CN113809166B (zh
Inventor
王彩琳
杨武华
罗琳
张如亮
张超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Technology
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN202110914107.7A priority Critical patent/CN113809166B/zh
Publication of CN113809166A publication Critical patent/CN113809166A/zh
Application granted granted Critical
Publication of CN113809166B publication Critical patent/CN113809166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66371—Thyristors structurally associated with another device, e.g. built-in diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种具有n+调整区的双模式GCT，其特征在于：整个器件表面所有GCT单元和PIN二极管单元呈指条状按同心环排列均匀地分布在芯片上表面，并且GCT单元和PIN二极管单元按3﹕1的比例交叉分布，所述PIN二极管单元的p阳极区上表面中间位置设置有一个条形或多个圆形的n+调整区，p阳极区与两侧相邻GCT单元的p基区之间均采用pnp隔离区实现有效隔离。本发明还公开了上述具有n+调整区的双模式GCT的制备方法。本发明的BGCT不仅省去了对PIN二极管进行横向局部载流子寿命控制工艺，降低了工艺难度和成本，而且可以有效改善PIN二极管恢复速度和软度，抑制动态雪崩的发生，确保器件换向的可靠性。

Description

一种具有n+调整区的双模式GCT及其制备方法
技术领域
本发明属于电力半导体器件技术领域，涉及一种具有n+调整区的双模式GCT，本发明还涉及该种具有n+调整区的双模式GCT的制备方法。
背景技术
逆导型门极换流晶闸管(RC-GCT)是一种新型电力半导体器件，是将GCT与续流用的PIN二极管反并联集成在一个硅片上，以减小器件体积，改善系统可靠性，在大功率领域有广泛的应用前景。为了使RC-GCT获得较低的开关功耗和换向可靠性，需减小PIN二极管的反向恢复峰值电流和反向恢复时间，并增加其软度。在传统RC-GCT结构中，由于GCT单元分布比较集中，无论PIN二极管设置在RC-GCT的中央或者外围，通过掩模很容易实现横向局部载流子寿命控制，以获得快速的反向恢复特性；但在导通期间，因GCT单元和PIN二极管单元相对集中会导致的电流局部集中。
为了改善RC-GCT电流分布的均匀性，目前已开发了一种双模式GCT，将PIN二极管单元也做成指条状，穿插在GCT单元之间，且通常每3个GCT单元之间，插入一个PIN二极管单元。但在双模式GCT中，若要对其中的PIN二极管进行横向局部载流子寿命控制，不仅掩模制作难度大，而且由于辐照区的深阱效应，在工艺上很难实现准确控制，同时PIN二极管局部寿命减小又会使其阻断漏电流和通态压降均增大，导致静态功耗增加。
发明内容
本发明的目的是提供一种具有n+调整区的双模式GCT，解决了现有技术在工艺上很难实现准确控制，同时静态功耗增大的问题。
本发明的另一个目的是提供一种具有n+调整区的双模式GCT的制备方法。
本发明所采用的技术方案是，一种具有n+调整区的双模式GCT，整个器件表面所有GCT单元和PIN二极管单元呈指条状按同心环排列均匀地分布在芯片上表面，并且GCT单元和PIN二极管单元按3﹕1的比例交叉分布，假设以PIN二极管为中央单元，两侧为GCT单元，即1个PIN二极管单元，对应3个GCT单元；
所述的GCT单元的剖面结构是，以n-区为衬底，n-区向下依次设置有nFS层和p+透明阳极区；n-区向上依次设置有p基区和p+基区；在p+基区上表面局部设置有GCT的n+阴极区，该n+阴极区上表面是阴极K；该n+阴极区两侧相邻的p+基区上表面均设置有门极G；
所述的PIN二极管单元的剖面结构是，以n-区为衬底，n-区向下依次设置有nFS层和n+阴极区，n+阴极区两侧与GCT单元的p+透明阳极区相接并且在下表面设有共同的阳极A；n-区向上设置有p阳极区，在p阳极区上表面中间位置设置有n+调整区，p阳极区和n+调整区上表面设置有共同的阴极K；p阳极区与两侧相邻GCT单元的p基区之间均采用pnp隔离区。
本发明所采用的另一技术方案是，一种具有n+调整区的双模式GCT的制备方法，按照以下步骤实施：
步骤1、选用原始的高阻区熔中照硅单晶作为n-区；
步骤2、硅片清洗后腐蚀减薄，在n-区的下表面，采用磷离子注入，形成nFS层的掺杂；
步骤3、采用干氧-湿氧-干氧交替氧化形成掩蔽膜，同时将nFS层的掺杂进行推进；
步骤4、在上述晶片表面，通过光刻形成铝离子注入窗口；然后在光刻胶的掩蔽下进行铝离子注入；
步骤5、去掉晶片表面的光刻胶，在GCT部分重新光刻形成硼离子注入窗口；然后在光刻胶的掩蔽下进行硼离子注入；
步骤6、去掉表面的光刻胶和氧化层，重新生长二氧化硅-氮化硅-二氧化硅三层掩蔽膜，然后推进，同时形成GCT的p基区和p+基区，以及PIN二极管p阳极区的掺杂；并在GCT的p基区与PIN二极管的p阳极区之间自然形成pnp隔离区；
步骤7、去掉晶片上表面的二氧化硅-氮化硅-二氧化硅三层掩蔽膜，重新生长二氧化硅掩蔽膜，通过光刻形成磷扩散的掺杂窗口；
步骤8、在上步得到的晶片上表面，采用POCl3源进行选择性的磷两步扩散，在GCT的p+基区上表面形成n+阴极区，同时在PIN二极管的p阳极区表面形成n+调整区；
步骤9、在上步得到的晶片上表面生长氧化层，光刻形成门极区和pnp隔离区上表面的腐蚀窗口，然后利用腐蚀工艺进行门极区和隔离区挖槽，形成门-阴极台面结构；
步骤10、去掉晶片表面的氧化层，重新生长氧化层，下表面光刻，形成PIN二极管n+阴极区的磷注入窗口，然后进行磷离子注入，退火兼推进，形成PIN二极管的n+阴极区；
步骤11、去掉下表面的氧化层，然后进行硼离子注入，退火兼推进，形成GCT的p+透明阳极区；
步骤12、采用干氧-湿氧-干氧交替氧化重新形成掩蔽膜，通过光刻，去掉下表面的二氧化硅层，上表面形成GCT门-阴极界和pnp隔离区的保护二氧化硅图形；
步骤13、对整个晶片上、下表面分别蒸铝，然后通过反刻铝，去掉门极处的铝层；然后重新蒸铝，并进行二次反刻铝，增加了门-阴极台面高度，合金化后形成门极、阴极的金属化电极；
步骤14、对上步得到的晶片下表面，依次溅射钛、镍、银三层金属化电极，合金化后形成阳极多层金属化电极；
步骤15、在上步得到的晶片上表面甩聚酰亚胺膜，光刻形成门-阴极区和隔离区的保护图形，并进行亚胺化处理；然后进行磨角保护、表面钝化；
步骤16、在上步得到的晶片整个上表面进行电子辐照，实现BGCT中载流子寿命的均匀控制，然后退火，特性测试，即成。
本发明的有益效果是，n+调整区的引入，不仅有利于降低PIN二极管导通时的阳极空穴注入效率，抑制反向恢复期间pn结的峰值电场，有效改善PIN二极管的反向恢复速度和软度，并提高其抗动态雪崩的能力，而且对GCT的特性不会产生明显的影响，确保BGCT换向的可靠性；同时，省去了对PIN二极管单元进行横向局部载流子寿命控制的工艺，降低了工艺难度和成本。
附图说明
图1a是现有的BGCT基本剖面结构示意图；图1b是现有的BGCT门极单元和阴极单元布局示意图；
图2a是本发明BGCT器件基本剖面结构示意图；图2b是本发明单个条形n+调整区的BGCT门极和阴极单元布局示意图；图2c是本发明多个圆形n+调整区的BGCT门极和阴极单元布局示意图；
图3是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT的正向阻断特性曲线比较；
图4是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT在正向工作时GCT的通态特性曲线；
图5是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT在正向工作时GCT的开通特性曲线；
图6是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT在正向工作时GCT的关断特性曲线；
图7是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT在反向工作时PIN二极管的正向导通特性曲线；
图8本发明BGCT器件与具有不同载流子寿命的两种现有BGCT在反向工作时PIN二极管导通期间阳极空穴注入效率；
图9是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT在正向工作时PIN二极管的反向恢复特性曲线；
图10a是现有BGCT-1(τn＝10μs，τp＝3μs)器件正向工作时PIN反向恢复期间体内的峰值电场分布；图10b是现有BGCT-2(τn＝5μs，τp＝1.7μs)器件正向工作时PIN二极管反向恢复期间体内的峰值电场分布；图10c是本发明BGCT(τn＝10μs，τp＝3μs)器件在正向工作时PIN二极管反向恢复期间内部的峰值电场；
图11是本发明BGCT器件的n+调整区宽度变化对PIN二极管反向恢复期间阳极电子注入效率的影响；
图12是本发明BGCT器件的n+调整区宽度变化对PIN二极管反向恢复特性的影响。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
图1a是现有的BGCT基本剖面结构示意图；图1b是现有的BGCT门极单元和阴极单元分布示意图。由图1a可见，在BGCT中每一个PIN单元两侧为(1.5个)GCT单元，无论BGCT正向工作时GCT导通，还是反向工作时PIN二极管导通，两者都会有效利用对方区域来传导电流，从而解决了常规RC-GCT中因GCT单元和PIN单元相对集中所导致的电流局部集中问题。此外，GCT单元与PIN单元之间采用了pnp隔离区，无论G、K间电压为正或为负，pnp隔离区中总有一个pn结反偏，所以，采用pnp隔离区的漏电流很小，隔离效果很好。由图1b可见，将PIN单元也做成较粗的指条状，穿插在较细的指条状GCT单元之间，且通常每3个GCT单元之间，插入一个PIN单元，即GCT单元数与PIN单元之比为3﹕1，在图1b中局部可以看出每三个GCT单元(细指条)及1个PIN单元(粗指条)的布局结构。
为了保证现有BGCT具有良好的换向特性，不仅需要对BGCT进行均匀寿命控制，以保证GCT单元和PIN单元的一致性，而且需要采用特殊的掩模，对PIN单元进行横向局部载流子寿命控制，以保证PIN单元的反向恢复速度和软度，这样不仅增加工艺难度和成本，而且因载流子寿命减小会导致阻断时的漏电流增加。
图2a是本发明BGCT器件基本剖面结构示意图；图2b是本发明单个条形n+调整区的BGCT门极和阴极单元布局示意图；图2c是本发明多个圆形n+调整区的BGCT门极和阴极单元布局示意图。本发明BGCT器件结构与现有技术的BGCT结构不同在于，去掉了PIN单元的p+阳极区，并在p阳极区内增加一个或多个n+调整区(如图2a所示)，且一个n+调整区沿条长方向按条形分布(如图2b所示)，或者多个n+调整区沿条长方向按圆形分布(如图2c所示)。在图2b中局部可以看出每三个GCT单元(细指条)、1个PIN二极管单元(粗指条，且其中加了n+调整区)的布局结构。
本发明的具体结构是，整个器件表面所有GCT单元和PIN二极管单元呈指条状按同心环排列均匀地分布在芯片上表面，并且GCT单元和PIN二极管单元按3﹕1的比例交叉分布，假设以PIN二极管单元为居中，两侧为GCT单元，即1个PIN二极管单元，对应3个GCT单元；
GCT单元的剖面结构是，以n-区为衬底，n-区向下依次设置有nFS层和p+透明阳极区；n-区向上依次设置有p基区和p+基区；在p+基区上表面局部设置有GCT的n+阴极区，该n+阴极区上表面是阴极K(铝电极)；该n+阴极区两侧相邻的p+基区上表面均设置有门极G(铝电极)；
PIN二极管单元的剖面结构是，以n-区为衬底，n-区向下依次设置有nFS层和n+阴极区，n+阴极区两侧与GCT单元的p+透明阳极区相接并且在下表面设有共同的阳极A；n-区向上设置有p阳极区，在p阳极区上表面中间位置设置有n+调整区，p阳极区和n+调整区上表面设置有共同的阴极K；p阳极区与两侧相邻GCT单元的p基区之间均采用pnp隔离区。
n+调整区采用圆形或条形，并且其尺寸从里到外逐渐增大；n+调整区的宽度为40～70μm，n+调整区的面积与PIN二极管单元阳极区的面积比为20％～35％。
本发明BGCT器件的工作原理是：
当BGCT两端加上正向电压(UAK>0)时，J2结反偏来承担正向阻断电压。由于采用了pnp隔离区，在外加电压下，两侧的J2结空间电荷区不断展宽，对漏电流有阻断作用，因此BGCT能够承受较高的阻断电压。
BGCT的开关时采用门极“硬驱动”电路来触发。当BGCT开通时，在GCT的门极上加一很强的正电流脉冲信号，GCT的J3结会均匀注入，使阴极侧npn晶体管先大面积导通，其电流触发阳极侧pnp晶体管导通，然后npn晶体管与pnp晶体管形成正反馈，当两者的电流放大系数之和大于1时，于是GCT单元全面导通，其正向导通电流会向GCT单元两侧的PIN二极管单元内扩展。导通后GCT阳、阴极两端的压降很低，反并联的PIN二极管也因此承受很低的反向电压。所以，BGCT具有很低的正向压降。
当BGCT关断时，在GCT的门极上加一很强的负电流脉冲信号，GCT的J3结会很快截止，于是阳极电流全部换到门极，所以GCT的关断相当于阳极pnp晶体管的关断。虽然GCT采用了透明阳极，但因其两侧存在PIN二极管的n+阴极区(相当于短路透明阳极)，所以n-基区中的电子会通过PIN二极管的n+阴极区快速流出，导致关断速度加快，拖尾电流很小，并且只与少子寿命有关。
当BGCT两端加上反向电压(UAK<0)且其绝对值大于PIN二极管的开启电压(|UAK|>UT0)时，PIN二极管导通，导通电流会向PIN二极管单元两侧的GCT单元内扩展。PIN二极管的压降很低，反并联的GCT也因此而承受很低的反向电压，因此，BGCT具有很低的反向压降。
当BGCT器件两端的电压UAK正、反向转换时，为了防止GCT与PIN二极管单元之间的相互影响，要求GCT有很快的关断速度，PIN二极管有快而软的反向恢复速度，并且不能发生动态雪崩，以保证BGCT可靠的换向。
本发明BGCT器件结构中增加了n+调整区，使得PIN二极管导通期间的阳极空穴注入效率降低，有利于提高PIN二极管的反向恢复速度；在反向恢复期间，由n+调整区、p基区及n-基区形成的寄生n+pn-晶体管导通，增加了反向恢复末期的载流子浓度，从而提高了PIN二极管的软度，同时抑制了pn结处的峰值电场，有利于提高PIN二极管的抗动态雪崩能力，从而保证BGCT换向的可靠性。
为了兼顾本发明BGCT器件的静、动态特性及可靠性，其n+调整区宽度应合理选择。
特性评价
为了评价本发明BGCT器件的特性，根据图1a和图2a建立了结构模型，利用商用软件，对比分析了具有相同结构、两种不同载流子寿命的现有BGCT和本发明具有n+调整区BGCT的各项特性。为了便于对比说明，以下将载流子寿命取τn＝10μs、τp＝3μs的现有BGCT定义为现有BGCT-1；将载流子寿命取τn＝5μs、τp＝1.5μs的现有BGCT定义为现有BGCT-2；本发明BGCT器件的载流子寿命取τn＝10μs、τp＝3μs，具体分析如下：
1)正向阻断特性
当门-阴极电压UGK＝0，阳-阴极间电压UAK>0时，BGCT器件处于正向阻断状态，由反偏的J2结来承担正向阻断电压。图3是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT器件的正向阻断特性曲线比较。由图3可见，载流子寿命相同时，本发明BGCT器件和现有BGCT-1的阻断电压比较接近；当载流子寿命降低后，现有BGCT-2的阻断电压有所下降，同时漏电流急剧升高。
2)正向导通特性
当阳-阴极电压UAK>0，且门-阴极外加电压大于门极触发电压(即UGK>UGT)时，BGCT器件处于正向导通状态，由GCT传导电流。图4是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT器件在正向工作时GCT的通态特性曲线。由图4可见，载流子寿命相同时，本发明BGCT器件和现有BGCT-1的导通特性完全相同；当载流子寿命降低后，现有BGCT-2的通态特性明显变差，在相同阳极电流密度下，通态压降大幅增加。
3)正向工作时GCT的开通特性
当阳-阴极电压UAK>0，门极施加很强的正电流脉冲时，BGCT器件处于开通状态，正向阳极电流在感阻性负载的限制下开始线性上升，然后趋于稳定，阳极电压逐渐下降。图5是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT器件在正向工作时GCT的开通特性曲线比较。图5可见，载流子寿命相同时，本发明BGCT器件和现有BGCT-1的开通特性完全相同；当载流子寿命降低后，现有BGCT-2的开通态特性稍有延迟。
4)正向工作时GCT的关断特性
当阳-阴极电压UAK>0，门极施加很强的负电流脉冲时，BGCT器件开始关断，阳极电流开始下降，阳极电压开始上升。图6是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT器件在正向工作时GCT的关断特性曲线比较。图6可见，载流子寿命相同时，本发明BGCT器件和现有BGCT-1的关断特性完全相同；当载流子寿命降低后，现有BGCT-2的关断提前，阳极电流快速下降。
上述BGCT的正向特性说明，只要本发明BGCT器件和现有BGCT的寿命相同，其特性就相同。
5)反向工作时PIN二极管的正向导通特性
图7是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT器件在反向工作时PIN二极管的正向导通特性曲线。图7中，本发明BGCT器件的反向导通特性介于两种现有BGCT反向导通特性之间，即在相同的阳极电流密度下，现有BGCT-1的压降最低，本发明BGCT器件次之，现有BGCT-2最高。这是因为PIN二极管导通期间，阳极空穴注入效率不同所致，如图8所示。本发明BGCT器件因增加了n+调整区，导致PIN二极管导通期间阳极空穴注入效率降低，使得其中的非平衡载流子浓度降低，故压降有所增加。
6)正向工作时PIN二极管的反向恢复特性
图9是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT器件在正向工作时PIN二极管的反向恢复特性曲线。图9可见，本发明BGCT器件中PIN二极管的反向恢复特性明显优于两种现有BGCT中PIN二极管的反向恢复特性，不仅峰值电流降低，而且软度增加。
图10是本发明BGCT器件与具有不同载流子寿命的两种现有BGCT器件在正向工作时PIN二极管反向恢复期间体内的峰值电场分布比较。由图10a可见，现有BGCT-1在PIN二极管反向恢复期间，pn-结和nn+结处的峰值电场强度分别为为1.89×105V/cm和2.5×105V/cm；由图10b可见，现有BGCT-2正向工作时PIN二极管反向恢复期间，pn-结和nn+结处的峰值电场强度分别为1.9×105V/cm和2.9×105V/cm；由图10c可见，本发明BGCT器件正向工作时PIN二极管反向恢复期间，pn-结和nn+结处的峰值电场强度分别为1.56×105V/cm和3.3×105V/cm。相比较而言，本发明BGCT器件在PIN二极管的反向恢复初期，pn-结空间电荷区扩展较快，pn-结处的峰值电场强度较低，因此恢复速度较快，且不容易发生动态雪崩；在PIN二极管的反向恢复中期，nn+结处的峰值电场强度较强，有利于电子的抽取；在PIN二极管的反向恢复末期，高的阳-阴极反向电压使得由n+调整区、p基区及n-基区形成的寄生n+pn-晶体管导通，有利于在n-基区形成较多的电子，以维持拖尾电流，从而获得软的反向恢复特性。
图11是本发明BGCT器件的n+调整区宽度变化对PIN二极管反向恢复期间阴极电子注入效率的影响。由图11可见，随n+调整区宽度增加，反向恢复期间电子注入效率就越大，注入量就越多。但是，当n+调整区宽度增加导80μm时，由n+调整区、p阳极区、n-基区形成的寄生n+pn-导通后，注入的电子电流增加，驱动由p+透明阳极区、nFS层、n基区和p基区形成的寄生p+nn-p晶体管也导通，于是BGCT会发生闩锁，使得PIN二极管无法实现正常的恢复，如图12所示，导致BGCT换向失效。
上述特性分析表明，与现有的BGCT相比，本发明BGCT器件无需对PIN二极管进行特殊的寿命控制(τn＝10μs、τp＝3μs)，就可表现出优良的特性和可靠性。因此，用本发明BGCT器件来代替现有BGCT可望更好地满足于逆变器等大功率变流器的实际应用。
本发明BGCT器件的制备方法，按照以下步骤实施：
步骤1、选用原始的高阻区熔中照硅单晶作为n-区；
步骤2、硅片清洗后腐蚀减薄，在n-区的下表面，采用磷离子注入，形成nFS层的掺杂；
步骤3、采用干氧-湿氧-干氧交替氧化形成掩蔽膜，同时将nFS层的掺杂进行推进；
步骤4、在上述晶片表面，通过光刻形成铝离子注入窗口；然后在光刻胶的掩蔽下进行铝离子注入；
步骤5、去掉晶片表面的光刻胶，在GCT部分重新光刻形成硼离子注入窗口；然后在光刻胶的掩蔽下进行硼离子注入；
步骤6、去掉表面的光刻胶和氧化层，重新生长二氧化硅-氮化硅-二氧化硅三层掩蔽膜，然后高温推进，同时形成GCT的p基区和p+基区，以及PIN二极管p阳极区的掺杂；并在GCT的p基区与PIN二极管的p阳极区之间自然形成pnp隔离区；
步骤7、去掉晶片上表面的二氧化硅-氮化硅-二氧化硅三层掩蔽膜，重新生长二氧化硅掩蔽膜，通过光刻形成磷扩散的掺杂窗口；
步骤8、在上步得到的晶片上表面，采用POCl3源进行选择性的磷两步扩散，在GCT的p+基区上表面形成n+阴极区，同时在PIN二极管的p阳极区表面形成n+调整区；
步骤9、在上步得到的晶片上表面生长氧化层，光刻形成门极区和pnp隔离区上表面的腐蚀窗口，然后利用腐蚀工艺进行门极区和隔离区挖槽，形成门-阴极台面结构；
步骤10、去掉晶片表面的氧化层，重新生长氧化层，下表面光刻，形成PIN二极管n+阴极区的磷注入窗口，然后进行磷离子注入，退火兼推进，形成PIN二极管的n+阴极区；
步骤11、去掉下表面的氧化层，然后进行硼离子注入，退火兼推进，形成GCT的p+透明阳极区；
步骤12、采用干氧-湿氧-干氧交替氧化重新形成掩蔽膜，通过光刻，去掉下表面的二氧化硅层，上表面形成GCT门-阴极界和pnp隔离区的保护二氧化硅图形；
步骤13、对整个晶片上、下表面分别蒸铝，然后通过反刻铝，去掉门极处的铝层；然后重新蒸铝，并进行二次反刻铝，增加了门-阴极台面高度，合金化后形成门极、阴极的金属化电极；
步骤14、对上步得到的晶片下表面，依次溅射钛、镍、银三层金属化电极，合金化后形成阳极多层金属化电极；
步骤15、在上步得到的晶片上表面甩聚酰亚胺膜，光刻形成门-阴极区和隔离区的保护图形，并进行亚胺化处理；然后进行磨角保护、表面钝化；
步骤16、在上步得到的晶片整个上表面进行电子辐照，实现BGCT中载流子寿命的均匀控制，然后退火，特性测试，即成。

Claims (5)

1.一种具有n+调整区的双模式GCT，其特征在于：整个器件表面所有GCT单元和PIN二极管单元呈指条状按同心环排列均匀地分布在芯片上表面，并且GCT单元和PIN二极管单元按3﹕1的比例交叉分布，假设以PIN二极管为中央单元，两侧为GCT单元，即1个PIN二极管单元，对应3个GCT单元；
所述的GCT单元的剖面结构是，以n-区为衬底，n-区向下依次设置有nFS层和p+透明阳极区；n-区向上依次设置有p基区和p+基区；在p+基区上表面局部设置有GCT的n+阴极区，该n+阴极区上表面是阴极K；该n+阴极区两侧相邻的p+基区上表面均设置有门极G；
所述的PIN二极管单元的剖面结构是，以n-区为衬底，n-区向下依次设置有nFS层和n+阴极区，n+阴极区两侧与GCT单元的p+透明阳极区相接并且在下表面设有共同的阳极A；n-区向上设置有p阳极区，在p阳极区上表面中间位置设置有n+调整区，p阳极区和n+调整区上表面设置有共同的阴极K；p阳极区与两侧相邻GCT单元的p基区之间均采用pnp隔离区。
2.根据权利要求1所述的具有n+调整区的双模式GCT，其特征在于：所述的n+调整区采用圆形或条形，并且其尺寸从里到外逐渐增大。
3.根据权利要求1所述的具有n+调整区的双模式GCT，其特征在于：所述的n+调整区的宽度为40～70μm。
4.根据权利要求3所述的具有n+调整区的双模式GCT，其特征在于：所述的n+调整区的面积与PIN二极管单元阳极区的面积比为20％～35％。
5.一种权利要求1-4任一所述的具有n+调整区的双模式GCT的制备方法，其特征在于，按照以下步骤实施：
步骤1、选用原始的高阻区熔中照硅单晶作为n-区；
步骤2、硅片清洗后腐蚀减薄，在n-区的下表面，采用磷离子注入，形成nFS层的掺杂；
步骤3、采用干氧-湿氧-干氧交替氧化形成掩蔽膜，同时将nFS层的掺杂进行推进；
步骤4、在上述晶片表面，通过光刻形成铝离子注入窗口；然后在光刻胶的掩蔽下进行铝离子注入；
步骤5、去掉晶片表面的光刻胶，在GCT部分重新光刻形成硼离子注入窗口；然后在光刻胶的掩蔽下进行硼离子注入；
步骤6、去掉表面的光刻胶和氧化层，重新生长二氧化硅-氮化硅-二氧化硅三层掩蔽膜，然后推进，同时形成GCT的p基区和p+基区、以及PIN二极管p阳极区的掺杂；并在GCT的p基区与PIN二极管的p阳极区之间自然形成pnp隔离区；
步骤7、去掉晶片上表面的二氧化硅-氮化硅-二氧化硅三层掩蔽膜，重新生长二氧化硅掩蔽膜，通过光刻形成磷扩散的掺杂窗口；
步骤8、在上步得到的晶片上表面，采用POCl3源进行选择性的磷两步扩散，在GCT的p+基区上表面形成n+阴极区，同时在PIN二极管的p阳极区表面形成n+调整区；
步骤9、在上步得到的晶片上表面生长氧化层，光刻形成门极区和pnp隔离区上表面的腐蚀窗口，然后利用腐蚀工艺进行门极区和隔离区挖槽，形成门-阴极台面结构；
步骤10、去掉晶片表面的氧化层，重新生长氧化层，下表面光刻，形成PIN二极管n+阴极区的磷注入窗口，然后进行磷离子注入，退火兼推进，形成PIN二极管的n+阴极区；
步骤11、去掉下表面的氧化层，然后进行硼离子注入，退火兼推进，形成GCT的p+透明阳极区；
步骤12、采用干氧-湿氧-干氧交替氧化重新形成掩蔽膜，通过光刻，去掉下表面的二氧化硅层，上表面形成GCT门-阴极界和pnp隔离区的保护二氧化硅图形；
步骤13、对整个晶片上、下表面分别蒸铝，然后通过反刻铝，去掉门极处的铝层；然后重新蒸铝，并进行二次反刻铝，增加了门-阴极台面高度，合金化后形成门极、阴极的金属化电极；
步骤14、对上步得到的晶片下表面，依次溅射钛、镍、银三层金属化电极，合金化后形成阳极多层金属化电极；
步骤15、在上步得到的晶片上表面甩聚酰亚胺膜，光刻形成门-阴极区和隔离区的保护图形，并进行亚胺化处理；然后进行磨角保护、表面钝化；
步骤16、在上步得到的晶片整个上表面进行电子辐照，实现BGCT中载流子寿命的均匀控制，然后退火，特性测试，即成。
CN202110914107.7A 2021-08-10 2021-08-10 一种具有n+调整区的双模式GCT及其制备方法 Active CN113809166B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110914107.7A CN113809166B (zh) 2021-08-10 2021-08-10 一种具有n+调整区的双模式GCT及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110914107.7A CN113809166B (zh) 2021-08-10 2021-08-10 一种具有n+调整区的双模式GCT及其制备方法

Publications (2)

Publication Number Publication Date
CN113809166A true CN113809166A (zh) 2021-12-17
CN113809166B CN113809166B (zh) 2024-05-14

Family

ID=78943044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110914107.7A Active CN113809166B (zh) 2021-08-10 2021-08-10 一种具有n+调整区的双模式GCT及其制备方法

Country Status (1)

Country Link
CN (1) CN113809166B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60263464A (ja) * 1984-06-12 1985-12-26 Toshiba Corp 逆導通ゲ−トタ−ンオフサイリスタ装置
US4943840A (en) * 1985-11-29 1990-07-24 Bbc Brown, Boveri & Company, Limited Reverse-conducting thyristor
US6160306A (en) * 1998-05-20 2000-12-12 Samsung Electronics Co., Ltd. Diode of semiconductor device and method for manufacturing the same
WO2015078657A1 (en) * 2013-11-29 2015-06-04 Abb Technology Ag Reverse-conducting power semiconductor device
CN106129111A (zh) * 2015-03-23 2016-11-16 Abb技术有限公司 反向导通功率半导体器件
CN109390389A (zh) * 2018-09-17 2019-02-26 西安理工大学 具有双侧调整区的高压快速软恢复二极管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60263464A (ja) * 1984-06-12 1985-12-26 Toshiba Corp 逆導通ゲ−トタ−ンオフサイリスタ装置
US4943840A (en) * 1985-11-29 1990-07-24 Bbc Brown, Boveri & Company, Limited Reverse-conducting thyristor
US6160306A (en) * 1998-05-20 2000-12-12 Samsung Electronics Co., Ltd. Diode of semiconductor device and method for manufacturing the same
WO2015078657A1 (en) * 2013-11-29 2015-06-04 Abb Technology Ag Reverse-conducting power semiconductor device
CN106129111A (zh) * 2015-03-23 2016-11-16 Abb技术有限公司 反向导通功率半导体器件
CN109390389A (zh) * 2018-09-17 2019-02-26 西安理工大学 具有双侧调整区的高压快速软恢复二极管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NEOPHYTOS LOPHITIS ET AL: "Improving Current Controllability in Bi-mode Gate Commutated Thyristors", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》, vol. 62, no. 7, pages 2263 - 2269, XP011584623, DOI: 10.1109/TED.2015.2428994 *

Also Published As

Publication number Publication date
CN113809166B (zh) 2024-05-14

Similar Documents

Publication Publication Date Title
US7932583B2 (en) Reduced free-charge carrier lifetime device
JP3141769B2 (ja) 絶縁ゲート型サイリスタ及びその製造方法
JP5033335B2 (ja) 半導体装置およびそれを用いたインバータ装置
JP3968912B2 (ja) ダイオード
US8928030B2 (en) Semiconductor device, method for manufacturing the semiconductor device, and method for controlling the semiconductor device
JPH10284718A (ja) 絶縁ゲート型サイリスタ
CN108242465B (zh) 一种门极换流晶闸管及其制备方法
CN110364569B (zh) 一种沟槽栅mos-gct结构及其制备方法
JPH1074959A (ja) 電力用半導体素子
CN112038401A (zh) 一种绝缘栅双极性晶体管结构及其制备方法
JP3214343B2 (ja) 絶縁ゲート型サイリスタ
Zhang et al. An improved V CE–E OFF tradeoff and snapback-free RC-IGBT with P⁺ pillars
JPH09139492A (ja) 絶縁ゲート型サイリスタ
JPH03155677A (ja) 伝導度変調型ｍｏｓｆｅｔ
JPH10125896A (ja) 絶縁ゲート型サイリスタ
JP2002261281A (ja) 絶縁ゲートバイポーラトランジスタの製造方法
JP2851026B2 (ja) 高速ダイオード
CN110610858A (zh) 一种门极换流晶闸管及其制造方法
CN110212027B (zh) 电子注入增强型双模式mos控制晶闸管及其制造方法
JP3491049B2 (ja) 整流素子およびその駆動方法
CN109087946B (zh) 一种沟槽栅mos控制晶闸管及其制作方法
CN107564959B (zh) 一种mos栅控晶闸管及其制作方法
CN113809166B (zh) 一种具有n+调整区的双模式GCT及其制备方法
JP3180875B2 (ja) 絶縁ゲート型サイリスタ
CN111211167B (zh) 一种消除负阻效应的rc-igbt器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant