CN113707619A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN113707619A
CN113707619A CN202110270222.5A CN202110270222A CN113707619A CN 113707619 A CN113707619 A CN 113707619A CN 202110270222 A CN202110270222 A CN 202110270222A CN 113707619 A CN113707619 A CN 113707619A
Authority
CN
China
Prior art keywords
package substrate
semiconductor
package
trench
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110270222.5A
Other languages
English (en)
Inventor
金喆禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113707619A publication Critical patent/CN113707619A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体封装，该半导体封装包括封装基板、在封装基板上的半导体芯片以及在封装基板和半导体芯片之间的多个底部填充物。封装基板包括形成在封装基板中的沟槽和分别在沟槽的两侧的多个坝。在半导体封装的其中封装基板提供基础参考水平的剖视图中，所述多个坝的顶表面可以位于比半导体芯片的底表面低的水平处。

Description

半导体封装
技术领域
发明构思涉及半导体封装，更具体地，涉及包括坝(dam)和沟槽的半导体封装，该坝和沟槽被构造成将底部填充物分成多个区段。
背景技术
在半导体封装中，半导体芯片或硅插入物(interposer)与封装基板之间的空间可以包含填充材料，诸如底部填充物。在诸如2.5D半导体封装的常规大尺寸封装中，从边缘部分用填充材料填充该空间可能花费很长时间，并且可能存在诸如气泡的空隙被捕获在填充材料中的高风险。当填充材料中存在空隙时，可能由于水分吸收而在相邻的焊料凸块之间逐渐形成短路。
发明内容
发明构思的示例实施方式提供了一种半导体封装，该半导体封装包括设置在封装基板上的坝和沟槽，该坝和沟槽被配置为将底部填充物分成不连续的区段，从而缩短填装底部填充物所花费的流动时间并阻碍或防止空隙被捕获在底部填充物中。
根据发明构思的一示例实施方式的半导体封装可以包括封装基板、在封装基板上的半导体芯片以及在封装基板和半导体芯片之间的多个底部填充物。封装基板可以包括形成在封装基板中的沟槽和分别在沟槽的两侧的多个坝。在半导体封装的其中封装基板提供基础参考水平的剖视图中，所述多个坝的顶表面可以位于比半导体芯片的底表面低的水平处。
根据发明构思的一示例实施方式的半导体封装可以包括封装基板、在封装基板上的半导体芯片以及在封装基板和半导体芯片之间的多个底部填充物。封装基板可以在其上包括坝。在半导体封装的其中封装基板提供基础参考水平的剖视图中，坝的顶表面可以位于比半导体芯片的底表面低的水平处。
根据发明构思的一示例实施方式的半导体封装可以包括封装基板、在封装基板上的半导体芯片以及在封装基板和半导体芯片之间的多个底部填充物。封装基板可以包括形成在封装基板中的沟槽。
附图说明
图1至图6是示出根据本发明构思的各种示例实施方式的封装基板的俯视图。
图7是根据本发明构思的一示例实施方式的半导体封装的侧剖视图。
图8至图11是示出根据本发明构思的各种示例实施方式的封装基板的俯视图。
图12是根据本发明构思的一示例实施方式的半导体封装的侧剖视图。
图13至图16是示出根据本发明构思的各种示例实施方式的封装基板的俯视图。
图17是根据本发明构思的一示例实施方式的半导体封装的侧剖视图。
图18和图19是示出根据本发明构思的各种示例实施方式的封装基板的俯视图。
图20是根据本发明构思的一示例实施方式的半导体封装的侧剖视图。
具体实施方式
在下文中，将参照附图详细描述发明构思的实施方式。在附图中，相同的附图标记用于相同的元件，并且将省略其重复描述。当在这里使用时，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。将理解，当一元件被称为“在”另一元件“上”、“附接”到另一元件、“连接”到另一元件、与另一元件“联接”、“接触”另一元件等时，它可以直接在所述另一元件上、直接附接到所述另一元件、直接连接到所述另一元件、与所述另一元件直接联接或直接接触所述另一元件，或者也可以存在居间元件。相反，当一元件被称为例如“直接在”另一元件“上”、“直接附接”到另一元件、“直接连接”到另一元件、与另一元件“直接联接”或“直接接触”另一元件时，则不存在居间元件。注意，关于一个实施方式描述的方面可以被合并到不同实施方式中，尽管未相对于其进行具体描述。也就是，所有实施方式和/或任何实施方式的特征可以以任何方式和/或组合合并。
图1至图6是示出根据本发明构思的各种示例实施方式的封装基板100的顶视图或俯视图。
在顶视图中，封装基板100(为方便起见，封装基板100可以用于指代封装基板100A、100B、100C、100D、100E和100F中的任何一个)可以包括芯片区域250，其中半导体芯片200设置在芯片区域250中。半导体芯片200或包括多个半导体芯片的半导体堆叠可以安装在封装基板100的芯片区域250上。封装基板100可以将半导体芯片200连接到外部电路，可以保护半导体芯片200免受外部冲击，并且可以为半导体芯片200提供支撑。例如，封装基板100可以包括印刷电路板(PCB)。
参照图1至图6，封装基板100可以包括坝110(为方便起见，坝110可以用于指代坝110A、110B、110C、110D、110E和110F中的任何一个)和设置在坝110之间的沟槽150(为方便起见，沟槽150可以用于指代沟槽150A、150B、150C、150D、150E和150F中的任何一个)。坝110可以从封装基板100的顶表面向上突出。坝110可以被配置为将提供在封装基板100和半导体芯片200之间的底部填充物300分成在封装基板100上的不连续区段。坝110的材料可以包括阻焊剂材料、绝缘材料、聚合物、金属和/或任何其它适当的阻挡材料。坝110可以基于其材料通过丝网印刷、电解电镀、化学镀、喷涂和/或适当的沉积工艺来形成。坝110可以与封装基板100一体地制造，使得坝110和封装基板100包括整体结构，或者可以被单独制造并被附接到封装基板100。
沟槽150可以从封装基板100的顶表面向下凹入。沟槽150可以被配置为独立地将提供在封装基板100和半导体芯片200之间的底部填充物300分成在封装基板100上的不连续区段，或与坝110一起将提供在封装基板100和半导体芯片200之间的底部填充物300分成在封装基板100上的不连续区段。沟槽150可以具有在不导致封装基板100中的电路损坏的范围内的深度。在一些实施方式中，沟槽150的深度可以小于从封装基板100的顶表面到封装基板100中布线层所在的部分的垂直距离。也就是，沟槽150的深度可以小于封装基板100的布线层上的绝缘层的厚度或者可以小于至少部分地覆盖封装基板100的布线层的绝缘层的厚度。
封装基板100可以选择性地包括从其向上突出的坝110和在其中向下凹入的沟槽150，或者可以既包括坝110又包括沟槽150。也就是，坝110可以不必形成在沟槽150的两侧，并且在各种实施方式中，可以仅形成在沟槽的一侧或另一侧。
为了有效地划分底部填充物300，沟槽150的长度可以大于芯片区域250的宽度，其中芯片区域250是在封装基板100上在其中设置半导体芯片200的区域。当在顶视图或俯视图中沟槽150延伸到芯片区域250的外部时，在填装底部填充物300的过程中被推动的空气可以更容易地通过沟槽150排放到半导体封装10(参见图7)的外部。
参照图1，封装基板100A可以包括形成在其顶表面中的沟槽150A以及设置在沟槽150A的两侧的多个坝110A。坝110A和沟槽150A可以具有条形状或线形状。坝110A和沟槽150A的长度可以与封装基板100A的一边的长度相同。在一些实施方式中，半导体封装可以包括图1的封装基板100A，并且底部填充物300可以被分成两个不连续的区段。底部填充物300可以沿着芯片区域250的边缘被填装。底部填充物300可以被坝110A阻挡，因此可以不流入沟槽150A中，并且在填装底部填充物300的过程中被推动的空气可以通过沟槽150A在图1中的上下方向上排放到芯片区域250的外部。
参照图2，沟槽150B的长度可以与封装基板100B的一边的长度相同。在顶视图或俯视图中，设置在沟槽150B的两侧的条形坝110B的长度可以小于在其中设置半导体芯片200的芯片区域250的宽度。在一示例实施方式中，即使当坝110B的长度小于芯片区域250的宽度时，底部填充物300也可以基于底部填充物300的量被分成不连续的区段。在一示例实施方式中，当坝110B的长度小于芯片区域250的宽度时，散热块400(参见图20)可以更容易地附接到封装基板100B。
参照图3，沟槽150C的长度可以大于芯片区域250的一边的长度。当沟槽150C的端部延伸到芯片区域250的外部时，在填装底部填充物300的过程中被推动的空气可以通过沟槽150C更容易地排放到半导体封装10(参见图7)的外部。
参照图4，封装基板100D可以包括一个沟槽150D以及毗邻或围绕沟槽150D的四个坝110D。根据发明构思的各种实施方式，沟槽150D可以具有十字形状，并且四个坝110D中的每个可以具有肘形形状。当半导体封装包括图4的封装基板100D时，底部填充物300可以被分成四个不连续的区段。底部填充物300可以沿着芯片区域250的边缘被填装。底部填充物300可以被坝110D阻碍或阻挡，因此可以不流入沟槽150D中，并且在图4的俯视图中，在填装底部填充物300的过程中被推动的空气可以通过沟槽150D在图4中的上下方向和左右方向上排放到芯片区域250的外部。
参照图5，沟槽150E的端部可以延伸到封装基板100E的边缘。在顶视图或俯视图中，设置在沟槽150E的两侧的肘形坝110E可以位于在其中设置半导体芯片200的芯片区域250内。在一示例实施方式中，即使当坝110E位于芯片区域250内时，底部填充物300也可以基于底部填充物300的量被分成不连续的区段。在一示例实施方式中，当坝110E位于芯片区域250内时，散热块400(见图20)可以更容易地附接到封装基板100E。
参照图6，沟槽150F的端部可以延伸到芯片区域250的外部。当沟槽150F的端部延伸到芯片区域250的外部时，在填装底部填充物300的过程中被推动的空气可以通过沟槽150F更容易地排放到半导体封装10(见图7)的外部。
图7是根据本发明构思的一示例实施方式的半导体封装10的侧剖视图。参照图7，半导体封装10可以包括封装基板100、半导体芯片200和底部填充物300，并且封装基板100可以包括沟槽150和多个坝110。
半导体芯片200可以设置在封装基板100上。半导体芯片200可以包括存储芯片、逻辑芯片和/或硅插入物。半导体芯片200可以是需要封装的任何类型的半导体，诸如但不限于单个半导体芯片、2.1D半导体器件、2.5D半导体器件或3D半导体器件。
底部填充物300可以设置在封装基板100和半导体芯片200之间。底部填充物300可以使设置在半导体芯片200下方的凸块210之间绝缘，并且可以在封装基板100上支撑半导体芯片200。底部填充物300可以被分成多个不连续的区段。
参照图7，坝110的顶表面可以位于比半导体芯片200的底表面低的水平处。也就是，坝110的高度hd可以小于凸块210的高度hb。当在图7的侧剖视图中坝110的顶表面位于比半导体芯片200的底表面低的水平处时，在填装底部填充物300的过程中被推动的空气可以通过坝110和半导体芯片200之间的空间被引入沟槽150中。被引入沟槽150中的空气可以通过沟槽150排放到半导体封装10的外部。在一示例实施方式中，凸块210的高度hb可以为约50μm，并且坝110的高度hd可以为约25μm。
在一示例实施方式中，凸块210的直径可以是约80μm，相邻凸块210之间的距离可以是约70μm，并且沟槽150的宽度w可以是20μm或更大。沟槽150的宽度可以不受凸块210的尺寸或相邻凸块210之间的距离影响，并且可以被确定为有效地排放空气。
图8至图11是示出根据本发明构思的各种示例实施方式的封装基板101的俯视图，图12是根据本发明构思的一示例实施方式的半导体封装11的侧剖视图。此外，虽然未示出，以下将描述的边缘沟槽或边缘坝(图18和图19)也可以设置在图8-11中示出的封装基板上。
参照图8，封装基板101A可以包括设置在其上的坝。坝可以包括彼此平行地设置同时彼此间隔开且其间具有预定间隔的一对坝单元111A。每个坝单元111A可以具有条形状。坝单元111A的长度可以与封装基板101A的一边的长度相同。腔可以形成在该对坝单元111A之间。当半导体封装包括图8的封装基板101A时，底部填充物300可以被分成两个不连续的区段。底部填充物300可以沿着芯片区域250的边缘被填装。底部填充物300可以被坝单元111A阻碍或阻挡，因此可以不流入该对坝单元111A之间的腔中。在图8的顶视图或俯视图中，在填装底部填充物300的过程中被推动的空气可以通过在该对坝单元111A之间的腔在图8中的上下方向上排放到芯片区域250的外部。
参照图9，在顶视图或俯视图中，彼此平行地设置同时彼此间隔开且其间具有预定间隔的一对坝单元111B可以被形成为比在其中设置半导体芯片200的芯片区域250的宽度短。在一示例实施方式中，即使当坝单元111B的长度小于芯片区域250的宽度时，底部填充物300也可以基于底部填充物300的量被分为不连续的区段。在一示例实施方式中，当坝单元111B的长度小于芯片区域250的宽度时，散热块400(见图20)可以更容易地附接到封装基板101B。
参照图10，封装基板101C可以包括四个坝单元111C，每个坝单元具有肘形形状。一个十字形腔可以形成在四个坝单元111C之间。当半导体封装包括图10的封装基板101C时，底部填充物300可以被分成四个不连续的区段。底部填充物300可以被坝单元111C阻碍或阻挡，因此可以不流入形成在坝单元111C之间的腔中，并且在填装底部填充物300的过程中被推动的空气可以通过所述腔在图10的顶视图或俯视图中的上下方向和左右方向上排放到芯片区域250的外部。
参照图11，在顶视图或俯视图中，每个肘形坝单元111D可以位于在其中设置半导体芯片200的芯片区域250内。在一示例实施方式中，即使当坝单元111D位于芯片区域250内时，底部填充物300也可以基于底部填充物300的量被分成不连续的区段。在一示例实施方式中，当坝单元111D位于芯片区域250内时，散热块400(见图20)可以更容易地附接到封装基板101D。
参照图12，根据本发明构思的一示例实施方式的半导体封装11可以包括封装基板101、设置在封装基板101上的半导体芯片200以及设置在封装基板101和半导体芯片200之间的多个底部填充物300。封装基板101可以包括设置在其上的包括多个坝单元的坝111。在图12的侧剖视图中，坝111的顶表面可以位于比半导体芯片200的底表面低的水平处。在这样的实施方式中，在填装底部填充物300的过程中被推动的空气可以通过在坝111和半导体芯片200之间的空间被引入由坝111形成的腔中。被引入腔中的空气可以排放到半导体封装11的外部。
图13至图16是示出根据本发明构思的各种示例实施方式的封装基板102(为方便起见，封装基板102可以用于指代封装基板102A、102B、102C和102D中的任何一个)的顶视图或俯视图，图17是根据本发明构思的一示例实施方式的半导体封装12的侧剖视图。虽然未示出，但是以下将描述的边缘沟槽或边缘坝(图18和图19)也可以设置在图13-15中示出的封装基板上。
参照图13，封装基板102A可以包括形成在其顶表面中的沟槽152A。沟槽152A可以具有条形状或线形状。沟槽152A的长度可以与封装基板102A的一侧的长度相同。当半导体封装包括图13的封装基板102A时，底部填充物300可以被分成两个不连续的区段。底部填充物300可以沿着芯片区域250的边缘被填装。被填装的底部填充物300的量可以被调整以使得底部填充物300不被引入沟槽152A中。在填装底部填充物300的过程中被推动的空气可以通过沟槽152A在图13的顶视图或俯视图中的上下方向上排放到芯片区域250的外部。
参照图14，沟槽152B的长度可以大于芯片区域250的一边的长度。当沟槽152B的端部延伸到芯片区域250的外部时，在填装底部填充物300的过程中被推动的空气可以通过沟槽152B更容易地排放到半导体封装的外部。
参照图15，封装基板102C可以包括具有十字形状的沟槽152C。沟槽152C的端部可以延伸到封装基板102C的边缘。当半导体封装包括图15的封装基板102C时，底部填充物300可以被分成四个不连续的区段。底部填充物300可以沿着芯片区域250的边缘被填装。底部填充物300的量可以被调节，使得底部填充物300不被引入沟槽152C中。在填装底部填充物300的过程中被推动的空气可以通过沟槽152C在图15的顶视图或俯视图中的上下方向和左右方向上排放到芯片区域250的外部。
参照图16，沟槽152D的端部可以延伸到芯片区域250的外部。当沟槽152D的端部延伸到芯片区域250的外部时，在填装底部填充物300的过程中被推动的空气可以通过沟槽152D更容易地排放到半导体封装的外部。
参照图17，根据本发明构思的一示例实施方式的半导体封装12可以包括封装基板102、设置在封装基板102上的半导体芯片200以及设置在封装基板102和半导体芯片200之间的多个底部填充物300。封装基板102可以包括形成在其顶表面中的沟槽152。在图17的侧剖视图中，沟槽152的底表面可以位于比封装基板102的顶表面低的水平处。在这样的实施方式中，当注入适当量的底部填充物300时，由于毛细作用，底部填充物300可以不流入沟槽152中。在填装底部填充物300的过程中被推动的空气可以通过沟槽152排放到半导体封装12的外部。
图18和图19是示出根据本发明构思的各种示例实施方式的封装基板105(为方便起见，封装基板105可以用于指代封装基板105A和105B中的任何一个)的顶视图或俯视图。在一示例实施方式中，在顶视图或俯视图中，封装基板105可以进一步包括边缘坝115和/或边缘沟槽155，其设置于在其中设置半导体芯片200的芯片区域250的边缘处。
参照图18，封装基板105A可以包括设置在其上的多个坝110和沟槽150，并且可以进一步包括四个边缘沟槽155。边缘沟槽155可以倾斜地设置在芯片区域250中。在顶视图或俯视图中，每个边缘沟槽155的一部分可以位于芯片区域250内，其剩余部分可以位于芯片区域250的外部。当每个边缘沟槽155的一部分延伸到芯片区域250的外部时，在填装底部填充物300的过程中被推动的空气可以通过边缘沟槽155容易地排放到半导体封装的外部。
当半导体封装包括图18的封装基板105A时，底部填充物300可以被分成八个不连续的区段。底部填充物300可以沿着芯片区域250的边缘在关于底部填充物300的八个分开的区域中被填装。在填装底部填充物300的过程中被推动的空气可以通过沟槽150或边缘沟槽155排放到芯片区域的外部。
参照图19，封装基板105B可以进一步包括与边缘沟槽155相邻设置的多个边缘坝115。每个边缘坝115可以具有条形状或线形状。在顶视图或俯视图中，边缘坝115可以位于在其中设置半导体芯片200的芯片区域250内。在侧剖视图中，边缘坝115的顶表面可以位于比半导体芯片200的底表面低的水平处。在填装底部填充物300的过程中被推动的空气可以通过边缘坝115和半导体芯片200之间的空间被引入边缘沟槽155中。被引入边缘沟槽155中的空气可以排放到半导体封装的外部。在一示例实施方式中，封装基板105B可以不包括边缘沟槽155，而是可以仅包括边缘坝115。
图20是根据本发明构思的一示例实施方式的半导体封装20的侧剖视图。参照图20，半导体封装20可以包括封装基板100、半导体芯片200、底部填充物300、散热块400和热界面材料(TIM)450。封装基板100可以包括沟槽150和多个坝110。
散热块400可以设置在封装基板100上，从而在安装于封装基板100上的半导体芯片200上并且至少部分地覆盖安装于封装基板100上的半导体芯片200。散热块400是用于消散过量的热的部件，该过量的热可归因于半导体芯片200的高集成度和高性能。散热块400可以包括具有优异导热性的铜或铜合金作为基础材料，发明构思的实施方式不限于此。可以使用粘合剂将散热块400附接到封装基板100。
热界面材料(TIM)450可以设置在散热块400和半导体芯片200之间。散热块400可以经由TIM 450与半导体芯片200的上部物理接触。TIM 450可以将从半导体芯片200发出的热传递到散热块400，从而使热能够快速分散和消散。
根据本发明构思的实施方式，封装基板100可以包括具有各种形状的坝110和沟槽150，从而底部填充物300可以被分成不连续的区段。由于底部填充物300被分成不连续的区段，所以可以缩短用于填装底部填充物300所花费的流动时间。可以通过封装基板100的坝110和沟槽150形成空气通道，这可以减少或防止空隙被捕获在底部填充物300中的发生。减少或消除空隙被捕获在底部填充物300中可以能够减少或防止通过空隙的水分吸收，从而降低归因于水分吸收的相邻凸块210之间短路的发生的可能性，或防止归因于水分吸收的相邻凸块210之间短路的发生。
因为底部填充物300被分成多个区段，所以可以减少包括在半导体封装中的底部填充物300的总量。底部填充物300具有与封装基板100和半导体芯片200的膨胀系数不同的膨胀系数。当封装由于底部填充物300的膨胀和收缩而大大变形时，可能发生诸如非润湿现象的缺陷，其中凸块210的结合部分未粘附到封装基板100，或者相邻凸块210可能被熔融并彼此连接，导致短路。当底部填充物300的绝对量减少时，由于底部填充物300的膨胀和收缩而施加到半导体封装的应力的量可以减少，并且可以减小或防止半导体封装的变形。
从以上描述明显的是，根据发明构思的示例实施方式，封装基板可以包括坝和沟槽，以将底部填充物分成不连续的区段。由于将底部填充物分成不连续的区段，所以可以缩短填装底部填充物所花费的流动时间。可以通过封装基板的坝和沟槽形成空气通道，并且可以减少或防止空隙被捕获在底部填充物中的发生。
尽管已经参照附图描述了本公开的实施方式，但是本领域技术人员应理解，可以在不脱离本公开的范围并且不改变其本质特征的情况下进行各种修改。因此，上述实施方式应仅在描述性意义上被考虑，而不是出于限制的目的。
本申请要求享有2020年5月20日在韩国知识产权局提交的韩国专利申请第10-2020-0060338号的优先权，其公开内容通过引用全文合并于此。

Claims (20)

1.一种半导体封装，包括：
封装基板；
在所述封装基板上的半导体芯片；以及
在所述封装基板和所述半导体芯片之间的多个底部填充物，
其中所述封装基板包括：
形成在所述封装基板中的沟槽；以及
分别在所述沟槽的两侧的多个坝，以及
其中在所述半导体封装的其中所述封装基板提供基础参考水平的剖视图中，所述多个坝的顶表面位于比所述半导体芯片的底表面低的水平处。
2.根据权利要求1所述的半导体封装，其中所述多个坝和所述沟槽中的每个具有条形状。
3.根据权利要求2所述的半导体封装，其中，在所述半导体封装的俯视图中，所述多个坝的各个长度均小于所述封装基板的芯片区域的宽度，所述半导体芯片在所述芯片区域上。
4.根据权利要求2所述的半导体封装，其中，在所述半导体封装的俯视图中，所述沟槽的长度大于所述封装基板的芯片区域的宽度，所述半导体芯片在所述芯片区域上。
5.根据权利要求1所述的半导体封装，其中所述沟槽具有十字形状，以及
其中所述多个坝中的每个具有肘形形状。
6.根据权利要求5所述的半导体封装，其中，在所述半导体封装的俯视图中，所述多个坝位于所述封装基板的芯片区域内，所述半导体芯片在所述芯片区域上。
7.根据权利要求5所述的半导体封装，其中，在所述半导体封装的俯视图中，所述沟槽延伸到所述封装基板的芯片区域的外部，所述半导体芯片在所述芯片区域上。
8.根据权利要求1所述的半导体封装，其中所述封装基板进一步包括：
在所述封装基板的芯片区域的边缘处的边缘沟槽，所述半导体芯片在所述芯片区域上。
9.根据权利要求8所述的半导体封装，其中所述封装基板进一步包括：
在所述边缘沟槽的两侧的边缘坝。
10.根据权利要求1所述的半导体封装，其中所述沟槽具有20μm或更大的宽度。
11.根据权利要求1所述的半导体封装，进一步包括：
在所述封装基板上和所述半导体芯片上的散热块；以及
设置在所述散热块和所述半导体芯片之间的热界面材料。
12.一种半导体封装，包括：
封装基板；
在所述封装基板上的半导体芯片；以及
在所述封装基板和所述半导体芯片之间的多个底部填充物，
其中所述封装基板在其上包括坝，以及
其中在所述半导体封装的其中所述封装基板提供基础参考水平的剖视图中，所述坝的顶表面位于比所述半导体芯片的底表面低的水平处。
13.根据权利要求12所述的半导体封装，其中所述坝包括一对坝单元，所述一对坝单元彼此平行地定位同时彼此间隔开且在其间具有间隔，以及
其中所述一对坝单元中的每个具有条形状。
14.根据权利要求12所述的半导体封装，其中所述坝包括四个坝单元，以及
其中每个所述坝单元具有肘形形状。
15.根据权利要求12所述的半导体封装，其中所述封装基板进一步包括：
在所述封装基板的芯片区域的边缘处的边缘沟槽，所述半导体芯片在所述芯片区域上。
16.根据权利要求15所述的半导体封装，其中所述封装基板进一步包括：
分别在所述边缘沟槽的两侧的边缘坝。
17.一种半导体封装，包括：
封装基板；
在所述封装基板上的半导体芯片；以及
在所述封装基板和所述半导体芯片之间的多个底部填充物，
其中所述封装基板包括形成在所述封装基板中的沟槽。
18.根据权利要求17所述的半导体封装，其中所述沟槽具有条形状。
19.根据权利要求17所述的半导体封装，其中所述沟槽具有十字形状。
20.根据权利要求17所述的半导体封装，其中所述封装基板进一步包括：
在所述封装基板的芯片区域的边缘处的边缘沟槽，所述半导体芯片在所述芯片区域上。
CN202110270222.5A 2020-05-20 2021-03-12 半导体封装 Pending CN113707619A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0060338 2020-05-20
KR1020200060338A KR20210143494A (ko) 2020-05-20 2020-05-20 반도체 패키지

Publications (1)

Publication Number Publication Date
CN113707619A true CN113707619A (zh) 2021-11-26

Family

ID=78408728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110270222.5A Pending CN113707619A (zh) 2020-05-20 2021-03-12 半导体封装

Country Status (5)

Country Link
US (1) US11508652B2 (zh)
KR (1) KR20210143494A (zh)
CN (1) CN113707619A (zh)
DE (1) DE102020134395A1 (zh)
TW (1) TW202145459A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4340005A1 (de) * 2022-09-19 2024-03-20 Siemens Aktiengesellschaft Unterfülltes elektronikmodul mit fliessrichtungsleitstrukturen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
JP3475575B2 (ja) 1995-06-08 2003-12-08 富士通テン株式会社 半導体チップの封止方法及び封止構造
JP3263288B2 (ja) 1995-09-13 2002-03-04 株式会社東芝 半導体装置
JP2005121632A (ja) 2003-09-25 2005-05-12 Citizen Watch Co Ltd Ｑｃｍセンサー用圧電振動子の実装構造
JP2006211612A (ja) 2005-01-31 2006-08-10 Sony Corp Ｓａｗデバイス、通信モジュール及びｓａｗデバイスの製造方法
US8138027B2 (en) 2008-03-07 2012-03-20 Stats Chippac, Ltd. Optical semiconductor device having pre-molded leadframe with window and method therefor
KR101099582B1 (ko) 2010-02-05 2011-12-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
US8679900B2 (en) * 2011-12-14 2014-03-25 Stats Chippac Ltd. Integrated circuit packaging system with heat conduction and method of manufacture thereof
US9607863B1 (en) 2013-08-09 2017-03-28 Altera Corporation Integrated circuit package with vacant cavity
US9798088B2 (en) 2015-11-05 2017-10-24 Globalfoundries Inc. Barrier structures for underfill blockout regions

Also Published As

Publication number Publication date
US11508652B2 (en) 2022-11-22
DE102020134395A1 (de) 2021-11-25
US20210366818A1 (en) 2021-11-25
TW202145459A (zh) 2021-12-01
KR20210143494A (ko) 2021-11-29

Similar Documents

Publication Publication Date Title
US8922000B2 (en) Chip carriers, semiconductor devices including the same, semiconductor packages including the same, and methods of fabricating the same
KR102005313B1 (ko) 반도체 장치
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
US20230335540A1 (en) Semiconductor package and method of fabricating the same
US11437326B2 (en) Semiconductor package
US11488936B2 (en) Stacked silicon package assembly having vertical thermal management
JP2016174101A (ja) 半導体装置およびその製造方法
KR20110101485A (ko) 패키지 기판, 이를 구비한 반도체 패키지 및 반도체 패키지의 제조방법
CN113764363A (zh) 半导体封装
KR101111423B1 (ko) 열방출 수단을 갖는 적층 칩 반도체 패키지
TW202203394A (zh) 半導體封裝
US20200402882A1 (en) Semiconductor package
KR101227078B1 (ko) 반도체 패키지 및 그 형성방법
CN115206897A (zh) 包括模制层的半导体封装件
CN113707619A (zh) 半导体封装
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
CN113078124A (zh) 半导体封装
US20220319944A1 (en) Semiconductor package and method of manufacturing semiconductor package
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
US8502083B2 (en) Mounting substrate and electronic device
CN113345846B (zh) 封装结构及用于制造封装结构的方法
KR102672608B1 (ko) 반도체 패키지
US20240120263A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US20240087976A1 (en) Semiconductor package
US20220344279A1 (en) Semiconductor package including molding layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination