KR101111423B1 - 열방출 수단을 갖는 적층 칩 반도체 패키지 - Google Patents

열방출 수단을 갖는 적층 칩 반도체 패키지 Download PDF

Info

Publication number
KR101111423B1
KR101111423B1 KR1020090093660A KR20090093660A KR101111423B1 KR 101111423 B1 KR101111423 B1 KR 101111423B1 KR 1020090093660 A KR1020090093660 A KR 1020090093660A KR 20090093660 A KR20090093660 A KR 20090093660A KR 101111423 B1 KR101111423 B1 KR 101111423B1
Authority
KR
South Korea
Prior art keywords
stacked
chips
chip
heat dissipation
dissipation means
Prior art date
Application number
KR1020090093660A
Other languages
English (en)
Other versions
KR20110036150A (ko
Inventor
박인배
이준엽
정운갑
백종식
김태성
김재윤
진정기
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020090093660A priority Critical patent/KR101111423B1/ko
Publication of KR20110036150A publication Critical patent/KR20110036150A/ko
Application granted granted Critical
Publication of KR101111423B1 publication Critical patent/KR101111423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 열방출 수단을 갖는 적층 칩 반도체 패키지에 관한 것으로서, 더욱 상세하게는 관통 실리콘 비아를 통해 적층된 칩에 열방출 수단을 부가하여, 칩에서 발생되는 열 방출을 극대화시킬 수 있도록 한 열방출 수단을 갖는 적층 칩 반도체 패키지에 관한 것이다.
이를 위해, 본 발명은 기판과; 상기 기판상에 전기적 신호 교환 가능하게 전도성 범프를 매개로 적층되는 관통 실리콘 비아를 갖는 복수개의 칩과; 상기 각 칩의 상하면에 코팅된 열전도성 필름과; 적층된 칩들중 가장 위쪽의 칩 상면에 부착되는 제1열방출수단과; 적층된 칩들의 측면에 걸쳐 부착되는 제2열방출 수단; 을 포함하여 구성된 것을 특징으로 하는 열방출 수단을 갖는 적층 칩 반도체 패키지를 제공한다.
반도체 패키지, 열방출 수단, 기판, 칩, 관통 실리콘 비아, 적층

Description

열방출 수단을 갖는 적층 칩 반도체 패키지{Stack chip package having heat emission means}
본 발명은 열방출 수단을 갖는 적층 칩 반도체 패키지에 관한 것으로서, 더욱 상세하게는 관통 실리콘 비아를 통해 적층된 칩에 열방출 수단을 부가하여, 칩에서 발생되는 열 방출을 극대화시킬 수 있도록 한 열방출 수단을 갖는 적층 칩 반도체 패키지에 관한 것이다.
반도체 집적회로의 패키징 기술중 동일한 기억 용량의 칩을 복수개 적층한 패키지인 적층 칩 패키지(Stack Chip Package)가 개발되어 출시되고 있다.
상기 적층 칩 패키지는 단순화된 공정으로 패키지의 제조 단가를 낮출 수 있으며, 또한 대량 생산 등의 잇점이 있는 반면, 적층되는 칩의 수 및 크기 증가에 따른 패키지 내부의 전기적 연결을 위한 배선 공간이 부족하다는 단점이 있다.
즉, 기존의 적층 칩 패키지는, 기판의 칩부착영역에 복수개의 칩이 부착된 상태에서, 각 칩의 본딩패드와 기판의 전도성회로패턴간이 와이어로 통전 가능하게 연결된 구조로 제조됨에 따라, 와이어 본딩을 위한 공간이 필요하고, 또한 와이어가 연결되는 기판의 회로패턴 면적이 필요하여, 결국 반도체 패키지의 크기가 증가되는 단점이 있다.
이러한 점을 감안하여, 스택 패키지의 한 예로 관통 실리콘 비아(TSV: Through silicon via)를 이용한 구조가 제안되었는 바, 웨이퍼 단계에서 각 칩 내에 관통 실리콘 비아를 형성한 후, 이 관통 실리콘 비아에 의해 수직으로 칩들간 물리적 및 전기적 연결이 이루어지도록 한 구조로서, 그 종래의 제조 과정을 간략하게 살펴보면 다음과 같다.
첨부한 도 11은 종래의 관통 실리콘 비아를 형성하는 과정을 설명하는 단면도이다.
먼저, 웨이퍼 레벨에서 각 칩(100)의 본딩패드 인접부분에 수직홀(102)을 형성하고, 이 수직홀(102)의 표면에 절연막(미도시됨)을 형성한다.
상기 절연막 상에 씨드 금속막을 형성한 상태로, 상기 수직홀(102) 내에 전해도금 공정을 통해 전해 물질, 즉 전도성 금속(104)을 매립해서 관통 실리콘 비아(106)를 형성한다.
다음으로, 웨이퍼의 후면을 백그라인딩(back grinding)하여 상기 관통 실리콘 비아(106)에 매립된 전도성 금속(104)을 노출시킨다.
이어서, 웨이퍼를 쏘잉하여 개별 칩들로 분리시킨 후, 기판 상에 적어도 둘 이상의 칩을 관통 실리콘 비아의 전도성 금속를 통해 전기적 신호 교환 가능하게 수직으로 쌓아올린 후, 스택된 칩들을 포함한 기판 상면을 몰딩하고, 기판 하면에 솔더볼을 마운팅하여 스택 패키지를 완성하게 된다.
그러나, 관통 실리콘 비아가 형성된 복수의 칩을 적층시킨 패키지는 별도의 열방출수단이 갖추어져 있지 아니하여, 칩에서 발생되는 열을 제대로 방출시키지 못하는 단점이 있고, 열 방출이 제대로 이루어지지 않음에 따라 칩 성능이 저하되는 문제점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 관통 실리콘 비아(TSV)를 갖는 칩이 적층된 패키지에 열방출 수단을 구비하되, 각 적층 칩에 직접 또는 간접적으로 접촉하는 열방출 수단을 구비하여, 칩에서 발생되는 열의 외부 방출을 극대화시킬 수 있도록 한 열방출 수단을 갖는 적층 칩 반도체 패키지를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 기판과; 상기 기판상에 전기적 신호 교환 가능하게 전도성 범프를 매개로 적층되는 관통 실리콘 비아를 갖는 복수개의 칩과; 상기 각 칩의 상하면에 코팅된 열전도성 필름과; 적층된 칩들중 가장 위쪽의 칩 상면에 부착되는 제1열방출수단과; 적층된 칩들의 측면에 걸쳐 부착되는 제2열방출 수단; 을 포함하여 구성된 것을 특징으로 하는 열방출 수단을 갖는 적층 칩 반도체 패키지를 제공한다.
바람직한 일 구현예로서, 상기 제1열방출 수단은 적층된 칩들중 가장 위쪽의 칩 상면에 일체로 부착되는 다수의 금속 포스트와, 각 금속 포스트상에 일체로 적층 부착되는 히트스프레더로 구성된 것을 특징으로 한다.
또는, 상기 제1열방출 수단은 적층된 칩들중 가장 위쪽의 칩 상면에 일체로 형성되는 다수의 금속 범프와, 각 금속 범프상에 솔더링에 의하여 일체로 적층 부착되는 히트스프레더로 구성된 것을 특징으로 한다.
바람직한 다른 구현예로서, 상기 제2열방출 수단은 기판상에 하단이 지지되면서 적층된 칩들의 측면에 밀착되며 부착되는 히트싱크인 것을 특징으로 한다.
특히, 상기 적층된 칩들의 상면 테두리 부위에는 하향 경사진 각도의 절개면이 형성되고, 이 절개면과 히트싱크의 내면 사이에 열전도성 물질이 충진된 것을 특징으로 한다.
또한, 상기 전도성 범프를 매개로 적층된 각 칩들의 사이공간은 단열성 물질로 채워진 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명은 기판과; 상기 기판상에 전기적 신호 교환 가능하게 전도성 범프를 매개로 적층되는 관통 실리콘 비아를 갖는 복수개의 칩과; 적층되는 각 칩의 측면에 형성된 에지홈과; 적층되는 각 칩의 측면에 도포되는 에지홈내에 도포되는 열전도성 물질과; 상기 기판상에 적층된 각 칩을 봉지하며 몰딩되는 열전도성 몰딩수지; 로 구성된 것을 특징으로 하는 열방출 수단을 갖는 적층 칩 반도체 패키지를 제공한다.
바람직한 구현예로서, 상기 열전도성 물질은 나노 실버 잉크인 것을 특징으로 한다.
더욱 바람직한 구현예로서, 상기 열전도성 물질의 외표면에 열전도성 서브댐 또는 히트싱크가 밀착되며 부착된 것을 특징으로 한다.
또한, 상기 기판상에 적층된 각 칩들중 가장 위쪽 칩의 상면은 외부로 노출되고, 노출된 칩의 상면에 열전도성 물질을 더 도포되고, 그 위에 히트싱크 또는 리드가 더 부착된 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 관통 실리콘 비아(TSV)끼리 전도성 범프 등을 이용하여 전기적으로 연결시키며 복수의 칩들을 적층시키되, 열전도성 필름, 히트스프레더, 열전도성 물질, 히트싱크 등을 포함하는 열방출 수단을 여러가지 형태로 조합하여 각 칩에 직접 또는 간접적으로 접촉되게 구비하여, 칩에서 발생되는 열의 방출을 극대화시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
먼저, 본 발명의 제1실시예에 따른 패키지 구조를 살펴보면 다음과 같다.
첨부한 도 1 및 도 2는 본 발명의 제1실시예에 따른 열방출 수단을 갖는 적층 칩 반도체 패키지를 나타내는 단면도이다.
인쇄회로기판 또는 회로필름 등과 같은 기판(10)상에 복수개의 로직(logic) 또는 메모리 칩(12a~12n)이 플립칩 또는 통상의 전도성 범프 등과 같은 전기적 매개수단을 통하여 적층 부착된다.
적층되는 각 칩(12a~12n)에는 전술한 바와 같이 다수의 관통 실리콘 비아(14)가 형성되는 바, 각 칩(12a~12n)들은 관통 실리콘 비아(14)간을 연결하는 전도성범프(16)를 통해 전기적으로 연결된다.
보다 상세하게는, 적층되는 각 칩(12a~12n)에 형성된 관통 실리콘 비아(14)간을 전도성범프(16)를 매개로 전기적으로 연결시키면서 각 칩을 수직으로 쌓아 올림으로써, 원하는 갯수의 칩을 적층시킬 수 있다.
본 발명에 따르면, 상기와 같이 적층된 칩(12a~12n)들중 가장 위쪽의 칩(12n) 상면에 칩에서 발생되는 열을 외부로 방출하는 제1열방출수단(20)이 부착된다.
상기 제1열방출 수단(20)은 적층된 칩(12a~12n)들중 가장 위쪽의 칩(12n) 상면에 동일 길이를 가지면서 일체로 부착되는 다수의 금속 포스트(22)와, 각 금속 포스트(22)를 하나로 연결하면서 금속 포스트(22)상에 일체로 적층 부착되는 히트스프레더(24)로 구성된다.
보다 상세하게는, 상기와 같이 적층된 칩(12a~12n)들중 가장 위쪽의 칩(12n)은 관통 실리콘 비아가 형성되지 않은 것이 적층되며, 이 칩(12n)의 상면에는 전기적 신호의 입출력 경로가 되는 본딩패드가 형성되지 않은 상태인 바, 칩(12n)의 상 면에 구리 필라를 계속 쌓아서(bumping) 형성되는 구리 필라 범프(Cu pillar bump)와 같은 다수의 금속 포스트(22)를 수직으로 세워지게 일체로 형성한다.
이때, 상기 다수의 금속 포스트(22)를 제외한 기판(10)상의 칩(12a~12n)들은 몰딩수지(미도시됨)로 감싸여지며 봉지된다.
따라서, 상기 다수의 금속 포스트(22)는 상하방향으로 일정한 간격을 유지하며 배열된 상태가 되면서 외부로 노출되는 상태가 되고, 그 외부 노출 면적이 크기 때문에 적층된 칩(12a~12n)에서 발생된 열이 금속 포스트(22)를 통해 전달되어 외부 공기와 열교환되면서 용이하게 방출될 수 있다.
한편, 각 금속 포스트(22)상에 평판형 구조의 히트 스프레더(24)를 일체로 더 부착시켜서, 열방출 면적을 더욱 증대시켜 열방출 효과를 더욱 크게 얻어낼 수 있다.
본 발명의 제1실시예에 따른 제1열방출 수단(20)은 적층된 칩(12a~12n)들중 가장 위쪽의 칩(12n) 상면에 금속포스트에 비하여 낮은 높이 즉, 마치 볼과 같이 일체로 형성되는 다수의 금속 범프(26)와, 각 금속 범프(26)상에 솔더링에 의하여 일체로 적층 부착되는 통상의 열 전도성 재질로 된 히트스프레더(24)로 구성될 수 있다.
즉, 상기 금속 포스트(22)를 형성하는 경우에는 그 상하길이가 길기 때문에 패키지 사이즈가 증대되는 점에 있으므로, 가장 위쪽의 칩(12n) 상면에 마치 볼과 같은 낮은 높이의 금속 범프(26)를 다수개 형성하고, 각 금속 범프(26)상에 솔더링을 통해 히트스프레더(24)를 일체로 적층 부착시키게 된다.
따라서, 상기 다수의 금속 범프(26) 및 히트스프레더(24)가 몰딩수지를 통해 외부로 노출되는 상태이므로, 적층된 칩(12a~12n)에서 발생된 열이 금속 범프(26) 및 히트스프레더(24)로 전달되어 외부 공기와 열교환되면서 용이하게 방출될 수 있다.
여기서, 본 발명의 제2실시예에 따른 패키지 구조를 설명하면 다음과 같다.
첨부한 도 3은 본 발명의 제2실시예에 따른 열방출 수단을 갖는 적층 칩 반도체 패키지를 나타내는 단면도이다.
제2실시예에 따른 반도체 패키지도 상기한 제1실시예와 같이, 인쇄회로기판 또는 회로필름 등과 같은 기판(10)상에 복수개의 칩(12a~12n)이 플립칩 또는 전도성 범프 등과 같은 전기적 매개수단을 통하여 적층 부착된다.
마찬가지로, 적층되는 각 칩(12a~12n)에는 다수의 관통 실리콘 비아(14)가 형성되고, 각 칩(12a~12n)들은 관통 실리콘 비아(14)간을 연결하는 전도성범프(16)를 통해 전기적으로 연결된다.
본 발명의 제2실시예에 따르면, 상기 전도성 범프(16)를 매개로 적층된 각 칩(12a~12n)들의 사이공간에 칩간의 열 전달을 차단하는 단열성 물질(36)이 채워진다.
특히, 상기 각 칩(12a~12n)의 상하면에 열전도성 필름(18) 또는 열전도성 금속이 코팅되는 바, 이 열전도성 필름(18)은 전도성범프(16)가 부착되는 자리면을 제외하도록 패터닝된 구리 도금층(patterned Cu plating)으로 구성될 수 있다.
본 발명의 제2실시예에 따른 패키지에 있어서, 적층된 칩(12a~12n)의 측면에 걸쳐 제2열방출 수단(30)이 구비된다.
보다 상세하게는, 상기 제2열방출 수단(30)은 각 칩의 측면에서 발산되는 열을 방출시키기 위한 것으로서, 기판(10)상에 하단이 그라운드되어 지지되면서 적층된 칩(12a~12n)들의 측면에 걸쳐 밀착되는 히트싱크(32)로 채택된다.
한편, 상기와 같이 적층되는 각 칩(12a~12n)의 측면과 히트싱크(32)의 내면 사이에는 써멀 그리스(thermal grease) 등과 같은 열전도성 물질(34)이 충진되는 바, 제2실시예에 따른 패키지에 적용된 각 칩(12a~12n)들에는 그 상면 테두리 부위에 하향 경사진 각도의 절개면(11)이 형성되어, 각 칩(12a~12n)의 절개면(11)과 히트싱크(32)의 내면 사이에 공간이 형성되어 열전도성 물질(34)을 안정적으로 충진시킬 수 있다.
이와 같은 본 발명의 제2실시예에 따른 패키지에서, 그 열방출 흐름을 살펴보면, 일단 적층된 각 칩(12a~12n)에서 발생되는 열이 통상의 단열성 물질(36)에 의하여 칩(12a~12n)들간에 전달되는 것이 차단되고, 각 칩(12a~12n)에 코팅된 열전도성 필름(18)을 통해 측방향으로 전달된 후, 열전도성 물질(34)을 통해 히트싱크(32)로 용이하게 전달되고, 이에 히트싱크(32)로 전달된 열은 외부 공기와 열교환되며 외부로 용이하게 방출되어진다.
여기서, 본 발명의 제3실시예에 따른 패키지 구조를 설명하면 다음과 같다.
첨부한 도 4 내지 도 10은 본 발명의 제3실시예에 따른 열방출 수단을 갖는 적층 칩 반도체 패키지를 설명하기 위한 단면도이다.
제3실시예에 따른 반도체 패키지도 상기한 제1실시예와 같이, 인쇄회로기판 또는 회로필름 등과 같은 기판(10)상에 복수개의 칩(12a~12n)이 플립칩 또는 전도 성 범프 등과 같은 전기적 매개수단을 통하여 적층 부착되고, 적층되는 각 칩(12a~12n)에는 다수의 관통 실리콘 비아(14)가 형성되며, 각 칩(12a~12n)들은 관통 실리콘 비아(14)간을 연결하는 전도성범프(16)를 통해 전기적으로 연결된다.
물론, 상기 기판(10)상에 적층된 각 칩(12a~12n)들은 통상의 열전도성 몰딩수지(40)에 의하여 감싸여지며 봉지된다.
본 발명의 제3실시예에 따른 패키지는 도 4 및 도 5에 도시된 바와 같이, 상하방향으로 관통 실리콘 비아(14)가 형성된 각 적층 칩(12a~12n)의 측면에 오목한 구조의 에지홈(13)을 형성하고, 각 칩(12a~12n)의 측면 및 에지홈(13)내에 열전도성 물질(34)을 도포한 점에 특징이 있다.
이때, 상기 열전도성 물질(34)은 나노 실버 잉크로서, 잉크 프린팅 방식을 이용하여 나노 실버 잉크를 각 칩(12a~12n)의 측면에 도포하게 되면, 나노 실버 잉크가 에지홈(13)내에도 침투하여 도포되어진다.
본 발명의 제3실시예에 따른 패키지는 첨부한 도 6에 도시된 바와 같이, 각 적층 칩(12a~12n)의 측면에서 이격된 위치에 기판상에 지지되는 열전도성 서브댐(37) 즉, 열전도성 몰딩수지와 같이 열 전달 성질을 갖는 열전도성 서브댐(37)을 미리 형성한 후, 각 적층 칩(12a~12n)의 측면과 열전도성 서브댐(37) 사이 공간에 열방출 효과를 더 얻고자 나노 실버 잉크와 같은 열전도성 물질(34)을 더 많이 충진시킬 수 있다.
또는, 본 발명의 제3실시예에 따르면 첨부한 도 7에 도시된 바와 같이, 각 칩(12a~12n)의 측면 및 에지홈(13)내에 열전도성 물질(34)을 도포한 후, 열전도성 물질(34)의 외표면에 그 하단이 기판상에 지지되는 히트싱크(38)가 밀착되며 부착 된다.
또한, 첨부한 도 8에 도시된 바와 같이 상기 기판(10)상에 적층된 각 칩(10a~10n)들중 가장 위쪽 칩(10a)의 상면에 히트싱크(38)를 더 부착하여 열전도성 몰딩수지(40)로 봉지할 수 있고, 또한 첨부한 도 9 및 도 10에 도시된 바와 같이 상기 기판(10)상에 적층된 각 칩(10a~10n)들중 가장 위쪽 칩(10a)의 상면을 외부로 노출시킨 다음, 노출된 칩(10n)의 상면에 히트싱크(38:heat sink) 또는 리드(39: Lid)가 더 부착된다.
이와 같은 본 발명의 제3실시예에 따른 패키지에서, 그 열방출 흐름을 살펴보면, 적층된 각 칩(12a~12n)에서 발생되는 열이 칩에 직접 도포된 열전도성 물질(34)인 나노 실버 잉크를 통해 전달되어 열전도성 몰딩수지(40)를 통해 외부로 방출될 수 있고, 각 칩(12a~12n)의 측면상에 도포된 열전도성 물질(34)과 접촉하는 히트싱크(38) 및 각 칩(12a~12n)의 상면상에 부착된 히트싱크 또는 리드(39)를 통해 외부로 방출될 수 있다.
도 1 및 도 2는 본 발명의 제1실시예에 따른 열방출 수단을 갖는 적층 칩 반도체 패키지를 나타내는 단면도,
도 3은 본 발명의 제2실시예에 따른 열방출 수단을 갖는 적층 칩 반도체 패키지를 나타내는 단면도,
도 4 내지 도 10은 본 발명의 제3실시예에 따른 열방출 수단을 갖는 적층 칩 반도체 패키지를 설명하기 위한 단면도,
도 11은 통상의 관통 실리콘 비아를 갖는 칩 구조를 설명하는 개략도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 11 : 절개면
12a~12n : 칩 13 : 에지홈
14 : 관통 실리콘 비아 16 : 전도성 범프
18 : 열전도성 필름 20 : 제1열방출수단
22 : 금속 포스트 24 : 히트 스프레더
26 : 금속 범프 30 : 제2열방출 수단
32 : 히트싱크 34 : 열전도성 물질
36 : 단열성 물질 37 : 열전도성 서브 댐
38 : 히트싱크 40 : 열전도성 몰딩수지
39 : 리드

Claims (10)

  1. 기판(10)과;
    상기 기판(10)상에 전기적 신호 교환 가능하게 전도성 범프(16)를 매개로 적층되는 관통 실리콘 비아(14)를 갖는 복수개의 칩(12a~12n))과;
    상기 각 칩(12a~12n)의 상하면에 코팅된 열전도성 필름(18)과;
    적층된 칩(12a~12n)들중 가장 위쪽의 칩(12n) 상면에 부착되는 제1열방출수단(20)과;
    적층된 칩(12a~12n)들의 측면에 걸쳐 부착되는 제2열방출 수단(30);
    을 포함하고,
    상기 적층된 칩(12a~12n)들의 상면 테두리 부위에는 하향 경사진 각도의 절개면(11)이 형성되고, 이 절개면(11)과 히트싱크(32)의 내면 사이에 열전도성 물질(34)이 충진된 것을 특징으로 하는 열방출 수단을 갖는 적층 칩 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 제1열방출 수단(20)은 적층된 칩(12a~12n)들중 가장 위쪽의 칩(12n) 상면에 일체로 부착되는 다수의 금속 포스트(22)와, 각 금속 포스트(22)상에 일체로 적층 부착되는 히트스프레더(24)로 구성된 것을 특징으로 하는 열방출 수단을 갖는 적층 칩 반도체 패키지.
  3. 청구항 1에 있어서,
    상기 제1열방출 수단(20)은 적층된 칩(12a~12n)들중 가장 위쪽의 칩(12n) 상면에 일체로 형성되는 다수의 금속 범프(26)와, 각 금속 범프(26)상에 솔더링에 의하여 일체로 적층 부착되는 히트스프레더(24)로 구성된 것을 특징으로 하는 열방출 수단을 갖는 적층 칩 반도체 패키지.
  4. 청구항 1에 있어서,
    상기 제2열방출 수단(30)은 기판(10)상에 하단이 지지되면서 적층된 칩(12a~12n)들의 측면에 밀착되며 부착되는 히트싱크(32)인 것을 특징으로 하는 열방출 수단을 갖는 적층 칩 반도체 패키지.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 전도성 범프(16)를 매개로 적층된 각 칩(12a~12n)들의 사이공간은 단열성 물질(36)로 채워진 것을 특징으로 하는 열방출 수단을 갖는 적층 칩 반도체 패키지.
  7. 기판(10)과;
    상기 기판(10)상에 전기적 신호 교환 가능하게 전도성 범프(16)를 매개로 적층되는 관통 실리콘 비아(14)를 갖는 복수개의 칩(12a~12n)과;
    적층되는 각 칩(12a~12n)의 측면에 형성된 에지홈(13)과;
    적층되는 각 칩(12a~12n)의 측면 및 에지홈(13)내에 도포되는 열전도성 물질(34)과;
    상기 기판(10)상에 적층된 각 칩(12a~12n)을 봉지하며 몰딩되는 열전도성 몰딩수지(40);
    로 구성된 것을 특징으로 하는 열방출 수단을 갖는 적층 칩 반도체 패키지.
  8. 청구항 7에 있어서,
    상기 열전도성 물질(34)은 나노 실버 잉크인 것을 특징으로 하는 열방출 수단을 갖는 적층 칩 반도체 패키지.
  9. 청구항 7에 있어서,
    상기 열전도성 물질(34)의 외표면에 열전도성 서브댐(37) 또는 히트싱크(38)가 밀착되며 부착된 것을 특징으로 하는 열방출 수단을 갖는 적층 칩 반도체 패키지.
  10. 청구항 7에 있어서,
    상기 기판(10)상에 적층된 각 칩(10a~10n)들중 가장 위쪽 칩(10a)의 상면은 외부로 노출되고, 노출된 칩(10n)의 상면에 열전도성 물질(34)을 더 도포되고, 그 위에 히트싱크(38) 또는 리드(39)가 더 부착된 것을 특징으로 하는 열방출 수단을 갖는 적층 칩 반도체 패키지.
KR1020090093660A 2009-10-01 2009-10-01 열방출 수단을 갖는 적층 칩 반도체 패키지 KR101111423B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090093660A KR101111423B1 (ko) 2009-10-01 2009-10-01 열방출 수단을 갖는 적층 칩 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090093660A KR101111423B1 (ko) 2009-10-01 2009-10-01 열방출 수단을 갖는 적층 칩 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110036150A KR20110036150A (ko) 2011-04-07
KR101111423B1 true KR101111423B1 (ko) 2012-02-15

Family

ID=44044148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090093660A KR101111423B1 (ko) 2009-10-01 2009-10-01 열방출 수단을 갖는 적층 칩 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101111423B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309228B2 (en) 2019-10-08 2022-04-19 Samsung Electronics Co., Ltd. Packaged semiconductor devices having enhanced thermal transport and methods of manufacturing the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552567B2 (en) 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8937309B2 (en) 2011-08-08 2015-01-20 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US8816494B2 (en) * 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
KR102335771B1 (ko) * 2014-12-01 2021-12-06 삼성전자주식회사 열전도 필름을 가진 반도체 패키지
KR102168402B1 (ko) * 2018-07-19 2020-10-21 한국세라믹기술원 전달판, 그 제조 방법, 이를 포함하는 방열판, 및 이를 포함하는 진동판.
KR102123044B1 (ko) * 2019-09-27 2020-06-15 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005029757A (ja) * 2003-07-11 2005-02-03 Nec Corp 熱硬化性樹脂組成物及びこの硬化物を用いた半導体装置
JP2006210892A (ja) * 2004-12-27 2006-08-10 Nec Corp 半導体装置
KR100729362B1 (ko) * 2006-04-27 2007-06-15 삼성전자주식회사 내부 회로에 직접 연결된 방열 장치를 구비하는 반도체패키지 및 이를 제조하는 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005029757A (ja) * 2003-07-11 2005-02-03 Nec Corp 熱硬化性樹脂組成物及びこの硬化物を用いた半導体装置
JP2006210892A (ja) * 2004-12-27 2006-08-10 Nec Corp 半導体装置
KR100729362B1 (ko) * 2006-04-27 2007-06-15 삼성전자주식회사 내부 회로에 직접 연결된 방열 장치를 구비하는 반도체패키지 및 이를 제조하는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309228B2 (en) 2019-10-08 2022-04-19 Samsung Electronics Co., Ltd. Packaged semiconductor devices having enhanced thermal transport and methods of manufacturing the same

Also Published As

Publication number Publication date
KR20110036150A (ko) 2011-04-07

Similar Documents

Publication Publication Date Title
US11133237B2 (en) Package with embedded heat dissipation features
KR101939015B1 (ko) 해당 제1, 제2 및 제3 재배선 층들을 갖는, 제1 레벨 다이, 후면을 맞댄 적층 제2 레벨 다이들 및 제3 레벨 다이를 포함한 수직 적층제 시스템 인 패키지 및 그 제조 방법
KR101830904B1 (ko) 리세스된 반도체 기판
US9666571B2 (en) Package-on-package structures
US7339278B2 (en) Cavity chip package
KR101111423B1 (ko) 열방출 수단을 갖는 적층 칩 반도체 패키지
KR101257218B1 (ko) 패키지 온 패키지 및 이의 제조방법
TWI678774B (zh) 改善疊合式結構內邏輯晶片的熱效能
US20140151880A1 (en) Package-on-package structures
KR101046252B1 (ko) Ｔｓｖ를 이용한 적층 칩 패키지
KR20120010616A (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
TW201428936A (zh) 將中央處理單元／圖形處理單元／邏輯晶片嵌入疊合式封裝結構基板之方法
KR102170197B1 (ko) 패키지 온 패키지 구조들
KR101056750B1 (ko) Ｔｓｖ를 이용한 적층 칩 패키지
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
KR101046253B1 (ko) Ｔｓｖ를 이용한 적층 칩 반도체 패키지
TW202220062A (zh) 封裝結構、半導體裝置、及封裝結構的製造方法
US20230207414A1 (en) Semiconductor package having improved heat dissipation characteristics
KR102672608B1 (ko) 반도체 패키지
KR20110044963A (ko) Ｔｓｖ를 이용한 적층 칩 패키지
KR100984729B1 (ko) 반도체 장치 및 그 제조 방법
US20240087976A1 (en) Semiconductor package
KR101096446B1 (ko) 스택 패키지
US20240136250A1 (en) Semiconductor package including heat dissipation structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 9